KR100685674B1 - Method of fabrication capacitor - Google Patents

Method of fabrication capacitor Download PDF

Info

Publication number
KR100685674B1
KR100685674B1 KR1020020086400A KR20020086400A KR100685674B1 KR 100685674 B1 KR100685674 B1 KR 100685674B1 KR 1020020086400 A KR1020020086400 A KR 1020020086400A KR 20020086400 A KR20020086400 A KR 20020086400A KR 100685674 B1 KR100685674 B1 KR 100685674B1
Authority
KR
South Korea
Prior art keywords
storage node
film
forming
layer
capacitor
Prior art date
Application number
KR1020020086400A
Other languages
Korean (ko)
Other versions
KR20040059895A (en
Inventor
최형복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086400A priority Critical patent/KR100685674B1/en
Priority to TW092118842A priority patent/TWI271872B/en
Priority to US10/664,779 priority patent/US20040145057A1/en
Priority to CNB2003101243479A priority patent/CN1293623C/en
Publication of KR20040059895A publication Critical patent/KR20040059895A/en
Application granted granted Critical
Publication of KR100685674B1 publication Critical patent/KR100685674B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지노드간 브릿지 및 스토리지노드의 리프트 현상을 억제하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막 상에 제1 식각배리어막과 제2 식각배리어막 사이에 절연막이 삽입된 형태를 갖는 스토리지노드 지지막을 형성하는 단계, 상기 스토리지노드 지지막 상에 스토리지노드 절연막을 형성하는 단계, 상기 제1 식각배리어막 상에서 식각이 정지하도록 상기 스토리지노드 절연막과 상기 스토리지노드 지지막을 식각하여 오목 패턴을 형성하는 단계, 상기 스토리지노드 절연막과 상기 스토리지노드 지지막의 절연막을 선택적으로 제거하여 상기 오목 패턴의 폭을 넓힘과 동시에 상기 제2 식각배리어막과 상기 제1 식각배리어막 사이에 언더컷을 형성시키는 단계, 상기 폭이 넓어진 오목 패턴 내부에 자신의 하부 영역이 상기 언더컷에 박히면서 상기 스토리지노드콘택과 연결되는 실린더형 스토리지노드를 형성하는 단계, 및 상기 스토리지노드 절연막을 선택적으로 제거하는 단계를 포함한다.The present invention provides a method of manufacturing a capacitor suitable for suppressing the bridge between storage nodes and the lift phenomenon of the storage node, the method comprising: forming an interlayer insulating film on the semiconductor substrate, penetrating the interlayer insulating film and connected to the semiconductor substrate Forming a storage node contact, forming a storage node support layer having an insulating layer interposed between a first etching barrier layer and a second etching barrier layer on the interlayer insulating layer, and forming a storage node on the storage node support layer Forming an insulating layer, forming a concave pattern by etching the storage node insulating layer and the storage node supporting layer to stop etching on the first etching barrier layer; selectively forming an insulating layer of the storage node insulating layer and the storage node supporting layer Remove the width of the concave pattern Forming an undercut between the second etch barrier layer and the first etch barrier layer at the same time, wherein a lower region of the inside of the widened concave pattern is embedded in the undercut and is connected to the storage node contact. Forming a cylindrical storage node, and selectively removing the storage node insulating layer.

캐패시터, 스토리지노드 지지 산화막, 언더컷, 브릿지, 뽑힘 현상Capacitor, Storage Node Support Oxide, Undercut, Bridge, Pulling

Description

캐패시터의 제조 방법{Method of fabrication capacitor} Method of manufacturing a capacitor {Method of fabrication capacitor}             

도 1a 내지 도 1c는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor according to the prior art;

도 2는 종래기술의 스토리지노드간 브릿지 및 뽑힘 현상을 나타낸 도면,2 is a view showing a bridge between the storage node and the pulling phenomenon of the prior art,

도 3은 본 발명의 제1 실시예에 따른 캐패시터의 구조 단면도,3 is a structural cross-sectional view of a capacitor according to a first embodiment of the present invention;

도 4a 내지 도 4f는 도 3에 도시된 캐패시터의 제조 방법을 도시한 공정 단면도,4A to 4F are cross-sectional views illustrating a method of manufacturing the capacitor shown in FIG. 3;

도 5는 본 발명의 제2 실시예에 따른 캐패시터의 구조 단면도,5 is a structural cross-sectional view of a capacitor according to a second embodiment of the present invention;

도 6a 내지 도 6f는 도 5에 도시된 캐패시터의 제조 방법을 도시한 공정 단면도.6A to 6F are cross-sectional views illustrating a method of manufacturing the capacitor shown in FIG. 5.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 층간절연막21 semiconductor substrate 22 interlayer insulating film

23 : 티타늄실리사이드막 24 : 스토리지노드 콘택 플러그23: titanium silicide layer 24: storage node contact plug

25a : 제1 질화막 25b : 제2 질화막25a: first nitride film 25b: second nitride film

26 : 스토리지노드 지지 산화막 27a, 27b : 스토리지노드 산화막26: storage node support oxide film 27a, 27b: storage node oxide film

29 : 실린더형 스토리지노드 30 : 유전막 29: cylindrical storage node 30: dielectric film                 

31 : 플레이트노드
31: plate node

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a capacitor.

최근에 메모리 소자의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있으며, 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다. In recent years, the area occupied by a capacitor has been decreasing due to the high integration, miniaturization, and high speed of the memory device. Even if the semiconductor device is highly integrated and miniaturized, the capacitance of the capacitor for driving the semiconductor device should be secured at least.

캐패시터의 정전 용량을 확보하기 위한 한 방안으로 캐패시터의 스토리지노드를 실린더(Cyclinder) 구조, 스택(Stack) 구조, 오목(Concave) 구조 등 다양한 구조로 형성하여 제한된 면적 하에서 캐패시터 스토리지노드의 유효 표면적을 극대화시키고 있다. To secure the capacitance of the capacitor, the storage node of the capacitor is formed into various structures such as a cylinder structure, a stack structure, and a concave structure to maximize the effective surface area of the capacitor storage node under a limited area. I'm making it.

또한, 캐패시터 용량을 확보하기 위해 스토리지노드의 높이를 증가시키고 있다.In addition, the height of the storage node is increasing to secure the capacitor capacity.

도 1a 내지 도 1c는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor according to the prior art.

도 1a에 도시된 바와 같이, 트랜지스터 및 비트라인 등의 반도체 회로가 형성된 반도체 기판(11) 상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하 여 반도체 기판(11)의 일부를 노출시키는 스토리지노드콘택홀을 형성한다. 이때, 스토리지노드콘택홀은 통상적으로 트랜지스터의 소스/드레인 영역, 도우프드 실리콘막, 에피택셜 성장된 실리콘막 등을 노출시킨다.As shown in FIG. 1A, after the interlayer insulating film 12 is formed on a semiconductor substrate 11 on which semiconductor circuits such as transistors and bit lines are formed, the interlayer insulating film 12 is etched to form a semiconductor substrate 11. A storage node contact hole is formed to expose a portion. In this case, the storage node contact hole typically exposes a source / drain region of a transistor, a doped silicon film, an epitaxially grown silicon film, and the like.

다음에, 스토리지노드콘택홀내에 노출된 반도체 기판(11) 상에 티타늄실리사이드막(13)을 형성한다. 이때, 티타늄실리사이드막(13)은 티타늄막을 증착한 후 열처리하여 형성하고, 미반응 티타늄막은 습식식각을 통해 제거하므로써 스토리지노드콘택홀에만 티타늄실리사이드막(13)을 형성한다.Next, a titanium silicide film 13 is formed on the semiconductor substrate 11 exposed in the storage node contact hole. At this time, the titanium silicide film 13 is formed by depositing a titanium film and then heat treatment, and the unreacted titanium film is removed through wet etching to form the titanium silicide film 13 only in the storage node contact hole.

다음에, 스토리지노드콘택홀을 채울때까지 층간절연막(12) 상에 전도성 질화물을 증착한 후, 층간절연막의 표면이 드러날때까지 화학적기계적연마를 통해 평탄화하여 스토리지노드콘택홀에 매립되는 전도성 질화물로 된 스토리지노드 콘택 플러그(14)를 형성한다.Next, the conductive nitride is deposited on the interlayer insulating film 12 until the storage node contact hole is filled, and then planarized through chemical mechanical polishing until the surface of the interlayer insulating film is exposed, and the conductive nitride is buried in the storage node contact hole. The storage node contact plug 14 is formed.

전술한 바와 같은 방법에 의해 스토리지노드 콘택 플러그(14)를 형성한 후, 스토리지노드 형성 공정을 진행한다.After forming the storage node contact plug 14 by the method as described above, the storage node forming process is performed.

계속해서, 스토리지노드 콘택 플러그(14)를 포함한 층간절연막(12) 상에 식각배리어막(etch barrier layer)인 질화막(15)과 스토리지노드의 높이를 결정짓는 스토리지노드 산화막(16a, 16b)을 차례로 증착한다. 이때, 스토리지노드 산화막(16a, 16b)은 습식식각률이 서로 다른 산화막의 이중막으로, 하부에 증착된 하부 스토리지노드 산화막(16a)의 습식식각률이 상부 스토리지노드 산화막(16b)의 그것보다 빠르다.Subsequently, on the interlayer insulating film 12 including the storage node contact plug 14, the nitride film 15, which is an etch barrier layer, and the storage node oxide films 16a and 16b that determine the height of the storage node are sequentially formed. Deposit. In this case, the storage node oxide layers 16a and 16b are double layers of oxide films having different wet etch rates, and the wet etching rate of the lower storage node oxide layer 16a deposited below is faster than that of the upper storage node oxide layer 16b.

다음에, 스토리지노드 산화막(16a, 16b) 상에 스토리지노드 마스크를 형성한 후, 스토리지노드 마스크를 식각마스크로 스토리지노드 산화막(16a, 16b)을 건식식각하여 스토리지노드가 형성될 영역, 예컨대 오목(concave) 패턴(17)을 형성한다.Next, after the storage node masks are formed on the storage node oxide layers 16a and 16b, the storage node masks are etched with dry etching and the storage node oxide layers 16a and 16b are dry etched to form the storage node. concave) pattern 17 is formed.

다음에, 습식케미컬(wet chemical)을 이용한 딥(dip) 공정을 통해 스토리지노드 산화막(16a, 16b)을 습식식각하여 오목패턴(17)의 폭을 넓힌다. 즉, 습식식각률이 서로 다른 스토리지노드 산화막(16a, 16b)을 딥하면, 하부 스토리지노드 산화막(16a)이 상부 스토리지노드 산화막(16b)보다 빨리 식각되어 오목패턴(17)의 하부 영역이 상부 영역에 비해 더 넓어진다.Next, the storage node oxide layers 16a and 16b are wet etched through a dip process using wet chemical to widen the width of the concave pattern 17. That is, when the storage node oxide layers 16a and 16b having different wet etch rates are dip, the lower storage node oxide layer 16a is etched faster than the upper storage node oxide layer 16b, so that the lower region of the concave pattern 17 is formed in the upper region. Wider than that.

도 1b에 도시된 바와 같이, 질화막(15)을 식각하여 스토리지노드 콘택 플러그(14)의 표면을 노출시킨 후, 하부 영역이 넓어진 오목패턴(17)을 포함한 전면에 화학기상증착법(CVD)으로 도우프드 실리콘막을 증착한 후, 오목 패턴을 채울때까지 도우프드 실리콘막 상에 산화막이나 감광막을 형성한다.As shown in FIG. 1B, the nitride film 15 is etched to expose the surface of the storage node contact plug 14, and then the surface of the storage node contact plug 14 is coated by chemical vapor deposition (CVD) on the entire surface including the concave pattern 17 having a widened lower region. After depositing the dope silicon film, an oxide film or a photosensitive film is formed on the doped silicon film until the concave pattern is filled.

다음에, 에치백이나 화학적기계적연마를 통해 오목패턴(17)을 제외한 부분에 형성된 도우프드 실리콘막을 제거하여 도우프드 실리콘막으로 된 실린더형 스토리지노드(18, '하부전극'이라고도 함)를 형성한 후, 산화막이나 감광막을 제거한다.Next, the doped silicon film formed in the portions except the concave pattern 17 was removed by etch back or chemical mechanical polishing to form a cylindrical storage node (also referred to as a lower electrode) made of the doped silicon film. After that, the oxide film or the photosensitive film is removed.

도 1c에 도시된 바와 같이, 스토리지노드 산화막(16a, 16b)을 습식 딥아웃 공정을 통해 제거한다. 이때, 질화막(15)이 실린더형 스토리지노드(18)를 지지하고 있다.As shown in FIG. 1C, the storage node oxide layers 16a and 16b are removed through a wet dipout process. At this time, the nitride film 15 supports the cylindrical storage node 18.

도면에 도시되지 않았지만, 후속 공정으로, 스토리지노드 산화막(16a, 16b) 제거후 드러난 실린더형 스토리지노드(18) 상에 유전막과 플레이트노드('상부전극'이라고도 함)를 차례로 형성하여 캐패시터를 완성한다. Although not shown in the drawing, in a subsequent process, a dielectric film and a plate node (also referred to as an 'upper electrode') are sequentially formed on the cylindrical storage node 18 exposed after the storage node oxide layers 16a and 16b are removed to complete the capacitor. .                         

전술한 종래기술에서는 캐패시터의 정전용량을 증대시키기 위해 스토리지노드의 용량을 좌우하는 스토리지노드 산화막(16a, 16b)으로서 습식식각률이 서로 다른 이중 산화막을 이용하고 있다.In the above-described prior art, in order to increase the capacitance of the capacitor, dual oxide films having different wet etching rates are used as the storage node oxide films 16a and 16b which determine the capacity of the storage node.

그러나, 종래기술은 스토리지노드 산화막(16a, 16b)의 습식 딥아웃 공정후, 실린더형 스토리지노드(18)간 브릿지(bridge) 및 뽑힘(lifting) 현상이 발생되는 문제가 있다(도 2 참조). However, the related art has a problem in that bridges and lifting phenomena between the cylindrical storage nodes 18 occur after the wet deep-out process of the storage node oxide films 16a and 16b (see FIG. 2).

도 2는 종래기술에 따른 스토리지노드간 브릿지 및 스토리지노드의 뽑힘 현상을 도시한 도면이다.2 is a diagram illustrating a pulling phenomenon of a bridge between storage nodes and a storage node according to the related art.

도 2에 도시된 바와 같은 브릿지 및 뽑힘 현상은 스토리지노드 산화막(16a, 16b)의 식각 공정에서 국부적으로 일어나는 식각불량으로 인한 오픈불량, 스토리지노드 하부 CD(Critical Dimension) 부족 및 스토리지노드 하부 면적 부족에 의한 스토리지노드의 구조적 강도 감소에 의해 발생한다.As shown in FIG. 2, the bridging and pulling phenomena may be caused by open defects due to locally etch defects in the etching process of the storage node oxide layers 16a and 16b, lack of critical dimensions (CD), and lack of storage node lower area. Caused by a decrease in the structural strength of the storage node.

이러한 현상들이 습식딥 공정에 의한 오목패턴의 넓힘 공정을 통해 개선되고는 있으나 한계가 있고, 특히, 오목패턴 형성후에 발생하는 하부 CD 부족 및 하부 면적 부족에 의한 브릿지 및 뽑힘 현상은 여전히 발생되고 있는 실정이다. 즉, 단일 질화막만으로 스토리지노드를 지지하는데는 한계가 있다.Although these phenomena are being improved through the process of widening the concave pattern by the wet dip process, there are limitations. In particular, the bridge and pull phenomenon due to the lack of the lower CD and the lower area after the formation of the concave pattern are still occurring. to be. That is, there is a limit in supporting the storage node with only a single nitride film.

이와 같은 브릿지 및 뽑힘 현상이 발생하면 해당 셀은 그 즉시 오류가 발생하고, 웨이퍼 수율이 현저히 감소한다.
If such a bridge or pull occurs, the cell fails immediately and wafer yield is significantly reduced.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 스토리지노드간 브릿지 및 스토리지노드의 뽑힘 현상을 억제하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to provide a method of manufacturing a capacitor suitable for suppressing the bridge between the storage node and the pulling out of the storage node.

상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막 상에 상기 스토리지노드 콘택을 노출시키면서 적어도 어느 한층이 언더컷 형태를 갖는 다층의 절연성 지지물을 형성하는 단계, 및 상기 다층의 절연성 지지물의 언더컷에 자신의 하부 영역이 박히면서 상기 스토리지노드 콘택과 전기적으로 연결되는 실린더형 스토리지노드를 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor, which includes forming an interlayer insulating film on a semiconductor substrate, forming a storage node contact connected to the semiconductor substrate through the interlayer insulating film, and on the interlayer insulating film. Forming a multi-layered insulating support having at least one undercut shape while exposing the storage node contacts, and a cylinder electrically connected to the storage node contact while its lower region is lodged in the undercut of the multi-layered insulating support. And forming a storage type node.

또한, 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막 상에 제1 식각배리어막과 제2 식각배리어막 사이에 절연막이 삽입된 형태를 갖는 스토리지노드 지지막을 형성하는 단계, 상기 스토리지노드 지지막 상에 스토리지노드 절연막을 형성하는 단계, 상기 제1 식각배리어막 상에서 식각이 정지하도록 상기 스토리지노드 절연막과 상기 스토리지노드 지지막을 식각하여 오목 패턴을 형성하는 단계, 상기 스토리지노드 절연막과 상기 스토리지노드 지지막의 절연막을 선택적으로 제거하여 상기 오목 패턴 의 폭을 넓힘과 동시에 상기 제2 식각배리어막과 상기 제1 식각배리어막 사이에 언더컷을 형성시키는 단계, 상기 폭이 넓어진 오목 패턴 내부에 자신의 하부 영역이 상기 언더컷에 박히면서 상기 스토리지노드콘택과 연결되는 실린더형 스토리지노드를 형성하는 단계, 및 상기 스토리지노드 절연막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing the capacitor of the present invention comprises the steps of: forming an interlayer insulating film over the semiconductor substrate, forming a storage node contact connected to the semiconductor substrate through the interlayer insulating film, a first etching barrier on the interlayer insulating film Forming a storage node support layer having an insulating layer inserted between the film and the second etching barrier layer, forming a storage node insulating layer on the storage node support layer, and stopping the etching on the first etching barrier layer Etching the storage node insulating layer and the storage node supporting layer to form a concave pattern, selectively removing the insulating layer of the storage node insulating layer and the storage node supporting layer, thereby widening the width of the concave pattern, and simultaneously forming the concave pattern. Forming an undercut between the substrate and the first etching barrier layer Forming a cylindrical storage node connected to the storage node contact while the lower region of the wide recessed pattern is embedded in the undercut, and selectively removing the storage node insulating layer; It is characterized by.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3은 본 발명의 제1 실시예에 따른 캐패시터의 구조 단면도이다.3 is a structural cross-sectional view of a capacitor according to a first embodiment of the present invention.

도 3에 도시된 바와 같이, 적어도 트랜지스터 및 비트라인이 형성된 반도체 기판(21) 상에 층간절연막(22)이 형성되고, 티타늄실리사이드막(23)과 스토리지노드콘택플러그(24)로 이루어진 스토리지노드콘택(Storage Node Contact; SNC)이 층간절연막(22)을 관통하여 반도체 기판(21)과 연결되며, 스토리지노드 콘택 플러그(24)의 표면을 노출시키는 개구를 갖는 식각배리어막인 제1 질화막(25a)과 제2 질화막(25b)이 층간절연막(22) 상부에 형성되고, 제1 질화막(25a)과 제2 질화막(25b) 사이에서 언더컷 영역을 형성시키는 더 넓은 개구를 가지면서 스토리지노드 콘택 플러그(24)를 노출시키는 스토리지노드 지지 산화막(26)이 삽입되고 있다. As shown in FIG. 3, an interlayer insulating layer 22 is formed on at least a semiconductor substrate 21 on which transistors and bit lines are formed, and a storage node contact including a titanium silicide layer 23 and a storage node contact plug 24. (Storage Node Contact; SNC) is connected to the semiconductor substrate 21 through the interlayer insulating film 22, the first nitride film 25a which is an etch barrier film having an opening exposing the surface of the storage node contact plug 24. And a second nitride film 25b are formed over the interlayer insulating film 22, and have a wider opening for forming an undercut region between the first nitride film 25a and the second nitride film 25b. The storage node supporting oxide film 26 exposing () is inserted.

그리고, 하부 영역이 제1 질화막(25a), 스토리지노드 지지 산화막(26)과 제2 질화막(25b)에 의해 물리적으로 지지되는 실린더형 스토리지노드(29)가 스토리지노드 콘택 플러그(24)와 연결되고 있다. 즉, 실린더형 스토리지노드(29)의 하부가 스 토리지노드 지지 산화막(26)에 박혀 있는 형태를 갖는다.In addition, a cylindrical storage node 29 having a lower region physically supported by the first nitride layer 25a, the storage node supporting oxide layer 26, and the second nitride layer 25b is connected to the storage node contact plug 24. have. That is, the lower portion of the cylindrical storage node 29 is embedded in the storage node supporting oxide film 26.

한편, 제2 질화막(25b) 상부에 노출된 실린더형 스토리지노드(29)의 상부 영역의 일부는 하부 영역과 동일한 형태로 굴곡지는 형태를 갖는 실린더 형태이고, 이에 따라 실린더형 스토리지노드(29)의 표면적이 증대되고 있다.On the other hand, a portion of the upper region of the cylindrical storage node 29 exposed on the second nitride film 25b is curved in the same shape as the lower region, so that the cylindrical storage node 29 The surface area is increasing.

도 3과 같은 캐패시터에 있어서, 실린더형 스토리지노드(29)가 제1 질화막(25a), 스토리지노드 지지 산화막(26)과 제2 질화막(25b)에 의해 견고하게 지지되고 있어 브릿지 및 뽑힘 현상을 방지할 수 있다.In the capacitor as shown in FIG. 3, the cylindrical storage node 29 is firmly supported by the first nitride film 25a, the storage node supporting oxide film 26, and the second nitride film 25b, thereby preventing the bridge and the pulling out phenomenon. can do.

도 4a 내지 도 4f는 도 3에 도시된 캐패시터의 제조 방법을 도시한 공정 단면도이다.4A to 4F are cross-sectional views illustrating a method of manufacturing the capacitor shown in FIG. 3.

도 4a에 도시된 바와 같이, 트랜지스터 및 비트라인 등의 반도체 회로가 형성된 반도체 기판(21) 상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 식각하여 반도체 기판(21)의 일부를 노출시키는 스토리지노드콘택홀을 형성한다. 이때, 스토리지노드콘택홀은 통상적으로 트랜지스터의 소스/드레인 영역, 도우프드 실리콘막, 에피택셜 성장된 실리콘막 등을 노출시킨다.As shown in FIG. 4A, after forming the interlayer insulating film 22 on the semiconductor substrate 21 on which semiconductor circuits such as transistors and bit lines are formed, the interlayer insulating film 22 is etched to form a part of the semiconductor substrate 21. Form a storage node contact hole to expose the. In this case, the storage node contact hole typically exposes a source / drain region of a transistor, a doped silicon film, an epitaxially grown silicon film, and the like.

다음에, 스토리지노드콘택홀내에 노출된 반도체 기판(21) 상에 티타늄실리사이드막(23)을 형성한다. 이때, 티타늄실리사이드막(23)은 티타늄막을 증착한 후 열처리하여 형성하고, 미반응 티타늄막은 습식식각을 통해 제거하므로써 스토리지노드콘택홀에만 티타늄실리사이드막(23)을 형성한다. 여기서, 티타늄실리사이드막(23)은 콘택저항 감소를 위한 오믹콘택(ohmic contact)을 형성해주는 막이다. Next, a titanium silicide film 23 is formed on the semiconductor substrate 21 exposed in the storage node contact hole. At this time, the titanium silicide film 23 is formed by depositing a titanium film and then heat-treating, and by removing the unreacted titanium film by wet etching, the titanium silicide film 23 is formed only in the storage node contact hole. Here, the titanium silicide film 23 is a film that forms an ohmic contact for reducing contact resistance.                     

다음에, 스토리지노드콘택홀을 채울때까지 층간절연막(22) 상에 전도성 질화물을 증착한 후, 층간절연막(22)의 표면이 드러날때까지 화학적기계적연마를 통해 평탄화하여 스토리지노드콘택홀에 매립되는 전도성 질화물로 된 스토리지노드 콘택 플러그(24)를 형성한다.Next, conductive nitride is deposited on the interlayer dielectric layer 22 until the storage node contact hole is filled, and then planarized through chemical mechanical polishing until the surface of the interlayer dielectric layer 22 is exposed, and then embedded in the storage node contact hole. A storage node contact plug 24 of conductive nitride is formed.

전술한 바와 같은 방법에 의해 스토리지노드 콘택 플러그(24)를 형성한 후, 스토리지노드 형성 공정을 진행한다.After forming the storage node contact plug 24 by the method described above, the storage node forming process is performed.

계속해서, 스토리지노드 콘택 플러그(24)를 포함한 층간절연막(22) 상에 제1 질화막(25a), 스토리지노드 지지 산화막(26), 제2 질화막(25b) 및 스토리지노드 산화막(27a, 27b)을 차례로 형성한다.Subsequently, the first nitride film 25a, the storage node supporting oxide film 26, the second nitride film 25b, and the storage node oxide films 27a and 27b are disposed on the interlayer insulating film 22 including the storage node contact plug 24. Form in turn.

여기서, 제1 질화막(25a)과 제2 질화막(25b)은 식각배리어막이고, 스토리지노드 지지 산화막(26)은 스토리지노드의 하부 영역을 지지하여 구조 강도를 높이기 위한 막이고, 스토리지노드 산화막(27a, 27b)은 습식식각률이 서로 다른 이중 산화막으로 스토리지노드의 높이를 결정짓는 막이다. 예컨대, 스토리지노드 산화막은 하부에 증착된 하부 산화막(16a)의 습식식각률이 상부 산화막(16b)의 그것보다 빠르다.Here, the first nitride film 25a and the second nitride film 25b are etch barrier films, and the storage node support oxide film 26 is a film for supporting a lower region of the storage node to increase structural strength, and the storage node oxide film 27a. , 27b) is a double oxide film with different wet etch rates that determines the height of the storage node. For example, the storage node oxide film has a faster wet etching rate of the lower oxide film 16a deposited below it than that of the upper oxide film 16b.

예컨대, 제1 질화막(25a)의 두께는 100Å∼2000Å이고, 스토리지노드 지지 산화막(26)의 두께는 100Å∼3000Å이고, 제2 질화막의 두께는 100Å∼2000Å이며, 제1 질화막(25a), 스토리지노드 지지 산화막(26), 제2 질화막(25b) 및 스토리지노드 산화막(27a, 27b)의 총 두께는 3000Å∼30000Å이다. 따라서, 스토리지노드 산화막(27a, 27b)의 두께는 7000Å∼24000Å이다. For example, the thickness of the first nitride film 25a is 100 kPa to 2000 kPa, the thickness of the storage node supporting oxide film 26 is 100 kPa to 3000 kPa, the thickness of the second nitride film is 100 kPa to 2000 kPa, and the first nitride film 25a and the storage. The total thickness of the node support oxide film 26, the second nitride film 25b, and the storage node oxide films 27a and 27b is 3000 kPa to 30000 kPa. Therefore, the thicknesses of the storage node oxide films 27a and 27b are 7000 kPa to 24000 kPa.                     

한편, 스토리지노드 산화막(27a, 27b)과 스토리지노드 지지 산화막(26)은 화학기상증착법(CVD)에 의한 산화막(이하, 'CVD 산화막'이라고 약칭함)이고, 이에 따라 스토리지노드 산화막(27a, 27b)은 서로 다른 습식식각률을 갖는 다층 CVD 산화막이다. 예를 들어, PETEOS, LPTEOS, PSG, BPSG 또는 SOG중에서 선택하여 이용한다.On the other hand, the storage node oxide films 27a and 27b and the storage node supporting oxide film 26 are oxide films by chemical vapor deposition (CVD) (hereinafter, abbreviated as 'CVD oxide films'), and thus the storage node oxide films 27a and 27b. ) Is a multilayer CVD oxide film having different wet etch rates. For example, PETEOS, LPTEOS, PSG, BPSG or SOG can be selected and used.

그리고, 스토리지노드 지지 산화막(26)은 습식식각률이 스토리지노드 산화막(27a, 27b)의 상부 스토리지노드 산화막(27b)보다는 빠르고 하부 스토리지노드 산화막(27a)과는 유사한 값을 가질 수도 있으나, 스토리지노드의 구조를 해치지 않는 범위의 값을 가져도 된다. 즉, 후속 습식 딥 공정시 이웃한 광폭 오목 패턴간 오픈이 방지되는 수준의 습식식각률을 가지면 된다.The storage node supporting oxide layer 26 may have a wet etch rate faster than the upper storage node oxide layers 27b of the storage node oxide layers 27a and 27b and may have a value similar to that of the lower storage node oxide layer 27a. It may have a value in a range that does not harm the structure. That is, in the subsequent wet dip process, the wet etching rate may be such that opening between adjacent wide concave patterns is prevented.

도 4b에 도시된 바와 같이, 스토리지노드 산화막(27a, 27b) 상에 스토리지노드 마스크를 형성한 후, 스토리지노드 마스크를 식각마스크로 스토리지노드 산화막(27a, 27b)을 건식식각한다. 연속해서, 제2 질화막(25b), 스토리지노드 지지 산화막(26)을 순차적으로 건식식각하여 스토리지노드가 형성될 영역, 예컨대 오목 패턴(28a)을 형성한다. 이하, 오목 패턴(28a)을 '협폭 오목 패턴(28a)'이라고 약칭한다. 한편, 제1 질화막(25a)은 협폭 오목 패턴(28a) 형성을 위한 건식식각시 식각배리어로 작용한다.As shown in FIG. 4B, after the storage node mask is formed on the storage node oxide layers 27a and 27b, the storage node oxide layers 27a and 27b are dry etched using the storage node mask as an etch mask. Subsequently, the second nitride film 25b and the storage node supporting oxide film 26 are sequentially dry-etched to form a region, for example, a concave pattern 28a, on which the storage node is to be formed. Hereinafter, the concave pattern 28a is abbreviated as "narrow concave pattern 28a". Meanwhile, the first nitride film 25a serves as an etching barrier during dry etching for forming the narrow concave pattern 28a.

도 4c에 도시된 바와 같이, 희석된 불산(dilute HF), 불산 계열이 혼합된 케미컬, 암모니아수 계열이 혼합된 케미컬 등의 습식케미컬을 이용한 딥 공정을 통해 스토리지노드 산화막(27a, 27b)을 습식식각하여 협폭 오목 패턴(28a)의 폭을 넓혀 광폭 오목 패턴(28b)을 형성한다. 이때, 습식케미컬을 이용한 딥 공정은 4℃∼180℃의 온도에서 10초∼1800초동안 진행한다.As shown in FIG. 4C, the wet etching of the storage node oxide layers 27a and 27b through a dip process using a wet chemical such as dilute HF, a chemical mixed with hydrofluoric acid, and a chemical mixed with ammonia water is performed. Thus, the width of the narrow concave pattern 28a is expanded to form the wide concave pattern 28b. At this time, the dip process using the wet chemical is performed for 10 seconds to 1800 seconds at a temperature of 4 ℃ to 180 ℃.

습식식각률이 서로 다른 스토리지노드 산화막(27a, 27b)을 딥하면, 하부 스토리지노드 산화막(27a)이 상부 스토리지노드 산화막(27b)보다 빨리 식각되어 광폭 오목 패턴(28b)의 하부 영역의 폭(d2)이 상부 영역의 폭(d1)에 비해 더 넓어진다. 즉, 하부 스토리지노드 산화막(27a)이 더 빨리 식각됨에 따라 상부 스토리지노드 산화막(27b) 아래에 제1 언더컷 영역(28c)이 형성된다.When the storage node oxide layers 27a and 27b having different wet etch rates are dip, the lower storage node oxide layer 27a is etched faster than the upper storage node oxide layer 27b, so that the width d 2 of the lower region of the wide concave pattern 28b is dipped. ) Is wider than the width d 1 of the upper region. That is, as the lower storage node oxide layer 27a is etched faster, the first undercut region 28c is formed under the upper storage node oxide layer 27b.

아울러, 딥 공정시, 식각배리어막인 제1 질화막(25a)과 제2 질화막(25b)은 선택비를 가져 식각되지 않고, 스토리지노드 산화막(27a, 27b)과 동일 계열인 스토리지노드 지지 산화막(26)이 습식 식각된다. 이로써 제1 질화막(25a)과 제2 질화막(25b) 사이에 제2 언더컷 영역(28d)이 형성된다.In addition, during the dip process, the first nitride film 25a and the second nitride film 25b, which are the etching barrier films, are not etched due to a selectivity ratio, and the storage node supporting oxide film 26 having the same series as the storage node oxide films 27a and 27b. ) Is wet etched. As a result, a second undercut region 28d is formed between the first nitride film 25a and the second nitride film 25b.

결국, 습식케미컬을 이용한 딥 공정을 통해 협폭 오목 패턴(28a)의 영역이 전체적으로 넓어져 광폭 오목 패턴(28b)이 되고, 특히 광폭 오목패턴(28b)의 하부 영역은 제1,2 언더컷 영역(28c, 28d)에 의해 상부 영역에 비해 더 넓어진다.As a result, the area of the narrow concave pattern 28a is widened to the wide concave pattern 28b through the dip process using the wet chemical, and the lower area of the wide concave pattern 28b is the first and second undercut regions 28c. , 28d), as compared to the upper region.

한편, 전술한 습식케미컬을 이용한 딥 공정시, 제1 질화막(25a)이 오픈되지 않고 남아 있으므로 스토리지노드 콘택 플러그(24)가 손상되는 것을 방지한다.On the other hand, during the dip process using the above-described wet chemical, since the first nitride layer 25a remains unopened, the storage node contact plug 24 is prevented from being damaged.

도 4d에 도시된 바와 같이, 제1 질화막(25a)을 제거하여 스토리지노드콘택 플러그(24)를 노출시킨 후, 하부 영역이 넓어진 광폭 오목패턴(28b)을 포함한 전면에 화학기상증착법(CVD)으로 도우프드 실리콘막을 증착한 후, 광폭 오목 패턴(28b) 을 채울때까지 도우프드 실리콘막 상에 산화막이나 감광막을 형성한다. As shown in FIG. 4D, after the first nitride film 25a is removed to expose the storage node contact plug 24, the chemical vapor deposition method (CVD) is performed on the entire surface including the wide concave pattern 28b having the lower area widened. After the doped silicon film is deposited, an oxide film or a photosensitive film is formed on the doped silicon film until the wide concave pattern 28b is filled.

다음에, 에치백이나 화학적기계적연마를 통해 광폭 오목패턴(28b)을 제외한 부분에 형성된 도우프드 실리콘막을 제거하여 도우프드 실리콘막으로 된 실린더형 스토리지노드(29)를 형성한 후, 산화막이나 감광막을 제거한다. 한편, 실린더형 스토리지노드(29)를 위한 도전막으로는 도우프드 실리콘막외에 도우프드 실리콘막과 언도우프드 실리콘막의 이중층, Ru, Pt, Ir, W, IrOx, RuOx, WN 또는 TiN을 사용하며, 이들 도전막들은 물리기상증착법(PVD), 화학기상증착법(CVD), 원자층증착법(ALD) 또는 플라즈마원자층증착법(PEALD)을 통해 증착되며, 그 두께는 100Å∼1000Å이다.Next, the doped silicon film formed in the portions except the wide concave pattern 28b is removed by etching back or chemical mechanical polishing to form a cylindrical storage node 29 made of the doped silicon film, and then an oxide film or a photosensitive film is formed. Remove Meanwhile, the conductive film for the cylindrical storage node 29 may be a double layer of a doped silicon film and an undoped silicon film, Ru, Pt, Ir, W, IrO x , RuO x , WN or TiN in addition to the doped silicon film. These conductive films are deposited by physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD) or plasma atomic layer deposition (PEALD), and their thickness is 100 kPa to 1000 kPa.

결국, 실린더형 스토리지노드(29)는 하부 영역이 상부 영역에 비해 그 폭이 더 넓은 실린더 형태이고, 특히 하부 영역이 제1,2 언더컷 영역에 의해 굴곡지는 형태를 가지므로 표면적이 증가한다.As a result, the cylindrical storage node 29 has a cylindrical shape in which the lower region has a wider width than the upper region, and in particular, the lower region has a form in which the lower region is bent by the first and second undercut regions, thereby increasing the surface area.

도 4e에 도시된 바와 같이, 스토리지노드 산화막(27a, 27b)을 습식 딥아웃 공정을 통해 제거한다. 이때, 제1,2 질화막(25a, 25b)이 선택비를 가져 제거되지 않고 잔류하며, 이와 같이 잔류하는 제1,2 질화막(25a, 25b)이 실린더형 스토리지노드(29)의 하부 영역을 지지하고 있으므로 실린더형 스토리지노드(29)가 넘어지는 것이 방지된다.As shown in FIG. 4E, the storage node oxide layers 27a and 27b are removed through a wet dipout process. At this time, the first and second nitride films 25a and 25b remain without being removed due to a selectivity ratio, and the remaining first and second nitride films 25a and 25b support the lower region of the cylindrical storage node 29. As a result, the cylindrical storage node 29 is prevented from falling down.

한편, 습식 딥아웃은 액체 케미컬을 사용하되, 불산(HF) 계열의 혼합 케미컬을 이용하고, 4℃∼80℃의 온도에서 10초∼3600초동안 진행한다. On the other hand, the wet dip-out using a liquid chemical, using a mixed chemical of hydrofluoric acid (HF) series, and proceeds for 10 seconds to 3600 seconds at a temperature of 4 ℃ to 80 ℃.                     

도 1c의 종래기술과 비교해 보면, 도 1c에서는 하나의 질화막(15)만이 실린더형 스토리지노드(18)를 지지하고 있어 스토리지노드 산화막의 습식딥아웃시 넘어지거나 뽑힘되는 문제가 발생되었으나, 도 4e와 같이, 두 개의 질화막이 실린더형 스토리지노드를 지지하고 있는 경우에는 그 구조 강도가 더 견고하여 넘어지거나 뽑힘되지 않는다.Compared with the prior art of FIG. 1C, in FIG. 1C, only one nitride film 15 supports the cylindrical storage node 18, which causes a problem of falling or pulling during wet dip out of the storage node oxide layer. Likewise, when the two nitride films support the cylindrical storage node, the structural strength is more firm and does not fall or be pulled out.

도 4f에 도시된 바와 같이, 후속 공정으로, 스토리지노드 산화막(27a, 27b) 제거후 드러난 실린더형 스토리지노드(29) 상에 유전막(30)과 플레이트노드(31)를 차례로 형성하여 캐패시터를 완성한다. As shown in FIG. 4F, in the subsequent process, the dielectric layer 30 and the plate node 31 are sequentially formed on the cylindrical storage node 29 exposed after the storage node oxide layers 27a and 27b are removed to complete the capacitor. .

여기서, 유전막(30)은 금속유기화학증착법(MOCVD) 또는 원자층증착법(ALD)을 적용하여 SiO2, SiO2/Si3N4, TaON, Ta2O5, SrTiO3, (Ba,Sr)TiO3 또는 (Pb, Sr)TiO3을 50Å∼300Å의 두께로 형성한 것이다. Here, the dielectric film 30 may be formed by applying a metal organic chemical vapor deposition (MOCVD) or atomic layer deposition (ALD) method to SiO 2 , SiO 2 / Si 3 N 4 , TaON, Ta 2 O 5 , SrTiO 3 , (Ba, Sr) TiO 3 or (Pb, Sr) TiO 3 is formed to a thickness of 50 kPa to 300 kPa.

그리고, 플레이트노드(31)는 TiN, Ru, 폴리실리콘막, Pt, Ir, W 또는 WN을 사용하며, 이들 도전막들은 스퍼터링법, 화학기상증착법(CVD), 원자층증착법(ALD) 또는 플라즈마원자층증착법(PEALD)을 통해 500Å∼3000Å의 두께로 증착한다.The plate node 31 uses TiN, Ru, a polysilicon film, Pt, Ir, W, or WN, and these conductive films are sputtered, chemical vapor deposition (CVD), atomic layer deposition (ALD) or plasma atoms. It is deposited by a layer deposition method (PEALD) to a thickness of 500 ~ 3000Å.

전술한 바와 같이, 제1 실시예에서는 실린더형 스토리지노드(29)의 하부 영역이 제1,2 질화막(25a, 25b)에 의해 견고하게 지지되고 있어, 후솝 습식케미컬을 이용한 딥아웃 공정시 실린더형 스토리지노드(29)간 브릿지 및 뽑힘 현상이 발생되지 않는다.As described above, in the first embodiment, the lower region of the cylindrical storage node 29 is firmly supported by the first and second nitride films 25a and 25b, so that the cylindrical type in the dip-out process using the wet wet chemical is used. Bridge between the storage nodes 29 and the pulling phenomenon does not occur.

도 5는 본 발명의 제2 실시예에 따른 캐패시터의 구조 단면도이다. 5 is a structural cross-sectional view of a capacitor according to a second embodiment of the present invention.                     

도 5에 도시된 바와 같이, 적어도 트랜지스터 및 비트라인이 형성된 반도체 기판(41) 상에 층간절연막(42)이 형성되고, 티타늄실리사이드막(43)과 스토리지노드콘택플러그(44)로 이루어진 스토리지노드콘택(SNC)이 층간절연막(42)을 관통하여 반도체 기판(41)과 연결되며, 스토리지노드 콘택 플러그(44)의 표면을 노출시키는 개구를 갖는 식각배리어막인 제1 질화막(45a)과 제2 질화막(45b)이 층간절연막(42) 상부에 형성되고, 제1 질화막(45a)과 제2 질화막(45b) 사이에서 언더컷 영역을 형성시키는 더 넓은 개구를 가지면서 스토리지노드 콘택 플러그(44)를 노출시키는 스토리지노드 지지 산화막(46)이 삽입되고 있다. As shown in FIG. 5, an interlayer insulating layer 42 is formed on at least a semiconductor substrate 41 on which transistors and bit lines are formed, and a storage node contact including a titanium silicide layer 43 and a storage node contact plug 44. The first nitride film 45a and the second nitride film (SNC) penetrate the interlayer insulating film 42 to be connected to the semiconductor substrate 41 and have an opening exposing the surface of the storage node contact plug 44. A 45b is formed over the interlayer insulating film 42 and exposes the storage node contact plug 44 with a wider opening forming an undercut region between the first nitride film 45a and the second nitride film 45b. The storage node supporting oxide film 46 is inserted.

그리고, 하부 영역이 제1 질화막(45a), 스토리지노드 지지 산화막(46)과 제2 질화막(45b)에 의해 물리적으로 지지되는 실린더형 스토리지노드(49)가 스토리지노드 콘택 플러그(44)와 연결되고 있다.In addition, a cylindrical storage node 49 whose lower region is physically supported by the first nitride film 45a, the storage node supporting oxide film 46, and the second nitride film 45b is connected to the storage node contact plug 44. have.

한편, 실린더형 스토리지노드(49)의 상부 영역은 도 3의 캐패시터와 달리, 그 형태가 미끈한 실린더 형태를 갖고 있다.On the other hand, the upper region of the cylindrical storage node 49, unlike the capacitor of FIG. 3 has a slim cylindrical shape.

도 5와 같은 캐패시터에 있어서, 실린더형 스토리지노드(49)가 제1 질화막(45a), 스토리지노드 지지 산화막(46)과 제2 질화막(45b)에 의해 견고하게 지지되고 있어 브릿지 및 뽑힘 현상을 방지할 수 있다.In the capacitor as shown in FIG. 5, the cylindrical storage node 49 is firmly supported by the first nitride film 45a, the storage node supporting oxide film 46, and the second nitride film 45b, thereby preventing the bridge and the pulling out phenomenon. can do.

도 6a 내지 도 6f는 도 5에 도시된 캐패시터의 제조 방법을 도시한 공정 단면도이다.6A to 6F are cross-sectional views illustrating a method of manufacturing the capacitor shown in FIG. 5.

도 6a에 도시된 바와 같이, 트랜지스터 및 비트라인 등의 반도체 회로가 형성된 반도체 기판(41) 상에 층간절연막(42)을 형성한 후, 층간절연막(42)을 식각하 여 반도체 기판(41)의 일부를 노출시키는 스토리지노드콘택홀을 형성한다. 이때, 스토리지노드콘택홀은 통상적으로 트랜지스터의 소스/드레인 영역, 도우프드 실리콘막, 에피택셜 성장된 실리콘막 등을 노출시킨다.As shown in FIG. 6A, after the interlayer insulating film 42 is formed on the semiconductor substrate 41 on which semiconductor circuits such as transistors and bit lines are formed, the interlayer insulating film 42 is etched to form the semiconductor substrate 41. A storage node contact hole is formed to expose a portion. In this case, the storage node contact hole typically exposes a source / drain region of a transistor, a doped silicon film, an epitaxially grown silicon film, and the like.

다음에, 스토리지노드콘택홀내에 노출된 반도체 기판(41) 상에 티타늄실리사이드막(43)을 형성한다. 이때, 티타늄실리사이드막(43)은 티타늄막을 증착한 후 열처리하여 형성하고, 미반응 티타늄막은 습식식각을 통해 제거하므로써 스토리지노드콘택홀에만 티타늄실리사이드막(43)을 형성한다.Next, a titanium silicide film 43 is formed on the semiconductor substrate 41 exposed in the storage node contact hole. At this time, the titanium silicide film 43 is formed by depositing a titanium film and then heat-treating, and by removing the unreacted titanium film by wet etching, the titanium silicide film 43 is formed only in the storage node contact hole.

다음에, 스토리지노드콘택홀을 채울때까지 층간절연막(42) 상에 TiN 등의 전도성 질화물을 증착한 후, 층간절연막(42)의 표면이 드러날때까지 화학적기계적연마를 통해 평탄화하여 스토리지노드콘택홀에 매립되는 전도성 질화물로 된 스토리지노드 콘택 플러그(44)를 형성한다.Next, a conductive nitride such as TiN is deposited on the interlayer dielectric layer 42 until the storage node contact hole is filled, and then planarized through chemical mechanical polishing until the surface of the interlayer dielectric layer 42 is exposed. A storage node contact plug 44 of conductive nitride embedded in the interconnect is formed.

전술한 바와 같은 방법에 의해 스토리지노드 콘택 플러그(44)를 형성한 후, 스토리지노드 형성 공정을 진행한다.After forming the storage node contact plug 44 by the method described above, the storage node forming process is performed.

계속해서, 스토리지노드 콘택 플러그(44)를 포함한 층간절연막(42) 상에 제1 질화막(45a), 스토리지노드 지지 산화막(46), 제2 질화막(45b) 및 스토리지노드 산화막(47)을 차례로 형성한다.Subsequently, a first nitride film 45a, a storage node supporting oxide film 46, a second nitride film 45b, and a storage node oxide film 47 are sequentially formed on the interlayer insulating film 42 including the storage node contact plug 44. do.

여기서, 제1 질화막(45a)과 제2 질화막(45b)은 식각배리어막이고, 스토리지노드 지지 산화막(46)은 스토리지노드의 하부 영역을 지지하여 구조 강도를 높이기 위한 막이고, 스토리지노드 산화막(47)은 단일 CVD 산화막이다.Here, the first nitride film 45a and the second nitride film 45b are etch barrier films, and the storage node support oxide film 46 is a film for supporting a lower region of the storage node to increase structural strength, and the storage node oxide film 47. ) Is a single CVD oxide film.

예컨대, 제1 질화막(45a)의 두께는 100Å∼2000Å이고, 스토리지노드 지지 산화막(46)의 두께는 100Å∼3000Å이고, 제2 질화막(45b)의 두께는 100Å∼2000Å이며, 제1 질화막(45a), 스토리지노드 지지 산화막(46), 제2 질화막(45b) 및 스토리지노드 산화막(47)의 총 두께는 3000Å∼30000Å이다. 따라서, 스토리지노드 산화막(47)의 두께는 7000Å∼24000Å이다. For example, the thickness of the first nitride film 45a is 100 kPa to 2000 kPa, the thickness of the storage node supporting oxide film 46 is 100 kPa to 3000 kPa, the thickness of the second nitride film 45b is 100 kPa to 2000 kPa, and the first nitride film 45a is. ), The total thickness of the storage node supporting oxide film 46, the second nitride film 45b, and the storage node oxide film 47 is 3000 kPa to 30000 kPa. Therefore, the thickness of the storage node oxide film 47 is 7000 kPa to 24000 kPa.

한편, 스토리지노드 지지 산화막(46)은 스토리지노드 산화막(47)과 동일하게 화학기상증착법(CVD)에 의한 산화막이다.On the other hand, the storage node supporting oxide film 46 is an oxide film by chemical vapor deposition (CVD) similarly to the storage node oxide film 47.

그리고, 스토리지노드 지지 산화막(26)은 습식식각률이 스토리지노드 산화막(47)과 유사한 값을 가질 수도 있으나, 스토리지노드의 구조를 해치지 않는 범위의 값을 가져도 된다. 즉, 후속 습식 딥 공정시 이웃한 광폭 오목 패턴간 오픈이 방지되는 수준의 습식식각률을 가지면 된다.In addition, the wet etching rate of the storage node supporting oxide layer 26 may be similar to that of the storage node oxide layer 47, but may have a value within a range that does not harm the structure of the storage node. That is, in the subsequent wet dip process, the wet etching rate may be such that opening between adjacent wide concave patterns is prevented.

도 6b에 도시된 바와 같이, 스토리지노드 산화막(47) 상에 스토리지노드 마스크를 형성한 후, 스토리지노드 마스크를 식각마스크로 스토리지노드 산화막(47)을 건식식각한다. 연속해서, 제2 질화막(45b), 스토리지노드 지지 산화막(46)을 순차적으로 건식식각하여 스토리지노드가 형성될 영역, 예컨대 오목 패턴(48a)을 형성한다. 이하, 오목 패턴(48a)을 '협폭 오목 패턴(48a)'이라고 약칭한다. 한편, 제1 질화막(45a)은 협폭 오목 패턴(48a) 형성을 위한 건식식각시 식각배리어로 작용한다.As shown in FIG. 6B, after the storage node mask is formed on the storage node oxide layer 47, the storage node oxide layer 47 is dry-etched using the storage node mask as an etch mask. Subsequently, the second nitride film 45b and the storage node supporting oxide film 46 are sequentially dry-etched to form a region, for example, a concave pattern 48a, on which the storage node is to be formed. Hereinafter, the concave pattern 48a is abbreviated as "narrow concave pattern 48a". Meanwhile, the first nitride film 45a serves as an etching barrier during dry etching for forming the narrow concave pattern 48a.

도 6c에 도시된 바와 같이, 희석된 불산(dilute HF), 불산 계열이 혼합된 케미컬, 암모니아수 계열이 혼합된 케미컬 등의 습식케미컬을 이용한 딥 공정을 통해 스토리지노드 산화막(47)을 습식식각하여 협폭 오목 패턴(48a)의 폭을 넓혀 광폭 오목 패턴(48b)을 형성한다. 이때, 습식케미컬을 이용한 딥 공정은 4℃∼180℃의 온도에서 10초∼1800초동안 진행한다.As illustrated in FIG. 6C, the storage node oxide layer 47 is wet-etched through a dip process using a wet chemical such as diluted hydrofluoric acid (dilute HF), chemical mixed with hydrofluoric acid, and chemical mixed with ammonia water. The width of the concave pattern 48a is widened to form the wide concave pattern 48b. At this time, the dip process using the wet chemical is performed for 10 seconds to 1800 seconds at a temperature of 4 ℃ to 180 ℃.

아울러, 딥 공정시, 식각배리어막인 제1 질화막(45a)과 제2 질화막(45b)은 선택비를 가져 식각되지 않고, 스토리지노드 산화막(47)과 동일 계열인 스토리지노드 지지 산화막(46)이 습식 식각된다. 이로써 제1 질화막(45a)과 제2 질화막(45b) 사이에 언더컷 영역(48c)이 형성된다.In addition, during the dip process, the first nitride film 45a and the second nitride film 45b, which are the etching barrier films, are not etched with a selectivity, and the storage node supporting oxide film 46 having the same series as the storage node oxide film 47 is formed. It is wet etched. As a result, an undercut region 48c is formed between the first nitride film 45a and the second nitride film 45b.

결국, 습식케미컬을 이용한 딥 공정을 통해 협폭 오목 패턴(48a)의 영역이 전체적으로 넓어져 광폭 오목 패턴(48b)이 되고, 특히 광폭 오목패턴(48b)의 하부 영역은 언더컷 영역(48c)에 의해 상부 영역에 비해 더 넓어진다.As a result, the area of the narrow concave pattern 48a is broadened to form the wide concave pattern 48b through the dip process using the wet chemical, and the lower area of the wide concave pattern 48b is formed by the undercut region 48c. It is wider than the area.

한편, 전술한 습식케미컬을 이용한 딥 공정시, 제1 질화막(45a)이 오픈되지 않고 남아 있으므로 스토리지노드 콘택 플러그(44)가 손상되는 것을 방지한다.On the other hand, during the dip process using the above-described wet chemical, since the first nitride layer 45a remains unopened, the storage node contact plug 44 is prevented from being damaged.

도 6d에 도시된 바와 같이, 제1 질화막(45a)을 제거하여 스토리지노드콘택 플러그(44)를 노출시킨 후, 하부 영역이 넓어진 광폭 오목패턴(48b)을 포함한 전면에 화학기상증착법(CVD)으로 도우프드 실리콘막을 증착한 후, 광폭 오목 패턴(48b)을 채울때까지 도우프드 실리콘막 상에 산화막이나 감광막을 형성한다. As shown in FIG. 6D, the first nitride layer 45a is removed to expose the storage node contact plug 44, and then chemical vapor deposition (CVD) is performed on the entire surface including the wide concave pattern 48b in which the lower region is widened. After the doped silicon film is deposited, an oxide film or a photosensitive film is formed on the doped silicon film until the wide concave pattern 48b is filled.

다음에, 에치백이나 화학적기계적연마를 통해 광폭 오목패턴(48b)을 제외한 부분에 형성된 도우프드 실리콘막을 제거하여 도우프드 실리콘막으로 된 실린더형 스토리지노드(49)를 형성한 후, 산화막이나 감광막을 제거한다. 한편, 실린더형 스토리지노드(49)를 위한 도전막으로는 도우프드 실리콘막외에 도우프드 실리콘막과 언도우프드 실리콘막의 이중층, Ru, Pt, Ir, W, IrOx, RuOx, WN 또는 TiN을 사용하며, 이들 도전막들은 물리기상증착법(PVD), 화학기상증착법(CVD), 원자층증착법 (ALD) 또는 플라즈마원자층증착법(PEALD)을 통해 증착되며, 그 두께는 100Å∼1000Å이다.Next, the doped silicon film formed in the portions except the wide concave pattern 48b is removed by etching back or chemical mechanical polishing to form a cylindrical storage node 49 made of the doped silicon film, and then an oxide film or a photosensitive film is formed. Remove Meanwhile, the conductive film for the cylindrical storage node 49 may be a double layer of a doped silicon film and an undoped silicon film, Ru, Pt, Ir, W, IrO x , RuO x , WN, or TiN, in addition to the doped silicon film. These conductive films are deposited by physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD) or plasma atomic layer deposition (PEALD), and their thickness is 100 kPa to 1000 kPa.

결국, 실린더형 스토리지노드(49)의 하부 영역은 언더컷 영역(48c)에 의해 굴곡지는 형태를 가지므로 표면적이 증가한다.As a result, the lower area of the cylindrical storage node 49 has a shape that is bent by the undercut area 48c, so that the surface area is increased.

도 6e에 도시된 바와 같이, 스토리지노드 산화막(47)을 습식 딥아웃 공정을 통해 제거한다. 이때, 제1,2 질화막(45a, 45b)이 선택비를 가져 제거되지 않고 잔류하며, 이와 같이 잔류하는 제1,2 질화막(45a, 45b)이 실린더형 스토리지노드(49)의 하부 영역을 지지하고 있으므로 실린더형 스토리지노드(49)가 넘어지는 것이 방지된다.As shown in FIG. 6E, the storage node oxide layer 47 is removed through a wet dipout process. At this time, the first and second nitride films 45a and 45b remain without being removed due to a selectivity ratio, and the remaining first and second nitride films 45a and 45b support the lower region of the cylindrical storage node 49. As a result, the cylindrical storage node 49 is prevented from falling down.

한편, 습식 딥아웃은 액체 케미컬을 사용하되, 불산(HF) 계열의 혼합 케미컬을 이용하고, 4℃∼80℃의 온도에서 10초∼3600초동안 진행한다.On the other hand, the wet dip-out using a liquid chemical, using a mixed chemical of hydrofluoric acid (HF) series, and proceeds for 10 seconds to 3600 seconds at a temperature of 4 ℃ to 80 ℃.

도 1c의 종래기술과 비교해 보면, 도 1c에서는 하나의 질화막(15)만이 실린더형 스토리지노드(18)를 지지하고 있어 스토리지노드 산화막의 습식딥아웃시 넘어지거나 뽑힘되는 문제가 발생되었으나, 도 6e와 같이, 두 개의 질화막이 실린더형 스토리지노드를 지지하고 있는 경우에는 그 구조 강도가 더 견고하여 넘어지거나 뽑힘되지 않는다.Compared with the prior art of FIG. 1C, in FIG. 1C, only one nitride film 15 supports the cylindrical storage node 18, which causes a problem of falling or pulling out during wet dip out of the storage node oxide layer. Similarly, when the two nitride films support the cylindrical storage node, the structural strength is more firm and does not fall or be pulled out.

도 6f에 도시된 바와 같이, 후속 공정으로, 스토리지노드 산화막(47) 제거후 드러난 실린더형 스토리지노드(49) 상에 유전막(50)과 플레이트노드(51)를 차례로 형성하여 캐패시터를 완성한다. As shown in FIG. 6F, in the subsequent process, the dielectric layer 50 and the plate node 51 are sequentially formed on the cylindrical storage node 49 exposed after the storage node oxide layer 47 is removed to complete the capacitor.

여기서, 유전막(50)은 금속유기화학증착법(MOCVD) 또는 원자층증착법(ALD)을 적용하여 SiO2, SiO2/Si3N4, TaON, Ta2O5, SrTiO3, (Ba,Sr)TiO3 또는 (Pb, Sr)TiO3을 50Å∼300Å의 두께로 형성한 것이다. Here, the dielectric film 50 is applied to the metal organic chemical vapor deposition (MOCVD) or atomic layer deposition (ALD) method of SiO 2 , SiO 2 / Si 3 N 4 , TaON, Ta 2 O 5 , SrTiO 3 , (Ba, Sr) TiO 3 or (Pb, Sr) TiO 3 is formed to a thickness of 50 kPa to 300 kPa.

그리고, 플레이트노드(51)는 TiN, Ru, 폴리실리콘막, Pt, Ir, W 또는 WN을 사용하며, 이들 도전막들은 스퍼터링법, 화학기상증착법(CVD), 원자층증착법(ALD) 또는 플라즈마원자층증착법(PEALD)을 통해 500Å∼3000Å의 두께로 증착한다.The plate node 51 uses TiN, Ru, polysilicon film, Pt, Ir, W or WN, and these conductive films are sputtered, chemical vapor deposition (CVD), atomic layer deposition (ALD) or plasma atoms. It is deposited by a layer deposition method (PEALD) to a thickness of 500 ~ 3000Å.

전술한 바와 같이, 제2 실시예에서는 스토리지노드 산화막(47)으로 단일 CVD 산화막을 적용하더라도 실린더형 스토리지노드(49)의 하부 영역이 제1,2 질화막(45a, 45b)에 의해 견고하게 지지되고 있어, 후솝 습식케미컬을 이용한 딥아웃 공정시 실린더형 스토리지노드(49)간 브릿지 및 뽑힘 현상이 발생되지 않는다.As described above, in the second embodiment, even when a single CVD oxide film is applied to the storage node oxide film 47, the lower region of the cylindrical storage node 49 is firmly supported by the first and second nitride films 45a and 45b. Therefore, the bridge and the pull-out phenomenon between the cylindrical storage nodes 49 are not generated during the deep-out process using the wet wet chemical.

한편, 제1,2 실시예와 달리, 제2 질화막을 적용하지 않는 경우에는 스토리지노드 지지 산화막이 스토리지노드 산화막에 비해 습식식각 선택비가 상당히 확보된 CVD 산화막을 사용해야만 하는 제약이 따른다. 그리고, 적절한 선택비를 갖는 CVD 산화막을 선택하여 적용하는 경우에는 스토리지노드의 하부를 스토리지노드 지지 산화막 속으로 박힌 구조의 실린더 형태를 구현할 수 있어 구조적 안정성을 도모할 수 있다. On the other hand, unlike the first and second embodiments, when the second nitride film is not applied, the storage node supporting oxide film has a limitation that a CVD oxide film having a wet etching selectivity is significantly secured compared to the storage node oxide film. In addition, when a CVD oxide film having an appropriate selection ratio is selected and applied, a cylindrical shape having a structure in which a lower portion of the storage node is embedded into the storage node supporting oxide film may be implemented, thereby achieving structural stability.

그러나, 제1 실시예 및 제2 실시예와 같이, 제2 질화막을 이용하는 경우에는 스토리지노드 지지 산화막 적용을 위한 CVD 산화막의 선택에 어려움이 없이 통상적인 CVD 산화막을 그대로 적용할 수 있어 양산성이 증대된다.However, in the case of using the second nitride film as in the first and second embodiments, it is possible to apply a conventional CVD oxide film as it is without difficulty in selecting a CVD oxide film for applying a storage node supporting oxide film, thereby increasing productivity. do.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 예컨대, 스토리지노드콘택을 이루는 막으로, 티타늄실리사이드막과 전도성 질화물로 된 스토리지노드 콘택 플러그를 예로 들었으나, 스토리지노드 콘택 플러그로는 전도성 질화물외에 폴리실리콘플러그 또는 텅스텐플러그를 이용할 수 있고, 이들 폴리실리콘플러그 및 텅스텐플러그를 적용하는 경우 그 상부에 전도성 질화물로 된 배리어메탈(barrier metal)을 형성할 수 있다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. For example, a storage node contact plug may include a storage node contact plug made of a titanium silicide layer and a conductive nitride, but a polysilicon plug or a tungsten plug may be used as the storage node contact plug. In the case of applying the plug and the tungsten plug, a barrier metal made of a conductive nitride may be formed on the plug and the tungsten plug.

상술한 바와 같은 본 발명은 두 층의 질화막과 언더컷을 형성시키는 지지 산화막을 이용하므로써 실린더형 스토리지노드의 하부 구조의 강도를 견고하게 하여브릿지 및 뽑힘 현상을 방지하고, 이로써 웨이퍼 수율을 2배∼3배 이상 향상시킬 수 있는 효과가 있다.As described above, the present invention uses a support oxide film that forms two layers of a nitride film and an undercut, thereby strengthening the strength of the lower structure of the cylindrical storage node to prevent bridging and pulling out, thereby doubling the wafer yield by two to three. There is an effect that can be improved more than twice.

또한, 하부 영역을 굴곡지는 형태로 형성하므로써 스토리지노드의 표면적을 증대시켜 캐패시터의 정전 용량을 향상시킬 수 있는 효과가 있다.In addition, by forming the lower region in the form of curved paper, the surface area of the storage node can be increased to increase the capacitance of the capacitor.

Claims (10)

반도체 기판 상부에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 스토리지노드콘택을 형성하는 단계;Forming a storage node contact penetrating the interlayer insulating layer and connected to the semiconductor substrate; 상기 층간절연막 상에 상기 스토리지노드 콘택을 노출시키면서 적어도 어느 한층이 언더컷 형태를 갖는 다층의 절연성 지지물을 형성하는 단계; 및Forming a multilayer insulating support having at least one undercut shape while exposing the storage node contact on the interlayer insulating film; And 상기 다층의 절연성 지지물의 언더컷에 자신의 하부 영역이 박히면서 상기 스토리지노드 콘택과 전기적으로 연결되는 실린더형 스토리지노드를 형성하는 단계Forming a cylindrical storage node electrically connected to the storage node contact while the lower region of the multilayer insulating support is embedded in its undercut. 를 포함하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제1항에 있어서,The method of claim 1, 상기 다층의 절연성 지지물을 형성하는 단계는,Forming the multilayer insulating support, 상기 층간절연막 상에 제1 식각배리어막을 형성하는 단계;Forming a first etching barrier film on the interlayer insulating film; 상기 제1 식각배리어막 상에 절연막을 형성하는 단계;Forming an insulating film on the first etching barrier film; 상기 절연막 상에 제2 식각배리어막을 형성하는 단계; 및Forming a second etching barrier layer on the insulating layer; And 상기 절연막을 선택적으로 제거하여 상기 제1 식각배리어막과 상기 제2 식각배리어막 사이에 언더컷을 형성하는 단계Selectively removing the insulating layer to form an undercut between the first etching barrier layer and the second etching barrier layer 를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제2항에 있어서,The method of claim 2, 상기 절연막을 선택적으로 제거하는 단계는, 습식 딥 공정을 이용함을 특징으로 하는 캐패시터의 제조 방법.The step of selectively removing the insulating film, a method of manufacturing a capacitor, characterized in that using a wet dip process. 제2항에 있어서,The method of claim 2, 상기 절연막은 화학기상증착법을 이용하여 증착한 산화막이고, 상기 제1,2 식각배리어막은 질화막인 것을 특징으로 하는 캐패시터의 제조 방법.The insulating film is an oxide film deposited using a chemical vapor deposition method, the first and second etching barrier film is a nitride film manufacturing method characterized in that the nitride film. 반도체 기판 상부에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막을 관통하여 상기 반도체 기판에 연결되는 스토리지노드콘택을 형성하는 단계;Forming a storage node contact penetrating the interlayer insulating layer and connected to the semiconductor substrate; 상기 층간절연막 상에 제1 식각배리어막과 제2 식각배리어막 사이에 절연막이 삽입된 형태를 갖는 스토리지노드 지지막을 형성하는 단계;Forming a storage node support layer having an insulating layer inserted between the first etching barrier layer and the second etching barrier layer on the interlayer insulating layer; 상기 스토리지노드 지지막 상에 스토리지노드 절연막을 형성하는 단계; Forming a storage node insulating layer on the storage node support layer; 상기 제1 식각배리어막 상에서 식각이 정지하도록 상기 스토리지노드 절연막과 상기 스토리지노드 지지막을 식각하여 오목 패턴을 형성하는 단계;Forming a concave pattern by etching the storage node insulating layer and the storage node supporting layer to stop etching on the first etching barrier layer; 상기 스토리지노드 절연막과 상기 스토리지노드 지지막의 절연막을 선택적으 로 제거하여 상기 오목 패턴의 폭을 넓힘과 동시에 상기 제2 식각배리어막과 상기 제1 식각배리어막 사이에 언더컷을 형성시키는 단계;Selectively removing the insulating layer of the storage node insulating layer and the storage node supporting layer to widen the concave pattern and form an undercut between the second etching barrier layer and the first etching barrier layer; 상기 폭이 넓어진 오목 패턴 내부에 자신의 하부 영역이 상기 언더컷에 박히면서 상기 스토리지노드콘택과 연결되는 실린더형 스토리지노드를 형성하는 단계; 및Forming a cylindrical storage node connected to the storage node contact while the lower region of the wide recessed pattern is lodged in the undercut; And 상기 스토리지노드 절연막을 선택적으로 제거하는 단계Selectively removing the storage node insulating layer 를 포함하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제5항에 있어서,The method of claim 5, 상기 오목 패턴의 폭을 넓힘과 동시에 상기 제2 식각배리어막과 상기 제1 식각배리어막 사이에 언더컷을 형성시키는 단계는,At the same time as the width of the concave pattern to form an undercut between the second etching barrier layer and the first etching barrier layer, 습식케미컬을 이용한 딥 공정을 통해 상기 스토리지노드 절연막과 상기 스토리지노드 지지막의 절연막을 선택적으로 식각하는 것을 특징으로 하는 캐패시터의 제조 방법.The method of manufacturing a capacitor, characterized in that for selectively etching the insulating film of the storage node insulating film and the storage node supporting film through a dip process using a wet chemical. 제6항에 있어서,The method of claim 6, 상기 딥 공정을 통해 선택적으로 식각되는 상기 스토리지노드 절연막과 상기 스토리지노드 지지막의 절연막은 산화막이고, 상기 제1,2 식각배리어막은 질화막인 것을 특징으로 하는 캐패시터의 제조 방법.The insulating film of the storage node insulating film and the storage node supporting film selectively etched through the dip process is an oxide film, and the first and second etching barrier film is a nitride film. 제6항 또는 제7항에 있어서,The method according to claim 6 or 7, 상기 습식케미컬을 이용한 딥 공정은, Dip process using the wet chemical, 희석된 불산, 불산 계열이 혼합된 케미컬 또는 암모니아수 계열이 혼합된 케미컬을 이용하여 4℃∼180℃의 온도에서 10초∼1800초동안 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.A method for producing a capacitor, characterized in that for 10 seconds to 1800 seconds at a temperature of 4 ℃ to 180 ℃ using a chemical mixture of dilute hydrofluoric acid, hydrofluoric acid series or ammonia water series. 제5항에 있어서,The method of claim 5, 상기 스토리지노드 절연막을 선택적으로 제거하는 단계는,Selectively removing the storage node insulating film, 불산 계열의 혼합 케미컬을 이용하여 4℃∼80℃의 온도에서 10초∼3600초동안 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.A process for producing a capacitor, characterized in that for 10 seconds to 3600 seconds at a temperature of 4 ℃ to 80 ℃ using a hydrofluoric acid-based mixed chemical. 제5항에 있어서,The method of claim 5, 상기 오목 패턴을 형성하는 단계는,Forming the concave pattern, 건식식각을 통해 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Method of manufacturing a capacitor, characterized in that made through dry etching.
KR1020020086400A 2002-12-30 2002-12-30 Method of fabrication capacitor KR100685674B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020086400A KR100685674B1 (en) 2002-12-30 2002-12-30 Method of fabrication capacitor
TW092118842A TWI271872B (en) 2002-12-30 2003-07-10 Capacitor and method for fabricating the same
US10/664,779 US20040145057A1 (en) 2002-12-30 2003-09-16 Capacitor and method for fabricating the same
CNB2003101243479A CN1293623C (en) 2002-12-30 2003-12-30 Capacitor and its mfg. process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086400A KR100685674B1 (en) 2002-12-30 2002-12-30 Method of fabrication capacitor

Publications (2)

Publication Number Publication Date
KR20040059895A KR20040059895A (en) 2004-07-06
KR100685674B1 true KR100685674B1 (en) 2007-02-23

Family

ID=37351858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086400A KR100685674B1 (en) 2002-12-30 2002-12-30 Method of fabrication capacitor

Country Status (1)

Country Link
KR (1) KR100685674B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955941B1 (en) * 2008-04-18 2010-05-03 주식회사 하이닉스반도체 Semiconductor device and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680947B1 (en) * 2004-07-20 2007-02-08 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device
KR100811255B1 (en) * 2005-10-26 2008-03-07 주식회사 하이닉스반도체 Method for fabricating capacitor in semiconductor device
KR100960933B1 (en) 2008-04-01 2010-06-04 주식회사 하이닉스반도체 Semiconductor device and method of manufacturing the same
KR101020287B1 (en) * 2008-12-22 2011-03-07 주식회사 하이닉스반도체 Method for fabricating cylinder type capacitor
KR102699249B1 (en) * 2020-02-14 2024-08-27 삼성전자주식회사 Semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0119962B1 (en) * 1993-12-30 1997-10-27 김주용 Fabricating method for capacitor of semiconductor device
KR100212016B1 (en) 1995-12-29 1999-08-02 김영환 Capacitor of semiconductor device fabrication method
KR100301064B1 (en) 1999-08-06 2001-11-01 윤종용 method for manufacturing cylinder-type storage electrode of semiconductor device
KR100603929B1 (en) 2002-03-04 2006-07-24 삼성전자주식회사 Cylindrical capacitors having a stepped sidewall and methods for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0119962B1 (en) * 1993-12-30 1997-10-27 김주용 Fabricating method for capacitor of semiconductor device
KR100212016B1 (en) 1995-12-29 1999-08-02 김영환 Capacitor of semiconductor device fabrication method
KR100301064B1 (en) 1999-08-06 2001-11-01 윤종용 method for manufacturing cylinder-type storage electrode of semiconductor device
KR100603929B1 (en) 2002-03-04 2006-07-24 삼성전자주식회사 Cylindrical capacitors having a stepped sidewall and methods for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955941B1 (en) * 2008-04-18 2010-05-03 주식회사 하이닉스반도체 Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20040059895A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
US6461930B2 (en) Capacitor and method for forming the same
US6777305B2 (en) Method for fabricating semiconductor device
KR100408742B1 (en) Capacitor in integrated circuits device and method therefor
JPH09289296A (en) Ferroelectric capacitor and its manufacture
KR100533971B1 (en) Method of manufacturing capacitor for semiconductor device
US7115468B2 (en) Semiconductor device and method for fabricating the same
KR100413606B1 (en) Method for fabricating capacitor
US20040145057A1 (en) Capacitor and method for fabricating the same
KR100685674B1 (en) Method of fabrication capacitor
JP2002026135A (en) Manufacturing method for capacitor of semiconductor element
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR100524810B1 (en) Cylinder type capacitor and method for manufacturing the same
KR100721546B1 (en) Capacitor and method of fabrication for the same
KR100414869B1 (en) Method for fabricating capacitor
KR100357189B1 (en) Semiconductor device and method for fabricating the same
KR100761352B1 (en) Method of fabricating capacitor
KR100707799B1 (en) Method for fabricating capacitor
KR100275116B1 (en) Method for forming capacitor of semiconductor device
KR20010057385A (en) Capacitor and method for manufacturing the same
KR100268940B1 (en) Capacitor of semiconductor device and manufacturing method thereof
JP2001168326A (en) Method of manufacturing semiconductor device
KR20040051070A (en) Method for fabricating a semiconductor device having metal storage node
KR20000043824A (en) Method for manufacturing cell capacitor of dynamic random access memory
KR20010016809A (en) Method of manufacturing a capacitor in a semiconductor device
KR20050062113A (en) Method for manufacturing capacitor decreasing dip-out time

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee