KR100811255B1 - Method for fabricating capacitor in semiconductor device - Google Patents

Method for fabricating capacitor in semiconductor device Download PDF

Info

Publication number
KR100811255B1
KR100811255B1 KR1020050101255A KR20050101255A KR100811255B1 KR 100811255 B1 KR100811255 B1 KR 100811255B1 KR 1020050101255 A KR1020050101255 A KR 1020050101255A KR 20050101255 A KR20050101255 A KR 20050101255A KR 100811255 B1 KR100811255 B1 KR 100811255B1
Authority
KR
South Korea
Prior art keywords
storage node
film
forming
capacitor
layer
Prior art date
Application number
KR1020050101255A
Other languages
Korean (ko)
Other versions
KR20070044929A (en
Inventor
조호진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050101255A priority Critical patent/KR100811255B1/en
Publication of KR20070044929A publication Critical patent/KR20070044929A/en
Application granted granted Critical
Publication of KR100811255B1 publication Critical patent/KR100811255B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

본 발명의 반도체 소자의 캐패시터 형성방법은, 반도체 기판의 층간절연막 상에 컨택플러그를 형성하는 단계; 컨택플러그 위에 산화막 및 비정질 카본막의 이중구조로 스토리지노드 절연막을 형성하는 단계; 스토리지노드 절연막의 소정영역을 노출시키는 비정질 카본막 패턴을 형성하는 단계; 비정질 카본막 패턴을 마스크로 스토리지노드 절연막을 제거하여 스토리지노드 콘택홀을 형성하는 단계; 스토리지노드 콘택홀 상에 스토리지노드전극용 금속막을 형성하는 단계; 비정질 카본막 패턴을 건식식각방법으로 제거하는 단계; 스토리지노드전극 전면에 유전체막 및 플레이트전극을 형성하는 단계를 포함한다.A method of forming a capacitor of a semiconductor device of the present invention includes the steps of forming a contact plug on an interlayer insulating film of a semiconductor substrate; Forming a storage node insulating layer on the contact plug in a dual structure of an oxide film and an amorphous carbon film; Forming an amorphous carbon film pattern exposing a predetermined region of the storage node insulating film; Forming a storage node contact hole by removing the storage node insulating layer using the amorphous carbon film pattern as a mask; Forming a metal layer for the storage node electrode on the storage node contact hole; Removing the amorphous carbon film pattern by a dry etching method; Forming a dielectric film and a plate electrode on the storage node electrode front surface.

비정질 카본막, 컵구조, 실린더구조 Amorphous Carbon Film, Cup Structure, Cylinder Structure

Description

반도체 소자의 캐패시터 형성방법{Method for fabricating capacitor in semiconductor device}Method for fabricating capacitor in semiconductor device

도 1a 내지 도 1c는 종래 기술에 따른 실린더 타입의 캐패시터를 설명하기 위해 도면들이다.1A to 1C are views for explaining a cylinder type capacitor according to the prior art.

도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 나타내 보인 도면들이다.2A to 2I are views illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 반도체 기판 240 : 산화막200 semiconductor substrate 240 oxide film

250 : 비정질 카본막 255 : 스토리지노드 절연막250: amorphous carbon film 255: storage node insulating film

290 : 금속실리사이드막 300 : 스토리지노드전극290: metal silicide layer 300: storage node electrode

320 : 유전체막 330 : 플레이트전극320 dielectric film 330 plate electrode

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device.

최근 반도체 메모리소자의 집적도가 급격히 증가함으로 인해, 반도체 메모리 소자의 셀 단면적도 급격하게 감소하고 있다. 이에 따라 캐패시터를 포함하는 반도체소자, 예컨대 디램(DRAM; Dynamic Random Access Memory)소자에서 소자동작에 필요한 커패시턴스를 얻기가 점점 어려워지고 있는 실정이다. 이와 같은 추세에 따라서 유전체막의 두께를 줄이는 박막화작업과 함께 3차원 구조의 스토리지노드(storage node) 형성 작업을 통해 커패시턴스를 증가시키려는 노력이 지속적으로 이루어지고 있다. 현재 주로 사용되고 있는 캐패시터의 스토리지노드 형태들 중의 하나는 컵(cup) 구조이다. 또한 이 외에도 스토리지노드의 표면적을 증대시키기 위하여 반구형그레인(HSG; Hemi-Spherical Grain) 폴리실리콘막이나 또는 준안정성폴리실리콘성장층(MPS; Metastable PolySilicon)을 스토리지노드 표면에 형성하는 방법도 많이 사용되고 있다. Recently, due to the rapid increase in the degree of integration of semiconductor memory devices, the cell cross-sectional area of semiconductor memory devices is also rapidly decreasing. Accordingly, in semiconductor devices including capacitors, for example, dynamic random access memory (DRAM) devices, it is increasingly difficult to obtain capacitance required for device operation. In accordance with this trend, efforts are being made to increase capacitance through thinning of the dielectric film and forming a storage node of a three-dimensional structure. One of the storage node types of capacitors currently used is the cup structure. In addition, in order to increase the surface area of the storage node, a method of forming a hemi-spherical grain (HSG) polysilicon film or a metastable polysilicon growth layer (MPS) on the storage node surface has been widely used. .

그러나 스토리지노드전극용 물질로서 티타늄나이트라이드(TiN)과 같은 금속막을 이용하는 경우에는 반구형그레인(HSG)과 같은 방법으로 캐패시터 표면적을 증가시킬 수 없으므로 컵(cup) 구조의 캐패시터로는 캐패시터의 정전용량을 확보하기 위해서는 캐패시터의 높이를 증가시키는 방법밖에 없다. 그러나 캐패시터의 높이를 높일 경우, 후속 금속배선 공정의 난이도를 증가시켜 안정적인 수율을 확보하는 것이 어렵다. 이에 따라 캐패시터의 구조를 실린더(cylinder)구조로 형성하는 방법이 제안되어 있다.However, when a metal film such as titanium nitride (TiN) is used as the storage node electrode material, the surface area of the capacitor cannot be increased by a method such as hemispherical grain (HSG). The only way to ensure this is to increase the height of the capacitor. However, if the height of the capacitor is increased, it is difficult to secure a stable yield by increasing the difficulty of the subsequent metallization process. Accordingly, a method of forming a capacitor structure into a cylinder structure has been proposed.

도 1a 내지 도 1c는 종래 기술에 따른 실린더 타입의 캐패시터를 설명하기 위해 도면들이다.1A to 1C are views for explaining a cylinder type capacitor according to the prior art.

먼저 도 1a를 참조하면, 트랜지스터 및 비트라인(도시하지 않음)의 제조 공 정이 완료된 반도체 기판(100) 상에 층간절연막(110)을 증착한 후, 층간절연막(110)을 관통하여 반도체 기판(100)의 활성영역과 연결되는 컨택플러그(120)를 형성한다.First, referring to FIG. 1A, an interlayer insulating film 110 is deposited on a semiconductor substrate 100 on which a manufacturing process of a transistor and a bit line (not shown) is completed, and then penetrates the interlayer insulating film 110 to form a semiconductor substrate 100. The contact plug 120 is connected to the active region of the substrate.

다음에 도 1b를 참조하면, 층간절연막(110) 및 컨택플러그(120) 상에 상기 컨택플러그(120)의 소정 영역을 노출시키는 콘택홀(140)을 포함하는 스토리지노드 절연막(130)을 형성한다. 보다 구체적으로 스토리지노드 절연막(130) 위에 감광막 패턴(도시하지 않음)을 형성하고, 이 감광막 패턴을 마스크로 한 식각공정을 수행하여 스토리지노드 절연막(130) 내에 컨택플러그(120)의 일부를 노출하는 콘택홀(140)을 형성한다. 계속해서 콘택홀(140)이 형성된 결과물 전면에 스토리지노드전극용 금속막(150)을 증착한다.Next, referring to FIG. 1B, a storage node insulating layer 130 including a contact hole 140 exposing a predetermined region of the contact plug 120 is formed on the interlayer insulating layer 110 and the contact plug 120. . More specifically, a photoresist pattern (not shown) is formed on the storage node insulating layer 130, and an etching process using the photoresist pattern as a mask is performed to expose a portion of the contact plug 120 in the storage node insulating layer 130. The contact hole 140 is formed. Subsequently, the metal layer 150 for the storage node electrode is deposited on the entire surface of the resultant in which the contact hole 140 is formed.

다음에 도 1c를 참조하면, 스토리지노드전극용 금속막(150)에 분리 공정을 진행하여 스토리지노드 절연막(130) 상부의 스토리지노드전극용 금속막(150)을 제거한 후, 스토리지노드 절연막(130)을 제거하여 스토리지노드전극(160)을 형성한다. 다음에 비록 도면에 도시하지는 않았지만, 스토리지노드전극(160) 위에 유전체막 및 플레이트전극을 순차적으로 형성한다. 여기서 스토리지노드 절연막(130)은 식각용액을 이용한 습식식각방법을 이용하여 제거할 수 있다. 그런데 습식식각방법을 이용하여 스토리지노드 절연막(130)을 제거하는 동안, 식각용액이 스토리지노드전극용 금속막(150)을 통해 층간절연막(110)으로 침투하여 후속 공정을 진행하는 과정에 하드마스크막, 질화막과 같은 하부 구조물을 식각하여 홀(hole)(170)을 형성하는 벙커 결함(bunker defect)이 나타난다. 이렇게 발생한 벙커 결함은 IDD 불 량을 유발한다. 또한, 스토리지노드전극의 높이가 높아지면서 홀(170)이 일정 크기 이상이 될 경우 스토리지노드전극이 기울어지는 리닝(leaning) 현상과 같은 문제가 발생한다.Next, referring to FIG. 1C, after the separation process is performed on the storage node electrode metal film 150 to remove the storage node electrode metal film 150 on the storage node insulating film 130, the storage node insulating film 130 is removed. The storage node electrode 160 is formed by removing the same. Next, although not shown in the drawings, a dielectric film and a plate electrode are sequentially formed on the storage node electrode 160. The storage node insulating layer 130 may be removed using a wet etching method using an etching solution. However, while the storage node insulating layer 130 is removed using a wet etching method, the etching solution penetrates into the interlayer insulating layer 110 through the storage node electrode metal layer 150 and proceeds to a subsequent process. In this case, a bunker defect is formed to etch a lower structure such as a nitride film to form a hole 170. The resulting bunker defects cause IDD failures. In addition, when the height of the storage node electrode increases, the hole 170 becomes a predetermined size or more, such as a phenomenon in which the storage node electrode is inclined (leaning) occurs.

본 발명이 이루고자 하는 기술적 과제는, 실린더 타입의 캐패시터에서 벙커 결함과 기울어짐 현상을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데 있다.An object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of preventing bunker defects and tilting in a cylinder type capacitor.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 반도체 기판의 층간절연막 상에 컨택플러그를 형성하는 단계; 상기 컨택플러그 위에 산화막 및 비정질 카본막의 이중구조로 스토리지노드 절연막을 형성하는 단계; 상기 스토리지노드 절연막의 소정영역을 노출시키는 비정질 카본막 패턴을 형성하는 단계; 상기 비정질 카본막 패턴을 마스크로 상기 스토리지노드 절연막을 제거하여 스토리지노드 콘택홀을 형성하는 단계; 상기 스토리지노드 콘택홀 상에 스토리지노드전극용 금속막을 형성하는 단계; 상기 비정질 카본막 패턴을 건식식각방법으로 제거하는 단계; 상기 스토리지노드전극 전면에 유전체막 및 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of forming a capacitor of a semiconductor device according to the present invention, forming a contact plug on the interlayer insulating film of the semiconductor substrate; Forming a storage node insulating layer on the contact plug in a dual structure of an oxide film and an amorphous carbon film; Forming an amorphous carbon film pattern exposing a predetermined region of the storage node insulating film; Forming a storage node contact hole by removing the storage node insulating layer using the amorphous carbon film pattern as a mask; Forming a metal layer for a storage node electrode on the storage node contact hole; Removing the amorphous carbon film pattern by a dry etching method; Forming a dielectric film and a plate electrode on the front of the storage node electrode, characterized in that it comprises.

본 발명에 있어서, 상기 산화막은 PETEOS 산화막의 단일막 또는 PSG막과 PETEOS 산화막의 이중막으로 형성할 수 있다.In the present invention, the oxide film may be formed as a single film of a PETEOS oxide film or a double film of a PSG film and a PETEOS oxide film.

상기 비정질 카본막은 200-700℃의 온도에서 화학적 기상증착방법 또는 플라 즈마 화학적 기상증착 방법 가운데 하나를 이용하여 형성할 수 있다.The amorphous carbon film may be formed using a chemical vapor deposition method or a plasma chemical vapor deposition method at a temperature of 200-700 ℃.

상기 비정질 카본막은 C3H6, CH4, C2H4, C2H6의 그룹으로 이루어진 탄화수소 가운데 하나를 소스물질로 이용할 수 있다.The amorphous carbon film may use one of hydrocarbons consisting of C 3 H 6 , CH 4 , C 2 H 4 , and C 2 H 6 as a source material.

상기 스토리지노드 콘택홀 하부면에 금속실리사이드막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a metal silicide layer on a lower surface of the storage node contact hole.

상기 금속실리사이드막을 형성하는 단계는, 상기 스토리지노드 콘택홀 하부면에 금속막을 형성하는 단계; 및 상기 금속막에 열처리를 실시하는 단계를 포함하는 것이 바람직하다.The forming of the metal silicide layer may include forming a metal layer on a lower surface of the storage node contact hole; And heat-treating the metal film.

상기 금속막은 티타늄(Ti)을 이용할 수 있다.The metal film may use titanium (Ti).

상기 스토리지노드전극용 금속막은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 형성할 수 있다.The metal layer for the storage node electrode may be formed using chemical vapor deposition (CVD) or atomic layer deposition (ALD).

상기 스토리지노드전극용 금속막은 TiN, WN TaN, Pt, Ru 또는 비정질 실리콘을 포함하는 그룹에서 하나를 이용하여 형성할 수 있다.The storage node electrode metal film may be formed using one from a group containing TiN, WN TaN, Pt, Ru, or amorphous silicon.

상기 유전체막은 HfO2, Al2O3, Al2O3/HfO2 라미네이트, ZrO2, Al2O3/ZrO2 라미네이트 가운데 하나를 이용하여 형성할 수 있다.The dielectric film may be formed using one of HfO 2, Al 2 O 3 , Al 2 O 3 / HfO 2 laminates, ZrO 2 , and Al 2 O 3 / ZrO 2 laminates.

상기 유전체막은 원자층증착법(ALD)을 이용하여 형성할 수 있다.The dielectric film may be formed using atomic layer deposition (ALD).

상기 플레이트전극은 화학기상증착법(CVD)과 물리기상증착법(PVD)을 이용하거나 또는 원자층증착법(ALD)과 물리기상증착법(PVD)을 이용하여 이중막으로 형성할 수 있다. The plate electrode may be formed as a double layer by using chemical vapor deposition (CVD) and physical vapor deposition (PVD) or by atomic layer deposition (ALD) and physical vapor deposition (PVD).

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 캐패시터는, 트랜지스터 및 비트라인을 포함하는 하부구조물이 형성되어 있는 반도체 기판과; 상기 반도체 기판 상에 형성되어 있고, 상기 하부구조물과 스토리지노드전극을 연결하는 컨택플러그를 포함하고 있는 층간절연막과; 상기 층간절연막 및 컨택플러그 상에 형성되어 있는 스토리지노드전극과; 상기 스토리지노드전극의 형성부를 제외한 상기 층간절연막 상에 상기 스토리지노드전극보다 낮은 소정 높이로 형성되어 있는 스토리지노드 절연막과; 상기 스토리지노드 절연막 위와 상기 스토리지노드전극 위에 형성되어 있는 유전체막과; 상기 유전체막 위에 형성되어 있는 플레이트전극을 포함한다.In order to achieve the above technical problem, a capacitor of a semiconductor device according to the present invention includes a semiconductor substrate having a lower structure including a transistor and a bit line; An interlayer insulating film formed on the semiconductor substrate and including a contact plug connecting the substructure and the storage node electrode; A storage node electrode formed on the interlayer insulating film and the contact plug; A storage node insulating layer formed on the interlayer insulating layer except the forming portion of the storage node electrode, and having a predetermined height lower than that of the storage node electrode; A dielectric layer formed on the storage node insulating layer and on the storage node electrode; And a plate electrode formed on the dielectric film.

상기 스토리지노드전극은, 하부면에 금속실리사이드막을 더 포함할 수 있다.The storage node electrode may further include a metal silicide layer on a lower surface thereof.

상기 금속실리사이드막은 티타늄실리사이드(TiN)막으로 이루어진다.The metal silicide film is made of a titanium silicide (TiN) film.

상기 스토리지노드전극 및 플레이트전극은 TiN, WN TaN, Pt, Ru 또는 비정질 실리콘을 포함하는 그룹에서 하나를 이용할 수 있다.The storage node electrode and the plate electrode may be used in the group containing TiN, WN TaN, Pt, Ru or amorphous silicon.

상기 유전체막은, HfO2, Al2O3, Al2O3/HfO2 라미네이트, ZrO2, Al2O3/ZrO2 라미네이트 가운데 하나를 이용할 수 있다.The dielectric film may use one of HfO 2, Al 2 O 3 , Al 2 O 3 / HfO 2 laminates, ZrO 2 , and Al 2 O 3 / ZrO 2 laminates.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분 에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위하여 나타내 보인 도면들이다.2A to 2I are views illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

먼저 도 2a를 참조하면, 트랜지스터 및 비트라인 등의 하부구조물(미도시)이 형성되어 있는 반도체 기판(200) 상에 층간절연막(210)을 형성한다. 그리고 층간절연막(210) 상에 반도체 기판(200)의 소정 표면이 노출되는 컨택홀(미도시)을 형성하고, 컨택홀 내부를 도전성 물질로 매립한 후, 평탄화 공정을 진행하여 하부구조물과 이후 형성하는 캐패시터와 연결되는 컨택플러그(220)를 형성한다. 계속해서 컨택플러그(220) 위에 실리콘질화막(Si3N4)(230)을 형성한다. 여기서 실리콘질화막(230)은 이후 하부전극용 컨택홀을 형성시 식각정지막으로 작용하며 화학기상증착법(CVD)으로 형성할 수 있다.First, referring to FIG. 2A, an interlayer insulating layer 210 is formed on a semiconductor substrate 200 on which substructures (not shown) such as transistors and bit lines are formed. In addition, a contact hole (not shown) is formed on the interlayer insulating layer 210 to expose a predetermined surface of the semiconductor substrate 200, and the inside of the contact hole is filled with a conductive material. The contact plug 220 is connected to the capacitor. Subsequently, a silicon nitride film (Si 3 N 4 ) 230 is formed on the contact plug 220. Here, the silicon nitride film 230 may serve as an etch stop layer when the contact hole for the lower electrode is formed and may be formed by chemical vapor deposition (CVD).

다음에 도 2b를 참조하면, 실리콘질화막(230) 위에 스토리지노드 절연막(255)으로서 산화막(240) 및 비정질 카본막(250)을 캐패시터가 형성될 높이만큼 적층한다. 여기서 산화막(240)은 화학기상증착법을 이용하여 PETEOS 산화막을 단일막으로 형성하거나 PSG막과 PETEOS 산화막의 이중막으로 형성할 수 있다. 또한, 비정질 카본(amorphous carbon)막(250)은 200-700℃의 온도에서 화학기상증착법 또는 플라즈마 화학기상증착법(PECVD) 가운데 하나를 이용하여 형성할 수 있다. 이때, 비정질 카본막(250)은 C3H6, CH4, C2H4, C2H6의 그룹으로 이루어진 탄화수소를 소스가스로 이용할 수 있다. Next, referring to FIG. 2B, the oxide layer 240 and the amorphous carbon layer 250 are stacked on the silicon nitride layer 230 as a storage node insulating layer 255 at a height where a capacitor is formed. In this case, the oxide film 240 may be formed of a single layer of PETEOS oxide by chemical vapor deposition, or a double layer of a PSG film and a PETEOS oxide film. In addition, the amorphous carbon film 250 may be formed using either chemical vapor deposition or plasma chemical vapor deposition (PECVD) at a temperature of 200-700 ° C. At this time, the amorphous carbon film 250 may use a hydrocarbon made of a group of C 3 H 6 , CH 4 , C 2 H 4 , C 2 H 6 as a source gas.

다음에 도 2c를 참조하면, 비정질 카본막(250) 위에 감광막(미도시)을 도포 및 패터닝하여 산화막(240)의 소정영역을 노출시키는 비정질 카본막 패턴(260)을 형성한다. 여기서 상기 비정질 카본막 패턴(260)은 스토리지노드 절연막(255)과 후속 공정에서 스토리지노드 컨택홀 형성시 하드마스크막 역할을 한다. Next, referring to FIG. 2C, an amorphous carbon film pattern 260 that exposes a predetermined region of the oxide film 240 is formed by applying and patterning a photoresist film (not shown) on the amorphous carbon film 250. The amorphous carbon layer pattern 260 serves as a hard mask layer when the storage node contact hole is formed in the storage node insulating layer 255 and subsequent steps.

다음에 도 2d를 참조하면, 비정질 카본막 패턴(260)을 하드마스크로 식각공정을 진행하여 산화막(240)을 소정깊이, 예를 들어 실리콘질화막(230)이 노출될 때까지 제거해 스토리지노드 콘택홀(280)을 형성한다. 계속해서 스토리지노드 콘택홀(280) 하부의 실리콘질화막(230)도 제거하여 컨택플러그(220)를 노출시킨다.Next, referring to FIG. 2D, the etching process of the amorphous carbon layer pattern 260 with a hard mask is performed to remove the oxide layer 240 until the silicon nitride layer 230 is exposed to a predetermined depth, for example, to the storage node contact hole. 280 is formed. Subsequently, the silicon nitride layer 230 under the storage node contact hole 280 is also removed to expose the contact plug 220.

다음에 도 2e를 참조하면, 실리콘질화막(230)이 제거되어 노출된 컨택플러그(220) 상에 금속실리사이드막(290)을 형성한다. 이를 구체적으로 살펴보면, 컨택플러그(220) 상에 금속막(미도시), 예를 들어 티타늄(Ti)막을 화학기상증착법(CVD)을 이용하여 형성하고, 급속 열처리를 진행한다. 그러면 금속막과 노출된 컨택플러그(220)의 실리콘(Si)이 반응하여 금속실리사이드막(290), 예컨대 티타늄실리사이드(Ti)막을 형성한다. 여기서 금속실리사이드막(290)은 후속 공정에서 형성되는 스토리지노드전극과 컨택플러그(220)와의 접촉저항을 감소시키는 역할을 한다. Next, referring to FIG. 2E, the silicon nitride layer 230 is removed to form the metal silicide layer 290 on the exposed contact plug 220. In detail, a metal film (eg, a titanium (Ti)) film is formed on the contact plug 220 by chemical vapor deposition (CVD), and rapid heat treatment is performed. Then, the metal film and the silicon (Si) of the exposed contact plug 220 react to form a metal silicide film 290, for example, a titanium silicide (Ti) film. The metal silicide layer 290 serves to reduce the contact resistance between the storage node electrode and the contact plug 220 formed in a subsequent process.

다음에 도 2f를 참조하면, 스토리지노드 콘택홀(280) 상에 스토리지노드전극(300)을 형성한다. 이를 구체적으로 살펴보면, 금속실리사이드막(290)이 형성된 스토리지노드 컨택홀(280) 상에 화학기상증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 스토리지노드전극용 금속막(미도시)을 형성한다. 다음에 스토리지노드전극용 금속막에 대한 에치백(etch back)을 수행하여 비정질 카본막 패턴(260) 상부의 스토리지노드전극용 금속막을 제거한다. 그러면 도시된 바와 같이, 노드 분리된 스토리지노드전극(300)이 형성된다. 여기서 스토리지노드전극용 금속막은 TiN, WN TaN, Pt, Ru 및 비정질 실리콘을 포함하는 그룹에서 하나를 이용하여 형성할 수 있다.Next, referring to FIG. 2F, the storage node electrode 300 is formed on the storage node contact hole 280. Specifically, the metal layer for the storage node electrode (not shown) is formed on the storage node contact hole 280 in which the metal silicide layer 290 is formed by using chemical vapor deposition (CVD) or atomic layer deposition (ALD). do. Next, an etch back is performed on the metal film for the storage node electrode to remove the metal film for the storage node electrode on the amorphous carbon film pattern 260. Then, as shown, the node-separated storage node electrode 300 is formed. The metal layer for the storage node electrode may be formed using one from a group including TiN, WN TaN, Pt, Ru, and amorphous silicon.

다음에 도 2g를 참조하면, 비정질 카본막 패턴(260)을 제거하여 스토리지노드전극(300)의 바깥쪽의 일부분(310)이 노출되도록 한다. 여기서 비정질 카본막 패턴(260)은 건식식각, 예를 들어 플라즈마 식각 또는 애슁 공정을 진행하여 제거할 수 있다. 이때, 종래 기술에서는 실린더 타입의 캐패시터를 형성하기 위해 스토리지노드 절연막을 식각용액을 이용한 습식식각방법으로 제거하였다. 이렇게 습식식각방법으로 제거할 경우, 식각용액이 스토리지노드전극용 금속막, 예를 들어 티타늄나이트라이드(TiN)막을 통해 하부 구조물로 침투하여 상기 하부구조물 등을 식각해 홀(hole)을 형성하는 벙커 결함(bunker defect)이 발생하는 문제가 있었다(도 1c참조). 반면에 본 발명에 따른 캐패시터 형성방법에서는, 스토리지노드 절연막(255)을 산화막(240)과 비정질 카본막 패턴(260)의 이중 구조로 형성하고, 비정질 카본막 패턴(260)을 건식식각을 이용하여 제거해 식각용액이 스토리지노드전극용 금속막으로 침투하여 소자에 손상을 끼칠 위험이 없다. 또한, 비정질 카본막 패턴(260)을 제거하여 스토리지노드전극(300)의 바깥쪽 일부분(310)을 노출시켜 바깥쪽 면적을 사용할 수 있으므로 캐패시터의 정전용량을 증가시킬 수 있다. 또한, 캐패시터 정전용량이 증가하면 캐패시터의 높이를 낮출 수 있어 후속의 금속배선 공정의 난이도를 낮출 수 있어 수율이 증가하는 장점도 있다.Next, referring to FIG. 2G, the amorphous carbon film pattern 260 is removed to expose a portion 310 of the outer side of the storage node electrode 300. Here, the amorphous carbon film pattern 260 may be removed by performing dry etching, for example, plasma etching or ashing. At this time, in the prior art, the storage node insulating layer was removed by a wet etching method using an etching solution to form a cylinder type capacitor. When the wet solution is removed in this manner, the etching solution penetrates into the lower structure through a metal layer for storage node electrode, for example, a titanium nitride (TiN) film to etch the lower structure to form a hole. There was a problem that a bunker defect occurred (see FIG. 1C). On the other hand, in the capacitor forming method according to the present invention, the storage node insulating film 255 is formed in a double structure of the oxide film 240 and the amorphous carbon film pattern 260, and the amorphous carbon film pattern 260 by dry etching There is no risk that the etching solution will penetrate into the metal layer for the storage node electrode and damage the device. In addition, since the outer portion 310 of the storage node electrode 300 may be exposed by removing the amorphous carbon film pattern 260, the outer area may be used, thereby increasing the capacitance of the capacitor. In addition, when the capacitor capacitance is increased, the height of the capacitor can be lowered, so that the difficulty of the subsequent metallization process can be lowered, thereby increasing the yield.

다음에 도 2h를 참조하면, 스토리지노드전극(300) 전면에 유전체막(320)을 30-100Å의 두께로 형성할 수 있다. 여기서 유전체막(320)은 HfO2, Al2O3, Al2O3/HfO2 라미네이트, ZrO2, Al2O3/ZrO2 라미네이트 가운데 하나를 이용하여 200-480℃의 온도에서 원자층증착법(ALD)으로 형성할 수 있다. 이때, 하프늄옥사이드(HfO2)의 소스물질로 Hf[N(CH3)]2, Hf[N(CH2CH3)]2, Hf[N(CH)(CH2CH)]를 이용할 수 있고, 알루미늄(Al)의 소스물질로 Al(CH3)3을 이용할 수 있으며 산소(O)의 소스물질로는 O3 가스 또는 H2O를 이용할 수 있다.Next, referring to FIG. 2H, the dielectric film 320 may be formed on the entire surface of the storage node electrode 300 to have a thickness of about 30-100 μm. Here, the dielectric film 320 is formed by atomic layer deposition at a temperature of 200-480 ° C. using one of HfO 2, Al 2 O 3 , Al 2 O 3 / HfO 2 laminates, ZrO 2 , and Al 2 O 3 / ZrO 2 laminates. (ALD) can be formed. At this time, Hf [N (CH 3 )] 2 , Hf [N (CH 2 CH 3 )] 2 , Hf [N (CH) (CH 2 CH)] may be used as a source material of hafnium oxide (HfO 2 ). In addition, Al (CH 3 ) 3 may be used as a source material of aluminum (Al), and O 3 gas or H 2 O may be used as a source material of oxygen (O).

다음에 도 2i를 참조하면, 유전체막(320) 위에 플레이트전극(330)을 형성한다. 여기서 플레이트전극(330)은 화학기상증착법(CVD)을 이용하여 티타늄나이트라이드(TiN)막을 형성하고, 물리기상증착법(PVD)을 이용하여 티타늄나이트라이드(TiN)막의 이중층으로 형성할 수 있다. 이때, 상기 플레이트전극(330)은 원자층증착법(ALD)과 물리기상증착법(PVD)을 이용한 이중층을 형성할 수도 있다. 또한 플레이트 전극(330)은 TiN, WN TaN, Pt, Ru 및 비정질 실리콘 가운데 하나를 이용하여 형성할 수 있다. Next, referring to FIG. 2I, a plate electrode 330 is formed on the dielectric film 320. Here, the plate electrode 330 may be formed of a titanium nitride (TiN) film using chemical vapor deposition (CVD), and a double layer of a titanium nitride (TiN) film using physical vapor deposition (PVD). In this case, the plate electrode 330 may form a double layer using atomic layer deposition (ALD) and physical vapor deposition (PVD). In addition, the plate electrode 330 may be formed using one of TiN, WN TaN, Pt, Ru, and amorphous silicon.

본 발명에 따른 반도체 소자의 캐패시터는, 트랜지스터 및 비트라인을 포함하는 하부구조물(미도시)이 형성되어 있는 반도체 기판(200)과, 상기 반도체 기판(200) 상에 형성되어 있고, 상기 하부구조물과 스토리지노드전극(300)을 연결하는 컨택플러그(290)를 포함하고 있는 층간절연막(210)과, 상기 층간절연막(210) 및 컨 택플러그(220) 상에 형성되어 있는 스토리지노드전극(300)과, 상기 스토리지노드전극(300)의 형성부를 제외한 상기 층간절연막(210) 상에 상기 스토리지노드전극(300)보다 낮은 소정 높이로 형성되어 있는 스토리지노드 절연막(255)과, 상기 스토리지노드 절연막(255) 위와 상기 스토리지노드전극(300) 위에 형성되어 있는 유전체막(320)과, 상기 유전체막(320) 위에 형성되어 있는 플레이트전극(330)을 포함하여 구성한다. 여기서 스토리지노드전극(300)은, 하부면에 금속실리사이드막(290)을 더 포함하여 구성할 수 있으며, 상기 금속실리사이드막(290)은 티타늄실리사이드(TiN)막을 포함하여 이루어진다. 또한, 상기 스토리지노드전극(300) 및 플레이트전극(330)은 TiN, WN TaN, Pt, Ru 또는 비정질 실리콘을 포함하는 그룹에서 하나를 이용할 수 있으며, 유전체막(320)은, HfO2, Al2O3, Al2O3/HfO2 라미네이트, ZrO2, Al2O3/ZrO2 라미네이트 가운데 하나를 이용할 수 있다.A capacitor of a semiconductor device according to the present invention includes a semiconductor substrate 200 on which a substructure (not shown) including a transistor and a bit line is formed, and is formed on the semiconductor substrate 200. An interlayer insulating film 210 including a contact plug 290 connecting the storage node electrode 300, a storage node electrode 300 formed on the interlayer insulating film 210 and the contact plug 220, and A storage node insulating layer 255 formed on the interlayer insulating layer 210 except for the formation portion of the storage node electrode 300, and having a predetermined height lower than that of the storage node electrode 300, and the storage node insulating layer 255. And a dielectric layer 320 formed on the storage node electrode 300 and a plate electrode 330 formed on the dielectric layer 320. The storage node electrode 300 may further include a metal silicide layer 290 on a lower surface thereof, and the metal silicide layer 290 may include a titanium silicide (TiN) layer. In addition, the storage node electrode 300 and the plate electrode 330 can be used in the group containing TiN, WN TaN, Pt, Ru or amorphous silicon, the dielectric film 320, HfO 2, Al 2 One of O 3 , Al 2 O 3 / HfO 2 laminates, ZrO 2 , and Al 2 O 3 / ZrO 2 laminates may be used.

본 발명에 따른 반도체 소자의 캐패시터 및 그 형성방법은, 비정질 카본막을 스토리지노드 콘택홀을 형성하기 위한 하드마스크막과 절연막과 함께 스토리지노드 산화막의 두 가지 역할로 사용하여 부분적으로 잠긴(partial dip-out)구조의 캐패시터를 형성한다. 이러한 구조의 캐패시터는 컵(cup) 구조와 실린더(cylinder) 구조의 장점을 결합하여 실린더형 캐패시터 형성시 발생하는 벙커 결함과 리닝(leaning) 현상을 방지할 수 있으면서 스토리지노드전극의 바깥쪽 일부분을 노출하여 상기 바깥쪽 면적을 사용할 수 있으므로 정전용량을 증가시킬 수 있고, 이에 따라 스토리지노드전극의 높이를 감소시켜 후속의 금속배선 공정의 어려움을 제거할 수 있다. A capacitor and a method of forming the semiconductor device according to the present invention are partially immersed by using an amorphous carbon film as a role of a storage node oxide film along with a hard mask film and an insulating film for forming a storage node contact hole. To form a capacitor. This type of capacitor combines the advantages of the cup and cylinder structures to prevent the bunker defects and lining that occur during the formation of the cylindrical capacitors, while exposing the outer portion of the storage node electrode. The outer area can be used to increase the capacitance, thereby reducing the height of the storage node electrode, thereby eliminating the difficulty of the subsequent metallization process.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 캐패시터 및 그 형성방법에 의하면, 캐패시터 형성시 스토리지노드 산화막을 비정질 카본막과 절연막의 이중구조로 형성하고, 상기 비정질 카본막을 건식식각을 이용하여 제거함으로써 습식식각을 이용할 경우 발생하는 벙커 결함을 방지할 수 있다.As described above, according to the capacitor and the method of forming the semiconductor device according to the present invention, when forming the capacitor, the storage node oxide film is formed of a double structure of an amorphous carbon film and an insulating film, and the amorphous carbon film is removed by dry etching. As a result, a bunker defect generated when wet etching is used can be prevented.

또한, 스토리지노드전극의 바깥쪽의 소정 부분을 노출하여 컵 구조와 실린더 구조의 장점을 결합한 구조의 캐패시터를 형성하고, 캐패시터의 외벽을 활용하여 정전용량을 확보할 수 있어 캐패시터의 높이를 낮출 수 있다. In addition, by forming a capacitor having a structure combining the advantages of the cup structure and the cylinder structure by exposing a predetermined portion of the outer side of the storage node electrode, by using the outer wall of the capacitor to secure the capacitance can reduce the height of the capacitor. .

Claims (17)

반도체 기판상에 컨택플러그가 구비된 층간절연막을 형성하는 단계;Forming an interlayer insulating film having a contact plug on the semiconductor substrate; 상기 컨택플러그 위에 산화막 및 비정질 카본막의 이중 구조로 스토리지노드 절연막을 형성하는 단계;Forming a storage node insulating layer on the contact plug in a dual structure of an oxide film and an amorphous carbon film; 상기 비정질 카본막을 패터닝하여 캐패시터가 형성될 영역의 상기 산화막을 노출시키는 비정질 카본막 패턴을 형성하는 단계;Patterning the amorphous carbon film to form an amorphous carbon film pattern exposing the oxide film in a region where a capacitor is to be formed; 상기 비정질 카본막 패턴을 마스크로 노출된 상기 산화막을 식각하여 스토리지노드 콘택홀을 형성하는 단계; Etching the oxide layer exposing the amorphous carbon layer pattern as a mask to form a storage node contact hole; 상기 스토리지노드 컨택홀 내에 스토리지노드 전극을 형성하는 단계;Forming a storage node electrode in the storage node contact hole; 상기 비정질 카본막 패턴을 식각하여 상기 산화막 및 상기 스토리지노드 전극의 측면 일부를 노출시키는 단계; 및Etching the amorphous carbon film pattern to expose portions of side surfaces of the oxide film and the storage node electrode; And 상기 노출된 스토리지노드 전극 및 상기 산화막 위에 유전체막 및 플레이트전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 형성방법.Forming a dielectric film and a plate electrode on the exposed storage node electrode and the oxide film. 제1항에 있어서,The method of claim 1, 상기 산화막은 PETEOS 산화막의 단일막 또는 PSG막과 PETEOS 산화막의 이중막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Wherein the oxide film is formed of a single film of a PETEOS oxide film or a double film of a PSG film and a PETEOS oxide film. 제1항에 있어서,The method of claim 1, 상기 비정질 카본막은 200-700℃의 온도에서 화학적 기상증착방법 또는 플라즈마 화학적 기상증착 방법 가운데 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Wherein the amorphous carbon film is formed using a chemical vapor deposition method or a plasma chemical vapor deposition method at a temperature of 200-700 ° C. 제1항에 있어서, The method of claim 1, 상기 비정질 카본막은 C3H6, CH4, C2H4, C2H6의 그룹으로 이루어진 탄화수소 가운데 하나를 소스물질로 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The amorphous carbon film is a capacitor forming method of a semiconductor device, characterized in that using one of the hydrocarbon group consisting of C 3 H 6 , CH 4 , C 2 H 4 , C 2 H 6 as a source material. 제1항에 있어서, The method of claim 1, 상기 스토리지노드 콘택홀 하부면에 금속실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And forming a metal silicide layer on a lower surface of the storage node contact hole. 제5항에 있어서, 상기 금속실리사이드막을 형성하는 단계는,The method of claim 5, wherein the forming of the metal silicide film, 상기 스토리지노드 콘택홀 하부면에 금속막을 형성하는 단계; 및Forming a metal layer on a lower surface of the storage node contact hole; And 상기 금속막에 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And heat-treating the metal film. 제6항에 있어서,The method of claim 6, 상기 금속막은 티타늄(Ti)을 이용하는 것을 특징으로 하는 반도체 소자의 캐 패시터 형성방법.The metal film is a method of forming a capacitor of a semiconductor device, characterized in that using titanium (Ti). 제1항에 있어서,The method of claim 1, 상기 스토리지노드 전극은 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The storage node electrode is a method of forming a capacitor of a semiconductor device, characterized in that formed by using chemical vapor deposition (CVD) or atomic layer deposition (ALD). 제1항에 있어서,The method of claim 1, 상기 스토리지노드 전극은 TiN, WN TaN, Pt, Ru 또는 비정질 실리콘을 포함하는 그룹에서 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the storage node electrode is formed using one of a group including TiN, WN TaN, Pt, Ru, or amorphous silicon. 제1항에 있어서,The method of claim 1, 상기 유전체막은 HfO2, Al2O3, Al2O3/HfO2 라미네이트, ZrO2, Al2O3/ZrO2 라미네이트 가운데 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Wherein the dielectric film is formed using one of HfO 2, Al 2 O 3 , Al 2 O 3 / HfO 2 laminates, ZrO 2 , and Al 2 O 3 / ZrO 2 laminates. 제1항에 있어서,The method of claim 1, 상기 유전체막은 원자층증착법(ALD)을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the dielectric film is formed by atomic layer deposition (ALD). 제1항에 있어서,The method of claim 1, 상기 플레이트전극은 화학기상증착법(CVD)과 물리기상증착법(PVD)을 이용하거나 또는 원자층증착법(ALD)과 물리기상증착법(PVD)을 이용하여 이중막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The plate electrode is a capacitor of a semiconductor device, characterized in that formed using a chemical vapor deposition (CVD) and physical vapor deposition (PVD) or a double layer using atomic layer deposition (ALD) and physical vapor deposition (PVD) Formation method. 트랜지스터 및 비트라인을 포함하는 하부구조물이 형성되어 있는 반도체 기판과;A semiconductor substrate having a lower structure including a transistor and a bit line; 상기 반도체 기판 상에 형성되어 있고, 상기 하부구조물과 스토리지노드전극을 연결하는 컨택플러그를 포함하고 있는 층간절연막과;An interlayer insulating film formed on the semiconductor substrate and including a contact plug connecting the substructure and the storage node electrode; 상기 층간절연막 및 컨택플러그 상에 형성되어 있는 스토리지노드전극과;A storage node electrode formed on the interlayer insulating film and the contact plug; 상기 스토리지노드전극의 형성부를 제외한 상기 층간절연막 상에 상기 스토리지노드전극보다 낮은 소정 높이로 형성되어 있는 스토리지노드 절연막과;A storage node insulating layer formed on the interlayer insulating layer other than the forming portion of the storage node electrode at a predetermined height lower than that of the storage node electrode; 상기 스토리지노드 절연막 위와 상기 스토리지노드전극 위에 형성되어 있는 유전체막과;A dielectric layer formed on the storage node insulating layer and on the storage node electrode; 상기 유전체막 위에 형성되어 있는 플레이트전극을 포함하는 반도체 소자의 캐패시터.And a plate electrode formed on the dielectric film. 제13항에 있어서,The method of claim 13, 상기 스토리지노드전극은, 하부면에 금속실리사이드막을 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터.The storage node electrode further comprises a metal silicide layer on the lower surface of the capacitor of the semiconductor device. 제14항에 있어서,The method of claim 14, 상기 금속실리사이드막은 티타늄실리사이드(TiN)막인 것을 특징으로 하는 반도체 소자의 캐패시터.The metal silicide film is a titanium silicide (TiN) film capacitor, characterized in that the semiconductor device. 제13항에 있어서,The method of claim 13, 상기 스토리지노드전극 및 플레이트전극은 TiN, WN TaN, Pt, Ru 또는 비정질 실리콘을 포함하는 그룹에서 하나를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터.The storage node electrode and the plate electrode capacitor of the semiconductor device, characterized in that using one from the group containing TiN, WN TaN, Pt, Ru or amorphous silicon. 제13항에 있어서,The method of claim 13, 상기 유전체막은, HfO2 , Al2O3, Al2O3/HfO2 라미네이트, ZrO2, Al2O3/ZrO2 라미네이트 가운데 하나를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터.The dielectric film is a capacitor of a semiconductor device, characterized in that using one of HfO 2 , Al 2 O 3 , Al 2 O 3 / HfO 2 laminate, ZrO 2 , Al 2 O 3 / ZrO 2 laminate.
KR1020050101255A 2005-10-26 2005-10-26 Method for fabricating capacitor in semiconductor device KR100811255B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050101255A KR100811255B1 (en) 2005-10-26 2005-10-26 Method for fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050101255A KR100811255B1 (en) 2005-10-26 2005-10-26 Method for fabricating capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20070044929A KR20070044929A (en) 2007-05-02
KR100811255B1 true KR100811255B1 (en) 2008-03-07

Family

ID=38270929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101255A KR100811255B1 (en) 2005-10-26 2005-10-26 Method for fabricating capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100811255B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960467B1 (en) * 2007-09-28 2010-05-28 주식회사 하이닉스반도체 Semiconductor Device and The Method for Manufacturing Semiconductor Device
CN104103512B (en) * 2013-04-15 2018-03-30 中芯国际集成电路制造(上海)有限公司 Insulating barrier forming method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059895A (en) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 Method of fabrication capacitor
KR20050092556A (en) * 2004-03-16 2005-09-22 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059895A (en) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 Method of fabrication capacitor
KR20050092556A (en) * 2004-03-16 2005-09-22 주식회사 하이닉스반도체 Method for forming capacitor of semiconductor device

Also Published As

Publication number Publication date
KR20070044929A (en) 2007-05-02

Similar Documents

Publication Publication Date Title
US7723183B2 (en) Capacitor having tapered cylindrical storage node and method for manufacturing the same
JP2004288710A (en) Semiconductor integrated circuit device and its manufacturing method
US7273781B2 (en) Method of forming a capacitor in a semiconductor device without wet etchant damage to the capacitor parts
JP2002222933A (en) Semiconductor device and manufacturing method thereof
KR20090120945A (en) Semiconductor memory device and method for forming capacitor thereof
KR100979244B1 (en) Method of manufacturing capacitor of semiconductor device
JP4088914B2 (en) Capacitor and method of manufacturing semiconductor device having the same
JP2002124649A (en) Semiconductor integrated circuit device and the manufacturing method therefor
JP2006245113A (en) Method of manufacturing semiconductor memory device
KR100811255B1 (en) Method for fabricating capacitor in semiconductor device
US7547598B2 (en) Method for fabricating capacitor in semiconductor device
JP4771589B2 (en) Capacitor manufacturing method for semiconductor device
CN100394585C (en) Method for fabricating capacitor of semiconductor memory device using amorphous carbon
US7642187B2 (en) Method of forming wiring of a semiconductor memory device
KR100677773B1 (en) Method for forming a capacitor in semiconductor device
KR100464938B1 (en) A method for forming capacitor using polysilicon plug structure in semiconductor device
US20090152677A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR100968425B1 (en) Method for manufacturing semiconductor device
JP2001267529A (en) Semiconductor device and method of manufacturing the same
KR20010059002A (en) A method for forming capacitor in semiconductor device
KR100582404B1 (en) Method for fabricating capacitor in semiconductor device
KR100622610B1 (en) Capacitor in semiconductor device and method for manufacturing the same
KR100406547B1 (en) Method for fabricating capacitor in semiconductor memory device
KR20040003967A (en) Method for fabricating capacitor in semiconductor device
KR20020055118A (en) A method for forming capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee