KR100582404B1 - Method for fabricating capacitor in semiconductor device - Google Patents

Method for fabricating capacitor in semiconductor device Download PDF

Info

Publication number
KR100582404B1
KR100582404B1 KR1020040050153A KR20040050153A KR100582404B1 KR 100582404 B1 KR100582404 B1 KR 100582404B1 KR 1020040050153 A KR1020040050153 A KR 1020040050153A KR 20040050153 A KR20040050153 A KR 20040050153A KR 100582404 B1 KR100582404 B1 KR 100582404B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
forming
dielectric thin
oxide film
Prior art date
Application number
KR1020040050153A
Other languages
Korean (ko)
Other versions
KR20060001123A (en
Inventor
조호진
김해원
이태혁
장준수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050153A priority Critical patent/KR100582404B1/en
Publication of KR20060001123A publication Critical patent/KR20060001123A/en
Application granted granted Critical
Publication of KR100582404B1 publication Critical patent/KR100582404B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Abstract

본 발명은 3성분계 화합물인 하프늄알루미늄산화막(HfxAlyOz)막을 유전체 박막으로 사용하는 캐패시터에 있어서, Hf, Al, O의 적절한 조성비를 적절하게 유지한 하프늄알루미늄산화막(HfxAlyOz)막을 형성할 수 있는 캐패시터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 소정공정이 완료된 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 금속유기소스인 [HfAl(OC3H7)5(OC 4H8OCH3)2]를 사용하여 하프늄알루미늄산화막을 유전체 박막으로 형성하는 단계; 및 상기 유전체 박막에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.The present invention provides a capacitor manufacturing method capable of forming a hafnium aluminum oxide film (HfxAlyOz) film having an appropriate composition ratio of Hf, Al, and O in a capacitor using a hafnium aluminum oxide film (HfxAlyOz) film as a dielectric thin film. To provide a, for this purpose the present invention comprises the steps of forming a lower electrode on the substrate is completed a predetermined process; Forming a hafnium aluminum oxide film as a dielectric thin film on the lower electrode by using a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ]; And forming an upper electrode on the dielectric thin film.

반도체, 캐패시터, 실린더, 하부전극, 하프늄산화막, 알루미늄산화막.Semiconductor, capacitor, cylinder, lower electrode, hafnium oxide film, aluminum oxide film.

Description

반도체 장치의 캐패시터 제조방법{METHOD FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE} METHODS FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE}             

도1a 내지 도1c는 종래기술에 의한 반도체 장치의 3차원 실린더형 캐패시터 제조방법을 나타내는 도면.1A to 1C are views showing a three-dimensional cylindrical capacitor manufacturing method of a semiconductor device according to the prior art.

도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 3차원 실린더형 캐패시터 제조방법을 나타내는 도면.2A to 2D show a method of manufacturing a three-dimensional cylindrical capacitor in a semiconductor device according to a preferred embodiment of the present invention.

도3은 도2d에 유전체 박막을 형성할 때의 소스가스의 화학식.3 is a chemical formula of a source gas when forming a dielectric thin film in FIG. 2D;

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

35 : 캐패시터 형성용 절연막35: insulating film for capacitor formation

36 : 캐패시터 형성용 홀36: capacitor formation hole

37 : 하부전극37: lower electrode

38 : 유전체 박막38: dielectric thin film

39 : 상부전극39: upper electrode

본 발명은 반도체 장치에 관한 것으로, 특히 3차원 실린터구조를 가지는 반도체 장치의 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a method of manufacturing a capacitor of a semiconductor device having a three-dimensional cylinder structure.

반도체 메모리 장치, 특히 DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.As the degree of integration of semiconductor memory devices, in particular DRAM (Dynamic Random Access Memory), increases, the area of memory cells, which are basic units for information storage, has been rapidly reduced.

이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.Such a reduction in the memory cell area is accompanied by a reduction in the area of the cell capacitor, thereby lowering the sensing margin and the sensing speed, and causes a problem that the durability against soft errors caused by α-particles is degraded. Accordingly, there is a need for a method capable of securing sufficient capacitance in a limited cell area.

캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.The capacitance C of the capacitor is defined as in Equation 1 below.

C= ε·As/dC = εAs / d

여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다. 따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다. Is the dielectric constant, As is the effective surface area of the electrode, and d is the distance between the electrodes. Therefore, in order to increase the capacitance of the capacitor, it is necessary to increase the surface area of the electrode, reduce the thickness of the dielectric thin film, or increase the dielectric constant.

이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 컨케이브 구조, 실린더 구조, 다층 핀 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것이다. 그러나, 이러한 방법은 반도체 소자가 초고집적화 되면서 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다.Among these, the first method of increasing the surface area of the electrode has been considered. Capacitors of three-dimensional structures, such as concave structures, cylinder structures, multilayer fin structures, and the like, are all proposed to increase the effective surface area of the electrode in a limited layout area. However, this method has a limitation in increasing the effective surface area of the electrode as the semiconductor device is very high integration.

그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.In addition, the method of reducing the thickness of the dielectric thin film to minimize the distance between the electrodes (d) also faces the limitation because of the problem that the leakage current increases as the thickness of the dielectric thin film is reduced.

따라서, 근래에 들어서는 주로 유전체 박막의 유전율 증대를 통한 캐패시터의 정전용량 확보에 초점을 맞추어 연구, 개발이 진행되고 있다. Therefore, in recent years, research and development have been mainly focused on securing the capacitance of the capacitor by increasing the dielectric constant of the dielectric thin film.

전통적으로, 실리콘산화막이나 실리콘질화막을 유전체 박막 재료로 사용한 소위 NO(Nitride-Oxide) 구조의 캐패시터가 주류를 이루었으나, 최근에는 Al2O3, HfO2, Ta2O5, (Ba,Sr)TiO3(BST) 등의 고유전체 물질이나, (Pb,Zr)TiO 3(PZT), (Pb,La)(Zr,Ti)O3(이하 PLZT라 함), SrBi2Ta2O9(이하 SBT라 함), Bi4-x LaxTi3O12(이하, BLT라 함) 등의 강유전체 물질을 유전체 박막 재료로 적용하고 있다.Traditionally, so-called NO-nitride (NO) capacitors, which used silicon oxide films or silicon nitride films as dielectric thin film materials, have become mainstream, but recently, Al 2 O 3 , HfO 2 , Ta 2 O 5 , (Ba, Sr) High dielectric materials such as TiO 3 (BST), (Pb, Zr) TiO 3 (PZT), (Pb, La) (Zr, Ti) O 3 (hereinafter referred to as PLZT), SrBi2Ta2O 9 (hereinafter referred to as SBT) , Bi 4-x La x Ti 3 O 12 (hereinafter referred to as BLT) is applied as a dielectric thin film material.

이러한 고유전체 물질 또는 강유전체 물질을 유전체 박막 재료로 사용하는 고유전체 캐패시터 또는 강유전체 캐패시터를 제조함에 있어서, 고유전체 물질 또는 강유전체 물질 특유의 유전 특성을 구현하기 위해서는 유전체 주변 물질 및 공정의 적절한 제어가 수반되어야 한다.In the manufacture of high dielectric capacitors or ferroelectric capacitors using such high dielectric materials or ferroelectric materials as dielectric thin film materials, proper control of dielectric surrounding materials and processes must be accompanied to realize dielectric properties specific to the high dielectric materials or ferroelectric materials. do.

일반적으로, 고유전체 캐패시터나 강유전체 캐패시터의 상, 하부전극 물질로서 노블메탈(noble metal) 또는 이들의 화합물, 예컨대 백금(Pt), 이리듐(Ir), 루테늄(Ru), 이리듐산화막(RuO2), 루테늄산화막(IrO2)등을 사용하고 있다.In general, a noble metal or a compound thereof, such as platinum (Pt), iridium (Ir), ruthenium (Ru), iridium oxide film (RuO 2 ), as the upper and lower electrode materials of a high dielectric capacitor or a ferroelectric capacitor, Ruthenium oxide films (IrO 2 ) and the like are used.

특히, 메모리 장치의 집적도가 증가함에 따라 90nm 기술이하 소자의 작은 셀 면적에서 30fF/cell 이상의 충전 용량을 확보하기 위하여 캐패시터의 유전체 박막으로 HfO2 또는 Al2O3/HfO2 적층구조를 사용하다가, 열안정성이 뛰어난 HfxAlyOz 막을 사용하고 있다.In particular, as the integration of memory devices increases, HfO 2 or Al 2 O 3 / HfO 2 stacked structures are used as the dielectric thin film of the capacitor to secure a charge capacity of 30 fF / cell or more in a small cell area of 90 nm or less devices. HfxAlyOz membrane with excellent thermal stability is used.

도1a 내지 도1c는 종래기술에 의한 반도체 장치의 3차원 실린더형 캐패시터 제조방법을 나타내는 도면이다.1A to 1C are views showing a three-dimensional cylindrical capacitor manufacturing method of a semiconductor device according to the prior art.

먼저 도1a에 도시된 바와 같이, 활성영역(11)이 형성된 반도체기판(10)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체기판(10)의 활성영역(11)과 연결되는 콘택홀을 형성한다. 콘택홀을 도전성 물질로 매립하여 콘택플러그(13)를 형성한다. First, as shown in FIG. 1A, the interlayer insulating film 12 is formed on the semiconductor substrate 10 on which the active region 11 is formed, and then penetrates the interlayer insulating film 12 to form an active region ( A contact hole connected to 11) is formed. A contact plug 13 is formed by filling the contact hole with a conductive material.

이어서 실리콘질화막등을 이용하여 식각멈춤막(14)을 형성하고, 그 상부에 캐패시터의 하부전극이 형성될 만큼 캐패시터 형성용 절연막(15)을 형성한다.Subsequently, an etch stop film 14 is formed using a silicon nitride film or the like, and an insulating film 15 for forming a capacitor is formed so that a lower electrode of the capacitor is formed thereon.

이어서 캐패시터가 형성될 영역의 절연막(15)을 선택적으로 제거하여 캐패시터 형성용 홀(16)을 형성한다. 이 때 식각멈춤막(14)이 노출되도록 캐패시터 형성용 절연막(15)을 선택적으로 제거하고, 이어서 노출된 식각멈춤막(14)을 제거하여 캐패시터 형성용 홀을 완성한다. Subsequently, the insulating film 15 of the region where the capacitor is to be formed is selectively removed to form the capacitor forming hole 16. At this time, the capacitor formation insulating film 15 is selectively removed so that the etch stop film 14 is exposed, and then the exposed etch stop film 14 is removed to complete the capacitor formation hole.

이 때 식각멈춤막(14)으로 인해 하부구조물인 콘택플러그(13)가 식각되는 것이 방지된다. 캐패시터 형성용 절연막(15)은 캐패시터의 하부전극을 형성하도록 하는 거푸집역할을 하게 되는 것이다.At this time, the etch stop layer 14 prevents the contact plug 13, which is a lower structure, from being etched. The capacitor forming insulating film 15 serves as a form for forming the lower electrode of the capacitor.

이어서 도1b에 도시된 바와 같이, 캐패시터 형성용 홀(16)의 내부표면을 따라서 도전체막으로 하부전극(17)을 형성한다.Subsequently, as shown in FIG. 1B, the lower electrode 17 is formed of a conductor film along the inner surface of the capacitor forming hole 16.

이어서 도1c에 도시된 바와 같이, 캐패시터 형성용 절연막(15)을 제거한다. 이어서 하부전극(17)의 표면을 따라 유전체 박막(18)을 형성하고, 그 상부에 도전체막으로 상부전극(19)을 형성한다.Subsequently, as shown in Fig. 1C, the insulating film 15 for capacitor formation is removed. Subsequently, a dielectric thin film 18 is formed along the surface of the lower electrode 17, and an upper electrode 19 is formed as a conductor film thereon.

이 때 유전체 박막은 열안정성이 뛰어난 HfxAlyOz 막을 형성하는데, 먼저 TEMAH와 O3를 이용하여 HfO2를 x 사이클 증착하고, TMA와 O3를 이용하여 Al2O3를 y 사이클 증착하는 것을 N회 반복하여, 원하는 Hf:Al 조정비를 가지는 HfxAlyOz 막[(HfO2)x(Al2O3)y]N 을 증착하게 된다.At this time, the dielectric thin film forms a thermally stable HfxAlyOz film. First, x cycle deposition of HfO2 using TEMAH and O3 and y cycle deposition of Al2O3 using TMA and O3 are repeated N times. An HfxAlyOz film [(HfO2) x (Al2O3) y] N having an adjustment ratio is deposited.

Hf, Al, O 이렇게 3성분계 화합물인 HfxAlyOz 막을 유전체 박막으로 사용하여 캐패시터의 안정적인 충전용량과 누설전류 특성을 확보하기 위해서는 Hf:Al: O의 조성비와 두께를 동시에 적절하게 조절해야 한다. 그러나, 두종류의 금속 유기소스인 Hf[N(CH3)(CH2CH3)]4와, Al(CH3)3 )를 사용하여 3성분계 화합물인 HfxAlyOz 막을 조성하는 경우에는 적절한 조성비로 증착하는 것이 매우 어려우며, 두께의 재현성이 취약하여 양산에 적용하는 불가능하다. 즉, 같은 공정을 진행하여도 같은 뚜게의 막을 형성하기가 매우 어려운 것이다.In order to ensure stable charge capacity and leakage current characteristics of the capacitor by using HfxAlyOz film, which is a three-component compound such as Hf, Al and O, as the dielectric thin film, the composition ratio and thickness of Hf: Al: O must be appropriately adjusted simultaneously. However, in the case of forming an HfxAlyOz film, which is a three-component compound, using two kinds of metal organic sources, Hf [N (CH 3 ) (CH 2 CH 3 )] 4 and Al (CH 3 ) 3 ), it is deposited at an appropriate composition ratio. It is very difficult to do, and the reproducibility of the thickness is poor, so it is impossible to apply to mass production. In other words, even if the same process is carried out, it is very difficult to form the same film.

본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 3성분계 화합물인 하프늄알루미늄산화막(HfxAlyOz)막을 유전체 박막으로 사용하는 캐패시터에 있어서, Hf, Al, O의 적절한 조성비를 적절하게 유지한 하프늄 알루미늄 산화막(HfxAlyOz)막을 형성할 수 있는 캐패시터 제조방법을 제공함을 목적으로 한다.
The present invention has been proposed to solve the above problems, and in a capacitor using a hafnium aluminum oxide film (HfxAlyOz) film, which is a three-component compound, as a dielectric thin film, a hafnium aluminum oxide film in which an appropriate composition ratio of Hf, Al, and O is properly maintained. An object of the present invention is to provide a capacitor manufacturing method capable of forming a (HfxAlyOz) film.

상기의 과제를 해결하기 위해 본 발명은 소정공정이 완료된 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 금속유기소스인 [HfAl(OC3H7)5 (OC4H8OCH3)2]를 사용하여 하프늄알루미늄산화막을 유전체 박막으로 형성하는 단계; 및 상기 유전체 박막에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.In order to solve the above problems, the present invention comprises the steps of forming a lower electrode on the substrate is completed a predetermined process; Forming a hafnium aluminum oxide film as a dielectric thin film on the lower electrode by using a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ]; And forming an upper electrode on the dielectric thin film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2a 내지 도2d는 본 발명의 바람직한 실시예에 따른 실린더형 캐패시터 제조방법을 나타내는 도면이다.2A to 2D are views illustrating a method of manufacturing a cylindrical capacitor according to a preferred embodiment of the present invention.

도2a에 도시된 바와 같이, 본 실시예에 따른 실린더형 캐패시터 제조방법은 활성영역(31)이 형성된 반도체기판(30)상에 층간절연막(32)을 형성한 후, 층간절연막(32)을 관통하여 반도체기판(30)의 활성영역(31)과 연결되는 콘택홀을 형성한다. 콘택홀을 도전성 물질로 매립하여 콘택플러그(33)를 형성한다. 여기서 층간절연막(32)은 USG(Undoped-Silicate Glass)막, PSG(Phospho-Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, PE-TEOS(Plasma Enhanced TEOS)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 이들의 조합을 적층하여 사용한다.As shown in FIG. 2A, the cylindrical capacitor manufacturing method according to the present embodiment forms an interlayer insulating film 32 on the semiconductor substrate 30 on which the active region 31 is formed, and then penetrates the interlayer insulating film 32. As a result, a contact hole connected to the active region 31 of the semiconductor substrate 30 is formed. A contact plug 33 is formed by filling the contact hole with a conductive material. The interlayer insulating layer 32 may include an undoped-silicate glass (USG) film, a phospho-silicate glass (PSG) film, a boro-phospho-silicate glass (BPSG) film, a high density plasma (HDP) oxide film, and a spin on glass (SOG) film. A film, a Tetra Ethyl Ortho Silicate (TEOS) film, a Plasma Enhanced TEOS (PE-TEOS) film, or an oxide film using HDP (high densigy plasma) is used, or a combination thereof is used.

이어서 실리콘질화막등을 이용하여 식각멈춤막(34)을 형성하고, 그 상부에 캐패시터의 하부전극이 형성될 만큼 캐패시터 형성용 절연막(35)을 형성한다. Subsequently, an etch stop film 34 is formed using a silicon nitride film or the like, and an insulating film 35 for forming a capacitor is formed so that a lower electrode of the capacitor is formed thereon.

캐패시터 형성용 절연막(34)은 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass), HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 이용한다.The capacitor forming insulating film 34 may be formed of undoped-silicate glass (USG), phospho-silicate glass (PSG), boro-phospho-silicate glass (BPSG), high density plasma (HDP) oxide, spin on glass (SOG) film, A TEOS (Tetra Ethyl Ortho Silicate) film or an HDP (high densigy plasma) oxide film is used.

이어서 캐패시터가 형성될 영역의 절연막(35)을 선택적으로 제거하여 캐패시터 형성용 홀(36)을 형성한다. Subsequently, the insulating film 35 in the region where the capacitor is to be formed is selectively removed to form the capacitor forming hole 36.

이 때 식각멈춤막(34)이 노출되도록 캐패시터 형성용 절연막(35)을 선택적으로 제거하고, 이어서 노출된 식각멈춤막(34)을 제거하여 캐패시터 형성용 홀(36)을 완성한다. 이 때 식각멈춤막(34)으로 인해 하부구조물인 콘택플러그(13)가 식각되는 것이 방지된다. At this time, the capacitor formation insulating layer 35 is selectively removed so that the etch stop layer 34 is exposed, and then the exposed etch stop layer 34 is removed to complete the capacitor formation hole 36. At this time, the etch stop layer 34 prevents the contact plug 13, which is a lower structure, from being etched.

이어서 도2b에 도시된 바와 같이, 캐패시터 형성용 홀(36)의 내부에 하부전극(37)을 형성한다. 하부전극(37)은 폴리실리콘막, 텅스텐막(W) 또는 티타늄질화막(TiN), 탄탈늄질화막(TaN), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 루테늄막(Ru), 루테늄산화막(RuO2), 텅스텐질화막(WN)등을 사용하거나, 이들의 조합을 이용하여 적층하여 사용한다.Subsequently, as shown in FIG. 2B, the lower electrode 37 is formed in the capacitor forming hole 36. The lower electrode 37 is formed of a polysilicon film, a tungsten film (W) or a titanium nitride film (TiN), a tantalum nitride film (TaN), a platinum film (Pt), an iridium film (Ir), an iridium oxide film (IrO 2 ), or a ruthenium film. (Ru), ruthenium oxide film (RuO 2 ), tungsten nitride film (WN), or the like, or a combination thereof is used for lamination.

여기서 하부전극(37)으로 도전성 폴리실리콘막을 이용할 때에는 비도핑된 실리콘막/도핑된 실리콘막을 이중으로 증착하거나 또는 도핑된 폴리실리콘막을 하나의 단일층으로 형성할 수 있다. 하부전극은 원자층증착법 또는 화학기상증착법을 이용하여 형성한다.In this case, when the conductive polysilicon film is used as the lower electrode 37, the undoped silicon film / doped silicon film may be double deposited or the doped polysilicon film may be formed as one single layer. The lower electrode is formed using atomic layer deposition or chemical vapor deposition.

이어서 도2c에 도시된 바와 같이, 캐패시터 형성용 절연막(35)를 습식식각공정으로 제거한다.Subsequently, as shown in FIG. 2C, the capacitor forming insulating layer 35 is removed by a wet etching process.

이어서 NH4OH : H2O2 : H2O = 1:4:20 ~ 1 : 5 : 50 조성비를 가지는 세정액을 이용하여 하부전극의 표면에 케미컬(chemical) 질화막을 형성한 후에 전기로 또는 급속 열처리 장비에서 열공정을 진행하여 표면에 질화막(도시 안됨)을 형성한다.Subsequently, a chemical nitride film was formed on the surface of the lower electrode using a cleaning solution having a composition ratio of NH 4 OH: H 2 O 2 : H 2 O = 1: 4: 20 to 1: 5:50, and then electrically or rapidly. The thermal process is performed in the heat treatment equipment to form a nitride film (not shown) on the surface.

여기서 유전체 박막(38)을 형성하기 전에 HF 또는 BOE 세정액을 이용하여 하부전극표면에 생성된 자연산화막을 제거하거, 질화막을 형성하는 공정을 진행할 수도 있다.Here, before the dielectric thin film 38 is formed, a process of removing a natural oxide film formed on the lower electrode surface using HF or BOE cleaning liquid or forming a nitride film may be performed.

이어서, Hf와 Al을 동시에 포함하고 있는 금속유기소스인 [HfAl(OC3H7)5(OC4H8OCH3)2 ]를 사용하여 하프늄알루미늄산화막(HfxAlyOz, x:1~3,y:1~ 3,z:3~5)막을 유전체 박막(38)으로 형성한다. 참고적으로 도3에 Hf와 Al을 동시에 포함하고 있는 금속유기소스인 [HfAl(OC3H7)5(OC4H8 OCH3)2]의 화학식을 도시하였다.Subsequently, a hafnium aluminum oxide film (HfxAlyOz, x: 1 to 3, y) was prepared using a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ] containing Hf and Al simultaneously. 1 to 3, z: 3 to 5) film is formed from the dielectric thin film 38. For reference, FIG. 3 illustrates a chemical formula of [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ], which is a metal organic source including Hf and Al simultaneously.

이 때 하프늄알루미늄산화막(HfxAlyOz)막을 증착할 때에 원차층증착법을 이용하며, 그 두께는 30 ~ 100Å 범위로 형성한다.At this time, when the hafnium aluminum oxide film (HfxAlyOz) film is deposited, the primary layer deposition method is used, and the thickness thereof is formed in the range of 30 to 100 Å.

또한, 하프늄알루미늄산화막(HfxAlyOz)막은 Hf, Al의 소스로 금속유기소스인 [HfAl(OC3H7)5(OC4H8OCH3)2 ]를 사용하고, O의 소스로 O3 가스를 사용하여 200 ~ 480℃ 범위로 원자층증착법을 이용하여 형성할 수도 있다.In addition, a hafnium aluminum oxide film (HfxAlyOz) film uses a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ] as a source of Hf and Al, and an O 3 gas as the source of O. It may be formed using the atomic layer deposition method in the range of 200 ~ 480 ℃.

또한, 하프늄알루미늄산화막(HfxAlyOz)막은 Hf, Al의 소스로 금속유기소스인 [HfAl(OC3H7)5(OC4H8OCH3)2 ]를 사용하고, O의 소스로 O3, O2, N2O 가스를 사용하여 200 ~ 480℃ 범위로 화학기상증착법을 이용하여 형성할 수도 있다.In addition, a hafnium aluminum oxide film (HfxAlyOz) film uses a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ] as a source of Hf and Al, and O 3 , O as a source of O. 2 , using N 2 O gas may be formed by using a chemical vapor deposition method in the range of 200 ~ 480 ℃.

이어서 유전체 박막(38)의 전기적 특성 향상을 위해, 400 ~ 900℃ 범위에서 N2 분위기에서 열처리 공정을 진행한다.Subsequently, in order to improve electrical characteristics of the dielectric thin film 38, a heat treatment process is performed in an N 2 atmosphere in a range of 400 to 900 ° C. FIG.

또는 유전체 박막(38)의 열적안정성 또는 유전특성 향상을 위해 200 ~500℃의 온도, 10 ~ 500w의 파워, 0.1 ~ 10m동안에 플라즈마 질화처리(Nitridation)를 진행한다.Alternatively, plasma nitridation is performed at a temperature of 200 to 500 ° C., a power of 10 to 500 w, and 0.1 to 10 m to improve thermal stability or dielectric properties of the dielectric thin film 38.

이어서 도3d에 도시된 바와 같이, 유전체 박막(38) 상에 상부전극(39)을 화 학기상증착법을 이용하여 형성한다.3D, the upper electrode 39 is formed on the dielectric thin film 38 by chemical vapor deposition.

상부전극(39)은 도전성 폴리실리콘막, 텅스텐막(W) 또는 티타늄질화막(TiN), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 루테늄막(Ru), 루테늄산화막(RuO2), 텅스텐질화막(WN)중에서 선택된 하나를 사용하거나 이들의 조합을 적층하여 사용한다.The upper electrode 39 includes a conductive polysilicon film, a tungsten film (W) or a titanium nitride film (TiN), a platinum film (Pt), an iridium film (Ir), an iridium oxide film (IrO 2 ), a ruthenium film (Ru), and a ruthenium oxide film (RuO 2 ), a tungsten nitride film (WN) is used, or a combination thereof is used in combination.

여기서 상부전극(37)으로 도전성 폴리실리콘막을 이용할 때에는 비도핑된 실리콘막/도핑된 실리콘막을 이중으로 증착하거나, 또는 도핑된 폴리실리콘막을 하나의 단일층으로 형성할 수 있다. 하부전극은 원자층증착법 또는 화학기상증착법을 이용하여 형성한다.In this case, when the conductive polysilicon film is used as the upper electrode 37, the undoped silicon film / doped silicon film may be double deposited or the doped polysilicon film may be formed as one single layer. The lower electrode is formed using atomic layer deposition or chemical vapor deposition.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 의해서 하프늄과 알루미늄, 산소의 조성비를 최적화시키기 어려운 하프늄알루미늄산화막(HfxAlyOz)막을 금속유기소스인 [HfAl(OC3H7)5(OC 4H8OCH3)2]를 사용하여 형성함으로서, 최적의 조성비를 가져 특성이 향상된 하프늄알루미늄산화막(HfxAlyOz)막을 캐패시터의 유전체 박막으로 제조할 수 있다. According to the present invention, a hafnium aluminum oxide film (HfxAlyOz) film, which is difficult to optimize the composition ratio of hafnium, aluminum and oxygen, is formed by using a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ]. In addition, an hafnium aluminum oxide film (HfxAlyOz) film having an optimal composition ratio and improved characteristics may be manufactured as a dielectric thin film of a capacitor.

또한, 하나의 금속유기소스를 이용하여 3성분계 화합물을 유전체 박막으로 형성함으로서 두개의 금속유식소스를 이용하여 3성분계 화합물을 형성할 때보다 증착속도를 향상시킬 수 있다.
In addition, by forming a three-component compound into a dielectric thin film using one metal organic source, it is possible to improve the deposition rate than when forming a three-component compound using two metal oil sources.

Claims (7)

소정공정이 완료된 기판상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate on which the predetermined process is completed; 상기 하부전극상에 금속유기소스인 [HfAl(OC3H7)5(OC4H 8OCH3)2]를 사용하여 하프늄알루미늄산화막을 유전체 박막으로 형성하는 단계; 및Forming a hafnium aluminum oxide film as a dielectric thin film on the lower electrode by using a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ]; And 상기 유전체 박막에 상부전극을 형성하는 단계Forming an upper electrode on the dielectric thin film 를 포함하는 반도체 장치의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 하프늄알루미늄산화막의 특성향상을 위한 열처리 공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.And further performing a heat treatment process for improving characteristics of the hafnium aluminum oxide film. 제 2 항에 있어서,The method of claim 2, 상기 열처리 공정은 급속열처리로 400 ~ 900 ℃ 범위에서 N2 분위기에서 진행하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The heat treatment process is a rapid heat treatment capacitor manufacturing method of a semiconductor device, characterized in that proceeding in an N 2 atmosphere in the range 400 ~ 900 ℃. 제 1 항에 있어서,The method of claim 1, 상기 하프늄알루미늄산화막은 그 두께를 30 ~ 100Å 범위로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The hafnium aluminum oxide film is a capacitor manufacturing method of the semiconductor device, characterized in that the thickness is formed in the range of 30 ~ 100Å. 제 1 항에 있어서,The method of claim 1, 유전체 박막의 열적안정성 또는 유전특성 향상을 위해 200 ~500℃의 온도, 10 ~ 500w의 파워, 0.1 ~ 10m동안에 플라즈마 질화처리를 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.In order to improve the thermal stability or dielectric properties of the dielectric thin film capacitor manufacturing method of the semiconductor device further comprising the step of performing a plasma nitriding treatment at a temperature of 200 ~ 500 ℃, power of 10 ~ 500w, 0.1 ~ 10m. 제 1 항에 있어서,The method of claim 1, 상기 하프늄알루미늄산화막을 유전체 박막으로 형성하는 단계는Forming the hafnium aluminum oxide film as a dielectric thin film Hf, Al의 소스로 금속유기소스인 [HfAl(OC3H7)5(OC4H 8OCH3)2]를 사용하고, O의 소스로 O3 가스를 사용하여 200 ~ 480℃ 범위로 원자층증착법을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.Atoms in the range of 200 to 480 ° C using a metal organic source [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ] as the source of Hf and Al, and O 3 gas as the source of O A method for manufacturing a capacitor of a semiconductor device, characterized in that it is formed using a layer deposition method. 제 1 항에 있어서,The method of claim 1, 상기 하프늄알루미늄산화막을 유전체 박막으로 형성하는 단계는Forming the hafnium aluminum oxide film as a dielectric thin film Hf, Al의 소스로 HfAl(OC3H7)5, 금속유기소스인 [HfAl(OC3H 7)5(OC4H8OCH3)2]를 사용하고, O의 소스로 O3, O2, N2O 가스를 사용하여 200 ~ 480℃ 범위로 화학기상증착법을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.HfAl (OC 3 H 7 ) 5 as the source of Hf and Al, [HfAl (OC 3 H 7 ) 5 (OC 4 H 8 OCH 3 ) 2 ] as the metal organic source, and O 3 , O as the source of O 2 , N 2 O gas using a chemical vapor deposition method in the range of 200 ~ 480 ℃ using a capacitor manufacturing method of a semiconductor device characterized in that formed.
KR1020040050153A 2004-06-30 2004-06-30 Method for fabricating capacitor in semiconductor device KR100582404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050153A KR100582404B1 (en) 2004-06-30 2004-06-30 Method for fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050153A KR100582404B1 (en) 2004-06-30 2004-06-30 Method for fabricating capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060001123A KR20060001123A (en) 2006-01-06
KR100582404B1 true KR100582404B1 (en) 2006-05-22

Family

ID=37104313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050153A KR100582404B1 (en) 2004-06-30 2004-06-30 Method for fabricating capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100582404B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781543B1 (en) 2006-07-26 2007-12-03 삼성전자주식회사 Method of forming a metal oxide by atomic layer deposition

Also Published As

Publication number Publication date
KR20060001123A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
JPH10223865A (en) Integrated circuit and manufacture of integrated circuit structure
KR100464649B1 (en) Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same
KR100582404B1 (en) Method for fabricating capacitor in semiconductor device
KR100550644B1 (en) Method for fabricating capacitor in semiconductor device
KR101075528B1 (en) Method for fabricating capacitor in semiconductor device
KR100886626B1 (en) Method for fabricating capacitor in semiconductor device
KR100533981B1 (en) Method for fabricating capacitor in semiconductor device
KR100722997B1 (en) Method for fabricating capacitor in semiconductor device
KR100582352B1 (en) Method for fabricating capacitor in semiconductor device
KR100881737B1 (en) Capacitor in semiconductor device and method for fabricating the same
KR100476380B1 (en) Method for fabricating cylindrical capacitor in semiconductor device
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR100431739B1 (en) Method of forming capacitor in memory device
KR100411300B1 (en) Capacitor in semiconductor device and method for fabricating the same
KR20040003967A (en) Method for fabricating capacitor in semiconductor device
KR100881751B1 (en) Method for fabricating capacitor in semiconductor device
KR20010059739A (en) Method for forming capacitor of memory device
KR101060763B1 (en) Ferroelectric Capacitor Manufacturing Method for Semiconductor Device
KR20040001902A (en) Method for fabricating capacitor in semiconductor device
KR20010106713A (en) Method for manufacturing capacitor
KR20040059848A (en) Method for fabricating capacitor in semiconductor device
KR20060000917A (en) Method for fabricating capacitor in semiconductor device
KR20040008718A (en) Method for fabricating capacitor in semiconductor device
KR20040059992A (en) Method for fabricating capacitor in semiconductor device
KR20040059973A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee