KR20060000917A - Method for fabricating capacitor in semiconductor device - Google Patents
Method for fabricating capacitor in semiconductor device Download PDFInfo
- Publication number
- KR20060000917A KR20060000917A KR1020040049907A KR20040049907A KR20060000917A KR 20060000917 A KR20060000917 A KR 20060000917A KR 1020040049907 A KR1020040049907 A KR 1020040049907A KR 20040049907 A KR20040049907 A KR 20040049907A KR 20060000917 A KR20060000917 A KR 20060000917A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thin film
- dielectric thin
- capacitor
- semiconductor device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 116
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 25
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 2
- -1 memory Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- NEVTWOOXSWYODA-UHFFFAOYSA-N [Ru+]=O.[O-2].[Sr+2] Chemical compound [Ru+]=O.[O-2].[Sr+2] NEVTWOOXSWYODA-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고유전율의 금속산화막을 안정적으로 캐패시터의 유전체 박막으로 사용할 수 있는 캐패시터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 고유전율을 가지는 금속산화막으로 제1 유전체 박막을 형성하는 단계; 상기 제1 유전체박막상에 실리콘절연막으로 제2 유전체 박막을 형성하는 단계; 상기 제2 유전체박막상에 상기 고유전율을 가지는 금속산화막으로 제3 유전체 박막을 형성하는 단계; 상기 제3 유전체박막상에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.
The present invention is to provide a method for manufacturing a capacitor that can be used as a dielectric thin film of the capacitor stably a high dielectric constant metal oxide film, the present invention comprises the steps of forming a lower electrode on a substrate; Forming a first dielectric thin film of a metal oxide film having a high dielectric constant on the lower electrode; Forming a second dielectric thin film on the first dielectric thin film with a silicon insulating film; Forming a third dielectric thin film on the second dielectric thin film using a metal oxide film having the high dielectric constant; It provides a method of manufacturing a capacitor of a semiconductor device comprising the step of forming an upper electrode on the third dielectric thin film.
반도체, 메모리, 캐패시터, 실리콘절연막, 금속산화막.Semiconductor, memory, capacitor, silicon insulating film, metal oxide film.
Description
도1은 종래기술에 의한 반도체 장치의 캐패시터 제조방법을 나타내는 도면.1 is a view showing a capacitor manufacturing method of a semiconductor device according to the prior art.
도2a 내지 도2c는 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 도면.2A to 2C illustrate a method of manufacturing a capacitor of a semiconductor device according to a preferred embodiment of the present invention.
도3a와 도3b는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 도면.
3A and 3B show a method of manufacturing a capacitor of a semiconductor device according to the second preferred embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing
30 : 기판30: substrate
34 : 하부전극34: lower electrode
35a, 35b : 금속산화막35a, 35b: metal oxide film
36 : 실리콘절연막 36 silicon insulating film
35_1 ~ 35_4 : 금속산화막35_1 ~ 35_4: Metal Oxide Film
36_1 ~ 36_4 : 실리콘절연막36_1 ~ 36_4: Silicon Insulation Film
37 : 상부전극37: upper electrode
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a method of manufacturing a capacitor of a semiconductor device.
반도체 메모리 장치, 특히 디램(Dynamic Random Access Memory,DRAM)의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.As the degree of integration of semiconductor memory devices, in particular DRAM (Dynamic Random Access Memory, DRAM), increases, the area of memory cells, which are basic units for storing information, has been rapidly reduced.
이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.Such a reduction in the memory cell area is accompanied by a reduction in the area of the cell capacitor, thereby lowering the sensing margin and the sensing speed, and causes a problem that the durability against soft errors caused by α-particles is degraded. Accordingly, there is a need for a method capable of securing sufficient capacitance in a limited cell area.
캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.The capacitance C of the capacitor is defined as in Equation 1 below.
여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다. 따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다. Is the dielectric constant, As is the effective surface area of the electrode, and d is the distance between the electrodes. Therefore, in order to increase the capacitance of the capacitor, it is necessary to increase the surface area of the electrode, reduce the thickness of the dielectric thin film, or increase the dielectric constant.
이 중에서 콘케이브(Concave) 구조, 실린더(Cylinder) 구조등과 같이 캐패시터의 전극 구조을 3차원 형태로 만들어 제한된 레이아웃 면적에서 전극의 유효 표 면적을 증대시키는 방안이 먼저 고려되었다.Among them, a method of increasing the effective surface area of the electrode in a limited layout area by first making a three-dimensional form of the electrode structure of the capacitor, such as a concave structure and a cylinder structure, was first considered.
그러나, 캐패시터의 전극을 3차원 형태로 만들어 전극의 유효표면적을 증대시키는 방안도 반도체 장치가 고집적화되면서 한계에 다다르고 있다.However, the method of increasing the effective surface area of the electrode by making the electrode of the capacitor into a three-dimensional form is also approaching the limit as the semiconductor device is highly integrated.
따라서 제한된 면적에 일정한 캐패시턴스를 확보하기 위한 방안으로 전통적으로 사용되어 왔던 실리콘산화막 또는 실리콘질화막 대신에 Al2O3 등의 고유전율을 가지는 물질을 캐패시터의 유전체 박막으로 사용하는 기술이 개발되고 있다.Therefore, a technique of using a material having a high dielectric constant such as Al 2 O 3 as a dielectric thin film of a capacitor instead of a silicon oxide film or a silicon nitride film, which has been traditionally used as a method for securing a constant capacitance in a limited area, has been developed.
전술한 바와 같이 반도체 장치가 고접적화되어 하나의 캐패시터를 제조하는 면적은 계속적으로 줄어들고 있는데, 반해 반도체 메모리 장치의 안정적인 동작을 위해서는 캐패시터가 25F/Cell이상의 충분한 용량을 가져야 한다.As described above, the area for manufacturing a single capacitor is continuously reduced due to the high integration of the semiconductor device. On the other hand, the capacitor must have a sufficient capacity of 25F / Cell or more for stable operation of the semiconductor memory device.
그러나, 100nm 이하의 디바이스에서는 캐패시터의 유전체 박막으로 Al2O3 만을 사용해서는 충분한 충전용량을 확보하기가 매우 어려운 실정이다. 이를 해결하기 위해 보다 더 고유전율을 가지는 유전체 박막으로 HfO2 가 개발되었다.However, in devices of 100 nm or less, it is very difficult to secure sufficient charge capacity by using only Al 2 O 3 as the dielectric thin film of the capacitor. To solve this problem, HfO 2 was developed as a dielectric film having a higher dielectric constant.
그러나, HfO2 막을 단일막으로 캐패시터의 유전체 박막으로 사용하게 되면, 누설전류특성이 나빠져 HfO2 막과 Al2O3 막을 다층으로 사용하는 방안이 제안되었다.However, when the HfO 2 film is used as the dielectric thin film of the capacitor as a single film, leakage current characteristics are deteriorated, and thus a method of using the HfO 2 film and the Al 2 O 3 film as a multilayer is proposed.
도1은 종래기술에 의한 반도체 장치의 캐패시터 제조방법을 나타내는 도면이다.1 is a view showing a capacitor manufacturing method of a semiconductor device according to the prior art.
종래기술에 의한 반도체 장치의 캐패시터 제조방법은 먼저 도1a에 도시된 바와 같이, 활성영역(11)이 형성된 반도체기판(10)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체기판(10)의 활성영역(11)과 연결되는 콘택홀을 형성한다. 콘택홀을 도전성 물질로 매립하여 콘택플러그(13)를 형성한다. In the method of manufacturing a capacitor of a semiconductor device according to the prior art, as shown in FIG. 1A, an interlayer
이어서 그 상부에 하부전극(12)을 형성한다.Subsequently, a
이어서 하부전극(12)상에 유전체 박막으로 HfO2막(15a)을 형성하고, 그 상부에 Al2O3막(15b)을 형성하고, 그 상부에 HfO2막(15c)을 형성한다. 이어서 그 상부에 상부전극(16)을 형성한다.Subsequently, an HfO 2 film 15a is formed of a dielectric thin film on the
유전체 박막으로 HfO2막을 단일막으로 사용했을 때에 누설전류특성이 열화되던 문제점은 유전체 박막을 HfO2막/Al2O3막/HfO2막의 3중막으로 형성하여 해결하였다.The problem of deterioration of the leakage current characteristics when the HfO 2 film was used as the dielectric thin film was solved by forming the dielectric thin film as a triple film of the HfO 2 film / Al 2 O 3 film / HfO 2 film.
그러나, 유전체 박막을 3중막으로 형성하더라도 HfO2막이 일정 두께를 넘어서면, 단일막을 적용했을 때와 마찬가지로 누설전류 특성이 열화되는 문제점을 안고 있다.However, even when the dielectric thin film is formed into a triple film, when the HfO 2 film exceeds a certain thickness, the leakage current characteristics are degraded as in the case of applying a single film.
또한, HfO2막과 Al2O3막은 모두 최근에 적용된 물질로서 원자층증착공정으로 박막을 형성하기 때문에, 공정신뢰성을 높이기가 어려운 문제점이 있다.
In addition, since both the HfO 2 film and the Al 2 O 3 film are recently applied materials to form a thin film by an atomic layer deposition process, it is difficult to increase process reliability.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 이를 해결하기 위해 고유전율의 금속산화막을 안정적으로 캐패시터의 유전체 박막으로 사용할 수 있 는 캐패시터 제조방법을 제공함을 목적으로 한다.
The present invention has been proposed to solve the above problems, and to solve this problem, it is an object of the present invention to provide a capacitor manufacturing method that can be used as a dielectric thin film of a capacitor with a high dielectric constant metal oxide.
본 발명은 상기의 과제를 달성하기 위해 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 고유전율을 가지는 금속산화막으로 제1 유전체 박막을 형성하는 단계; 상기 제1 유전체박막상에 실리콘절연막으로 제2 유전체 박막을 형성하는 단계; 상기 제2 유전체박막상에 상기 고유전율을 가지는 금속산화막으로 제3 유전체 박막을 형성하는 단계; 상기 제3 유전체박막상에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.
The present invention comprises the steps of forming a lower electrode on the substrate to achieve the above object; Forming a first dielectric thin film of a metal oxide film having a high dielectric constant on the lower electrode; Forming a second dielectric thin film on the first dielectric thin film with a silicon insulating film; Forming a third dielectric thin film on the second dielectric thin film using a metal oxide film having the high dielectric constant; It provides a method of manufacturing a capacitor of a semiconductor device comprising the step of forming an upper electrode on the third dielectric thin film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도2a 내지 도2c는 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 도면이다.2A to 2C are diagrams illustrating a method of manufacturing a capacitor of a semiconductor device according to an exemplary embodiment of the present invention.
먼저 도2a에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 캐패시터 제조방법은 활성영역(31)이 형성된 반도체기판(30)상에 층간절연막(32)을 형성한 후, 층간절연막(32)을 관통하여 반도체기판(30)의 활성영역(31)이 노출되는 콘택홀을 형성한다. 콘택홀을 도전성 물질로 매립하여 콘택플러그(33)를 형성한다.First, as shown in FIG. 2A, in the capacitor manufacturing method of the semiconductor device according to the present embodiment, the interlayer
여기서 층간절연막(32)은 USG(Undoped-Silicate Glass)막, PSG(Phospho- Silicate Glass)막, BPSG(Boro-Phospho-Silicate Glass)막, HDP(High density Plasma) 산화막, SOG(Spin On Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막 또는 HDP(high densigy plasma)를 이용한 산화막등을 사용하거나 열적 산화막(Thermal Oxide; 퍼니스에서 600~1,100℃사이의 고온으로 실리콘 기판을 산화시켜 형성하는 막)을 이용한다.The
이어서 그 상부에 하부전극(34)을 형성한다. 여기서 하부전극(34)은 폴리실리콘막, 티타늄질화막(TiN), 텅스텐막(W), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 루테늄막(Ru), 루테늄산화막(RuO2), 텅스텐질화막(WN), 루테늄산화스트룐튬막(SrRuO3), 하프늄질화막(HfN)중 하나를 사용하거나, 이들의 조합을 이용하여 사용할 수도 있다. 이어서 그 표면을 HF, BOE(Buffered Oxide Etchant) 또는 Hf + SC-1으로 세정한다. 하부전극(34)이 금속일 경우에는 Hf 나 BOE만을 사용하여 세정공정을 진행한다.Subsequently, a
이어서 도2b에 도시된 바와 같이, 금속산화막으로 제1 유전체 박막(35a)을 원자층증착법을 이용하여 형성한다. 이 때 챔버내의 압력은 0.1Torr ~ 10Torr 범위로, 공정온도는 25 ~ 500℃ 범위로 하여 공정을 진행한다.Next, as shown in FIG. 2B, the first dielectric
금속산화막을 원자층증착법을 형성하는 공정을 자세히 살펴보면, 먼저 소스가스를 0.1 ~ 10초간 기판상에 플로우시킨다. 이어서, 기판에 흡착된 소스가스외에, 미반응 소스가스를 제거하기 위해 N2가스를 0.1 ~ 10초간 기판상에 플로우시킨다. 이어서 O3 가스를 0.1 ~ 10초간 플로우시켜 하부전극 표면에 흡착된 소스가스와 반응하여 금속산화막이 형성되도록 한다. 이어서 미반응 O3 가스를 제거하기 위해 N2 가스를 0.1 ~ 5초간 기판상에 플로우시킨다. Looking at the process of forming the metal oxide film atomic layer deposition method in detail, first the source gas is flowed on the substrate for 0.1 to 10 seconds. Then, in addition to the source gas adsorbed on the substrate, N 2 gas is flowed on the substrate for 0.1 to 10 seconds to remove unreacted source gas. Subsequently, the O 3 gas is flowed for 0.1 to 10 seconds to react with the source gas adsorbed on the lower electrode surface to form a metal oxide film. The N 2 gas is then flowed on the substrate for 0.1-5 seconds to remove unreacted O 3 gas.
상기의 과정을 한사이클로 하여 원하는 두께만큼 반복하여 진행한다. 여기서 제1 유전체 박막(35a)으로 사용된 금속산화막은 HfO2, ZrO2, Ta2O5
, La2O3 또는 STO(SrTiO3) 중에서 하나를 이용한다. 만약 하프늄산화막을 금속산화막으로 사용할 때에 소스가스로는 Hf[NC2H5CH3]4, Hf[N(CH3)2
]4, Hf[OC(CH3)2CH2OCH3]4 또는 Hf[OC(CH3)3]4 중에서 선택된 것을 사용한다.Repeat the above process by the desired thickness in one cycle. Here, the metal oxide film used as the first dielectric
이어서 실리콘절연막으로 제2 유전체 박막(36)을 형성한다. 여기서 실리콘절연막은 실리콘산화막(SiO2) 또는 실리콘질화막(Si3N4)을 사용한다. 이때 실리콘절연막은 퍼니스(furnace)를 이용하여 챔버내의 압력을 0.1 ~ 10Torr로, 공정온도는 700 ~ 750℃ 범위로 공정을 진행하여 형성한다.Subsequently, a second dielectric
본 실시예에서는 하프늄산화막 같은 고유전물질을 캐패시터의 유전체 박막으로 사용할 때에 누설전류 특성향상을 위해 중간층으로 공정상에서 신뢰성 측면이 충분이 검증된 실리콘산화막 또는 실리콘질화막을 사용하는 것이 핵심이다.In this embodiment, when a high dielectric material such as a hafnium oxide film is used as the dielectric thin film of the capacitor, it is essential to use a silicon oxide film or a silicon nitride film whose reliability has been sufficiently verified in the process as an intermediate layer to improve leakage current characteristics.
중간층인 실리콘절연막이 존재하더라도 하프늄산화막 같은 고유전 물질은 일정두께를 넘어서면 증착중에 결정화가 되어 누설전류특성이 열화되어 일정한 두께이상 증착하기가 어렵다. 하프늄산화막같이 고유전물질로 증착되는 층에서는 1 ~ 60Å범위로 증착하되, 바람직하게는 55 ~ 60Å로 증착한다. Even if the silicon insulating film, which is an intermediate layer, exists, a high dielectric material such as a hafnium oxide film is crystallized during deposition when the thickness exceeds a certain thickness, resulting in deterioration of leakage current characteristics, making it difficult to deposit a predetermined thickness. In a layer deposited with a high dielectric material, such as a hafnium oxide film, it is deposited in the range of 1 to 60 Hz, but preferably 55 to 60 Hz.
또한, 중간층인 실리콘절연막이 증착되는 층은 두꺼울수록 누설전류특성은 좋으나, 충전용량이 낮아지기 때문에 1 ~ 10Å로 증착하되, 5 ~ 10Å 범위로 형성한다.In addition, the thicker the layer on which the silicon insulating film is deposited, the better the leakage current characteristics, but because the charge capacity is lowered, deposited in 1 ~ 10Å, but is formed in the range of 5 ~ 10Å.
이어서 제2 유전체 박막(36)의 상부에 제3 유전체 박막(35b)을 형성한다.Subsequently, a third dielectric
제3 유전체 박막(35b)도 1 ~ 60Å범위로 제1 유전체 박막(35_1)에 사용된 금속산화막을 이용하여 형성한다.The third dielectric
이렇게 중간층을 Al2O3 대신 실리콘절연막을 사용함으로서, 증착장비가 원자층증착장비를 사용하지 않고, 퍼니스(furnace) 장비를 사용하면 됨으로 장비투자측면과 효율성면에서 경쟁력있는 공정을 확보할 수 있다.By using a silicon insulating film instead of Al 2 O 3 in this way, it is possible to secure a competitive process in terms of equipment investment and efficiency by using furnace equipment instead of atomic layer deposition equipment. .
이어서 도3b와 같이 상부전극(37)을 형성한다. 상부전극(37)은 폴리실리콘막, 티타늄질화막(TiN), 텅스텐막(W), 백금막(Pt), 이리듐막(Ir), 이리듐산화막(IrO2), 루테늄막(Ru), 루테늄산화막(RuO2), 텅스텐질화막(WN), 루테늄산화스트룐튬막(SrRuO3), 하프늄질화막(HfN)중 하나를 사용하거나, 이들의 조합을 이용하여 사용할 수도 있다.
Subsequently, the
도3a와 도3b는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 도면이다.3A and 3B illustrate a method of manufacturing a capacitor of a semiconductor device according to a second exemplary embodiment of the present invention.
전술한 바와 같이 3중막으로 캐패시터의 유전체 박막을 형성하지 않고, 실리콘질화막과 고유전율을 가지는 금속산화막을 3중막 이상으로 교대로 형성하여 캐패 시터의 유전체 박막으로 사용할 수 있다.As described above, the dielectric thin film of the capacitor may not be formed of the triple film, and the silicon nitride film and the metal oxide film having the high dielectric constant may be alternately formed over the triple film to be used as the dielectric thin film of the capacitor.
도3a에 도시된 바와 같이, 제2 실시예에 따른 캐패시터 제조방법은 하부전극(34)위에 금속산화막(35_1 ~ 35_4)과 실리콘질화막(36_1 ~ 36_4)을 교대로 적층하여 형성하는 것이다.As shown in FIG. 3A, the capacitor manufacturing method according to the second embodiment is formed by alternately stacking the metal oxide films 35_1 to 35_4 and the silicon nitride films 36_1 to 36_4 on the
이 때 금속산화막(35_1 ~ 35_4)의 총두께 제1 실시예의 제1 유전체 박막과 제3 유전체 박막의 두께와 동일하도록 하고, 사이사이에 중간층으로 형성되는 실리콘질화막(36_1 ~ 36_4)은 유전용량의 확보를 위해 3Å ~ 10Å 정도로 한다. 이렇게 3중막이상으로 다층으로 캐패시터의 유전체 박막을 형성하게 되면, 금속산화막을 누설전류특성이 열화되는 두께까지 형성하지 않아도 된다.At this time, the total thickness of the metal oxide films 35_1 to 35_4 is equal to the thickness of the first dielectric film and the third dielectric film of the first embodiment, and the silicon nitride films 36_1 to 36_4 formed as an intermediate layer therebetween have a dielectric capacity. 3 ~ 10Å to secure. Thus, when the dielectric thin film of the capacitor is formed in multiple layers or more, the metal oxide film does not have to be formed to a thickness at which leakage current characteristics deteriorate.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의해서 하프늄산화막같은 고유전물질을 이용한 캐패시터 제작시 누설전류 특성 향상을 위해 중간층으로 안정적이고 신뢰성 측면에서 충분히 검증이 이루어진 실리콘산화막이나 실리콘질화막을 사용함으로서 보다 안정된 제품개발 효과가 있다.According to the present invention, a stable product development effect is achieved by using a silicon oxide film or a silicon nitride film that has been sufficiently verified in terms of stability and reliability as an intermediate layer to improve leakage current characteristics when manufacturing a capacitor using a high dielectric material such as hafnium oxide film.
또한 동일한 두께의 유전막도 금속산화막과 실리콘절연막을 다층으로 형성하 게 되면, 고유전율을 가지면서도 우수한 누설전류특성을 가지는 캐패시터를 제조할 수 있다.In addition, when a dielectric film having the same thickness is formed of a multilayer of a metal oxide film and a silicon insulating film, a capacitor having high dielectric constant and excellent leakage current characteristics can be manufactured.
또한, 본 발명에 의한 캐패시터 제조방법을 적용하게 되면, 중간층으로 실리콘절연막을 사용함으로서 원자층증착장비를 사용하지 않고 퍼니스 장비로 바꿔 장비 투자측면과 공정신뢰도 측면에서 보다 경쟁력있는 제조공정을 확보할 수 있다.In addition, when the capacitor manufacturing method according to the present invention is applied, by using a silicon insulating film as an intermediate layer, it is possible to secure a more competitive manufacturing process in terms of equipment investment and process reliability by switching to furnace equipment without using atomic layer deposition equipment. have.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049907A KR20060000917A (en) | 2004-06-30 | 2004-06-30 | Method for fabricating capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040049907A KR20060000917A (en) | 2004-06-30 | 2004-06-30 | Method for fabricating capacitor in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060000917A true KR20060000917A (en) | 2006-01-06 |
Family
ID=37104137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040049907A KR20060000917A (en) | 2004-06-30 | 2004-06-30 | Method for fabricating capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060000917A (en) |
-
2004
- 2004-06-30 KR KR1020040049907A patent/KR20060000917A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799631B2 (en) | Multiple-layer dielectric layer and method for fabricating capacitor including the same | |
| KR100948078B1 (en) | Method for manufcturing semiconductor device | |
| US7273781B2 (en) | Method of forming a capacitor in a semiconductor device without wet etchant damage to the capacitor parts | |
| KR100979244B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| US6967135B1 (en) | Method of forming capacitor of semiconductor device | |
| KR101075528B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100550644B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR20060000917A (en) | Method for fabricating capacitor in semiconductor device | |
| KR100533981B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100582404B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100513804B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100937988B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100738576B1 (en) | A capacitor in semiconductor apparatus and method for forming the same | |
| KR100411300B1 (en) | Capacitor in semiconductor device and method for fabricating the same | |
| KR100582352B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100195262B1 (en) | Ferroelectric memory device and method of making the same | |
| KR100585092B1 (en) | Capacitor of integrated circuit having a aluminum-oxide spacer on the side wall of capacitor and fabricating method the same | |
| KR100334529B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR20010106713A (en) | Method for manufacturing capacitor | |
| KR100716644B1 (en) | Method for manufacturing mim capacitor in semiconductor device | |
| KR100585002B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR20040003967A (en) | Method for fabricating capacitor in semiconductor device | |
| KR20060136240A (en) | A capacitor in semiconductor apparatus and method for forming the same | |
| KR20040059971A (en) | Method for fabricating capacitor in semiconductor device | |
| KR20040059848A (en) | Method for fabricating capacitor in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |