KR20020045368A - 전하 펌프 전압 변환기 - Google Patents

전하 펌프 전압 변환기 Download PDF

Info

Publication number
KR20020045368A
KR20020045368A KR1020000074801A KR20000074801A KR20020045368A KR 20020045368 A KR20020045368 A KR 20020045368A KR 1020000074801 A KR1020000074801 A KR 1020000074801A KR 20000074801 A KR20000074801 A KR 20000074801A KR 20020045368 A KR20020045368 A KR 20020045368A
Authority
KR
South Korea
Prior art keywords
clock
cell
output terminal
capacitor
node
Prior art date
Application number
KR1020000074801A
Other languages
English (en)
Other versions
KR100366636B1 (ko
Inventor
한준석
김봉남
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0074801A priority Critical patent/KR100366636B1/ko
Priority to US09/850,506 priority patent/US6359798B1/en
Priority to TW090114522A priority patent/TW521480B/zh
Priority to NL1018418A priority patent/NL1018418C2/nl
Publication of KR20020045368A publication Critical patent/KR20020045368A/ko
Application granted granted Critical
Publication of KR100366636B1 publication Critical patent/KR100366636B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

누설 전류를 감소시켜 승압효율을 상승시키는 전압 변환기를 제공된다. 상기 변환기는 제 1셀, 제 2셀 및 제 3셀을 구비한다. 상기 제 1셀은 제 1클락에 응답하여 입력신호를 제 1출력단으로 전송하며 상기 제 1출력단과 제 2클락이 입력되는 제 1노드 사이에 접속되는 제 1커패시터를 구비한다. 상기 제 2셀은 상기 제 1클락의 반전클락에 응답하여 상기 제 1출력단의 신호를 제 2출력단으로 전송하며 상기 제 2출력단과 상기 제 2클락의 반전클락이 입력되는 제 2노드 사이에 접속되는 제 2커패시터를 구비한다. 상기 제 3셀은 상기 제 1클락에 응답하여 상기 제 2출력단의 신호를 최종 출력단으로 전송하며 상기 최종 출력단에 제 3커패시터의 일단이 접속되고 상기 제 3커패시터의 타단이 접지전원에 접속되는 최종 셀을 구비하며, 제어신호에 응답하여 상기 제 1노드 및 상기 제 2노드가 단락되는 것을 특징으로 한다. 바람직하게는 상기 제 1클락 및 제 1클락의 반전 클락은 넌 오버랩 구간을 가지며 상기 제어신호는 상기 제 2클락 및 상기 제 2클락을 소정 시간 지연시켜 발생된 신호를 배타 논리합된 신호이며 상기 제어신호는 상기 넌 오버랩 구간에 활성화된다.

Description

전하 펌프 전압 변환기{Charge pump voltage converter}
본 발명은 직류 전압 변환기에 관한 것으로, 보다 상세하게는 누설 전류를 감소시켜 승압 효율을 상승시킬 수 있는 직류 전압 변환기에 관한 것이다.
일반적으로, 전압 변환기(voltage converter)는 외부에서 입력되는 입력신호 (VCI)을 N배 승압시켜 출력한다.
전하 펌프 전압 변환기는 모스(MOS)트랜지스터 및 커패시터를 구비하는 단위셀을 승압하고자하는 만큼 종속접속(cascade)하여 구현된다. 전하 펌프 전압 변환기는 전하 펌핑을 위한 클락에 응답하여 입력신호의 전하를 반복적으로 다음 단위 셀로 펌핑하여 승압시킨다. 커패시터를 IC내부에 내장하여 전압 변환기를 구현하면, 전압 변환기에 기생 커패시턴스가 형성되어 누설 전류(leak current)가 발생되므로 승압 효율이 저하된다.
도 1은 종래의 전하 펌프 전압변환기(10)를 나타내는 회로도이다. 도 1을 참조하면, 전하 펌프 전압변환기(10)는 전하 펌핑을 위한 커패시터(C0, C1, C2, Cs), 전하 펌핑 제어신호(φ, /φ, θ, /θ) 및 전하 펌핑 제어신호(φ, /φ)에 응답하는 피모스 트랜지스터(P1, P3, P5, P7)를 구비한다.
전하 펌핑 제어신호(φ및 θ)는 서로 다른 전압 레벨을 가지나 같은 위상을 갖는 신호이며, 또 다른 전하 펌핑 제어신호(/φ및 /θ)는 서로 다른 전압 레벨을 갖는 동상(in phase)의 신호이다. 그리고 φ와 /φ는 반대 위상을 갖는 신호이며, 서로 오버랩이 발생되지 않도록 소정의 넌 오버랩 구간(Notm)을 갖는다.
전하 펌핑을 위한 커패시터 C0, C1, C2를 IC내부에 생성하면, 기생 커패시턴스 Cp0, Cp1, Cp2가 커패시터 C0, C1, C1의 플레이트와 기판 사이에 존재하게 된다. 기생 커패시턴스 Cp0, Cp1, Cp2의 한쪽 플레이트로 전하 펌핑을 위한 제어신호 (φ, 또는 /φ)가 들어가고, 다른 쪽 플레이트는 고정전압 (예컨대 접지전압(VSS))이 입력되므로 기생 커패시턴스 Cp0, Cp1, Cp2는 저장 커패시터(storage capac itor)의 기능을 한다.
도 2는 종래의 전하 펌프 전압 변환기(10)를 구성하는 각 단(M0, M1, M2)의출력파형도이다. 도 1 및 2를 참조하여 누설전류가 흐르는 것을 설명하면 다음과 같다.
기생 커패시턴스 Cp0, Cp1, Cp2의 한 쪽 플레이트에는 소정의 레벨을 가지며 입력신호 (VCI)와 접지전압 (VSS)사이를 스윙하는 제어신호, 즉 클락(φ, /φ)이 입력된다. 즉, φ가 VCI이고, /φ가 VSS이면, Cp0 및 Cp2가 입력신호(VCI)의 레벨로 충전된다. 다음 클락에서 φ가 VSS, /φ가 VCI로 천이하면, Cp1가 입력신호 (VCI)의 레벨로 충전되는 것과 동시에 입력신호(VCI) 레벨로 충전되어 있던 Cp0 및 Cp2의 전하는 접지전압(VSS)레벨로 이동하면서 누설전류를 발생한다.
또 다음 클락에서, φ가 VCI, /φ가 VSS로 천이하면, Cp0 및 Cp2가 VCI 레벨로 충전됨과 동시에 VCI레벨로 충전되어 있던 Cp1전하는 VSS레벨로 이동하면서 누설전류를 발생한다.
따라서 기생 커패시턴스 Cp0, Cp1, Cp2는 클락(φ, /φ)에 응답하여 충방전동작을 반복하면서 누설전류를 발생시키므로 각 노드(M0, M1, M2)의 전압 레벨이 감소하고 결과적으로 승압된 전압(Vout)의 레벨이 감소한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 누설 전류를 감소시켜 승압효율을 상승시키는 전압 변환기를 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 전하 펌프 전압 변환기를 나타내는 회로도이다.
도 2는 종래의 전하 펌프 전압 변환기를 구성하는 각 단의 출력파형도이다.
도 3은 본 발명의 일 실시예에 따른 전하 펌프 전압 변환기를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전압 펌프 변환기를 구성하는 각 단의 출력파형도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 전하펌프 전압 변환기는 전압 변환기는 제 1셀, 제 2셀 및 제 3셀을 구비한다. 상기 제 1셀은 제1클락에 응답하여 입력신호를 제 1출력단으로 전송하며, 상기 제 1출력단과 제 2클락이 입력되는 제 1노드 사이에 접속되는 제 1커패시터를 구비한다.
상기 제 2셀은 상기 제 1클락의 반전클락에 응답하여 상기 제 1출력단의 신호를 제 2출력단으로 전송하며, 상기 제 2출력단과 상기 제 2클락의 반전클락이 입력되는 제 2노드 사이에 접속되는 제 2커패시터를 구비한다.
상기 제 3셀은 상기 제 1클락에 응답하여 상기 제 2출력단의 신호를 최종 출력단으로 전송하며 상기 최종 출력단에 제 3커패시터의 일단이 접속되고 상기 제 3커패시터의 타단이 접지전원에 접속되며, 제어신호에 응답하여 상기 제 1노드 및 상기 제 2노드가 단락되는 것을 특징으로 한다.
상기 제 1클락 및 상기 제 2클락의 위상은 동일하며, 상기 제 1클락의 반전클락 및 상기 제 2클락의 반전클락의 위상도 동일하다.
바람직하게는 상기 제 1클락 및 상기 제 1클락의 반전클락은 넌 오버랩구간을 갖으며, 상기 제어신호는 상기 제 2클락 및 상기 제 2클락을 소정 시간 지연시켜 발생된 신호를 배타 논리합된 신호이며 상기 제어신호는 상기 넌 오버랩 구간에 활성화된다.
기생 커패시턴스는 상기 제 1커패시터와 상기 제 1노드사이 또는 상기 제 2커패시터와 상기 제 2노드 사이에 형성되는 것이 바람직하다. 상기 전압 변환기는 집적회로에 구비된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 전하 펌프 전압변환기(30)를 나타내는 회로도이다. 도 3을 참조하면, 전하 펌프 전압 변환기(30)는 입력되는 입력신호( VCI)을 4배 승압 (VOUT=4VCI)시키기 위한 회로로 제 1셀(31), 제 2셀(33), 제 3셀 (35), 제 4셀(37) 및 스위치(39)를 구비한다.
제 1셀(31), 제 2셀(33), 제 3셀 (35) 및 제 4셀(37)은 피모스 트랜지스터 (P11, P13, P15, P17) 및 커패시터(C11, C12, C13, Cc)를 각각 구비한다. 또한 제 1셀(31), 제 2셀(33) 및 제 3셀(35)의 커패시터(C11, C12, C13)의 하부 플레이트와 기판사이에 기생 커패시터(Cp11, Cp12, Cp13)가 형성된다.
제 1셀(31)은 피모스 트랜지스터 P11의 게이트로 입력되는 제 1클락(θ)에 응답하여 입력신호(VCI)를 제 1출력단(N0)으로 전송하며, 제 1출력단(N0)과 제 2클락(Φ)이 입력되는 제 1노드(N5)사이에 접속된 제 1커패시터(C11)를 구비한다. 따라서 제 1클락(θ)에 응답하여, 입력신호(VCI)는 제 1커패시터(C11)에 충전될 수 있다. 또한, 제 1커패시터(C11)의 하부 플레이트와 제 1노드(N0)사이에 제 1기생 커패시턴스(Cp11)가 형성된다.
제 2셀(33)은 피모스 트랜지스터 P13의 게이트로 입력되는 제 1클락의 반전된 클락(/θ)에 응답하여 제 1출력단(N0)의 신호를 제 2출력단(N1)으로 전송하며,제 2출력단(N1)과 제 2클락의 반전된 클락(/Φ)이 입력되는 제 2노드(N6)사이에 접속된 제 2커패시터(C12)를 구비한다.
따라서 제 1클락의 반전된 클락(/θ)에 응답하여, 제 1출력단(N0)의 신호는 제 2커패시터(C12)에 충전될 수 있다. 또한, 제 2커패시터(C12)의 하부 플레이트와 제 2노드(N1)사이에 제 1기생 커패시턴스(Cp12)가 형성된다.
제 3셀(35)은 피모스 트랜지스터 P15의 게이트로 입력되는 제 1클락(θ)에 응답하여 제 2출력단(N1)의 신호를 제 3출력단(N2)으로 전송하며, 제 3출력단(N2)과 제 2클락(Φ)이 입력되는 제 1노드(N5)사이에 접속된 제 3커패시터(C13)를 구비한다. 따라서 제 1클락(θ)에 응답하여, 제 2출력단(N1)의 신호는 제 3커패시터 (C13)에 충전될 수 있다. 또한, 제 3커패시터(C13)의 하부 플레이트와 제 1노드 (N0)사이에 제 3기생 커패시턴스(Cp13)가 형성된다.
제 4셀(37)은 전하 펌프 전압 변환기(30)의 최종 셀로 피모스 트랜지스터 P17의 게이트로 입력되는 제 1클락의 반전된 클락(/θ)에 응답하여 제 3출력단(N2)의 신호를 최종 출력단(VOUT)으로 전송하며, 제 4커패시터(Cc)의 상부 플레이트는 최종 출력단(VOUT)에 접속되고 제 4커패시터(Cc)의 하부 플레이트는 접지전압(Vss)에 접속된다. 제 4커패시터(Cc)는 제 1커패시터(C11)와 같이 IC에 내장될 수도 있고, IC 외부에서 접속될 수 있다.
스위치(39)는 엔모스 트랜지스터로 구현되며, 제어신호(SI)에 응답하여 제 1노드(N5) 및 제 2노드(N6)를 단락(short)시킨다. 제어신호(SI)는 제 2클락(Φ)을 하나의 입력으로 하고, 제 2클락 (/Φ)을 소정시간 지연시키는 지연소자( 미 도시)의 출력신호를 다른 하나의 입력으로 하는 배타적 논리합(Exclusive OR; 미 도시)의 출력신호이다.
도 3은 본 발명의 실시예에 따른 전하 펌프 전압 변환기(30)의 설명의 편의상 입력신호(VCI)을 4배 승압시키는 회로를 나타낸다. 즉, 제 1셀(31), 제 2셀 (33), 제 3셀 (35) 및 제 4셀 (또는 최종 셀(37))이 종속접속(cascade)된다.
그러나 입력신호(VCI)를 N (N은 자연수로 제 1셀 및 제 2셀의 합을 나타낸다.)배 승압시킨 출력신호(VOUT)를 얻기 위한 전압변환기는 제 1셀(31), 제 2셀(33)의 순서로 각각 (N-1)개를 종속시키 뒤 최종 셀( N 번째 셀로 37과 동일한 구성을 갖는다.)을 종속 접속시키면 구현될 수 있다.
예컨대 입력신호(VCI)를 3배 승압시킨 출력을 얻는 전압 변환기는 제 1셀(31), 제 2셀(33) 및 최종 셀(37)을 각각 종속적으로 구비한다. 제 1셀(31), 제 2셀(33) 및 최종 셀(37)의 구성은 도 3과 동일하다.
또한, 각각 셀의 피모스 트랜지스터(P11, P13, P15, P15) 및 스위치(39)는 제 1클락신호 (θ)및 제어신호(SI)에 응답하는 스위치의 기능을 하므로 이의 변형도 당 업계에서는 자명하다.
종래 기술에 의한 기생 커패시턴스(Cp0, Cp1, Cp2)는 제 1출력단(M0), 제 2출력단(M1) 및 제 3출력단(M2)과 각각의 커패시터(C0, C1, C2)의 상부 플레이트 사이에 형성되었으나, 본 발명의 실시예에 따른 전하펌프 전압 변환기(30)의 기생 커패시턴스(Cp11, Cp12, Cp13)는 각 커패시터(C11, C13)와 제 1노드(N5)사이, 그리고 커패시터 C1과 제 2노드(N6)사이에 발생되도록 레이아웃 상의 위치를 조정하였다.
즉, 기생 커패시턴스(Cp11, Cp12, Cp13)는 기판( 미 도시) 위에 제 1절연물(미 도시)을 적층하고, 제 1절연물 위에 각 커패시터(C11, C12, C13)를 생성하는 방법으로 구현 할 수 있다.
도 4는 본 발명의 실시예에 따른 전하 펌프 전압 변환기(30)를 구성하는 단위 셀(31, 3, 35)의 동작을 위한 클럭신호(φ,θ) 및 각 단위 셀의 출력(N0, N1, N2)파형도이다.
도 4를 참조하면, 피모스 트랜지스터( P11, P13, P15 및 P17)를 제어하는 제 1클락(θ) 및 제 2클락(Φ)은 서로 다른 전압 레벨을 가질 수 있으나 동일한 위상을 갖는 신호이다. 또한, 제 1클락의 반전된 클락(/θ) 및 제 2클락의 반전된 클락 (/Φ)은 서로 다른 전압레벨을 가질 수 있으나 동일한 위상을 갖는 신호이다.
도 4의 경우, 제 1클락(θ) 및 제 2클락(Φ)의 전압레벨 및 위상이 동일하며, 제 1클락의 반전된 클락(/θ) 및 제 2클락의 반전된 클락(/Φ)의 전압레벨 및 위상이 동일한 신호로 도시된다.
또한, 제 1클락(θ) 및 제 2클락(Φ)은 접지전압(VSS)레벨에서 입력신호 (VCI)레벨 사이에서 스윙(Swing)하는 신호이고, 제 1클락의 반전된 클락(/θ) 및 제 2클락의 반전된 클락(/Φ)도 접지전압(VSS)레벨에서 입력신호(VCI)레벨 사이에서 스윙하는 신호이다.
N0은 입력신호(VVI)으로부터 입력신호(VCI)의 두 배 전압(2VCI)레벨 사이에서 스윙하는 제 1셀 (31)의 출력단의 전압이며, N1은 입력신호의 두 배 전압(2VCI)에서 입력신호의 세 배 전압(3VCI)레벨 사이를 스윙하는 제 2셀(33)의 출력단의 전압이다. 또한, N2는 입력신호의 세 전압(3VCI)으로부터 입력신호(VCI)의 네 배 전압(4VCI)사이에서 스윙하는 제 3셀(35)의 출력단의 전압을 나타낸다.
제 1클락(θ)과 제 1클락의 반전된 클락(/θ)이 각 셀(31, 33, 35, 37)에 동시에 입력되지 않도록, 즉 오버랩(overlap)이 발생하지 않도록 소정의 넌-오버랩 (non-overlap) 구간(Notm)을 갖는 것이 바람직하다.
제어신호(SI)가 넌-오버랩 구간(Notm)동안 활성화(예컨대 논리 '하이')되면, 스위치(39)는 제어신호(SI)에 응답하여 제 1노드(N5) 및 제 2노드(N6)를 단락 (short)된다. 따라서 제 1노드(N5) 및 제 2노드(N6)에 접속된 기생커패시터(Cp11, Cp12, Cp13)의 전하는 공유되므로 누설 전류는 감소된다.
기생 커패시터(Cp11, Cp12, Cp13)에 의해서 발생되는 누설전류를 감소시키는 동작은 도 3 및 도 4를 참조하여 구체적으로 설명되어진다.
일반적으로 전류(I)는 전하량(Q)을 시간(t)으로 나눈 것이고, 전하량(Q)은 전압(V)과 커패시턴스(C)의 곱이다. 따라서 기생 커패시터(Cp11, Cp12, Cp13)에 작용하는 전압(V)을 조절하여 전하량(Q)을 줄일 수 있으면, 누설전류(I)는 감소될 수 있다.
그러나 누설전류를 감소시키는 동작이 각각의 셀(31, 33, 35)을 통한 승압에 영향을 주어서는 안되므로, 전하 공유를 통한 누설전류의 감소는 넌오버랩 구간 (Notm)에서 이루어지는 것이 바람직하다.
넌-오버랩 구간(Notm)에서 제 2클락(Φ) 및 제 2클락의 반전클락(/Φ)의 전압레벨은 플로팅 상태(floating; VCI)이므로, 노드 N0, N1, N2, 제 1노드(N5) 및제 2노드(N6)의 전압레벨은 모두 플로팅상태(floating; 예컨대 VCI)이다. 따라서 커패시터 (C11, C12, C13), 및 기생 커패시터(Cp11, Cp12, Cp13)의 전하 및 전위는 유지된다.
넌-오버랩 구간(Notm)에서 제어신호(SI)가 활성화 (예컨대 논리 '하이')되면, 제 1노드(N5) 및 제 2노드(N6)는 단락된다. 따라서 제어신호(SI)가 활성화되기 전과 후의 전압레벨 차에 의해 기생 커패시터(Cp11, Cp12, Cp13)의 전하의 이동이 생긴다.
그러므로 제 1노드(N5) 및 제 2노드(N6)가 단락이 되는 경우 기생 커패시터 (Cp11, Cp12, Cp13)의 전압 레벨변화는 종래의 기생 커패시터 (Cp0, Cp1, Cp2)에 의한 전압 레벨변화보다 상당히 감소한다.
도 4를 참조하여 넌-오버랩 구간(Notm)을 지나 정상적인 전하 펌핑을 하는 경우를 설명하면, 제 2클락(Φ) 또는 제 2클락의 반전클락(/Φ)이 접지전압(VSS) 레벨과 입력신호(VCI) 레벨사이를 스윙하여도, 기생 커패시터(Cp11, Cp12, Cp13)의 전압레벨은 제 2클락(Φ) 또는 제 2클락의 반전클락(/Φ)의 스윙 폭보다 상당히 감소한다.
따라서 기생 커패시터(Cp11, Cp12, Cp13)에 작용하는 전압이 감소하고, 그로 인하여 이동하는 전하량이 감소하여, 기생 커패시터(Cp11, Cp12, Cp13)에 의한 누설전류가 감소한다. 따라서 전압 변환기의 승압 효율을 증가시킬 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전하펌프 전압 변환기는 누설 전류를 감소시켜 승압효율을 상승시키는 장점이 있다.

Claims (8)

  1. 제 1클락에 응답하여 입력신호를 제 1출력단으로 전송하며 상기 제 1출력단과 제 2클락이 입력되는 제 1노드 사이에 접속되는 제 1커패시터를 구비하는 제 1셀;
    상기 제 1클락의 반전클락에 응답하여 상기 제 1출력단의 신호를 제 2출력단으로 전송하며 상기 제 2출력단과 상기 제 2클락의 반전클락이 입력되는 제 2노드 사이에 접속되는 제 2커패시터를 구비하는 제 2셀; 및
    상기 제 1클락에 응답하여 상기 제 2출력단의 신호를 최종 출력단으로 전송하며 상기 최종 출력단에 제 3커패시터의 일단이 접속되고 상기 제 3커패시터의 타단이 접지전원에 접속되는 제 3셀을 구비하며,
    제어신호에 응답하여 상기 제 1노드 및 상기 제 2노드가 단락되는 것을 특징으로 하는 전압 변환기.
  2. 제 1클락에 응답하여 입력신호를 제 1출력단으로 전송하며 상기 제 1출력단과 제 2클락이 입력되는 제 1노드 사이에 접속되는 제 1커패시터를 구비하는 제 1셀; 및
    상기 제 1클락의 반전클락에 응답하여 상기 제 1출력단의 신호를 제 2출력단으로 전송하며 상기 제 2출력단과 상기 제 2클락의 반전클락이 입력되는 제 2노드 사이에 접속되는 제 2커패시터를 구비하는 제 2셀이 (N-1)(여기서 N은 상기 제 1셀 및 제 2셀의 합이다.)개 종속적으로 접속되고,
    상기 (N-1)번 째 셀에 종속접속되며, 상기 제 1클락 또는 상기 제 1클락의 반전클락에 응답하여 상기 (N-1)번째 셀의 출력신호를 최종 출력단으로 전송하며 상기 최종 출력단에 제 3커패시터의 일단이 접속되고 상기 제 3커패시터의 타단이 접지전원에 접속되는 제 N셀을 구비하며,
    제어신호에 응답하여 상기 제 1노드 및 상기 제 2노드가 단락되는 것을 특징으로 하는 전압 변환기.
  3. 제 1항 또는 제 2항에 있어서, 상기 제 1클락 및 제 2클락의 위상이 동일한 것을 특징으로 하는 전압 변환기.
  4. 제 1항 또는 제 2항에 있어서, 상기 제 1클락의 반전클락 및 제 2클락의 반전 클락의 위상이 동일한 것을 특징으로 하는 전압 변환기.
  5. 제 1항 또는 제 2항에 있어서, 상기 제 1클락 및 제 1클락의 반전 클락은 넌 오버랩 구간을 갖는 것을 특징으로 하는 전압 변환기.
  6. 제 1항 또는 제 2항에 있어서, 상기 제어신호는 상기 제 2클락 및 상기 제 2클락을 소정 시간 지연시켜 발생된 신호를 배타 논리합된 신호이며,
    상기 제어신호는 상기 넌 오버랩 구간에 활성화되는 것을 특징으로 하는 전압 변환기.
  7. 제 1항 또는 제 2항에 있어서, 기생 커패시턴스는 상기 제 1커패시터와 상기 제 1노드사이 또는 상기 제 2커패시터와 상기 제 2노드 사이에 생성되는 것을 특징으로 하는 전압 변환기.
  8. 제 1항 또는 제 2항에 있어서, 상기 전압 변환기는 집적회로에 구비되는 것을 특징으로 전압 변환기.
KR10-2000-0074801A 2000-12-08 2000-12-08 전하 펌프 전압 변환기 KR100366636B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0074801A KR100366636B1 (ko) 2000-12-08 2000-12-08 전하 펌프 전압 변환기
US09/850,506 US6359798B1 (en) 2000-12-08 2001-05-07 Charge pump voltage converter
TW090114522A TW521480B (en) 2000-12-08 2001-06-15 Charge pump voltage converter
NL1018418A NL1018418C2 (nl) 2000-12-08 2001-06-29 Spanningsomzetter met ladingspomp.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074801A KR100366636B1 (ko) 2000-12-08 2000-12-08 전하 펌프 전압 변환기

Publications (2)

Publication Number Publication Date
KR20020045368A true KR20020045368A (ko) 2002-06-19
KR100366636B1 KR100366636B1 (ko) 2003-01-09

Family

ID=19702859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0074801A KR100366636B1 (ko) 2000-12-08 2000-12-08 전하 펌프 전압 변환기

Country Status (4)

Country Link
US (1) US6359798B1 (ko)
KR (1) KR100366636B1 (ko)
NL (1) NL1018418C2 (ko)
TW (1) TW521480B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475162B2 (ja) * 2000-09-08 2003-12-08 三洋電機株式会社 チャージポンプ回路
US6853566B2 (en) * 2002-04-18 2005-02-08 Ricoh Company, Ltd. Charge pump circuit and power supply circuit
KR100640615B1 (ko) 2004-12-20 2006-11-01 삼성전자주식회사 고 전압 발생용 전하 펌프 회로
DE602005023703D1 (de) * 2005-02-28 2010-11-04 St Microelectronics Srl Spannungsvervielfacher und diesbezügliches Betriebsverfahren
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US20090121780A1 (en) * 2007-11-12 2009-05-14 Macronix International Co., Ltd. Multiple-stage charge pump with charge recycle circuit
US7994844B2 (en) * 2007-11-12 2011-08-09 Macronix International Co., Ltd. Multiple-stage charge pump with charge recycle circuit
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
US8030988B2 (en) * 2009-12-31 2011-10-04 Stmicroelectronics Asia Pacific Pte. Ltd. Method for generating multiple incremental output voltages using a single charge pump chain
KR20110106686A (ko) 2010-03-23 2011-09-29 삼성전자주식회사 차지 펌프, 그 제어 방법, 및 이를 구비한 디스플레이 구동 시스템
JP5537307B2 (ja) * 2010-07-14 2014-07-02 ルネサスエレクトロニクス株式会社 チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US9165661B2 (en) 2012-02-16 2015-10-20 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US10211724B1 (en) 2017-12-20 2019-02-19 Micron Technology, Inc. Electronic device with an output voltage booster mechanism
US10312803B1 (en) 2017-12-20 2019-06-04 Micron Technology, Inc. Electronic device with a charging mechanism
US10348192B1 (en) * 2017-12-20 2019-07-09 Micron Technology, Inc. Electronic device with a charge recycling mechanism
US10263514B1 (en) 2018-03-13 2019-04-16 Psemi Corporation Selectable conversion ratio DC-DC converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179852B1 (ko) * 1995-10-25 1999-04-15 문정환 차지 펌프 회로

Also Published As

Publication number Publication date
NL1018418A1 (nl) 2002-06-11
NL1018418C2 (nl) 2002-08-13
US6359798B1 (en) 2002-03-19
KR100366636B1 (ko) 2003-01-09
TW521480B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
KR100366636B1 (ko) 전하 펌프 전압 변환기
US6154088A (en) Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US6545529B2 (en) High voltage generating circuit
US5677645A (en) Vccp pump for low voltage operation
US7671660B2 (en) Single threshold and single conductivity type logic
US5790393A (en) Voltage multiplier with adjustable output level
US10333397B2 (en) Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage
US10250133B2 (en) Single-stage CMOS-based voltage quadrupler circuit
US5943271A (en) Semiconductor integrated circuit device
US6215329B1 (en) Output stage for a memory device and for low voltage applications
US3610951A (en) Dynamic shift register
US5111489A (en) Frequency-dividing circuit
US5912564A (en) Voltage-boosting circuit with mode signal
US20020175729A1 (en) Differential CMOS controlled delay unit
US5926059A (en) Stacked Charge pump circuit
US7688001B2 (en) Method and system for providing a charge pump for low voltage applications
JPH01134796A (ja) 不揮発性半導体記憶装置
JPH097384A (ja) チャージポンプ形負電圧供給回路用位相信号発生回路
JP3354708B2 (ja) 半導体昇圧回路
JPH05252731A (ja) 半導体集積回路
JPH0974738A (ja) 半導体装置
KR0154743B1 (ko) 반도체 메모리용 차아지 펌프 회로
KR100596748B1 (ko) 다이내믹 시모스 로직
JPH0746825A (ja) チャージポンプ回路
KR100407989B1 (ko) 고전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee