KR20020039009A - 반도체 소자의 캐패시터 제조 방법 - Google Patents
반도체 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR20020039009A KR20020039009A KR1020000068879A KR20000068879A KR20020039009A KR 20020039009 A KR20020039009 A KR 20020039009A KR 1020000068879 A KR1020000068879 A KR 1020000068879A KR 20000068879 A KR20000068879 A KR 20000068879A KR 20020039009 A KR20020039009 A KR 20020039009A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- sacrificial layer
- capacitor
- layer
- oxygen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Abstract
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 캐패시터 하부전극의 상부에 자신의 하부에 형성된 하부층(예를 들면, 장벽층, 스토리지 콘택플러그)들보다 산화가 잘 되는 희생층(비정질 실리콘, 다결정 실리콘, Ti, Ta 및 W중 어느 하나의 물질로 구성됨)을 증착한 후, 소정의 열처리공정을 하여 하부전극 내에 함유되는 다량의 산소가 하부전극의 하부층들보다 먼저 희생층과 결합하여 산화됨으로써, 산소가 하부전극의 하부층들과 결합하여 산화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법을 제시함에 있다.
Description
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로서, 특히 캐패시터의 하부전극이 형성된 소정의 반도체 기판 상에 하부전극의 하부에 형성되는 층들보다 산화가 잘 되는 희생층을 증착하여 하부전극의 증착공정시 하부전극 내에 함유되는 다량의 산소가 하부전극의 하부층들보다 먼저 희생층과 결합하여 산화됨으로써, 산소가 하부전극의 하부층들과 결합하여 산화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
DRAM의 집적도가 증가하면서 보다 높은 유전율과 작은 누설전류 특성이 요구됨에 따라 캐패시터의 구조는 누설전류가 작은 MIM 구조로의 변화가 요구되고 있다. 현재 MIM 구조의 캐패시터 하부전극은 금속물질을 사용하거나 또는 식각공정이 쉬우면서 전도체물질인 Ru박막이 개발되어 사용되고 있다. 이러한, Ru박막은 CVD 방법에 의해 증착된다. 그러나, CVD를 이용한 Ru박막 증착방법은 증착공정시 발생하는 산소가 Ru박막 내로 침투하여 열처리공정중 Ru박막 아래층을 산화시키고 전기적 특성을 열화시키는 문제가 발생하게 된다.
이를 상세히 하면, DRAM에서 캐패시터의 하부전극은 기판과 다결정 실리콘으로 형성된 플러그(plug)를 통하여 접촉된다. DRAM이 고집적화됨에 따라 Ta2O5, BST, ((Ba,Sr)TiO3), STO(SrTiO3)등의 유전율이 높은 새로운 유전물질이 사용되어야 하나 콘택 플러그와의 반응을 통한 부피감소 및 플러그 산화에 의한 콘택저항의 증가가문제시되고 있다. 이를 막기 위해 Ru박막으로 구성된 하부전극과 콘택 플러그 사이에는 장벽층(barrier layer)이 증착된다. 여기서, 장벽층은 TiN이 많이 사용된다. 그러나, Ru박막의 후속 열처리공정시 Ru박막내에 함유되어 있는 산소가 장벽층을 산화시키는 문제가 도출된다. 또한, 장벽층이 산화되지 않는 경우 Ru박막내에 있는 산소는 열처리 공정을 통해 Ru와 결합하여 RuO2를 형성함으로써 하부전극의 모폴로지(morphology)를 매우 나쁘게 한다.
따라서, 본 발명은 캐패시터 하부전극을 형성하기 위한 후속 열처리 공정시 발생하는 산소에 의해 상기 하부전극의 하부에 형성되는 층들이 이 산소에 의해 산화되는 것을 방지하기 위한 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 또 다른 목적은 캐패시터의 하부전극이 형성된 소정의 반도체 기판 상에 하부전극의 하부에 형성되는 하부층(예를 들면, 장벽층, 스토리지 콘택플러그)들보다 산화가 잘 되는 희생층(비정질 실리콘, 다결정 실리콘, Ti, Ta 및 W중 어느 하나의 물질로 구성됨)을 증착함과 아울러 상기 희생층을 열처리하여 하부전극의 증착공정시 하부전극 내에 함유되는 다량의 산소가 하부전극의 하부층들보다 먼저 희생층과 결합하여 산화됨으로써, 산소가 하부전극의 하부층들과 결합하여 산화되는 것을 방지하게 된다. 이러한 방법을 이용하게 되면, 산소에 의해 발생되는장벽층 및 스토리지 콘택플러그의 산화를 방지할 수 있다.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 순서적으로 설명하기 위해 도시한 도시한 반도체 소자의 단면도.
도 2(a) 및 도 2(b)는 도 1(b)에 도시된 "A"를 확대하여 도시한 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판 2 : 층간절연층
7 : 콘택플러그 9 : 장벽층
11 : 패턴층 13 : 하부전극
14 : 반응층 15 : 희생층
17 : 유전체 박막 19 : 상부전극
본 발명은 소정의 구조가 형성된 반도체 기판 상부에 층간절연막을 형성한 후, 상기 층간절연막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 콘택플러그 및 장벽층으로 적층시켜 매립시키는 단계와; 상기 콘택홀을 포함한 전체 구조 상부에 하부전극 및 희생층을 순차적으로 형성한 후, 상기 희생층을 열처리하는 단계와; 상기 희생층을 제거하는 단계와; 상기 하부전극 상부에 유전체 박막 및 상부전극을 순차적으로 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시예에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 단계적으로 도시한 반도체 소자의 단면도이다.
도 1(a)를 참조하면, 우선 반도체 소자를 제조하기 위한 소정의 구조가 형성된 반도체 기판(1) 상부에 층간절연층(2)이 형성된다. 층간절연층(2)은 반도체 기판(1)의 소정 부분이 노출되도록 패터닝되어 자신의 소정 부위에 콘택홀이 형성된다. 콘택홀이 형성된 반도체 기판(1) 상에는 콘택홀을 채우도록 콘택플러그(7) 및 장벽층(9)이 순차적으로 매립된다. 여기서, 장벽층(9)은 TiN으로 형성된다.
도 1(b)를 참조하면, 전체 구조 상부에 산화막을 증착한 후, 패터닝하여 콘택홀 부위가 노출되도록 패턴층(11)이 형성된다. 패턴층(11)을 포함한 전체 구조 상부에 Ru가 증착되어 하부전극(13)이 형성된다. 이어서, 하부전극(13) 상부에 희생층(15)이 형성된다. 희생층(15)은 비정질실리콘, 다결정실리콘, Ti, Ta 및 W중 어느 하나의 물질이 50∼800Å의 두께로 형성된다.
희생층(15)으로 실리콘(비정질실리콘 및 다결정실리콘)이 사용될 경우에는 PECVD 또는 LPCVD가 이용된다. 이런 PECVD 또는 LPCVD는 TEOS를 소스로 SiH4와 H2의 혼합가스 또는 Si2H6와 H2의 혼합가스를 이용하여 25∼600℃의 온도범위에서 형성된다. 단, 다결정실리콘은 LPCVD에 의해 증착될 경우에 25∼700℃의 범위에서 증착된다.
이와 같이 하부전극(13) 상부에 희생층(15)이 형성된 후, 열처리공정을 실시하여 하부전극(13) 내에 함유된 산소가 확산되도록 한다. 여기서, 열처리공정은 N2, H2, NH3, H2/N2및 진공분위기중 어느 하나의 분위기와 300∼700℃의 온도범위에서 시행되는 반응로(furnace)방법 또는 급속열처리 방법이 사용된다.
하부전극(13)에서 산소가 확산되는 과정을 설명하면 도 2(a) 및 도 2(b)와 같다. 도 2(a) 및 도 2(b)는 도 1(b)에서 도시된 "A"를 확대하여 표시한 것이다.
도 2(a)와 같이, 하부전극(13) 상에 희생층(15)이 형성된 후, 전술한 바와 같이 반응로방법 또는 급속열처리방법을 이용하여 하부전극(13) 내에 함유된 산소들이 확산될 수 있도록 300∼700℃의 온도범위에서 열처리를 한다. 이런 열처리에 의해 산소는 하부전극(13) 내에서 랜덤(random)하게 확산을 하게 된다. 이렇게 하부전극(13) 내에서 랜덤운동을 진행하는 산소중 희생층(15) 방향으로 이동하는 산소는 희생층(15)의 구성물질과 결합하게 된다. 이로 인해, 산소와 결합하는 희생층(15)의 소정 부위에는 도 2(b)와 같이 반응층(14)이 형성된다. 이런 결합이 계속해서 진행되면, 하부전극(13)과 희생층(15) 표면간의 산소농도는 하부전극(13)의 내부의 산소농도보다 감소하게 되어 하부전극(13) 내부와 하부전극(13)과 희생층(15) 표면간에 산소농도차가 발생하게 된다. 이런 산소농도차에 의해 하부전극(13) 내의 산소는 연속해서 희생층(15) 방향으로 이동하게 됨과 아울러 희생층(15)으로 이동하는 산소에 의해 희생층(15)과 하부전극(13)간의 표면에는 산소와 희생층(15)이 결합하여 더 많은 반응층(14)이 형성된다. 이와 같이 연속적인 하부전극(13) 내의 산소와 희생층(15)의 결합으로 인해 하부전극(13) 내에 함유된 산소가 감소하게 된다. 상세히 하면, 하부전극(13) 하부에 형성된 콘택플러그(7) 및 장벽층(9)을 구성하는 구성물질(예를 들면, TiN, WN, TiAlN, TiSiN 및 TaN)보다 산화가 잘되는 물질(비정질실리콘, 다결정실리콘, Ti, Ta 및 W)을 사용하여 희생층(15)이 형성된다. 이런, 희생층(15)은 낮은 온도에서도 콘택플러그(7) 및 장벽층(9)보다 산소와 잘 반응하게 되어 열처리공정시 콘택플러그(7) 및 장벽층(9)이 산화되지 않는 상태에서 하부전극(13) 내에 함유된 산소를 제거할 수 있다.
도 1(c)를 참조하면, 하부전극(13)을 포함한 전체 구조 상부에 포토레지스트, PSG산화물, PETEOS산화물, BPSG산화물, PSG산화물, USG산화물 및 HDP산화물중 어느 하나의 물질이 증착된다. 이런 물질중 어느 하나가 증착된 후, CMP공정을 이용하여 그 물질의 상부표면을 평탄화함과 아울러 건식식각공정을 이용하여패턴층(11)이 노출되도록 하부전극(13a)이 패터닝된다.
도 1(d)를 참조하면, 패턴층(11)을 포함한 전체 구조 상부에 유전체 박막(17) 및 상부전극(19)이 순차적으로 형성되어 캐패시터가 제조된다.
상술한 바와 같이 본 발명에 의하면, 캐패시터 하부전극의 상부에 자신의 하부에 형성된 하부층(예를 들면, 장벽층, 스토리지 콘택플러그)들보다 산화가 잘 되는 희생층(비정질 실리콘, 다결정 실리콘, Ti, Ta 및 W중 어느 하나의 물질로 구성됨)을 증착한 후, 소정의 열처리공정을 하여 하부전극 내에 함유되는 다량의 산소가 하부전극의 하부층들보다 먼저 희생층과 결합하여 산화됨으로써, 산소가 하부전극의 하부층들과 결합하여 산화되는 것을 방지할 수 있다. 또한, 하부층들을 구성하는 구성물질은 산소에 의한 산화에 무관하게 선택되어 하부층들의 구성물질에 대한 선택폭을 넓힐 수 있다. 따라서, 캐패시터 제조공정의 마진을 확보할 수 있을 뿐만 아니라 누설전류 또한 줄일 수 있어 캐패시터의 특성을 향상시킬 수 있다.
Claims (5)
- 소정의 구조가 형성된 반도체 기판 상부에 층간절연층을 형성한 후, 상기 층간절연층의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와;상기 콘택홀을 콘택플러그 및 장벽층으로 적층시켜 매립시키는 단계와;상기 콘택홀을 포함한 전체 구조 상부에 하부전극 및 희생층을 순차적으로 형성한 후, 상기 희생층을 열처리하는 단계와;상기 희생층을 제거하는 단계와;상기 하부전극 상부에 유전체 박막 및 상부전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 희생층을 열처리하는 단계는 N2, H2, NH3, H2/N2및 진공 분위기중 어느 하나의 분위기와 300 내지 700℃의 온도범위에서 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 희생층은 비정질실리콘, 다결정실리콘, Ti, Ta 및 W중 어느 하나가 50내지 800Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 3 항에 있어서,상기 비정질실리콘은 TEOS를 소스로 SiH4/H2혼합가스 또는 Si2H6/H2혼합가스를 사용하여 25 내지 600℃의 온도범위에서 PECVD에 의해 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 3 항에 있어서,상기 다결정실리콘은 TEOS를 소스로 SiH4/H2혼합가스 또는 Si2H6/H2혼합가스를 사용하여 25 내지 700℃의 온도범위에서 LPCVD에 의해 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000068879A KR20020039009A (ko) | 2000-11-20 | 2000-11-20 | 반도체 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000068879A KR20020039009A (ko) | 2000-11-20 | 2000-11-20 | 반도체 소자의 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020039009A true KR20020039009A (ko) | 2002-05-25 |
Family
ID=19699997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000068879A KR20020039009A (ko) | 2000-11-20 | 2000-11-20 | 반도체 소자의 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020039009A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000656A (ko) * | 2002-06-22 | 2004-01-07 | 삼성전자주식회사 | 산화 방지층을 포함하는 반도체 소자의 커패시터 및 그제조 방법 |
-
2000
- 2000-11-20 KR KR1020000068879A patent/KR20020039009A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000656A (ko) * | 2002-06-22 | 2004-01-07 | 삼성전자주식회사 | 산화 방지층을 포함하는 반도체 소자의 커패시터 및 그제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050196920A1 (en) | Semiconductor device with rare metal electrode | |
| US20070023810A1 (en) | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device | |
| KR20020083773A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR100652426B1 (ko) | 도펀트 침투를 방지한 반도체 소자의 커패시터 및 그제조방법 | |
| KR100481831B1 (ko) | 반도체장치의커패시터제조방법 | |
| KR100318453B1 (ko) | 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법 | |
| KR20020039009A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100673203B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100517911B1 (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
| KR100504942B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100734640B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100546151B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100387262B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100501636B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100694991B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100376257B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020047515A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100444305B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100503963B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100447972B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20070000270A (ko) | 반도체 장치의 캐패시터 및 그 형성방법 | |
| KR20020050368A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20060136240A (ko) | 반도체 장치의 캐패시터 및 그 형성방법 | |
| KR20050028387A (ko) | 귀금속 금속과 알루미늄을 상부전극으로 갖는 반도체메모리 소자 및 그 형성방법 | |
| KR19990080413A (ko) | 배리어층 측벽에 산소 차단 스페이서가 형성된고유전율 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |