KR20020031529A - 반도체 소자의 유전막 형성 방법 - Google Patents

반도체 소자의 유전막 형성 방법 Download PDF

Info

Publication number
KR20020031529A
KR20020031529A KR1020000062026A KR20000062026A KR20020031529A KR 20020031529 A KR20020031529 A KR 20020031529A KR 1020000062026 A KR1020000062026 A KR 1020000062026A KR 20000062026 A KR20000062026 A KR 20000062026A KR 20020031529 A KR20020031529 A KR 20020031529A
Authority
KR
South Korea
Prior art keywords
forming
dielectric film
heat treatment
film
semiconductor device
Prior art date
Application number
KR1020000062026A
Other languages
English (en)
Inventor
길덕신
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000062026A priority Critical patent/KR20020031529A/ko
Publication of KR20020031529A publication Critical patent/KR20020031529A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

기판 상부에 방지막을 형성하는 단계; 상기 방지막 상부에 산화특성이 강한 전극 물질을 증착하는 단계; 상기 전극 물질 상부에 페로브스카이트 구조를 갖는 유전막을 형성하는 단계; 상기 유전막 상부에 강유전체 막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 유전막 형성 방법이 개시된다.

Description

반도체 소자의 유전막 형성 방법{Method of formong a dielectric film in a semiconductor device}
본 발명은 반도체 소자의 유전막 형성 방법에 관한 것으로, 특히 Ru 상부에 매우 얇은 두께의 PVD BST 박막을 형성하고 질소 분위기에서 결정화를 시킨 후 그위에 유기 화학 증착법에 의해 BST 박막을 증착함으로써 Ru 전극 위에 직접 유기 화학 증착 법에 의해 BST 박막을 형성할 때 발생하는 문제를 없애고 우수한 전기적 특성을 갖는 유전막을 형성할 수 있는 반도체 소자의 유전막 형성 방법에 관한 것이다.
Pt,Ru,Ir은 FeRAM 소자 및 1G DRAM급 이상의 메모리 반도체 소자에서 전극 재료로 주목 받고 있는 물질이다. 그 중에서도 Ru은 백금과 비교하여 식각 공정이 상대적으로 쉬울 뿐만 아니라 CVD 기술의 상대적으로 높은 가능성 때문에 많은 연구가 이루어지고 있다. 그러나 Ru의 산화 특성 때문에 유전율, 누설전류에 있어서 우수한 특성을 갖는 CVD BST 등과 같은 고유전막의 형성이 어렵다.
또한, Ru 전극 위에 기존의 화학 기상 증착 법(Chemical Vapor Deposition)에 의해서 BST,PZT 박막을 형성하는 경우 증착 도중, 또는 후열처리 과정 중 Ru과 접한 유전막의 특성이 저하 되어 신뢰성 있는 BST,PZT 박막을 형성하기가 매우 어렵다.
도 1a 내지 도 1e는 일반적인 열 화학 기상 증착 법(Thermal Chemical Vapor Deposition)에 의해 BST와 같은 고유전율 박막을 금속 전극 위에 형성시키는 형성 순서를 나타내는 단면도이다.
도 1a 와 같이 폴리 실리콘(1)상에 TiN(2)이 형성된다. TiN(2) 상부에 Ru(3)이 형성되고(도 1b), Ru(3) 상부에 CVD BST(4)가 형성된다(도 1c). 이어서 CVD BST(4)상부에 Pt(5)가 형성된다(도 1d).
금속 전극으로는 큰 종횡비(Aspect Ratio)를 위하여 Ru(3)등의 물질을 화학기상 증착법(Chemical Vapor Deposition)에 의하여 많이 형성한다. 이때 Ru 전극 위에 열 화학 기상 증착 법(Thermal Chemical Vapor Deposition)에 의하여 BST(4)등의 고유전율 박막을 형성하게 된다. 그런데 BST등의 페로브스 카이트 구조를 갖는 유전체의 유전율 및 누설전류와 같은 전기적 특성은 BST의 화학조성, 특히 계면에서의 화학 조성에 매우 민감하다. 특히 하부전극으로 사용되는 Ru(3)의 산화 특성이 매우 강할 경우 그 위의 BST 박막은 산소의 농도가 정상에서 벗어나 산소가 매우 부족한 박막이 형성되어 특성은 크게 저하된다. 즉 BST/Ru을 계면으로 하여 BST 쪽에서는 산소가 부족한 층(L5)이, Ru 전극의 표면에서는 Ru이 산소와 결합한 층이(L4) 생기게 된다. 즉 이 경우에는 특성이 매우 열화된 BST 막이 얻어지게 된다.
따라서 본 발명은 매우 얇은 두께의 PVD BST 박막을 CVD BST 박막과 결합한 이중구조를 통하여 Ru 전극 위에서 매우 우수한 전기적 특성을 갖는 CVD BST 박막을 형성하므로써 상기한 단점을 해소 할 수 있는 반도체 소자의 유전막 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 의하면 Ru 전극 위에 CVD BST 증착 전에 매우 얇은 두께의 PVD BST 막을 형성함으로써 산소 플라즈마 상태를 유도하여 CVD BST의 형성 시 산화 가스로 공급되는 산소와의 반응성을 억제하고, 상대적으로 우수한 특성의 BST 막을 계면에 인위적으로 형성함으로써 최종적인 CVD BST 박막을 Ru 전극 위에 형성 할수 있다.
도 1a 내지 도 1d 는 종래 반도체 소자의 유전막 형성 방법을 설명하기 위한 단면도.
도 2a 내지 도 2e 는 본 발명에 따른 반도체 소자의 유전막을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
10: 기판20: TiN
30: Ru 층40: PVD BST 막
50: CVD BST 막60: 상부전극
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 유전막 형성 방법은 기판 상부에 방지막을 형성하는 단계;
상기 방지막 상부에 산화특성이 강한 전극 물질을 증착하는 단계;
상기 전극 물질 상부에 페로브스카이트 구조를 갖는 유전막을 형성하는 단계;
상기 유전막 상부에 강유전체 막을 형성하는 단계를 포함하여 이루어진다.
상기 기판은 Si, GaAs 및 SiC 기판중 어느 하나 이며 상기 방지막은 TiN, TiAIN, TiSiN, TaSiN, TaAIN 및 RuTiN 중 어느 하나이다.
상기 방지막은 스퍼터링, MOCVD, ECR, CVD 및 PECVD 중 어느 하나에 의해 형성 되며 상기 산화특성이 강한 전극 물질로는 Ru를 사용한다.
상기 Ru는 스퍼터링 유기 화학 기상 증착, 전기 화학 증착중 어느 하나에 의해 형성되고, 상기 산화 특성이 강한 전극 물질 형성 후 스택 또는 오목형으로 에치하는 단계를 더 포함할 수 있다.
상기 유전막은 SrTiO3, BaTiO3, (Ba, Sr)Tio3, Pb(Zr, Ti)O3, SBT 및 SBTN 중 어느 하나를 스퍼터링하여 형성되며, 상기 유전 막의 두께는 약 50Å 이하가 바람직 하다.
상기 유전막 형성 후 열처리하는 단계를 더 포함할 수 있으며 상기 열처리는 약 600℃ 이상에서 실시되는 것이 좋다.
상기 열처리는 퍼니스 및 급속열처리법 중 어는 하나를 사용하여 실시 되며 산화가 일어나지 않는 진공, 아르곤 질소 분위기에서 실시되는 것이 바람직 하다.
상기 강유전체 막은 SrTiO3, BaTiO3, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, SBT 및 SBTN 중 어느 하나를 화학 기상 증착법에 의해 증착하여 형성되며 상기 강유전체 막 형성 후 열처리하는 단계를 더 포함할 수 있다. 상기 열처리는 퍼니스 및 급속열처리법 중 어는 하나를 사용하여 실시 되며 약 600℃ 온도 이상에서 실시되는 것이 안정적이다. 또한, 상기 열처리는 산화가 일어나지 않는 진공, 아르곤 질소 분위기에서 실시되는 것이 좋다.
상기 강유전체 막 형성 후 상부 전극을 형성하는 단계를 더 포함할 수도 있는데 상기 상부 전극으로는 백금, 이리듐, Ru, SrRuO3, BaRuO3, (Ba, Sr)RuO3, LaNiO3및 LaSrCoO3중 어느 하나가 사용된다.
상기 백금, 이리듐, Ru은 스퍼터링 및 화학 기상 증착법 및 전기 화학 증착법에 의해 형성되며, 상기 SrRuO3, BaRuO3, (Ba, Sr)RuO3, LaNiO3및 LaSrCoO3은 스퍼터링 및 화학 기상 증착 법에 의해 증착 된다.
상기 상부 전극 형성 후 열처리 하는 단계를 더 포함 할 수 있으며 상기 열처리는 퍼니스, 급속열처리 및 플라즈마중 어느 하나에 의해 실시된다. 또한, 상기 열처리는 산소, N2O, UVO3, O2Plasma, N2O Plasma를 이용한다.
더욱이 상기 열처리는 약 500℃ 이하에서 실시되는 것이 바람직 하다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2e 는 본 발명에 따른 반도체 소자의 유전막 형성 방법을 설명하기 위한 단면도이다.
도 2a 와 같이 기판(10)상에 TiN(20)을 형성한다. 도 2b 같이 하부 전극으로 Ru 층(30)을 산화방지막인 TiN(20) 상부에 형성한 후, 도 2c 와 같이 매우 얇은 두께의 PVD BST 막(40)을 형성한다. 이때 PVD BST 막의 두께는 50Å 이하로 한다. 그리고 산화가 일어나지 않는 분위기에서 600℃ 이상의 온도에서 열처리를 행한다. 이때 열처리 분위기는 열처리 도중 하부 전극 아래의 산화방지막의 산화를 최소화 하기 위하여 산소가 유입되지 않는 분위기를 유지하여야 한다. 도 2d 는 최종적인 CVD BST 막(50)을 형성한 도면이다. CVD BST 막 형성 후 CVD BST막의 결정화를 위하여 산소가 포함되지 않은 분위기에서 열처리를 행한다. 이때 산화 분위기에서 열처리를 하는 이유는 결정화를 위한 RTN 열처리 시 빠져나가는 산소를 보충해 줌으로써 누설전류 특성을 좋게 하기 위해서 이다. 다음으로 도 2e 와 같이 상부 전극(60)을 형성한다. 상부 전극 형성 후 500℃ 이하의 온도에서 산소가 포함된 분위기에서 추가 열처리를 행한다. 이때 산화 분위기에서 열처리를 하는 이유는 결정화를 위한 RTN열처리 시 빠져나가는 산소를 보충해 줌으로써 누설전류 특성을 좋게 하기 위해서 이다. 그리고 온도가 500℃ 이상이 되면 하부 전극인 Ru의 산화로 하부 전극 계면이 거칠어져 특성이 저하되므로 500℃ 이하로 유지하여야 한다. 위의 방법에 의해 CVD BST 막을 형성하는 경우 Ru 전극 위에 형성된 매우 얇은 두께의 PVD BST에 의해 Ru 계면의 특성을 향상 시킬 수 있어 매우 안정적인 CVD BST 막을 Ru 전극 위에 형성할 수 있다.
큰 종횡비(Aspect Ratio)의 대응을 위하여 개발되고 있는 유기화학 증착법에 의한 Ru의 개발과 BST 유전막의 증착 기술은 Ru의 산화 반응으로 인하여 Ru 전극 위의 CVD BST의 특성 확보가 어려웠다. 그러나 본 발명에서와 같이 Ru 전극 위에 매우 얇은 두께의 PVD BST가 삽입된 PVD BST/CVD BST의 이중구조에 의해 매우 안정적인 유전막을 형성함으로써 고집적 DRAM의 캐패시터의 형성을 가능하게 한다.

Claims (26)

  1. 기판 상부에 산화 방지막을 형성하는 단계;
    상기 산화 방지막 상부에 산화특성이 강한 전극 물질을 증착하는 단계;
    상기 전극 물질 상부에 페로브스카이트 구조를 갖는 유전막을 형성하는 단계;
    상기 유전막 상부에 강유전체 막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판은 Si, GaAs 및 SiC 기판중 어느 하나 인 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  3. 제 1 항에 있어서,
    상기 방지막은 TiN, TiAIN, TiSiN, TaSiN, TaAIN 및 RuTiN 중 어느 하나 인 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  4. 제 1 항에 있어서,
    상기 방지막은 스퍼터링, MOCVD, ECR, CVD 및 PECVD 중 어느 하나에 의해 형성 되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  5. 제 1 항에 있어서,
    상기 산화특성이 강한 전극 물질은 Ru 인 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  6. 제 5 항에 있어서,
    상기 Ru는 스퍼터링 유기 화학 기상 증착, 전기 화학 증착중 어느 하나에 의해 형성되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  7. 제 5 항에 있어서,
    상기 산화 특성이 강한 전극 물질 형성 후 스택 또는 오목형으로 에치하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  8. 제 1 항에 있어서,
    상기 유전막은 SrTiO3, BaTiO3, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, SBT 및 SBTN 중 어느 하나를 스퍼터링하여 형성되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  9. 제 1 항에 있어서,
    상기 유전 막의 두께는 약 50Å 이하인 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  10. 제 1 항에 있어서,
    상기 유전막 형성 후 열처리하는 단계를 더 포함하는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  11. 제 10 항에 있어서,
    상기 열처리는 약 600℃ 이상에서 실시되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  12. 제 10 항에 있어서,
    상기 열처리는 퍼니스 및 급속열처리법 중 어는 하나를 사용하여 실시 되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  13. 제 10 항에 있어서,
    상기 열처리는 산화가 일어나지 않는 진공, 아르곤 질소 분위기에서 실시되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  14. 제 1 항에 있어서,
    상기 강유전체 막은 SrTiO3, BaTiO3, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, SBT 및 SBTN 중 어느 하나를 화학 기상 증착법에 의해 증착하여 형성되는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  15. 제 1항에 있어서,
    상기 강유전체 막 형성 후 열처리하는 단계를 더 포함하는 것을 특징으로 하는 특징으로 하는 반도체 소자의 유전막 형성 방법.
  16. 제 15 항에 있어서,
    상기 열처리는 퍼니스 및 급속열처리법 중 어는 하나를 사용하여 실시 되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  17. 제 15 항에 있어서,
    상기 열처리는 약 600℃ 온도 이상에서 실시되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  18. 제 15 항에 있어서,
    상기 열처리는 산화가 일어나지 않는 진공, 아르곤 질소 분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  19. 제 1 항에 있어서,
    상기 강유전체 막 형성 후 상부 전극을 형성하는 단계를 더 포함 하는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  20. 제 19항 에 있어서,
    상기 상부 전극은 백금, 이리듐, Ru, SrRuO3, BaRuO3, (Ba, Sr)RuO3, LaNiO3및 LaSrCoO3중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  21. 제 20 항에 있어서,
    상기 백금, 이리듐, Ru은 스퍼터링 및 화학 기상 증착법 및 전기 화학 증착법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  22. 제 20 항에 있어서,
    상기 SrRuO3, BaRuO3, (Ba, Sr)RuO3, LaNiO3및 LaSrCoO3은 스퍼터링 및 화학기상 증착 법중 어느 하나에 의해 증착 되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  23. 제 19 항에 있어서,
    상기 상부 전극 형성 후 열처리 하는 단계를 더 포함 하는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  24. 제 23 항에 있어서,
    상기 열처리는 퍼니스, 급속열처리 및 플라즈마중 어느 하나에 의해 실시되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  25. 제 23 항에 있어서,
    상기 열처리는 산소, N2O, UVO3, O2Plasma, N2O Plasma를 이용하는 기판 상부에 방지막을 형성하는 단계;
    상기 산화 방지막 상부에 산화특성이 강한 전극 물질을 증착하는 단계;
    상기 전극 물질 상부에 페로브스카이트 구조를 갖는 유전막을 형성하는 단계;
    상기 유전막 상부에 강유전체 막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
  26. 제 23 항에 있어서,
    상기 열처리는 약 500℃ 이하에서 실시되는 것을 특징으로 하는 반도체 소자의 유전막 형성 방법.
KR1020000062026A 2000-10-20 2000-10-20 반도체 소자의 유전막 형성 방법 KR20020031529A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000062026A KR20020031529A (ko) 2000-10-20 2000-10-20 반도체 소자의 유전막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000062026A KR20020031529A (ko) 2000-10-20 2000-10-20 반도체 소자의 유전막 형성 방법

Publications (1)

Publication Number Publication Date
KR20020031529A true KR20020031529A (ko) 2002-05-02

Family

ID=19694666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000062026A KR20020031529A (ko) 2000-10-20 2000-10-20 반도체 소자의 유전막 형성 방법

Country Status (1)

Country Link
KR (1) KR20020031529A (ko)

Similar Documents

Publication Publication Date Title
US6184044B1 (en) Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure
US6165834A (en) Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
US6162744A (en) Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
KR100400846B1 (ko) 내열 금속 동반 장벽을 갖는 복합체 이리듐-금속-산소장벽 구조 및 그의 제조방법
US20030148605A1 (en) Method of forming an oxidation-resistant TiSiN film
US6335551B2 (en) Thin film capacitor having an improved bottom electrode and method of forming the same
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US20030059959A1 (en) Method for fabricating capacitor
JP2001127258A (ja) 半導体装置およびその製造方法
KR20020031529A (ko) 반도체 소자의 유전막 형성 방법
KR100443362B1 (ko) 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법
KR100390837B1 (ko) 캐패시터 제조 방법
KR100326242B1 (ko) 반도체장치의커패시터형성방법
KR20010064099A (ko) 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR100925028B1 (ko) 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
KR19990080412A (ko) 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid