KR20020030994A - 반도체소자 제조용 클러스터 장비에 및 이를 이용하는박막형성방법 - Google Patents

반도체소자 제조용 클러스터 장비에 및 이를 이용하는박막형성방법 Download PDF

Info

Publication number
KR20020030994A
KR20020030994A KR1020000061823A KR20000061823A KR20020030994A KR 20020030994 A KR20020030994 A KR 20020030994A KR 1020000061823 A KR1020000061823 A KR 1020000061823A KR 20000061823 A KR20000061823 A KR 20000061823A KR 20020030994 A KR20020030994 A KR 20020030994A
Authority
KR
South Korea
Prior art keywords
chamber
wafer
heat treatment
pressure heat
high pressure
Prior art date
Application number
KR1020000061823A
Other languages
English (en)
Other versions
KR100808870B1 (ko
Inventor
이창재
Original Assignee
황 철 주
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황 철 주, 주성엔지니어링(주) filed Critical 황 철 주
Priority to KR1020000061823A priority Critical patent/KR100808870B1/ko
Publication of KR20020030994A publication Critical patent/KR20020030994A/ko
Application granted granted Critical
Publication of KR100808870B1 publication Critical patent/KR100808870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

배치형 고압열처리 챔버가 부착된 클러스터 장비 및 이를 이용하는 박막형성방법에 대하여 개시한다. 본 발명에 따른 클러스터 장비는, 외부와 차단된 웨이퍼 이송공간을 제공하는 다면체 이송챔버와; 상기 이송챔버의 측면에 부착되는 로드락 챔버와; 상기 이송챔버의 측면에 부착되는 복수개의 프로세스 챔버와; 상기 이송챔버의 측면에 설치되며 상기 프로세스 챔버에서 공정이 진행된 웨이퍼가 배치형으로 장입되어 고압열처리 공정이 수행되는 배치형 고압열처리 챔버와; 상기 이송챔버의 내부에 설치되어 상기 로드락 챔버, 상기 프로세스 챔버 및 상기 고압열처리 챔버 사이에서 웨이퍼를 이송하는 웨이퍼 이송수단을 구비하는 것을 특징으로 한다. 여기서, 상기 프로세스 챔버는 하나의 웨이퍼만을 장입할 수 있는 매엽식 챔버일 수가 있으며, 상기 배치형 고압 열처리 챔버에는 6~12개의 웨이퍼를 장입시킬 수 있다. 본 발명에 의하면, 모든 공정이 클러스터 장비 내에서 이루어지기 때문에 파티클의 발생이나 공정시간을 단축시켜 생산수율을 향상시킬 수 있을 뿐만 아니라 재현성 높게 반도체소자를 제조할 수 있다. 이러한 효과는 고압열처리 챔버가 배치형 챔버라는 점에서 더욱 크게 나타난다.

Description

반도체소자 제조용 클러스터 장비에 및 이를 이용하는 박막형성방법 {Cluster tool for fabricating a semiconductor device and thin film forming method using the same}
본 발명은 반도체소자 제조용 클러스터 장비에 관한 것으로서, 특히 배치형 고압열처리 챔버가 부착된 클러스터 장비에 관한 것이다. 또한, 본 발명은 상기의 클러스터 장비를 이용하여 박막을 형성하는 방법에 관한 것이기도 한다.
반도체 산업은 기술적 및 경제적인 요구에 부응하기 위하여 필연적으로 공정의 통합화(process integration) 방향으로 향하고 있다. 공정의 통합화란 각기 다른 프로세스 챔버(process chamber)에서 실행되던 복합 공정을 한 대의 클러스터 장비(cluster tool) 안에서 실행하는 것을 말한다. 클러스터 장비란 진공 중에서 별도의 공정을 연속적으로 수행할 수 있도록 복수개의 챔버들을 하나의 플랫폼(platform)에 부착한 장비를 말한다.
한편, 반도체소자를 제조하는 과정에서는 박막을 증착한 후에 박막의 질을 개선시키거나 원하는 상(phase)을 얻기 위하여 적절한 분위기에서 열처리하는 공정을 통상적으로 행한다. 이러한 열처리 공정 중에서 1 ~ 10 atm 의 압력범위에서 행해지는 것이 있는데 이를 일반적으로 고압열처리 공정(High Pressure Process, HPP)이라고 한다. 고압열처리 공정의 적용 예로서는 필드 산화막(field oxidation) 형성공정이나 BPSG막과 같은 층간 절연막을 평탄화시키기 위한 리플로우(reflow)공정 등을 들 수 있다. 필드 산화막은 게이트 산화막 처럼 아주 치밀할 필요는 없고 적당한 치밀도를 가지면서 두껍게 형성되어져야 하기 때문에 빠른 속도로 성장시키는 것이 바람직하다. 따라서, 산소공급에 의한 제한을 받지 않도록 산소성분이 충분한 고압 하에서 산화 열처리 공정을 행하는 것이다. 그리고, 리플로우 공정을 고압 하에서 진행하는 이유는 고압 하에서 리플로우에 의한 평탄화가 더 잘 일어나기 때문이다.
클러스터 장비 내에서 로버트 아암의 이송에 의해 웨이퍼가 대기중에 노출됨이 없이 반도체소자 제조공정이 진행되는 오늘날의 일반적인 추세와는 달리, 이러한 고압열처리 공정은 현재 별도의 매엽식 석영로(single wafer type quartz furnace) 안에서 행해지고 있다.
고압열처리 공정을 행하기 위해서는 소정의 공정을 거친 웨이퍼를 이와 같이 매엽식 석영로로 이송하는 절차가 필요하므로, 웨이퍼를 매엽식 석영로로 이송하는 중에 웨이퍼가 대기중에 노출되어 웨이퍼에 파티클이 발생할 수 있는 확률이 높아진다. 또한, 웨이퍼를 장입한 다음에 석영로의 온도와 압력을 조절하여 열처리 조건을 조성하는 절차가 웨이퍼 한 장이 매엽식 석영로에 장입될 때마다 행해져야 하기 때문에 공정시간이 길어지고 공정 재현성에도 문제가 있게 된다. 특히, 열처리 전의 공정이 배치형으로 마무리 된 경우에도 하나의 웨이퍼 만이 석영로 안에 장입되기 때문에 위와 같은 문제가 더욱 심화되게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 상술한 종래의 문제를 해결 할 수 있도록 배치형 고압 열처리 챔버를 구비하는 반도체소자 제조용 클러스터 장비를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 기술적 과제의 달성에의하여 제공되는 반도체소자 제조용 클러스터 장비를 이용함으로써 상술한 종래의 문제점을 해결할 수 있는 박막형성방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 따른 반도체소자 제조용 클러스터 장비를 설명하기 위한 개략도; 및
도 2는 도 1의 클러스터 장비를 이용하여 게이트 절연막을 형성하는 방법을 설명하기 위한 공정 흐름도이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
100: 이송 챔버 105: 웨이퍼 이송수단
110: 제1로드락 챔버 115: 제2로드락 챔버
120: 제1프로세스 챔버 125: 제2프로세스 챔버
130: 고압열처리 챔버 140: 카세트 로딩부
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체소자 제조용 클러스터 장비는, 외부와 차단된 웨이퍼 이송공간을 제공하는 다면체 이송챔버와; 상기 이송챔버의 측면에 부착되는 로드락 챔버와; 상기 이송챔버의 측면에 부착되는 복수개의 프로세스 챔버와; 상기 이송챔버의 측면에 설치되며 상기 프로세스 챔버에서 공정이 진행된 웨이퍼가 배치형으로 장입되어 고압열처리 공정이 수행되는 배치형 고압열처리 챔버와; 상기 이송챔버의 내부에 설치되어 상기 로드락 챔버, 상기 프로세스 챔버 및 상기 고압열처리 챔버 사이에서 웨이퍼를 이송하는 웨이퍼 이송수단을 구비하는 것을 특징으로 한다.
여기서, 상기 프로세스 챔버는 하나의 웨이퍼만을 장입할 수 있는 매엽식 챔버일 수가 있으며, 상기 배치형 고압 열처리 챔버에는 6~12개의 웨이퍼를 장입시킬 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 박막형성방법은, 상기 로드락 챔버에 실리콘 웨이퍼를 장입하는 제1단계와, 상기 로드락 챔버에 장입된 실리콘 웨이퍼를 상기 웨이퍼 이송수단으로 상기 프로세스 챔버 각각에 이송하는 제2단계와, 상기 프로세스 챔버에 이송된 실리콘 웨이퍼에 박막을 증착하는 제3단계와, 박막이 증착된 상기 실리콘 웨이퍼를 상기 웨이퍼 이송수단으로 상기 고압열처리 챔버에 이송하는 제4단계를 고압열처리 챔버에 6~12개의 실리콘 웨이퍼가 장입될 때까지 수행한 다음에, 1 ~ 10 atm 의 압력범위 및 200 ~ 1000℃의 온도범위에서 상기 고압열처리 챔버에 장입된 웨이퍼를 N2,Ar,He 등의 불활성가스나 O2, NH3등의 반응성가스 그리고 PH3,AsH3, BF3등의 도핑가스 분위기에서 열처리하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 예에 따른 박막형성방법은, 상기 로드락 챔버에 실리콘 웨이퍼를 장입하는 제1단계와, 상기 로드락 챔버에 장입된 실리콘 웨이퍼를 상기 웨이퍼 이송수단으로 상기 프로세스 챔버들 중의 일부에 각각 이송하는 제2단계와, 상기 프로세스 챔버에 이송된 실리콘 웨이퍼 상에 실리콘산화물 또는 질화실리콘산화물로 이루어지는 게이트 절연막을 형성하는 제3단계와, 상기 게이트 절연막이 형성된 웨이퍼를 상기 웨이퍼 이송수단으로 상기 고압열처리 챔버에 이송하는 제4단계를 상기 고압열처리 챔버에 6~12개의 실리콘 웨이퍼가 장입될 때까지 수행한 다음에, 1 ~ 10 atm 의 압력범위 및 200 ~ 1000℃의 온도범위에서 상기 고압열처리 챔버에 장입된 웨이퍼를 N2, Ar 또는 O2분위기에서 열처리하는 것을 특징으로 한다.
여기서, 상기 제3단계 이후에, 상기 게이트 절연막이 형성된 웨이퍼를 상기 웨이퍼 이송수단으로 상기 프로세스 챔버들 중의 나머지 일부에 이송하는 단계와, 상기 나머지 일부의 프로세스 챔버에서 상기 게이트 절연막 상에 실리콘질화물로 이루어지는 캡핑층을 형성하는 단계를 더 포함한 후에, 상기 제4단계를 진행할 수도 있다. 상기 게이트절연막은 열산화법으로 형성되고, 상기 캡핑층은 화학기상증착법으로 형성될 수 있다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체소자 제조용 클러스터 장비를 설명하기 위한 개략도이다. 도 1을 참조하면, 다면체 이송 챔버(100)의 측면에는 제1로드락 챔버(110), 제2로드락 챔버(115), 제1프로세스 챔버(120), 제2프로세스 챔버(125), 및 본 발명의 특징부인 고압열처리 챔버(130)가 부착된다. 여기서, 제1프로세스 챔버(120) 및 제2프로세스 챔버(125)는 매엽식 챔버이며, 고압열처리 챔버(130)는 6~12개의 웨이퍼를 장입시킬 수 있는 배치형 챔버이다. 프로세스 챔버(120, 125)는 경우에 따라서는 배치형 챔버일 수도 있다. 챔버들(110, 115, 120, 125, 130) 간의 웨이퍼 이송은 이송 챔버(100) 내부에 설치되는 웨이퍼 이송수단(105)에 의하여 행해진다. 이송 챔버(100)로부터 소정간격 이격된 위치에는 웨이퍼 카세트가 보관되는 카세트 로딩부(140)가 설치된다.
도 2는 도 1의 클러스터 장비를 이용하여 게이트 절연막을 형성하는 방법을 설명하기 위한 공정 흐름도이다. 도 2를 참조하면, 먼저, 카세트 로딩부(140)에 있던 실리콘 웨이퍼를 제1로드락 챔버(110)에 장입한다(S1 단계). 이 때, 웨이퍼들은 매엽식으로 제1로드락 챔버(110)에 장입될 수도 있고, 배치형으로 장입될 수도 있다. 다음에, 웨이퍼 이송수단(105)을 사용하여 제1 로드락 챔버(110)에 장입된 웨이퍼를 제1프로세스 챔버(120) 이송시킨다(S2 단계). 그리고, 제1프로세스 챔버(120)를 산소분위기로 만들어 열처리함으로써 실리콘 웨이퍼 상에 실리콘산화물(SiO2)로 이루어지는 게이트 절연막을 형성한다(S3 단계). 또는 질소 및 산소 함유 분위기에서 열처리함으로써 질화실리콘산화물(SiOxNy)로 이루어지는 게이트 절연막을 형성할 수도 있다. 물론, 실리콘산화막을 먼저 형성한 후에 질소분위기에서 더 열처리 함으로써 질화실리콘막을 형성할 수도 있다.
이와 같이 게이트 절연막을 형성한 후에, 웨이퍼 이송수단(105)을 이용하여 웨이퍼를 제2프로세스 챔버(125)로 이송시킨다(S4 단계). 이어서, 제2프로세스 챔버(125)에 실리콘 소스기체 및 질소 소스기체를 주입하여 화학기상증착법으로 상기 게이트 절연막 상에 실리콘 질화물(Si3N4)로 이루어지는 캡핑층을 형성한다(S5 단계). 다음에, 캡핑층이 형성된 웨이퍼를 웨이퍼 이송수단(105)으로 고압열처리 챔버(130)에 이송한다(S6 단계).
상술한 과정을 반복함으로써 고압열처리 챔버(130) 내에 상기 캡핑층이 형성된 웨이퍼를 6~12개까지 장입시킨다(S7 단계). 이렇게 웨이퍼가 배치형으로 고압열처리 챔버(130)에 장입되면, 고압열처리 챔버(130)를 불활성가스 분위기로 만들어 1 ~ 10 atm 의 압력범위 및 400~800℃의 온도범위에서 고압열처리 챔버(130)에 장입된 웨이퍼를 열처리한다(S8 단계). S8 단계가 수행된 웨이퍼는 웨이퍼 이송수단(105)에 의해 제2로드락 챔버(115)로 이송되어 외부로 반출되게 된다(S9 단계, S10 단계). 제2로드락 챔버(115)는 반드시 있어야 되는 것은 아니며, 제2로드락 챔버(115)가 없는 경우에는 S8 단계가 수행된 웨이퍼는 제1로드락 챔버(110)를 통해서 외부로 반출된다.
고압상태에서 열처리를 하게 되면 열전달 매체 즉, 기체원자가 많아지기 때문에 챔버를 보다 고온으로 쉽게 만들 수 있을 뿐만 아니라 그 승온시간도 짧아지게 된다. 따라서, 공정지연 시간이 줄어들게 된다. 또한, 박막에 열과 압력이 동시에 가해지므로 박막 내의 원자들이 재배열되어 박막이 더욱 치밀해지게 된다. 이러한 치밀성은 게이트 절연막의 경우에 매우 중요하다. 그리고, 고압상태로 만들려면 기체를 흘려보내는 시간이 소요되는데, 배치형으로 고압열처리 챔버(130)를 만들어 고압열처리 공정을 일괄처리함으로써 이러한 시간지연을 줄일 수 있다.
위에서는 게이트 절연막을 형성하는 경우만을 설명하였지만 이외에도 박막의 치밀성이 매우 크게 요구되는 커패시터용 유전막, 예컨대 HfO2막, ZrO2막, PZT막, Ta2O5막, TaO2막, 또는 BST막을 형성하는 경우에도 본 발명에 따른 고압열처리를 수행하는 것이 바람직하다.
게이트 절연막의 경우는 열산화법으로 게이트 절연막을 형성하고 화학기상증착법으로 캡핑층을 형성한 후에, 고압열처리를 행하기 때문에 두 개의 프로세스 챔버가 필요하지만, 고압열처리를 수행하기 전에 행해지는 공정에 따라서 프로세스 챔버는 세 개 이상이 될 수도 있다.
또한, 복수개의 프로세스 챔버가 설치되어 있다 할지라도 프로세스 챔버에서 모두 동일한 박막증착공정이 수행될 수도 있다. Ta2O5박막을 형성시킬 경우를 예로들면, 제1프로세스 챔버(120) 및 제2프로세스 챔버(125)에 웨이퍼를 장입한 다음에 탄탈륨 소스기체와 산소 소스기체를 각각의 프로세스 챔버(120, 125)에 흘려보내서 제1프로세스 챔버(120) 및 제2프로세스 챔버(125)에서 모두 Ta2O5박막을 형성시키는 공정을 행하고, 이들 웨이퍼 2개를 고압열처리 챔버(130)에 장입하는 단계를 고압열처리 챔버(130)에 웨이퍼가 6~12개 장입될 때까지 반복하여 수행한 다음에 고압열처리를 행한다.
상술한 바와 같은 본 발명에 따른 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법에 의하면, 모든 공정이 클러스터 장비 내에서 이루어지기 때문에 파티클의 발생이나 공정시간을 단축시켜 생산수율을 향상시킬 수 있을 뿐만 아니라 재현성 높게 반도체소자를 제조할 수 있다. 이러한 효과는 고압열처리 챔버가 배치형 챔버라는 점에서 더욱 크게 나타난다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (9)

  1. 외부와 차단된 웨이퍼 이송공간을 제공하는 다면체 이송챔버와,
    상기 이송챔버의 측면에 부착되는 로드락 챔버와,
    상기 이송챔버의 측면에 부착되는 복수개의 프로세스 챔버와,
    상기 이송챔버의 측면에 설치되며 상기 프로세스 챔버에서 공정이 진행된 웨이퍼가 배치형으로 장입되어 고압열처리 공정이 수행되는 배치형 고압열처리 챔버와,
    상기 이송챔버의 내부에 설치되어 상기 로드락 챔버, 상기 프로세스 챔버 및 상기 고압열처리 챔버 사이에서 웨이퍼를 이송하는 웨이퍼 이송수단을 구비하는 것을 특징으로 하는 반도체소자 제조용 클러스터 장비.
  2. 제1항에 있어서, 상기 프로세스 챔버가 하나의 웨이퍼만을 장입할 수 있는 매엽식 챔버인 것을 특징으로 하는 반도체소자 제조용 클러스터 장비.
  3. 제1항에 있어서, 상기 고압열처리 챔버는 6~12개의 웨이퍼가 장입될 수 있는 것을 특징으로 하는 반도체소자 제조용 클러스터 장비.
  4. 제1항의 반도체소자 제조용 클러스터 장비를 이용하는 박막형성방법에 있어서,
    상기 로드락 챔버에 실리콘 웨이퍼를 장입하는 제1단계와, 상기 로드락 챔버에 장입된 실리콘 웨이퍼를 상기 웨이퍼 이송수단으로 상기 프로세스 챔버 각각에 이송하는 제2단계와, 상기 프로세스 챔버에 이송된 실리콘 웨이퍼에 박막을 증착하는 제3단계와, 박막이 증착된 상기 실리콘 웨이퍼를 상기 웨이퍼 이송수단으로 상기 고압열처리 챔버에 이송하는 제4단계를 고압열처리 챔버에 6~12개의 실리콘 웨이퍼가 장입될 때까지 수행한 다음에, 1 ~ 10 atm 의 압력범위에서 상기 고압열처리 챔버에 장입된 웨이퍼를 열처리하는 것을 특징으로 하는 박막형성방법.
  5. 제4항에 있어서, 상기 제3단계에서 증착되는 박막이 HfO2, ZrO2, PZT, 또는 TaO2로 이루어지는 것을 특징으로 하는 박막형성방법.
  6. 제1항의 반도체소자 제조용 클러스터 장비를 이용하는 박막형성방법에 있어서,
    상기 로드락 챔버에 실리콘 웨이퍼를 장입하는 제1단계와, 상기 로드락 챔버에 장입된 실리콘 웨이퍼를 상기 웨이퍼 이송수단으로 상기 프로세스 챔버들 중의 일부에 각각 이송하는 제2단계와, 상기 프로세스 챔버에 이송된 실리콘 웨이퍼 상에 실리콘산화물 또는 질화실리콘산화물로 이루어지는 게이트 절연막을 형성하는 제3단계와, 상기 게이트 절연막이 형성된 웨이퍼를 상기 웨이퍼 이송수단으로 상기 고압열처리 챔버에 이송하는 제4단계를 상기 고압열처리 챔버에 6~12개의 실리콘웨이퍼가 장입될 때까지 수행한 다음에, 1 ~ 10 atm 의 압력범위 및 200 ~ 1000℃의 온도범위에서 상기 고압열처리 챔버에 장입된 웨이퍼를 N2, Ar 또는 O2분위기에서 열처리하는 것을 특징으로 하는 박막형성방법.
  7. 제6항에 있어서, 상기 제3단계 이후에, 상기 게이트 절연막이 형성된 웨이퍼를 상기 웨이퍼 이송수단으로 상기 프로세스 챔버들 중의 나머지 일부에 이송하는 단계와, 상기 나머지 일부의 프로세스 챔버에서 상기 게이트 절연막 상에 캡핑층을 형성하는 단계를 더 포함한 후에, 상기 제4단계가 진행되는 것을 특징으로 하는 박막형성방법.
  8. 제7 항에 있어서, 상기 캡핑층이 실리콘 질화물로 이루어지는 것을 특징으로 하는 박막형성방법.
  9. 제8항에 있어서, 상기 게이트절연막은 열산화법으로 형성되고, 상기 캡핑층은 화학기상증착법으로 형성되는 것을 특징으로 하는 박막형성방법.
KR1020000061823A 2000-10-20 2000-10-20 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법 KR100808870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000061823A KR100808870B1 (ko) 2000-10-20 2000-10-20 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000061823A KR100808870B1 (ko) 2000-10-20 2000-10-20 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법

Publications (2)

Publication Number Publication Date
KR20020030994A true KR20020030994A (ko) 2002-04-26
KR100808870B1 KR100808870B1 (ko) 2008-03-03

Family

ID=19694503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000061823A KR100808870B1 (ko) 2000-10-20 2000-10-20 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법

Country Status (1)

Country Link
KR (1) KR100808870B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7077929B2 (en) 2003-04-29 2006-07-18 Samsung Electronics Co., Ltd. Apparatus for manufacturing a semiconductor device
KR100968567B1 (ko) * 2003-07-22 2010-07-08 삼성전자주식회사 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292393A (en) * 1986-12-19 1994-03-08 Applied Materials, Inc. Multichamber integrated process system
JPS63289813A (ja) * 1987-05-21 1988-11-28 Yamaha Corp 半導体ウエハ熱処理法
KR0137569B1 (ko) * 1994-12-14 1998-06-01 양승택 고압산화 및 저압 화학기상증착용 다중공정 반도체 제조장치
WO1996025760A1 (fr) * 1995-02-15 1996-08-22 Hitachi, Ltd. Procede et machine de fabrication de semiconducteurs
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7077929B2 (en) 2003-04-29 2006-07-18 Samsung Electronics Co., Ltd. Apparatus for manufacturing a semiconductor device
KR100968567B1 (ko) * 2003-07-22 2010-07-08 삼성전자주식회사 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법

Also Published As

Publication number Publication date
KR100808870B1 (ko) 2008-03-03

Similar Documents

Publication Publication Date Title
US5629043A (en) Silicon nitride film formation method
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
JP5252417B2 (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
US6022586A (en) Method and apparatus for forming laminated thin films or layers
US20190228982A1 (en) Seam healing using high pressure anneal
JP5240159B2 (ja) 成膜装置及び成膜方法
KR100414156B1 (ko) 집적회로소자의 캐패시터 제조방법
US20060084225A1 (en) Apparatus for forming dielectric structures in integrated circuits
US20080274370A1 (en) Method for Forming Insulation Film
WO2003041140A1 (en) Apparatus of chemical vapor deposition
WO2007047369A2 (en) Method for fabricating a gate dielectric of a field effect transistor
US20060223308A1 (en) Apparatus for manufacturing a semiconductor device and method of forming the same
EP1492161A1 (en) Method for forming underlying insulation film
KR20030043380A (ko) 반도체 소자의 캐패시터 제조방법
JP4259247B2 (ja) 成膜方法
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
JP4553227B2 (ja) 熱処理方法
JP3297958B2 (ja) 薄膜形成方法
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
JP2006303404A (ja) 半導体素子の製造方法
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
JPH0645322A (ja) 窒化シリコン膜の製造方法
KR19990013845A (ko) 반도체 장치의 제조방법
JP2003100742A (ja) 半導体デバイスの製造方法
KR100529393B1 (ko) 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee