KR20020028830A - 발광장치의 제조방법 및 수리방법 - Google Patents
발광장치의 제조방법 및 수리방법 Download PDFInfo
- Publication number
- KR20020028830A KR20020028830A KR1020010062365A KR20010062365A KR20020028830A KR 20020028830 A KR20020028830 A KR 20020028830A KR 1020010062365 A KR1020010062365 A KR 1020010062365A KR 20010062365 A KR20010062365 A KR 20010062365A KR 20020028830 A KR20020028830 A KR 20020028830A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- light emitting
- emitting device
- portable
- reverse bias
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims abstract description 134
- 230000002441 reversible effect Effects 0.000 claims abstract description 107
- 230000008439 repair process Effects 0.000 claims description 45
- 230000005684 electric field Effects 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 246
- 239000010408 film Substances 0.000 description 98
- 230000002950 deficient Effects 0.000 description 82
- 230000007547 defect Effects 0.000 description 34
- 239000000463 material Substances 0.000 description 30
- 238000002347 injection Methods 0.000 description 27
- 239000007924 injection Substances 0.000 description 27
- 230000006866 deterioration Effects 0.000 description 26
- 239000012535 impurity Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 17
- 150000001875 compounds Chemical class 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 239000000872 buffer Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 238000007740 vapor deposition Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000005284 excitation Effects 0.000 description 8
- 229910003437 indium oxide Inorganic materials 0.000 description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000000428 dust Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 5
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 5
- 229910001887 tin oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000891 luminescent agent Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003763 carbonization Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 229920000123 polythiophene Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000004832 voltammetry Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- VQGHOUODWALEFC-UHFFFAOYSA-N 2-phenylpyridine Chemical compound C1=CC=CC=C1C1=CC=CC=N1 VQGHOUODWALEFC-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000007773 negative electrode material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001075 voltammogram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/30—Coordination compounds
- H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
- H10K85/346—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising platinum
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
EL층을 형성하는 동안 핀홀이 형성되더라도 고품질의 화상표시를 가능하게 하는 발광장치의 수리방법을 제공한다. 발광장치를 수리하는 방법은 역 바이어스 전압을 일정 기간마다 EL 소자에 인가하여, 이 역 바이어스 전압이 EL 소자에 인가될 때 EL 소자에 흐르는 전류를 감소시키는 것을 특징으로 한다.
Description
본 발명은 기판상에 형성된 전기장 발광(EL) 소자가 기판과 커버부재 사이에 밀봉되는 EL 패널의 제조방법 및 수리방법에 관한 것이다. 또한, 본 발명은 IC를 EL 패널에 장착하여 형성한 EL 모듈의 수리방법에 관한 것이다. 본원에서 EL 패널 및 EL 모듈을 발광장치로 통칭한다.
EL 소자는 자기 발광형이므로, 액정 표시장치(LCD)에 필요한 배경 조명을 필요로 하지 않는다. 따라서, EL 소자는 보다 얇은 두께의 표시장치를 용이하게 제조할 수 있도록 한다. 또한, 자기 발광형 EL 소자는 가시도가 높고 시야각에 제한이 없다. 이러한 이유로, EL 소자를 이용한 발광장치가 최근 CRT 및 LCD를 대체할 전자광학 장치로서 받아들여지고 있다.
양극층 및 음극층 이외에도, EL 소자는 전계가 인가될 때 발광하는 유기 화합물을 함유하는 층(이하, EL층이라 칭함)을 가지고 있다. 유기 화합로부터 발광은 1중항 여기상태(형광)에서 기저상태로 복귀시 이루어지는 발광과, 3중항 여기상태(인광)로부터 기저상태로 복귀시 이루어지는 발광으로 나눌 수 있다. 본 발명은 어떠한 발광형태를 이용하는 발광장치에도 적용될 수 있다.
EL층은 양극과 음극 사이에 제공되는 모든 층을 의미한다. 구체적으로 말하면, EL층은 발광층, 정공 주입층, 전자 주입층, 정공 수송층, 전자 수송층 등을 포함한다. EL 소자의 기본구조는 양극, 발광층 및 음극층이 그 순서대로 적층된 구조이다. 이러한 기본구조는 양극, 정공 주입층, 발광층 및 음극층이 그 순서대로적층된 구조, 또는 양극, 정공 주입층, 발광층, 전자 수송층 및 음극이 그 순서대로 적층된 구조로 변경될 수 있다.
본 명세서에서, 발광하는 EL 소자를 "구동되는 EL 소자"로 표현한다. 여기서 EL 소자는 양극, EL층 및 음극으로 구성된 발광소자로 정의된다.
일반적으로, EL 소자는 전극들 중의 한 전극, 즉 양극 또는 음극을 형성하고, 이후 상기 전극을 도통시키기 위한 EL층을 형성하고, 마지막으로 EL층을 도통시키기 위한 다른 전극, 즉 음극 또는 양극을 형성함으로써 제조된다.
EL층은 주로 증착법 또는 스핀 코팅법에 의해 형성된다. 어느 방법을 이용하든지 제조업자는 EL층과 전극들을 형성하기 전에 기판을 세척하고, 막형성이 이루어지는 청정실에서 청결상태를 철저히 감시해야하는 등의 수고를 해야한다.
이러한 노력에도 불구하고, 때때로 전극들 또는 다른 부분들 위에 먼지가 부착되어, 형성된 EL층 내에 홀(핀홀)을 형성한다. 도 12A는 2개의 전극(201,202)이 단락된 EL 소자(200)의 개략적인 단면도이다. EL층(203)내에 핀홀이 형성되어 있는 경우, 전극(202)이 EL층(203) 위에 형성될 때 2개의 전극(201,202)은 핀홀에서 상호 접속되어 단락될 수 있다. 이하, 발광층을 샌드위칭하는 2개의 층이 상호 접속되는 핀홀을 갖는 부분을 결함부(204)라 칭한다.
도 13A는 결함부를 갖지 않는 EL 소자의 전압전류 특성을 도시한 도면이고, 도 13B는 결함부에서 단락회로로 인해 손상된 EL 소자의 전압전류 특성을 도시한 도면이다.
도 13A와 도 13B를 비교하면, 역 바이어스 전압을 EL 소자(200)에 인가할때, EL 소자(200)에 흐르는 전류량이 도 13B의 경우에 보다 크다.
이는, 도 13A의 경우와 달리 도 13B의 경우에서는 2개의 전극이 결함부(204)에서 단락되어 결함부(204)를 통해 전류가 흐르기 때문이다.
결함부(204)에서 2개의 전극(201,202)이 단락됨에 따라, EL층으로부터 방출되는 광의 휘도가 감소한다. 결함부를 갖는 EL 소자에 순 바이어스 전압을 인가할 때의 전류 흐름을 도 12B에 개략적으로 도시했다.
2개의 전극(201,202)이 결함부(204)에서 단락될 때, 결함부(204)는 저항 RSC를 가지고 EL 소자(200)의 2개의 전극을 상호 접속시킨다. 이때, 결함부(204)에 흐르는 전류를 ISC라 하고 EL층(203)에 흐르는 전류를 Idio라 하면, EL 소자의 한 전극으로부터 흐르는 순방향 전류 Iori는 다음의 식을 만족시킨다.
Iori= ISC+ Idio
따라서, 상기 식 Iori= ISC+ Idio에서 Iori이 일정한 경우 EL층(203)에 실제로 흐르는 전류 Idio는 결함부를 갖는 EL 소자 내에서 감소된다. 결함부(204)의 저항 RSC이 작고 이에 따라 ISC가 크고, 따라서 EL 소자(200)에서의 정류 필요성이 증가할 때 이러한 경향이 두드러진다.
EL층(203)에 흐르는 Idio가 작으면, EL 소자(200)에서 방출되는 광의 휘도 또한 작아진다. 즉, 결함부에서의 단락으로 인해 EL 소자에 순 바이어스 전압을 인가할 때, EL 소자는 단락이 발생하지 않았을 경우보다 작은 휘도의 광을 방출한다.
이러한 결과는, EL층이 복수개의 층들로 적층되어 발광층에 형성된 핀홀이 정공 주입층 또는 정공 수송층을 전자 주입층 또는 전자 수송층에 접속시키는 경우에도 동일하게 나타난다. 전극들이 단락되어 있는 결함부의 경우와 유사하게, 정공 주입층 또는 정공 수송층이 전자 주입층 또는 전자 수송층에 접속되는 부분은 역 바이어스 전류를 인가받는다. 따라서, 이 부분은 EL 소자가 저휘도의 광을 방출하게 하는 또 하나의 이유가 될 수 있다. 이하, 발광층을 샌드위칭하는 2개의 층들이 발광층에 형성되어 있고 핀홀에서 상호 접속되는 부분 모두를 "결함부"라 통칭한다.
결함부 내의 단락으로 인해, EL 소자에서 방출되는 광의 휘도가 작아지는 것 이외에, 결함부에 항상 전류가 흐르고 있기 때문에 결함부를 둘러싼 EL층 일부의 열화(劣化)가 가속되는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 결함부를 수리하는 방법을 제공하는 데 있다.
EL 소자가 결함부를 갖고 있어도, 결함부의 저항을 증가시킴으로써 순 바이어스 전압을 인가할 때 EL층을 흐르는 전류가 감소하지 않도록 할 수 있다.
따라서, EL 소자에 역 바이어스 전압을 인가하여 역 바이어스 전류 Irev가 흐르도록 함으로써 결함부의 저항 Rsc를 증가시키는 방법을 제시한다.
역 바이어스 전류 Irev를 EL 소자에 흐르게 하면, 대부분의 전류는 EL층으로흐르지 않고 단락이 발생한 결함부로 흐른다. 결함부를 통해 많은 전류가 흐르면, 결함부의 온도가 상승하여 연소, 증발, 산화 또는 탄화에 의한 절연체의 변형을 포함하는 어떤 변화가 결함부에 발생한다. 이러한 변화의 결과, 저항 Rsc가 증가한다. 본원에서 결함부의 저항 Rsc에 역 바이어스 전류가 흐르도록 함으로써 저항 Rsc가 증가는 경우, 결함부를 "변성부"라 칭한다.
저항 Rsc가 증가함에 따라, EL 소자에 역 바이어스 전압을 인가할 때 변성부에 흐르는 전류가 감소되지만, EL층을 흐르는 전류는 증가하여 방출되는 광의 휘도를 증가시킨다.
변성부는 큰 저항 Rsc를 갖기 때문에, 결함부를 둘러싼 EL층 일부의 열화를 가속시키는 전류의 흐름이 항상 존재하는 결함부와는 대조적으로, 변성부에는 거의 전류가 흐르지 않는다. 따라서, 변성부를 둘러싼 EL층 일부에서의 열화는 가속되지 않는다.
도 1A 및 도 1B는 EL 소자에 역 바이어스 전압을 인가할 때 EL 소자에서의 전류 흐름을 개략적으로 도시한 도면.
도 2A 및 도 2B는 수리처리 중의 EL 소자의 전압전류 특성의 변화 및 수리 후 EL 소자에 순 바이어스 전압을 인가할 때 EL 소자에서의 전류 흐름을 개략적으로 도시한 도면.
도 3은 화소의 회로도.
도 4A 및 도 4B는 화소부의 회로도 및 수리하는 동안의 화소부의 동작을 각각 도시한 도면.
도 5는 화소의 회로도.
도 6A 및 도 6B는 화소부의 회로도 및 수리하는 동안의 화소부의 동작을 각각 도시한 도면.
도 7A 및 도 7B는 구동회로의 구성을 도시한 도면.
도 8A 및 도 8B는 구동회로의 구성을 도시한 도면.
도 9A 및 도 9B는 EL 소자의 구성을 도시한 도면.
도 10A 및 도 10B는 EL 소자의 구성을 도시한 도면.
도 11A 내지 도 11H는 본 발명의 수리방법을 적용한 발광장치를 갖는 전자 장비를 도시한 도면.
도 12A 및 도 12B는 결함부를 갖는 EL 소자의 단면 및 순 바이어스 전류가 EL 소자에 흐를 때의 전류 흐름을 개략적으로 각각 도시한 도면.
도 13A 및 도 13B는 EL 소자의 전압전류 특성을 도시한 도면.
도 14는 역 바이어스 전류가 흐르는 EL 소자의 전압전류 특성을 도시한 그래프.
도 15는 EL 소자의 전압전류 특성을 도시한 도면.
도 16은 발광장치의 단면도.
도 17은 발광장치의 단면도.
도 18은 발광장치의 단면도.
도 19A 및 도 19B는 본 발명의 수리방법이 적용된 패시브 매트릭스 발광장치를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
200: EL 소자201, 202: 전극
203: EL층204: 결함부
200: TFT206: 채널형성영역
207a: 제 3 불순물 영역207b: 제 4 불순물 영역(A)
220: 게이트 전극
본 발명의 제조방법 및/또는 수리방법은 액티브 매트릭스 발광장치뿐만 아니라, 패시브 매트릭스 발광장치에도 적용할 수 있다. 이하, 본 발명의 구성을 설명한다.
본 발명에 따라, 제 1 전압과 제 2 전압을 EL 소자에 순차적으로 인가함으로써 발광장치를 제조 및/또는 수리하는 방법에 있어서, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, EL 소자에 인가하는 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시킴으로써 발광장치를 제조 및/또는 수리하는 방법에 있어서, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또는 수리하는 방법에 있어서, 제 1 전압과 제 2 전압을 순차적으로 상기 양극과 음극 사이에 인가하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또한 수리하는 방법에 있어서, 상기 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시키고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또한 수리하는 방법에 있어서, 제 1 전압과 제 2 전압을 순차적으로 상기 양극과 음극 사이에 인가하여 역 바이어스 전류가 상기 양극과 음극 사이에서 흐르는 부분을 절연시키거나 그 부분이 고저항을 갖도록 하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또한 수리하는 방법에 있어서, 상기 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시켜, 상기 양극과 음극 사이에서 역 바이어스 전류가 흐르는 부분을 절연시키거나 그 부분에 고저항을 갖도록 하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 발광장치를 제조 및/또한 수리하는 방법은 상기 제 1 전압과 제 2 전압이 EL 소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 한다.
본 발명에 따라, 제 1 전압과 제 2 전압을 EL 소자에 순차적으로 인가함으로써 발광장치를 제조 및/또는 수리하는 방법에 있어서, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, EL 소자에 인가하는 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시킴으로써 발광장치를 제조 및/또는 수리하는 방법에 있어서, 상기 제 1 전압과 제 2 전압 중의 한 전압은 접지전압이고 다른 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또는 수리하는 방법에 있어서, 제 1 전압과 제 2 전압을 순차적으로 상기 양극과 음극 사이에 인가하고, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또는 수리하는 방법에 있어서, 상기 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시키고, 상기 제 1 전압과 제 2 전압 중의 한 전압은 접지전압이고 다른 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또는 수리하는 방법에 있어서, 제 1 전압과 제 2 전압을 순차적으로 상기 양극과 음극 사이에 인가하여 상기 양극과 음극 사이에서 역 바이어스 전류가 흐르는 부분을 절연시키거나 그 부분이 고저항을 갖도록 하고, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 양극과 음극과 상기 양극 및 음극에 접촉하는 EL층을 포함하는 EL 소자를 갖는 발광장치를 제조 및/또는 수리하는 방법에 있어서, 상기 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시켜, 상기 양극과 음극 사이에서 역 바이어스 전류가 흐르는 부분을 절연시키거나 그 부분이 고저항을 갖도록 하고, 상기 제 1 전압과 제 2 전압 중의 한 전압은 접지전압이고 다른 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법 및/또는 수리방법을 제공한다.
본 발명에 따라, 발광장치를 제조 및/또는 수리하는 방법은 상기 역 바이어스 전압이 EL 소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 한다.
[실시형태]
도 1A 및 도 1B를 참조하여 본 발명의 제조방법 및/또한 수리방법을 설명한다. 도 1A는 결함부를 갖는 EL 소자에 역 바이어스 전압을 인가할 때 EL 소자에 흐르는 전류의 흐름을 개략적으로 도시한 도면이다.
EL 소자에 접지전압(GND) 및 역 바이어스 전압(Vrev)을 교대로 인가한다. 도 1B는 접지전압(GND)과 역 바이어스 전압(Vrev)을 교대로 인가할 때의 타이밍 도이다. 주목할 것은, 본 발명은 본 실시형태의 구조, 즉, 접지전압(GND)과 역 바이어스 전압(Vrev)을 교대로 인가하는 것에 한정되지 않는다는 것이다. 본 발명에서는 EL 소자에 역 바이어스 전압을 인가할 필요가 있을 뿐이다. 따라서, EL 소자에 교대로 인가되는 전압들의 조합은 순 바이어스 전압 및 역 바이어스 전압(Vrev)의 조합, 또는 역 바이어스 전압(Vrev) 및 이와 다른 역 바이어스 전압의 조합이 될 수 있다.
본 실시형태에서, EL 소자에 역 바이어스 전압을 일정 기간마다 인가한다.그러나, 본 발명은 이에 한정되지 않으며, 직류 역 바이어스 전압을 EL 소자에 인가할 수도 있다.
본 실시형태에서, 역 바이어스 전압은 애벌란쉬 현상이 발생하여 EL 소자에 애벌란쉬 전류가 흐를 때까지 점차적으로 증가된다. 여기서, EL 소자로 애벌란쉬 전류가 흐르기 시작하는 전압을 애벌란쉬 전압이라 한다. 그러나, 본 발명은 이에 한정되지 않으며, 설계자는 EL 소자에 인가할 전압의 레벨을 적당히 설정할 수 있다. EL 소자에 인가된 전압의 적정 레벨은 결함부를 변화시킬 만큼 충분히 높지만, EL 소자를 손상시키거나 EL 소자의 EL층을 열화시킬 정도로 높지는 않다.
또한, 전압이 직류 역 바이어스 전압인 경우 전압 레벨은 점차적으로 증가된다.
또는, EL 소자에 일정 기간마다 일정 레벨의 역 바이어스 전압을 인가할 수 있으며, 일정 레벨의 직류 역 바이어스 전압을 인가할 수도 있다.
EL 소자에 역 바이어스 전압을 일정 기간마다 인가함으로써, 결함부를 둘러싼 EL층 일부가 역 바이어스 전압 인가에 따라 발생되는 열에 의해 열화되는 것을 방지할 수 있다.
역 바이어스 전압의 레벨을 점차적으로 증가시킴으로써, 특정 EL 소자를 수리하기 위한 최적의 역 바이어스 전압 레벨을 쉽게 찾을 수 있다.
EL 소자에 역 바이어스 전압(Vrev)을 인가하면, 역 바이어스 전류(Irev)가 EL 소자로 흐른다. 역 바이어스 전류(Irev)는 Irev= Idio+ ISC를 만족시킨다. 여기서,Idio는 EL층(103)에 흐르는 전류이고 ISC는 결함부(104)에 흐르는 전류이다. 그러나, 역 바이어스 전류는 EL층으로 거의 흐르지 않으므로 Irev≒ ISC라고 가정한다.
전류(Irev)가 결함부(104)로 흐르면, 결함부(104)의 온도가 상승하여 결함부가 연소(burnout), 증발되거나, 산화 또는 탄화에 의해 절연체로 변성되어 전환시켜서 결국 변성부로 변하게 한다.
도 2A에는 본 발명의 수리방법을 이용할 때 결함부(104)를 갖는 EL 소자의 전압전류 특성의 시간에 따른 변화가 도시되어 있다. 전압전류 특성 곡선은 시간이 지남에 따라 화살표로 지시된 방향으로 변한다. Vav는 애벌란쉬 전압을 나타낸다. 역 바이어스 전압을 인가하면, 시간이 경과함에 따라 결함부를 통해 흐르는 전류(Isc)가 감소하고, 이에 따라 결함부의 저항(Rsc)은 증가한다. 따라서, EL 소자로 흐르는 전류량은 감소한다.
도 2B에는 EL 소자에 순 바이어스 전압을 인가한 경우, EL 소자에서의 전류 흐름이 개략적으로 도시되어 있다. 결함부를 통해 흐르는 전류(Isc)가 감소하면, EL 소자에 순 바이어스 전압을 인가할 때 EL층으로 실제 흐르는 전류(Idio)가 증가하여 결과적으로 방출되는 광의 휘도를 높인다.
본 발명의 방법은, EL층을 형성하는 동안 먼지 등에 의해 EL층에 핀홀이 형성되고 발광층을 샌드위칭하는 2개의 층들이 단락되어도, 결함부를 변성부로 변화시킴으로써 단락이 발생하는 결함부의 저항을 증가시킬 수 있으므로, EL 소자에 순바이어스 전압을 인가함에 따라 EL층을 통해 실제로 흐르는 전류량을 증가시킬 수 있다. 따라서, 본 발명의 수리방법은 결함부의 존재에도 불구하고 동일한 전압 레벨을 인가하여 방출시킨 광의 휘도를 높일 수 있다.
변성부는 큰 저항 Rsc를 갖기 때문에, 결함부를 둘러싼 EL층 일부의 열화를 가속시키는 전류의 흐름이 항상 존재하는 결함부와는 대조적으로, 변성부에는 거의 전류가 흐르지 않는다. 따라서, 변성부를 둘러싼 EL층 일부에서의 열화는 가속되지 않는다.
이하, 본 발명의 실시예를 설명한다.
[실시예 1]
본 실시예에서는, 각 화소에 2개의 박막 트랜지스터(TFT)를 갖는 액티브 매트릭스 발광장치에 본 발명의 수리방법을 적용하는 예를 설명한다.
도 3은 본 발명의 수리방법을 적용한 발광장치를 구성하는 화소의 회로도이다. 각 화소는 소스 신호선 Si(i는 1 내지 x 의 정수 중 하나를 나타냄), 전원공급선 Vi(i는 1 내지 x 의 정수 중 하나를 나타냄) 및 게이트 신호선 Gj(j는 1 내지 y 의 정수 중 하나를 나타냄)를 구비한다.
또한, 각 화소는 스위칭용 TFT(301), EL 구동용 TFT(302), EL 소자(303) 및 커패시터(304)를 구비한다.
스위칭용 TFT(301)는 게이트 신호선 Gj에 접속되어 있는 게이트 전극을 갖는다. 스위칭용 TFT(301)는 소스 영역과 드레인 영역을 갖는데, 하나의 영역은 소스신호선 Si에 접속되고, 다른 영역은 EL 구동용 TFT(302)의 게이트 전극에 접속된다.
EL 구동용 TFT(302)는 전원공급선 Vi에 접속된 소스 영역 및 EL 소자(303)의 2개의 전극 중 하나의 전극에 접속된 드레인 영역을 갖는다. EL 소자(303)의 2개의 전극 중 나머지 한 전극, 즉 EL 구동용 TFT(302)의 드레인 영역에 접속되어 있지 않은 전극은 대향전원(307)에 접속된다.
EL 소자(303)의 2개의 전극 중에서, EL 구동용 TFT(302)의 드레인 영역에 접속되어 있는 전극을 "화소전극"이라 하고, 대향전원(307)에 접속되어 있는 나머지 전극은 "대향전극"이라 한다.
커패시터(304)는 EL 구동용 TFT(302)의 게이트 전극 및 전원공급선 Vi 사이에 형성된다.
도 4A에는 도 3에 도시한 복수개의 화소들을 갖는 발광장치의 화소부가 도시되어 있다. 화소부(306)는 소스 신호선(S1 내지 Sx), 전원공급선(V1 내지 Vx) 및 게이트 신호선(G1 내지 Gy)들을 구비한다. 복수개의 화소(305)들이 화소부(306) 내에 매트릭스를 형성한다.
도 4B에는 TFT들의 동작과, EL 소자(303)의 결함부를 수리하는 동안 전원공급선 Vi 및 각 화소의 대향전극으로 입력되는 전압의 레벨이 도시되어 있다. EL 소자(303)의 결함부가 수리되면, 각 화소의 스위칭용 TFT(301) 및 EL 구동용 TFT(302)가 모두 온(ON) 된다. 전원공급선 Vi의 전압을 일정하게 유지하면, 대향전극의 전압은 일정 기간마다 변하여 소정의 역 바이어스 전류가 일정 기간마다 EL소자에 흐르도록 한다.
EL 소자의 결함부는 화소부(306)의 모든 화소(305)들 내에서 동시에 수리될 것이다. 또한, 한번에 한 라인의 화소들 내에서 결함부를 수리하거나, 한번에 하나의 화소 내에서 결함부를 수리할 수도 있다.
본 발명의 방법은, EL층을 형성하는 동안 먼지 등에 기인하여 EL층에 핀홀이 형성되고 발광층을 샌드위칭하는 2개의 층들이 단락되어도, 결함부를 변성부로 변화시킴으로써 단락이 발생하는 결함부의 저항을 증가시킬 수 있으므로, EL 소자에 순 바이어스 전압을 인가함에 따라 EL층을 통해 실제로 흐르는 전류량을 증가시킬 수 있다. 따라서, 본 발명의 수리방법은 결함부의 존재에도 불구하고 동일한 전압 레벨을 인가해서 방출되는 광의 휘도를 높일 수 있다.
변성부는 큰 저항(Rsc)을 갖기 때문에, 결함부를 둘러싼 EL층 일부의 열화를 가속시키는 전류의 흐름이 항상 있는 결함부와는 대조적으로, 변성부에는 거의 전류가 흐르지 않는다. 따라서, 변성부를 둘러싼 EL층 일부에서의 열화는 가속되지 않는다.
본 발명의 수리방법은 전술한 발광장치에만 적용되는 것은 아니라는 점에 유의해야 한다. 본 발명은 어떠한 구조의 발광장치에도 적용될 수 있다.
[실시예 2]
본 실시예에서는, 각 화소에 3개의 TFT를 갖는 액티브 매트릭스 발광장치에 본 발명의 수리방법을 적용하는 예를 설명한다.
도 5는 본 발명의 수리방법을 적용한 발광장치를 구성하는 화소의 회로도이다. 각 화소는 소스 신호선 Si(i는 1 내지 x의 정수 중 하나를 나타냄), 전원공급선 Vi(i는 1의 정수 중 하나를 나타냄), 기입용 게이트 신호선 Gaj(j는 1 내지 y의 정수 중 하나를 나타냄) 및 소거(消去)용 게이트 신호선 Gej(j는 1 내지 y 중 하나의 정수를 나타냄)를 구비한다.
또한, 각 화소는 스위칭용 TFT(501a), 소거용 TFT(501b), EL 구동용 TFT(502), EL 소자(503) 및 커패시터(504)를 구비한다.
스위칭용 TFT(501a)는 기입용 게이트 신호선 Gaj에 접속되어 있는 게이트 전극을 갖는다. 스위칭용 TFT(501a)는 소스 영역과 드레인 영역을 갖는데, 하나의 영역은 소스 신호선 Si에 접속되고, 다른 영역은 EL 구동용 TFT(502)의 게이트 전극에 접속된다.
소거용 TFT(501b)는 소거용 게이트 신호선 Gej에 접속되어 있는 게이트 전극을 갖는다. 소거용 TFT(501)는 소스 영역과 드레인 영역을 갖는데, 하나의 영역은 전원공급선 Vi에 접속되고, 다른 영역은 EL 구동용 TFT(502)의 게이트 전극에 접속된다.
EL 구동용 TFT(502)는 전원공급선 Vi에 접속된 소스 영역 및 EL 소자(503)의 2개의 전극 중 하나의 전극에 접속된 드레인 영역을 갖는다. EL 소자(503)의 2개의 전극 중 나머지 한 전극, 즉 EL 구동용 TFT(502)의 드레인 영역에 접속되어 있지 않은 전극은 대향전원(507)에 접속된다.
EL 소자(503)의 2개의 전극 중에서, EL 구동용 TFT(502)의 드레인 영역에 접속되어 있는 전극을 "화소전극"이라 칭하고, 대향전원(507)에 접속되어 있는 나머지 전극은 "대향전극"이라 칭한다.
커패시터(504)는 EL 구동용 TFT(502)의 게이트 전극 및 전원공급선 Vi 사이에 형성된다.
도 6A에는 도 5에 도시한 복수개의 화소들을 갖는 발광장치의 화소부가 도시되어 있다. 화소부(506)는 소스 신호선(S1 내지 Sx), 전원공급선(V1 내지 Vx), 기입용 게이트 신호선(Ga1 내지 Gay) 및 소거용 게이트 신호선(Ge1 내지 Gey)들을 구비한다. 복수개의 화소(505)들이 화소부(506) 내에 매트릭스를 형성한다.
도 6B에는 TFT들의 동작과, EL 소자(503)의 결함부를 수리하는 동안 전원공급선 Vi 및 각 화소의 대향전극으로 입력되는 전압의 레벨이 도시되어 있다. EL 소자(503)의 결함부가 수리되면, 각 화소의 스위칭용 TFT(501a) 및 EL 구동용 TFT(502)가 모두 온(ON) 된다. 각 화소의 소거용 TFT(501b)는 오프(OFF)된다. 전원공급선 Vi의 전압이 일정하게 유지되는 동안, 대향전극의 전압은 소정의 주기로 변하여 소정의 역 바이어스 전류가 소정의 주기로 EL 소자(503)로 흐르도록 한다.
EL 소자(503)의 결함부는 화소부(506)의 모든 화소(505)들 내에서 동시에 수리될 수 있다. 다른 실시예에서, 한번에 한 라인의 화소들 내에서, 또는 한번에 한 화소 내에서 결함부를 수리할 수도 있다.
본 발명의 방법은, EL층을 형성하는 동안 먼지 등에 기인하여 EL층에 핀홀이 형성되고 발광층을 샌드위칭하는 2개의 층들이 단락되어도, 결함부를 변성부로 변화시킴으로써 단락이 발생하는 결함부의 저항을 증가시킬 수 있으므로, EL 소자에순 바이어스 전압을 인가함에 따라 EL층을 통해 실제로 흐르는 전류량을 증가시킬 수 있다. 따라서, 본 발명의 수리방법은 결함부의 존재에도 불구하고 동일한 전압 레벨을 인가하는 경우 방출되는 광의 휘도를 높일 수 있다.
변성부는 큰 저항(Rsc)를 갖기 때문에, 결함부를 둘러싼 EL층 일부의 열화를 가속시키는 전류의 흐름이 항상 있는 결함부와는 대조적으로, 변성부에는 거의 전류가 흐르지 않는다. 따라서, 변성부를 둘러싼 EL층 일부에서의 열화는 가속되지 않는다.
[실시예 3]
본 실시예에서는, 실시예 1의 화소부를 구동하는 구동장치의 구조가 실시예 1에서 설명된다. 실시예 1의 화소부를 구동하는 소스 신호선 구동회로 및 게이트 신호선 구동회로는 본 실시예에서 설명하는 구조에 한정되지 않는다.
도 7에는 발광장치의 구동회로가 블록도로 도시되어 있다. 도 7A에서, 부호(601)는 시프트 레지스터(602), 래치(A)(603) 및 래치(B)(604)를 구비한 소스 신호선 구동회로를 나타낸다.
클럭신호(CLK)와 시작펄스(SP)가 소스 신호선 구동회로(601)내에 있는 시프트 레지스터(602)로 입력된다. 시프트 레지스터(602)는 클럭신호(CLK)와 시작펄스(SP)에 따른 순서대로 타이밍 신호를 발생하고, 상기 타이밍 신호를 하나씩 버퍼(도시되지 않음)를 통해 후속 회로로 공급한다.
시프트 레지스터(602)로부터 출력된 타이밍 신호는 버퍼와 같은 회로에 의해증폭됨에 주의해야 한다. 타이밍 신호가 공급되는 배선에는 많은 회로들과 소자들이 접속되어 있기 때문에, 이 배선들은 큰 부하용량(기생용량)을 갖게 된다. 버퍼는 큰 부하용량에 의해 야기되어 타이밍 신호의 상승 및 하강 에지들에 발생하는 "무딤"(dullness)을 방지하기 위한 목적으로 제공된다. 반드시 상기 버퍼를 구성할 필요는 없다는 점에 유의해야 한다.
버퍼에 의해 증폭된 타이밍 신호는 래치(A)(603)로 인가된다. 래치(A)(603)는 n-비트 디지털 신호(화상정보를 가지고 있는 디지털 신호)를 처리하기 위한 복수개의 래치단을 가지고 있다. 래치(A)(603)는 전술한 타이밍 신호의 입력과 동시에 순서대로 소스 신호선 구동회로(601)의 외부로부터 인가되는 n-비트 디지털 신호를 기록, 유지한다.
래치(A)(603)에 디지털 신호가 기록될 때 그 디지털 신호들은 래치(A)(603)의 복수개의 래치단에 순서대로 입력되는 것이 좋다. 그러나, 본 발명은 이러한 구조로 국한되는 것은 아니다. 래치(A)(603)의 복수개의 래치단들이 다수의 군으로 분할되면, 이어서 디지털 신호가 각각의 군으로 동시에 병렬로 입력될 수 있는데, 이를 소위 분할구동이라 한다. 여기서 상기 군의 개수는 분할수로 지칭된다. 예컨대, 래치 회로들을 각기 4개의 단마다 군으로 분할하는 경우, 4분할을 갖는 분할 구동이라고 한다.
디지털 신호가 래치(A)(603)의 모든 래치단으로 완전히 기록되는 데 필요한 시간을 라인 기간(line period)이라 칭한다. 실제로, 라인 기간에 수평 귀선 주기(horizontal retrace period)가 추가된 기간을 또한 라인 기간이라 할 수 있다.
하나의 라인 기간이 종료할 때, 래치신호가 래치(B)(604)에 인가된다. 이 순간, 래치(A)(603)에 기록되고 저장되어 있는 디지털 비디오 신호가 동시에 모두 래치(B)(604)로 전송되어 래치(B)(604)의 모든 래치단에 기록, 저장된다.
래치(B)(604)로 디지털 신호의 전송을 완료한 래치(A)(603)에 시프트 레지스터(602)로부터 출력된 타이밍 신호에 따라 디지털 신호를 순서대로 기록하는 동작이 다시 실행된다.
래치(B)(604)에 기록되고 저장되어 있는 디지털 비디오 신호가 제 2 라인 기간 동안 소스 신호선으로 입력된다.
도 7B는 게이트 신호선 구동회로의 구성을 보인 블록도이다.
게이트 신호선 구동회로(605)는 시프트 레지스터(606)와 버퍼(607)를 각각 구비한다. 또한, 게이트 신호선 구동회로(605)는 주어진 상황에 따라 동작하는 레벨 시프터를 구비할 수도 있다.
게이트 신호선 구동회로(605)에서, 시프트 레지스터(606)에서 출력된 타이밍 신호는 버퍼(607)에 인가된 이후 대응하는 게이트 신호선에 인가된다. 화소의 일 선의 스위칭용 TFT들의 게이트 전극은 각기 게이트 신호선에 접속된다. 화소의 일선의 모든 스위칭용 TFT들은 동시에 온 상태에 있어야 하기 때문에 큰 전류가 흐를 수 있는 버퍼가 이용된다.
본 발명의 수리방법이 이용되는 경우, 게이트 신호선 구동회로에 의해 게이트 신호선으로 입력된 신호를 제어함으로써 스위칭용 TFT가 온 상태에 있고, 소스신호선 구동회로에서 출력되어 소스 신호선으로 입력된 디지털 신호에 의해 EL 구동용 TFT가 온 상태에 있게 된다.
또한, 본 실시예에서, 실시예 1에 보인 화소부의 구동회로의 구조가 설명되지만, 실시예 2에서 보인 화소부의 구동회로 또한 동일한 구성을 갖는다. 실시예 2에 보인 화소부는 2개의 게이트 신호선 구동회로를 가지며, 각 게이트 신호선 구동회로는 도 7B에 각각 도시된다. 실시예 2에서, 각 게이트 신호선 구동회로는 기입 게이트 신호선 및 소거 게이트 신호선으로 각각 입력되는 신호를 제어한다.
[실시예 4]
본 실시예에서는, 실시예 1에서 보인 발광장치의 화소부를 구동하기 위한 구동회로의 구성을 설명한다. 본 실시예의 구조는 실시예 3에서 설명한 구조와 다르다. 실시예 1의 화소부를 구동하기 위한 소스 신호선 구동회로 및 게이트 신호선 구동회로는 본 실시예에서 보인 구성을 반드시 갖는 것은 아니다.
도 8A는 본 실시예에 따른 소스 신호선 구동회로(611)의 회로도이다. 부호 612는 시프트 레지스터를, 613은 레벨 시프터를, 614는 샘플링 회로를 나타낸다.
클록신호(RCK) 및 시작펄스(SP)를 시프트 레지스터(612)로 입력한다. 이미지 정보를 포함하는 아날로그 신호(아날로그 비디오 신호)를 샘플링 회로(614)로 입력한다.
클록신호(RCK) 및 시작펄스(SP)를 시프트 레지스터(612)로 입력함에 따라, 타이밍 신호가 발생하여 레벨 시스터(613)로 입력된다. 레벨 시프터(613)로 입력된 타이밍 신호는 진폭이 증폭되어 샘플링 회로(614)로 입력된다.
샘플링 회로(614)로 입력된 타이밍 신호를 이용해서, 샘플링 회로(614)로 또한 입력된 아날로그 비디오 신호가 샘플링되고, 이어서 관련 소스 신호선으로 입력된다.
도 8B는 게이트 신호선 구동회로의 구성을 도시한 블록도이다.
게이트 신호선 구동회로(615)는 시프트 레지스터(616) 및 버퍼(617)를 구비한다. 또한, 이 회로는 레벨 시프터를 구비할 수도 있다.
게이트 신호선 구동회로(615)에서, 타이밍 신호가 시프트 레지스터(616)에서 버퍼(617)로 입력되고, 이어서 관련 게이트 신호선으로 입력된다. 게이트 신호선은 화소들의 일선에 있는 스위칭용 TFT들의 게이트 전극들에 접속된다. 화소들의 일선에 있는 스위칭용 TFT들은 동시에 온 되어야 하기 때문에, 이용되는 버퍼는 큰 전류가 흐를 수 있는 것이어야 한다.
본 발명의 수리방법이 이용되는 경우, 소스 신호선 구동회로에서 소스 신호선으로 입력되는 아날로그 비디오 신호에 의해 EL 구동용 TFT들이 온 되는 반면, 게이트 신호선 구동회로는 게이트 신호선으로 입력될 신호를 제어하여 스위칭용 TFT들을 온 시키도록 한다.
[실시예 5]
본 실시예에서는, 본 발명의 수리방법을 EL층이 복수개의 층들을 포함하는 EL 소자에 적용하는 예를 설명한다.
도 9A에는 EL 소자의 구조가 도시되어 있다. 먼저, 정공 주입층은 스핀 코팅법에 의해 산화인듐 및 산화주석의 화합물(ITO)로 형성된 양극 상에 폴리티오펜유도체인 PEDOT로 30 nm의 두께로 형성된다. 이후, 20 nm의 두께를 갖는 MTDATA층과 10 nm의 두께를 갖는 α-NPD층이 증착법에 의해 정공 수송층으로서 형성된다. 정공 수송층 위에, 발광층이 증착법에 의해 자기 발광제, 즉 단일항 화합물인 Alq3로 50 nm의 두께로 형성된다. 이어서, 음극이 증착법에 의해 Yb를 증착시킴으로써 400 nm의 두께로 형성되어 EL 소자를 완성한다.
핀홀이 개방되어 위와 같이 구성된 EL 소자의 발광층에 결함부가 형성된 경우, 음극인 Yb층은 정공 수송층인 α-NPD층과 결함부에서 바람직하지 못하게 접촉하게 된다.
역 바이어스 전류가 결함부를 갖는 EL 소자에 일정 기간마다 흐르도록 하면, 결함부 내의 온도가 상승하여 결함부가 연소, 증발되거나 산화 또는 탄화되어 절연체로 변형된다. 결국, 결함부는 변성부로 변하여 자신의 저항을 증가시킨다. 따라서, 변성부를 둘러싼 EL층 일부의 열화는 가속되지 않는다.
이러한 EL 소자에서 방출된 광은 단일항 화합물로부터 방출되는 1중항 여기 에너지를 이용한다.
도 9B에는 다른 EL 소자의 구성이 도시되어 있다. 먼저, 정공 주입층이 증착법에 의해 구리 프탈로시아닌(copper phthalocyanine)으로 20 nm의 두께로 산화 인듐 및 주석 인듐의 화합물로 형성된 양극 상에 형성된다. 이후, 정공 수송층이 증착법에 의해 α-NPD로 10 nm의 두께로 형성된다. 정공 수송층 위에, 발광층이 자기 발광제, 즉 3중항 화합물인 Ir(ppy)3및 CBP로 20 nm의 두께로 형성된다.10nm의 두께를 갖는 BCP층 및 40nm의 두께를 갖는 Alq3층을 형성함으로써 전자 수송층이 발광층 상에 형성된다. 이어서, 증착법에 의해 Yb를 증착시킴으로써 400nm의 두께로 음극이 형성되어 EL 소자를 완성한다.
핀홀이 개방되어 위와 같이 구성된 EL 소자의 발광층에 결함부가 형성된 경우, 전자 수송층인 BCP층은 정공 수송층인 α-NPD층과 결함부에서 바람직하지 못하게 접촉하게 된다.
역 바이어스 전류가 결함부를 갖는 EL 소자에 일정 기간마다 흐르도록 하면, 결함부 내의 온도가 상승하여 결함부가 연소, 증발 또는 산화 또는 탄화되어 절연체로 변환된다. 결국, 결함부는 변화부로 변하여 그것의 저항을 증가시킨다. 따라서, 변성부를 둘러싼 EL층 일부의 열화는 가속되지 않는다.
이러한 EL 소자에서 방출된 광은 3중항 화합물로부터 방출되는 3중항 여기 에너지를 이용한다.
도 10A에는 또 다른 EL 소자의 구성이 도시되어 있다. 먼저, 정공 주입층은 스핀 코팅법에 의해 폴리티오펜 유도체인 PEDOT로 30 nm의 두께로 산화 인듐 및 산화 주석의 화합물(ITO)로 형성된 양극 상에 형성된다. 정공 주입층 위에, 발광층이 증착법에 의해 자기 발광제, 즉 단일항 화합물인 Alq3로 50 nm의 두께로 형성된다. 이어서, 음극이 증착법에 의해 Pb를 증착시킴으로써 400 nm의 두께로 형성되어 EL 소자를 완성한다.
핀홀이 개방되어 위와 같이 구성된 EL 소자의 발광층에 결함부가 형성된 경우, 음극인 Pb층은 정공 주입층인 PEDOT층과 결함부에서 바람직하지 못하게 접촉하게 된다.
역 바이어스 전류가 결함부를 갖는 EL 소자에 일정 기간마다 흐르도록 하면, 결함부 내의 온도가 상승하여 결함부가 연소, 증발 또는 산화 또는 탄화되어 절연체로 변환된다. 결국, 결함부는 변화부로 변하여 그것의 저항을 증가시킨다. 따라서, 변성부를 둘러싼 EL층 일부의 열화는 가속되지 않는다.
이러한 EL 소자에서 방출된 광은 단일항 화합물로부터 방출되는 1중항 여기 에너지를 이용한다.
도 10B에는 또 다시 다른 EL 소자의 구성이 도시되어 있다. 먼저, 음극이 증착법에 의해 Pb로 400nm의 두께로 형성된다. 음극 위에, 발광층이 증착법에 의해 자기 발광제, 즉 단일항 화합물인 Alq3로 50nm의 두께로 형성된다. 이후, 정공 주입층이 스핀 코팅법에 의해 폴리티오펜 유도체인 PEDOT로 30 nm의 두께로 형성된다. 5nm의 두께를 갖는 금막(Au film)이 정공 주입층 상에 형성된다. 금막은 이후의 공정에서 EL층의 표면의 열화를 방지한다. 이어서, 양극이 산화 인듐 및 산화 주석의 화합물(ITO)로 금막 상에 형성된다.
핀홀이 개방되어 위와 같이 구성된 EL 소자의 발광층에 결함부가 형성된 경우, 음극인 Pb층은 정공 주입층인 PEDOT층과 결함부에서 바람직하지 못하게 접촉하게 된다.
역 바이어스 전류가 결함부를 갖는 EL 소자에 일정 기간마다 흐르도록 하면,결함부 내의 온도가 상승하여 결함부가 연소, 증발 또는 산화 또는 탄화되어 절연체로 변환된다. 결국, 결함부는 변화부로 변하여 그것의 저항을 증가시킨다. 따라서, 변성부를 둘러싼 EL층 일부의 열화는 가속되지 않는다.
이러한 EL 소자에서 방출된 광은 단일항 화합물로부터 방출되는 1중항 여기 에너지를 이용한다.
위와 같은 구성에 의해, 본 발명의 방법은 EL층을 형성하는 동안 먼지 등에 기인하여 EL층에 핀홀이 형성되고 발광층을 샌드위칭하는 2개의 층들이 단락되어도, 결함부를 변성부로 변화시킴으로써 단락이 발생하는 결함부의 저항을 증가시킬 수 있으므로, EL 소자에 순 바이어스 전압을 인가함에 따라 EL층을 통해 실제로 흐르는 전류량을 증가시킬 수 있다. 따라서, 본 발명의 수리방법은 결함부의 존재에도 불구하고 동일한 전압 레벨을 인가하는 경우 방출되는 광의 휘도를 높일 수 있다.
또한, 본 발명은 결함부를 변성부로 변화시켜 그것의 저항을 증가시킴으로써 결함부를 둘러싼 EL층 일부의 열화를 가속시키지 않을 수 있다.
EL 재료의 탄화에 의해 생성되는 탄화물은 뛰어난 절연 특성을 가지며 안정된 물질이다. 이러한 이유로, 본 발명의 수리방법은 결함부가 유기 EL 재료로 충전될 때, 예컨대 결함부가 EL 재료막에 접촉된 EL층 내에 형성될 때 특히 효과적이다.
본 실시예는 실시예 1 내지 실시예 4와 임의로 조합하여 실시할 수 있다.
[실시예 6]
본 실시예에서는, 발광을 위해 3중항 여기에 의한 인광을 이용하는 EL물질을 이용함에 따라 외부 발광 양자 효율을 현저히 개선시킬 수 있다. 그 결과, EL 소자의 전력소비를 감소시킬 수 있고, EL 소자의 수명을 연장시킬 수 있으며, EL 소자를 경량화시킬 수 있다.
다음의 설명은 3중항 여기를 이용하여 외부 발광 양자 효율을 개선시키는 기술에 대한 보고에 관한 것이다(T. Tsutsui, C. Adachi, S. Saito, Photochemical processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437).
상기의 논문에서 보고된 EL 물질(코우마린(coumarin) 안료)의 분자식은 다음과 같다.
(M.A. Baldo, D.F.O' Brien, Y. You, A. Shoustikov, S. Sibley, M.E. Thompson, S.R. Forrest, Nature 395 (1998) p.151)
상기 논문에 보고된 EL 물질(Pt 복합체)의 분자식은 다음과 같다.
(M.A. Baldo, S. Lamansky, P.E. Burrows, M.E. Thompson, S.R. Forrest, Appl. Phys. Lett., 75 (1999) p.4) (T.Tsutsui, M.-J. Yang, M. Yahiro, K. Nakamura, T. Watanabe, T. Tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn, Appln. Phys., 38(12B)(1999)L1502.)
상기 논문에 보고된 EL 물질(Ir 복합체)의 분자식은 다음과 같다.
상술한 바와 같이, 3중항 여기에 의한 인광을 실제로 적용할 수 있다면 1중항 여기에 의한 형광을 이용하는 경우와 비교할 때 3 내지 4배의 외부 발광 양자 효율을 얻을 수 있다.
본 실시예에 따른 구조는 실시예 1 내지 실시예 13의 구조들과 조합하여 임의로 실시할 수 있다.
[실시예 7]
본 실시예에서, 결함부를 갖는 EL 소자에 역 바이어스 전압을 인가할 때 EL 소자의 실제 전압전류 특성을 설명한다.
본 실시예에서 이용하는 EL 소자는 다음과 같이 구성된다. 먼저, 정공 주입층이 증착법에 의해 구리 프탈로시아닌(copper phthalocyanine)으로 20 nm의 두께로 산화 인듐 및 주석 인듐의 화합물로 형성된 양극 상에 형성된다. 이후, 20 nm의 두께를 갖는 MTDATA층과 10 nm의 두께를 갖는 α-NPD층이 증착법에 의해 정공 수송층으로서 형성된다. 정공 수송층 위에, 발광층이 증착법에 의해 자기 발광제, 즉 단일항 화합물인 Alq3로 50 nm의 두께로 형성된다. 이후, 전자 주입층이 리튬 아세틸아세토네이트(Liacac)로 2nm의 두께로 형성된다. 이어서, 음극이 알루미늄 합금으로 50 nm의 두께로 형성되어 EL 소자를 완성한다.
도 14에는 위와 같이 구성된 EL 소자에 역 바이어스 전압을 인가할 때의 EL 소자의 전압전류 특성이 도시되어 있다. 역 바이어스 전류는 역 바이어스 전압이 -5V인 지점(A)을 향해 증가하다가, 지점(A)을 지나서 감소한다.
EL 소자가 손상되어도, 역 바이어스 전압을 인가했기 때문에 역 바이어스 전류는 증가하지만 지점(A)을 지나면 감소한다. 따라서, 지점(A)에서 결함부에 어떤 변화가 발생하여 결함부의 저항을 증가시킨다는 추론이 가능하다.
본 발명의 수리방법에서, EL 소자에 인가될 역 바이어스 전압의 레벨 및 전압 인가 시간은 양극, 음극 및 EL 소자 내의 EL층의 재료와 EL 소자의 구조에 따라 변화한다. 역 바이어스 전압이 현저하게 낮으면 본 발명의 효과를 거둘 수 없지만, 현저하게 높으면 역 바이어스 전압은 EL층의 열화를 가속시키고 EL 소자 자체를 손상시킨다.
도 14에 도시한 전압전류 특성에 따라, 역 바이어스 전류는 -6.5V 이하에서 역 바이어스 전압에 따라 급격히 증가한다. 따라서, 본 실시예에 이용되는 EL 소자에 -6.5V 이하의 역 바이어스 전압을 인가하면, EL 소자는 필시 거의 손상될 상태에 놓이거나 EL층은 거의 열화된 상태에 이르게 될 것이다.
EL 소자로 인가될 역 바이어스 전압의 레벨 및 전압 인가 시간은 양극, 음극 및 EL 소자 내의 EL층의 재료와 EL 소자의 구조에 적합하도록 본 발명을 실행하려는 사람에 의해 설정되어야 한다.
[실시예 8]
본 실시예에서는, 직류 역 바이어스 전압이 애벌란쉬 전압(Vav)에 도달할 때까지 증가하다가 이후 감소하는 경우, EL 소자의 전압전류 특성을 설명한다.
도 15는 직류 역 바이어스 전압이 애벌란쉬 전압(Vav)에 도달할 때까지 증가하다가 이후 감소하는 경우, 전압전류 특성을 나타낸 그래프이다. 역 바이어스 전압이 증가함에 따라, 역 바이어스 전류(Irev)는 점(B), 점(C) 및 점(D) 에서 일시적으로 갑자기 증대되는데, 점(B), 점(C) 및 점(D)에서 결함부에 어떤 변화가 발생하여 결함부를 변성부로 전환시킨다.
역 바이어스 전압(Vrev)이 Vav에서 최대값에 도달한 이후 감소함에 따라, 역 바이어스 전류 (Irev)에서 특이한 변화는 관찰되지 않는다.
본 실시예는 실시예 1 내지 실시예 7과 임의로 조합하여 실시할 수 있다.
[실시예 9]
본 실시예에서는, 본 발명의 수리방법이 적용된 발광장치의 단면에 대해 설명한다.
도 16에서 n채널형 TFT는 기판(700) 상에 형성된 스위칭용 TFT(721)로서 이용된다.
본 실시예에서, 스위칭용 TFT(721)는 2개의 채널형성 영역이 형성되어 있는 이중 게이트 구성을 갖는다. 그러나, TFT는 1개의 채널형성 영역을 갖는 단일 게이트 구조 또는 3개의 채널형성 영역을 갖는 삼중 게이트 구성을 가질 수 있다.
기판(700) 상에 형성된 구동회로는 n채널형 TFT(723) 및 p채널형 TFT(724)를 갖는다. 본 실시예에서, 구동회로 내에 있는 TFT들이 단일 게이트 구조로 되어 있지만 TFT들은 이중 게이트 구조 또는 삼중 게이트 구성을 가질 수 있다.
배선(701,703)들은 CMOS 회로의 소스 배선으로서 기능하며, 배선(702)은 CMOS의 드레인 배선으로서 작용한다. 배선(704)은 소스 배선(708)을 스위칭용 TFT의 소스 영역에 전기적으로 접속시키는 배선으로서 작용한다. 배선(705)은 드레인 배선(709)를 스위칭용 TFT의 드레인 영역에 전기적으로 접속시키는 배선으로서 작용한다.
p채널형 TFT가 EL 구동용 TFT(722)로 이용된다. 본 실시예에서, EL 구동용 TFT(722)는 단일 게이트 구조로 되어 있지만 이중 게이트 구조 또는 삼중 게이트 구성을 가질 수 있다.
배선(706)은 EL 구동용 TFT의 소스 배선(전원공급선에 해당함)이다. 배선(707)은 화소전극(710)에 전기적으로 접속되어 있는 EL 구동용 TFT의 화소전극(710) 상에 위치한 전극이다.
화소전극(710)은 투명 도전막으로 형성되고 EL 소자의 양극으로서 동작한다. 투명 도전막은 산화 인듐 및 산화 주석의 화합물 또는 산화 인듐 및 산화 아연의 화합물로부터 제조될 수 있으며, 또한 산화 아연, 산화 주석 또는 산화 인듐으로부터 각각 제조될 수 있다. 투명 도전막은 갈륨으로 도핑될 수 있다. 화소전극(710)은 위의 배선들을 형성하기 전에 평면 층간 절연막(711) 상에 형성된다. 본 실시예에서, 막(711)은 수지로 제조된 평탄화 막이며 평탄화 막(711)을 갖는 TFT에 의해 초래된 레벨차를 없애는 것이 매우 중요하다. 나중에 형성될 EL층은 레벨차 때문에 발광 결함을 초래할 수 있을 정도로 얇다. 따라서, EL층이 가능한 한 평평한 표면에 형성될 수 있도록 표면은 화소전극을 형성하기 전에 평탄화 되어야 한다.
도 16에 도시한 바와 같이, 배선들(701 내지 701)을 형성한 후 뱅크(712)를 형성한다. 뱅크(712)는 실리콘, 즉 유기 수지막을 함유하는 절연막을 패터닝함으로써 형성되며, 100 내지 400 nm의 두께를 갖는다.
뱅크(712)는 절연막이므로, 막이 형성되는 동안 소자의 정전파괴가 발생하지않도록 주의해야 한다. 본 실시예에서, 탄소 입자 또는 금속 입자가 뱅크(712)의 재료로 제공되는 절연막에 첨가될 수 있으며, 이로써 고유저항을 감소시켜 정전기 발생을 방지한다. 첨가될 탄소 입자 또는 금속 입자의 양을 조절하여 고유저항이 1×106내지 1×1012Ωm(바람직하게는 1×108내지 1×1010Ωm)로 감소되도록 한다.
EL층(713)은 화소전극(710) 상에 형성된다. 도 16에 하나의 화소만을 도시했지만 본 실시예에서 적색광(R)을 위한 EL층, 녹색광(G)을 위한 EL층 및 청색광(G)을 위한 EL층을 형성한다. 본 실시예는 EL층(713)의 재료로서 저분자량의 유기 EL 재료를 이용하며, EL층(713)은 증착법에 의해 막 내부로 형성된다. 특히, EL층(713)은 20 nm의 두께를 갖는 구리 프탈로시아닌(CuPc)막이 정공 주입층(713a)으로서 형성되고 70nm의 두께를 갖는 트리스-8-퀴놀리라이트-알루미늄 착물(Alq3)막이 발광층(713b)으로서 정공 주입층 상에 형성되는 적층구성을 갖는다. 발광되는 컬러는 퀴나크리돈, 페릴렌 또는 DCM1과 같이 Alq3를 도핑하기 위해 이용하는 형광안료의 선택에 따라 제어할 수 있다.
위에서 주어진 재료는 EL층에 이용할 수 있는 유기 EL 재료의 예에 불과하므로, 그것들로 한정할 필요는 없다. 발광층 이외에도, EL층(발광을 위한 층 및 발광을 위한 캐리어 수송을 위한 층을 의미함)은 전하 캐리어 수송층 또는 전하 캐리어 주입층 중 어느 하나 또는 이들 모두를 구비할 수 있다. 예컨대, 본 실시예에서 설명한 예에서는 저분자량 유기 EL 재료를 이용하지만 고분자량 유기 EL 재료도 EL층에 이용할 수 있다. 탄화실리콘과 같은 무기재료를 전하 캐리어 수송층 및 전하 캐리어 주입층에 이용할 수 있다. 공지된 유기 EL 재료와 공지된 무기재료들을 이용할 수 있다.
EL층(713) 위에, 도전막으로 음극(714)을 형성한다. 본 실시예에서는, 알루미늄과 리튬의 합금으로 이루어진 합금막을 도전막으로서 이용한다. 공지의 MgAg막(알루미늄과 은의 합금막) 또한 이용할 수 있다. 주기율표에서 1족 또는 2족에 속하는 원소로 이루어진 도전막이 음극재료로서 적당하다.
음극(714)을 형성하면 EL 소자(719)가 완성된다. 여기서, EL 소자(719)는 화소전극(양극)(710), EL층(713) 및 음극(714)을 포함하는 커패시터를 의미한다.
EL 소자(719)를 완전히 덮기 위해 보호막(716)을 제공하는 것이 효과적이다. 보호막(716)은 탄소막, 질화규소막 및 산화질화규소막과 같은 절연막이다. 단일층 또는 이들 절연층들의 적층이 보호막에 이용된다.
보호막으로서 넓은 영역을 커버할 수 있는 막을 이용하는 것이 바람직하다. 탄소막과 DLC(다이아몬드형 탄소)막이 특히 효과적이다. DLC막은 상온과 100℃ 사이의 온도범위에서 형성되기 때문에 내열성이 낮은 EL층(713) 상에 쉽게 형성될 수 있다. 또한, DLC막은 산소를 차단하는 데 매우 효과적이어서 EL층(713)의 산화를 방지할 수 있다. 따라서, 순서에 따라 실행될 밀봉 공정 이전에 EL층(713)이 산화되는 것을 막을 수 있다.
보호막(716) 상의 밀봉부재(717) 및 커버부재(718)를 접착한다. 자외선 경화 수지를 밀봉부재(717)로서 이용할 수 있다. 흡습효과를 갖는 물질 또는 산화방지 효과를 갖는 물질을 밀봉부재(717) 내에 삽입하는 것이 효과적이다. 본 실시예에서 이용하는 커버부재(718)는 유리기판, 석영기판 또는 플라스틱 기판(플라스틱막 포함)이며 그 앞뒤에 탄소막(바람직하게는 DLC막)이 형성되어 있다.
따라서, 도 16에 도시한 바와 같이 구성된 EL 표시장치가 완성된다. EL 표시장치를 대기 중에 노출시키지 않고 뱅크(712) 형성 이후부터 보호막(716) 형성까지의 공정들을 연속적으로 처리하는 장치를 형성하는 멀티체임버 방법(또는 인라인 방법) 막을 이용하는 것이 효과적이다. 이처럼 공기에 노출시키지 않기 위한 연속적인 처리과정은 더 확장되어 커버부재(718)를 접착하는 공정을 포함할 수 있다.
본 실시예에서 이용하는 TFT들의 특징은 다음과 같다. 게이트 전극은 2개의 층을 갖는 도전막으로부터 형성된다. 또한, 채널형성 영역과 드레인 영역 사이에 형성된 저농도의 불순물 영역들간에 농도차가 거의 없으며 이로써 완만한 농도경사를 형성한다. 그리고 저농도의 불순물 영역은 하부 게이트 전극과 중복되는 영역(이 영역을 GOLD 영역이라 함) 및 기초 게이트 전극과 중복되지 않는 영역(이 영역을 LDD 영역이라 함)으로 분류된다. 게이트 절연막의 가장자리 위, 즉 상기 게이트 전극과 중복되지 않은 영역 및 고농도의 불순물 영역 위의 영역이 테이퍼 처리된다.
본 실시예의 발광장치에서, 발광층(713b)에 핀홀이 존재하는 경우, 핀홀을 통해 정공 주입층(713)과 음극(714)이 접촉하는 결함부가 발생한다. 이러한 결함부는 본 발명의 수리방법에 의해 변성부(715)로 전환될 수 있으며 결국 저항이 증가하게 된다. 따라서, 핀홀을 제외한 화소의 다른 부분의 휘도가 증대되며, 핀홀을 둘러싼 EL층 일부의 열화가 가속되지 않는다.
본 실시예는 화소부 및 구동회로만의 구성을 설명한다. 그러나, 본 실시예에 따른 제조과정에서 화소부 및 구동회로를 유지하는 동일한 절연체 상에 신호 분할 회로, D/A 컨버터, 연산증폭기 및 γ보정회로와 같은 논리회로를 또한 형성할 수 있다. 또한, 메모리와 마이크로프로세서를 형성할 수 있다.
본 실시예의 구조는 실시예 1,2,3,4,6 및 8 중의 어느 것과도 조합하여 실시할 수 있다.
[실시예 10]
본 실시예에서는, 본 발명의 수리방법이 적용되는 발광장치의 단면을 설명한다.
도 17에서, 구동회로의 p채널형 TFT(200) 및 n채널형 TFT(201)는, EL 구동용 TFT(203), 스위칭용 TFT(204) 및 보유용량(205)이 형성되어 화소를 구성하는 동일한 기판 상에 형성된다.
구동회로의 p채널형 TFT(200)는 제2 테이퍼 형상을 가지며 게이트 전극으로서 작용하는 도전층(220)과, 채널형성 영역(206)과, 소스 영역 또는 드레인 영역으로서 작용하는 제 3 불순물 영역(207a)과, 게이트 전극(220)과 중복되지 않는 LDD영역으로서 동작하는 제 4 불순물 영역(A)(207b)으로 이루어진다.
구동회로의 n채널형 TFT(200)는 제2 테이퍼 형상을 가지며 게이트 전극으로서 작용하는 도전층(221)과, 채널형성 영역(208)과, 소스 영역 또는 드레인 영역으로서 작용하는 제 1 불순물 영역(209a)과, 게이트 전극(221)과 중복되지 않는 LDD영역으로서 동작하는 제 2 불순물 영역(A)(209b)과, 게이트 전극(221)과 부분적으로 중복되는 LDD영역으로서 동작하는 제 2 불순물 영역(B)(209c)으로 이루어진다. 채널의 길이가 2 내지 7 ㎛이 반면, 제 2 불순물 영역(B)(209c)이 게이트 전극(221)과 중복되는 부분의 길이는 0.1 내지 0.3 ㎛로 설정된다. 이 Lov영역의 길이는 게이트 전극(221)의 두께 및 테이퍼 부분의 각도를 조정함으로써 제어된다. n채널형 TFT에 형성된 LDD영역에 의해, 드레인 영역 근처에서 발생된 높은 전계는 용이하게 핫 캐리어의 생성을 억제하여 TFT의 열화를 방지한다.
이와 유사하게, EL 구동용 TFT(203)는 제2 테이퍼 형상을 가지며 게이트 전극으로서 작용하는 도전층(223)과, 채널형성 영역(212)과, 소스 영역 또는 드레인 영역으로서 작용하는 제 3 불순물 영역(213a)과, 게이트 전극(221)과 중복되지 않는 LDD영역으로서 동작하는 제 4 불순물 영역(A)(213b)과, 게이트 전극(223)과 부분적으로 중복되는 LDD영역으로서 동작하는 제 4 불순물 영역(B)(213c)으로 이루어진다.
시프트 레지스터 및 버퍼와 같은 논리회로와 아날로그 스위치를 갖는 샘플링 회로가 구동회로를 구성한다. 도 17에서, 이들 회로의 TFT들은 한 쌍의 소스와 드레인 사이에 1개의 게이트 전극이 위치하는 단일 게이트 구성을 갖는다. 그러나, TFT들은 한 쌍의 소스와 드레인 사이에 복수개의 전극이 위치하는 다중 게이트 구성을 가질 수 있다.
EL 구동용 TFT(203)의 드레인 영역은 배선(231)을 통해 화소전극(271)에 접속된다. EL층(272)이 화소전극에 접촉하도록 공지의 유기 EL 재료로부터 형성된다. 음극(273)이 EL층(272)에 접촉하도록 형성된다.
스위칭용 TFT(204)는 제2 테이퍼 형상을 가지며 게이트 전극으로서 작용하는 도전층(224)과, 채널형성 영역(214a,214b)과, 소스 영역 또는 드레인 영역으로서 작용하는 제 1 불순물 영역(215a,217)과, 게이트 전극(224)과 중복되지 않는 LDD영역으로서 동작하는 제 2 불순물 영역(A)(215b)과, 게이트 전극(224)과 부분적으로 중복되는 LDD영역으로서 동작하는 제 2 불순물 영역(B)(215c)으로 이루어진다. 제 2 불순물 영역(B)(215c)이 게이트 전극(224)과 중복되는 부분의 길이는 0.1 내지 0.3 ㎛로 설정된다. 보유용량은 제 1 불순물 영역(217)으로부터 확장되고 제 2 불순물 영역(A)(219a), 제 2 불순물 영역(B)(219c) 및 도전성 타입의 영역을 설정하기 위한 어떠한 불순물 원소도 도핑되지 않은 영역(218)을 갖는 반도체층과, 제 3의 형태를 갖는 게이트 절연막과 같은 층인 절연층과, 제2 테이퍼3차 테이퍼 전도층으로부터 형성된 용량 배선(225)으로 이루어진다.
본 실시예의 발광장치에서, EL층(272)에 핀홀이 존재하는 경우, 핀홀을 통해 화소전극(217)과 음극(273)이 접촉하는 결함부가 발생한다. 이러한 결함부는 본 발명의 수리방법에 의해 변성부(274)로 전환될 수 있으며 결국 저항이 증가하게 된다. 따라서, 핀홀을 제외한 화소의 다른 부분의 휘도가 증대되며, 핀홀을 둘러싼 EL층 일부의 열화가 가속되지 않는다.
본 실시예의 구조는 실시예 1,2,3,4,6 및 8 중의 어느 것과도 조합하여 실시할 수 있다.
[실시예 11]
본 실시예에서는, 본 발명의 수리방법을 이용한 발광 표시장치의 단면구조의 개요를 설명한다.
도 18에서 부호 811은 기판을 나타내며, 812는 베이스가 되는 절연막(이하, 하지막이라고 칭함)을 나타낸다. 기판(811)으로서는 통상 유리기판, 석영기판, 유리 세라믹기판 또는 결정성 유리기판인 투광기판을 이용할 수 있다. 그러나, 상기 기판은 제조공정중에 가장 높은 공정온도를 견딜 수 있어야만 한다.
또한, 하지막(812)은 가동 이온을 함유하는 기판 또는 도전성을 갖는 기판을 이용하는 경우 특히 효과적이지만, 하지막(812)을 석영기판 상에 형성할 필요는 없다. 하지막(812)으로는 실리콘을 함유하는 절연막을 이용할 수 있다. 주목할 것은 "실리콘 함유 절연막"이라는 용어는 산화규소막, 질화규소막 및 실리콘에 대해 소정의 비율로 산소 또는 질소를 함유하는 산화질화규소막(SiOxNy: x,y는 임의의 정수)과 같은 절연막을 특히 나타낸다는 것이다.
부호 8201은 스위칭용 TFT, 8202는 EL 구동용 TFT를 나타내며, 각 TFT들은 n채널형 TFT와 p채널형 TFT모두에 의해 형성된다. EL 발광 방향이 기판의 하측면(TFT들 및 EL층이 형성되어 있지 않은 표면)을 향할 때, 스위칭용 TFT와 EL 구동용 TFT는 상기의 구성을 갖는 것이 바람직하다. 그러나, 본 발명은 이러한 구조에 한정되지 않는다. 스위칭용 TFT 및 EL 구동용 TFT는 n채널형 TFT 또는 p채널형 TFT 중 어느 것도 될 수 있다.
스위칭용 TFT(8201)는 소스 영역(813), 드레인 영역(814), LDD 영역(815a 내지 815d), 분리 영역(816)을 포함하는 활성층과 채널형성 영역(863, 864), 게이트절연막(818), 게이트 전극(819a, 819b), 제 1 층간절연막(820), 소스 신호선(821) 및 드레인 배선(822)를 포함하는 활성층을 갖는다. 여기서 주지할 점은 게이트 절연막(818) 및 제 1 층간절연막(820)이 기판상의 모든 TFT들간에 공통이 되거나, 아니면 회로 또는 소자에 따라 각기 다르게 될 수 있다는 점이다. 또한, 부호 817a 및 817b는 채널형성 영역을 형성하기 위한 마스크이다.
또한, 도 18에 도시한 스위칭용 TFT(8201)는 게이트 전극들819a, 819b)에 전기적으로 접속되어 이중 게이트 구조가 된다. 이중 게이트 구조뿐만 아니라, 3중게이트 구조와 같은 다중 게이트 구조(직렬로 연결된 2개 이상의 채널형성 영역을 갖는 활성층을 포함하는 구조) 또한 물론 이용될 수 있다.
다중 게이트 구조는 오프전류를 감소시키는 데 매우 효과적이고, 만일 스위칭용 TFT의 오프전류가 충분히 낮아지면 EL 구동용 TFT(8202)의 게이트 전극에 접속된 커패시터에 필요한 최소 용량을 그만큼 감소시킬 수 있다. 즉, 커패시터에 의해 점유되는 면적이 보다 작아지므로 스위칭용 TFT에 다중 게이트 구성을 이용하는 것이 EL 소자의 유효 발광면적을 증가시키는 데 효과적이다.
또한, 스위칭용 TFT(8201)에서 LDD 영역(815a 내지 815b)들은 게이트 절연막(818)을 통해 게이트 전극(819a, 819b)과 중복하지 않게 형성된다. 이러한 형태의 구조는 오프전류를 감소시키는 데 매우 효과적이다. 또한, LDD영역(815a 내지 815d)의 길이(폭)는 0.5 내지 3.5 ㎛, 통상 2.0 내지 2.5 ㎛로 설정하는 것이 좋다.
채널형성 영역과 LDD 영역사이에 오프셋 영역(채널형성 영역과 동일한 요소들을 갖는 반도체층으로 구성되는 영역으로, 게이트전압이 인가되지 않음)을 형성하여 오프전류를 감소시키는 것이 보다 바람직하다. 또한, 2개 이상의 게이트 전극을 갖는 다중 게이트 구성을 이용할 때, 분리 영역(816)(소스 영역 또는 드레인 영역에 첨가된 것과 동일한 농도의 동일 불순물 원소가 첨가됨)은 오프전류를 감소시키는 데 효과적이다.
다음, 제 1 EL 구동용 TFT(8202)를 형성하는데, 이 제 1 EL 구동용 TFT(8202)는 소스 영역(826), 드레인 영역(827), 채널형성 영역(805)을 포함하는 활성층과, 게이트 절연막(818)과, 게이트 전극(830) 및 제 1 층간 절연막(820)과, 소스 배선(831)과, 드레인 배선(832)을 갖는다. 본 실시예에서 제 1 EL 구동용 TFT(8202)는 p채널형 TFT이다. 부호 829는 채널형성 영역을 형성하기 위한 마스크이다.
또한, 스위칭용 TFT(8201)의 드레인 영역(814)은 EL 구동용 TFT(8202)의 게이트 전극(830)에 접속된다. 도 18에 도시하지 않았으나, 특히 EL 구동용 TFT(8202)의 게이트 전극(830)은 스위칭용 TFT(8201)의 드레인 영역(814)에 드레인 배선(또한 접속 배선을 칭함)(822)을 통해 전기적으로 접속된다. 제 1 EL 구동용 TFT(8202)의 소스 배선(831)은 전원공급선(도시되지 않음)에 접속된다.
제 1 EL 구동용 TFT(8202)는 EL 소자에 주입되는 전류량을 제어하기 위한 소자로서, 비교적 많은 양의 전류가 흐르게 된다. 따라서, EL 구동용 TFT(8202)의 채널폭(W)을 스위칭용 TFT의 채널폭보다 크게 설계하는 것이 바람직하다. 또한, 채널길이(L)는 EL 구동용 TFT(8202)내에서 과도한 양의 전류가 흐르지 않도록 설계하는 것이 바람직하다. 화소당 0.5 내지 2 ㎂(보다 바람직하게는 1 내지 1.5 ㎂)를 갖는 것이 바람직하다.
또한, EL 구동용 TFT(8202)의 활성층(특히, 채널형성 영역)의 막두께를 보다 두껍게 하면(바람직하게는 50 내지 100 nm, 특히 바람직하게는 60 내지 80 nm), TFT의 열화를 억제할 수 있다. 역으로, 스위칭용 TFT(8201)의 경우 활성층(특히, 채널형성 영역)의 막두께를 보다 얇게(바람직하게는 20 내지 50 nm, 특히 바람직하게는 25 내지 40 nm) 하는 것이 오프전류를 작게 하는 견지에서 효과적이다.
화소내에 형성된 TFT의 구성을 상술했지만, 구동회로가 또한 이와 동시에 형성된다. 도 18에는 구동회로를 형성하기 위한 기본 단위가 되는 CMOS회로가 도시되어 있다.
동작속도를 저하시키지 않고 핫 캐리어 주입을 감소시킬 수 있는 구성을 갖는 TFT를 도 18의 CMOS 회로의 n채널형 TFT(8204)로서 이용한다. 주지할 점은, "구동회로"라는 용어가 여기서 소스 신호선 구동회로와 게이트 신호선 구동회로를 나타낸다는 것이다. 또한, 다른 논리회로(레벨 시프터, A/D 컨버터 및 신호분할 회로와 같은 회로)를 형성할 수 있다.
CMOS 회로의 상기 n채널형 TFT(8204)의 활성층은 소스 영역(835), 드레인 영역(836), LDD 영역(837) 및 채널형성 영역(862)을 포함한다. LDD 영역(837)은 게이트 절연막(818)을 사이에 두고 게이트 전극(839)과 중복된다. 저항 성분을 가능하면 많이 감소시키는 것이 바람직하다. 부호 838은 채널형성 영역을 형성하기 위한 마스크이다.
LDD 영역(837)을 드레인 영역(836)측 위에만 형성하는 것은 동작 속도를 감소시키지 않기 위한 것이다. 또한, n채널형 TFT(8204)의 오프전류를 걱정할 필요는 없으며, 오히려 동작 속도를 더욱 중시하는 편이 더 낫다. 따라서, 상기 LDD 영역(837)이 게이트 전극과 완전히 중복되도록 하여 저항 성분을 최소화 하는 것이 좋다. 따라서, 소위 오프셋을 제거하는 것이 바람직하다.
또한, 핫 캐리어 주입으로 인한 CMOS 회로의 p채널형 TFT(8205)의 열화를 걱정할 필요가 없고, LDD영역을 특별히 제공할 필요는 없다. 따라서, p채널형 TFT(8205)의 활성층은 소스 영역(840), 드레인 영역(841) 및 채널형성 영역(861)을 포함하고, 게이트 절연막(818) 및 게이트 전극(843)이 활성층 상에 형성된다. 물론, n채널형 TFT(8204)의 LDD 영역과 유사하게 LDD 영역을 형성함으로써 핫 캐리어 주입에 대비한 조치를 취하는 것이 또한 가능하다.
또한, n채널형 TFT(8204) 및 p채널형 TFT(8205)는 제 1 층간 절연막(820)을 관통하고 소스 영역 위에 위치한 소스 배선(844,845)을 각각 갖는다. 또한, n채널형 TFT(8204) 및 p채널형 TFT(8205)의 드레인 영역은 드레인 배선(846)에 의해 전기적으로 상호 연결되어 있다.
이후, 부호 847은 제 1 보호막으로서, 이 막의 두께는 10 nm 내지 1 ㎛(바람직하게는 200 내지 500 nm)로 설정하는 것이 좋다. 보호막의 물질로는 실리콘을 함유하는 절연막(특히, 산화된 질화규소막 또는 질화규소막을 이용하는 것이 바람직함)을 이용할 수 있다. 보호막(847)은 알칼리성 금속과 습기로부터 TFT들을 보호하는 역할을 한다. TFT(특히 EL 구동용 TFT)상에 최종적으로 형성되는 EL층에는나트륨과 같은 알칼리성 금속이 함유된다. 즉, 제 1 보호막(847)은 TFT내로 알칼리성 금속(가동 이온)이 침투하지 않게 하도록 보호층으로서 작용한다.
또한, 부호 848은 TFT들로 인한 단차를 평탄화 하기 위한 평탄화 막으로서 작용하는 제 2 층간 절연막을 나타낸다. 이 제 2 층간절연막(848)으로서는 유기 수지막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴수지, 또는 BCB(벤조시클로부텐)와 같은 것을 이용할 수 있다. 이러한 유기 수지막은 우수한 품질의 평탄면을 용이하게 형성하는 이점과 낮은 비유전상수를 갖는 이점이 있다. EL층은 불균일성에 아주 민감하고, 따라서 제 2 층간 절연막(848)에 의해 TFT 단차를 대부분 흡수케 하는 것이 바람직하다. 또한, 게이트 신호 배선 데이터 신호 배선 및 EL 소자의 음극 사이에 형성되는 기생용량을 감소시킬 수 있도록 낮은 비유전상수물질을 두껍게 형성하는 것이 바람직하다. 따라서, 상기 두께는 0.5 내지 5 ㎛(보다 바람직하게는 1.5 내지 2.5 ㎛)가 바람직하다.
또한, 부호 849는 투명 도전막에 의해 형성되는 화소전극(EL 소자의 양극)을 나타낸다. 이 화소전극(849)은 제 2 층간 절연막(848) 내 및 제 1 보호막(847) 내에 콘택트 홀(개구)을 형성한 후 제 1 EL 구동용 TFT(8202)의 드레인 배선(832)에 접속될 수 있게 형성한다. 주목할 것은, 도 18에 도시한 바와 같이 화소 전극(849)과 드레인 영역(827)은 직접 접속되지 않도록 형성된다는 것이다.
화소 전극(849) 상에는 산화규소막, 산화질화규소막 또는 유기수지막을 이용하여 0.3 내지 1 ㎛의 두께로 제 3 층간 절연막(850)을 형성한다. 화소 전극(849)의 위에서 제 3 층간절연막(850)에는 에칭에 의해 개구부가 형성되고, 이 개구부의가장자리도 테이퍼 형태를 갖도록 에칭된다. 테이퍼각은 10 내지 60°(바람직하게는 30 내지 50°)로 설정하는 것이 좋다.
제 3 층간 절연막(850) 위에 EL층(851)이 형성된다. EL층(851)으로는 단층구조 또는 적층구성을 이용할 수 있으나, 적층구조의 경우가 보다 우수한 발광효율을 갖는다. 일반적으로, 화소전극상에는 정공 주입층, 정공 수송층, 발광층, 전자 수송층이 이 순서대로 형성되나, 정공 수송층, 발광층, 전자 수송층을 갖는 구조 또는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 갖는 구성을 이용하는 것도 가능하다. 본 발명에서는 모든 공지의 구성을 이용할 수 있으며, EL층에 형광안료와 같은 물질의 도핑도 실시할 수 있다.
도 18의 구조는 R, G, B에 대응하는 3가지 형태의 EL 소자들을 형성하는 경우에 대한 예이다. 비록 도 18에는 단지 하나의 화소만이 도시되어 있으나 동일 구성을 갖는 화소들이 적색, 녹색, 청색에 각기 대응하여 형성되어 컬러표시를 행할 수 있다. 본 발명은 컬러표시 방법과 무관하게 실시하는 것이 가능하다.
EL층(851)상에는 EL 소자의 음극(852)이 카운터 전극으로서 형성된다. 음극(852)로서는 마그네슘(Mg), 리튬(Li), 또는 칼슘(Ca)과 같은 저 일계수물질을 함유하는 재료가 이용된다. MgAg(Mg와 Ag를 Mg:Ag=10:1의 혼합비로 혼합하여 제조한 물질)로 형성되는 전극을 이용하는 것이 바람직하다. 또한 다른 예로서는 MgAgAl전극, LiAl전극, LiFAl전극을 들 수 있다.
EL층(851)으로 포함하는 적층체는 각 화소마다 별도로 형성해야 하나, EL층(851)은 습기에 매우 취약하고, 그 결과 통상의 포토리소그라피 기술을 이용할수 없다. 따라서, 금속 마스크와 같은 물리적 마스크 재료를 이용하는 것이 바람직하고, 진공증착법, 스퍼터링법, 또는 플라즈마 CVD법과 같은 기체상 방법에 의해 층들을 선택적으로 형성하는 것이 바람직하다.
EL 소자(8206)는 화소전극(양극)(849), EL층(851) 및 음극(852)으로 형성된다.
EL층을 선택적으로 형성하는 방법으로서 잉크젯 인쇄법, 스크린 인쇄법 또는 스핀 코팅법과 같은 방법을 이용하는 것이 또한 가능한 점에 유의해야 한다. 그러나, 현재 이러한 방법을 이용하여 음극을 연속적으로 형성하는 것은 불가능하며, 따라서 상술한 다른 방법들을 이용하는 것이 바람직하다.
또한, 부호 853은 외부의 습기 등으로부터 EL층 및 음극(852)을 보호하고 동시에 각 화소의 음극(852)에 접속시키기 위한 전극인 보호전극을 나타낸다. 보호전극(853)으로서는 알루미늄(Al), 구리(Cu), 은(Ag)을 함유하는 저저항물질을 이용하는 것이 바람직하다. 또한, 보호전극(853)은 EL층에 의해 발생하는 열량을 경감시키는 열 방사효과를 가지는 것으로 예상할 수 있다.
부호 854는 제 2 보호막으로서, 이 보호막의 두께는 10 nm 내지 1 ㎛(바람직하게는 200 내지 500 nm)로 설정하는 것이 좋다. 제 2 보호막(854)을 형성하는 목적은 주로 습기로부터 EL층(851)을 보호하는 것이나, 제 2 보호막(854)에 열방사 효과를 부여하는 것도 효과적이다. 상술한 바와 같이 EL층은 열에 약하고, 따라서 가능한 한 낮은 온도(바람직하게는 상온 내지 120℃의 온도범위에서)에서 막형성을 수행하는 것이 바람직하다. 그러므로, 바람직한 막형성 방법으로는 플라즈마 CVD법, 스퍼터링법, 진공증착법, 이온도금법, 및 용해코팅법(스핀코팅법)을 고려할 수 있다.
본 발명에서 도 18에 도시한 모든 TFT들은 활성층으로서 폴리규소막을 가질 수 있다는 점에 유의해야 한다.
발광장치의 EL층(860)에 핀홀이 형성되면, 화소 전극(849)과 음극(852)이 핀홀을 통해 접속하고 있는 결함부가 형성된다. 본 발명의 수리방법에 의해, 결함부를 변성부(860)로 변화시킴으로써 저항을 보다 높일 수 있다. 따라서, 화소의 핀홀을 제외한 다른 부분의 휘도가 증대되고 핀홀을 둘러싼 EL층의 열화가 촉진되지 않는다.
실시예 11은 실시예 1 내지 실시예 4, 실시예 6 및 실시예 8과 조합하여 실시하는 것도 가능하다.
[실시예 12]
본 발명을 실행하여 형성되는 EL 표시장치는 자기 발광형 장치이고, 따라서 액정 표시장치에 비해 밝은 장소에서의 가시도가 뛰어나며 넓은 시야각을 갖는다. 따라서, 다양한 전자장치의 표시부로 사용될 수 있다.
본 발명의 수리방법을 적용한 발광장치를 이용하는 전자장치의 예로는 비디오 카메라, 디지털 카메라, 고글형 표시장치(머리에 착용하는 표시장치), 자동차 내비게이션 시스템, 오디오 재생 장치(자동차 오디오 시스템, 오디오 콤포넌트 시스템 등), 노트북 개인용 컴퓨터, 게임기, 휴대형 정보 단말기(휴대형 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 책 등), 화상 재생 장치(구체적으로, 디지털다용도 디스크(DVD)와 같이 기록 매체의 데이터를 처리 할 수 있고, 데이터의 화상을 표시할 수 있는 표시부를 갖춘 장치)를 들 수 있다. 특히, 휴대형 정보 단말기는 종종 대각선 방향에서도 볼 수 있도록 넓은 시야각을 가져야 하기 때문에, EL 표시장치를 갖는 발광장치를 휴대형 정보 단말기에 이용하는 것이 바람직하다.
도 11A는 케이싱(2001), 지지 스탠드(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 갖는 EL 표시장치이다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2003)에 이용할 수 있다. EL층을 갖는 발광장치는 배경 조명이 필요 없는 자기 발광형 장치이기 때문에, 표시부는 액정 표시 장치보다 얇게 제조될 수 있다. EL 표시장치는 PC용 표시장치, TV 방송 프로그램 수신용 표시장치, 광고용 표시장치와 같이 정보를 표시하는 데 이용되는 모든 종류의 표시장치를 포함한다.
도 11B는 본체(2101), 표시부(2102), 화상 수신부(2103), 조작 키(2104), 외부접속포트(2105), 셔터(2106) 등을 갖는 디지털 스틸 카메라이다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2102)에 이용할 수 있다.
도 11C는 본체(2201), 케이싱(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 갖는 노트북 컴퓨터이다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2203)에 이용할 수 있다.
도 11D는 본체 (2401), 표시부(2302), 스위치(2303), 조작 키(2304), 자외선포트(2305) 등을 갖는 휴대형 컴퓨터이다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2302)에 이용할 수 있다.
도 11E는 기록매체(구체적으로, DVD 플레이어)가 장착된 휴대형 화상 재생장치이다. 이 장치는 본체(2401), 케이싱(2402), 표시부A(2403), 표시부B(2404), 기록매체(DVD) 판독장치(2405), 조작 키(2406), 스피커부(2407) 등을 갖는다. 표시부A(2403)는 주로 화상정보를 표시하고, 표시부B(2404)는 주로 문자 정보를 표시한다. 본 발명의 수리방법을 적용한 발광장치는 표시부A(2403)와 표시부B(2404)에 이용할 수 있다. 기록매체가 장착된 화상 재생장치는 비디오 게임 장치를 포함한다.
도 11F는 본체(2501), 표시부(2502), 및 아암(arm)부(2503)를 갖는 고글 타입의 표시장치(헤드 장착 표시장치)를 도시한 도면이다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2502)에 이용할 수 있다.
도 11G는 본체(2601), 표시부(2602), 케이싱(2603), 외부접속포트(2604), 원격제어수신부(2605), 화상 수신부(2606), 배터리(2607), 오디오 입력부(2608), 조작 키(2609) 등을 갖는다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2602)에 이용할 수 있다.
도 11H는 본체(2701), 케이싱(2702), 표시부(2703), 오디오 입력부 (2704), 오디오 출력부(2705), 조작 키(2706), 외부접속포트(2707), 안테나(2708) 등을 갖는 휴대형 전화기이다. 본 발명의 수리방법을 적용한 발광장치는 표시부(2703)에 이용할 수 있다. 표시부(2703)가 검은색 배경에 하얀색 문자를 표시하는 경우, 휴대형 전화기의 전력 소비를 줄일 수 있다.
장래에 유기 EL 재료의 발광 휘도가 높아지면, 출력된 화상 정보을 포함하는광이 렌즈 등에 의해 확대되어 스크린상에 투사되는 전방형 또는 후방형 프로젝터에 EL 소자를 갖는 발광장치를 이용할 수 있을 것이다.
상술한 전자장치는 인터넷 또는 CATV (케이블 텔레비젼)과 같은 전자 통신 경로를 통해 제공된 정보를 종종 표시하며, 특히 동영상 정보를 표시하는 기회가 증가될 것이다. EL 재료의 반응 속도가 높기 때문에, 유기 EL 소자를 갖는 발광장치는 동영상 정보를 표시하는 데 적당하다.
그러나, 화소 간의 윤곽이 흐려져, 전체 동영상이 불투명해질 수 있다. 따라서, 본 발명의 EL 표시장치는 화소 간의 윤곽을 뚜렷이 할 수 있기 때문에 전기 장치의 표시부에 사용하는데 매우 효과적이다.
발광장치에서, 발광부는 전력을 소비하기 때문에, 발광부가 가능한 한 작게 정보를 표시하는 것이 바람직하다. 따라서, 휴대형 정보 단말기, 특히 휴대형 전화기 및 오디오 재생 디바이스와 같이 주로 문자 정보를 표시하는 표시부에 발광장치를 이용하는 경우, 발광부에게 문자정보를 표시하도록 하고 비발광부는 배경으로 제공하는 것이 바람직하다.
상술한 바와 같이, 본 발명을 적용한 발광장치의 적용범위가 매우 넓고, 모든 분야의 전자 장비가 본 발명의 발광장치를 이용할 수 있다. 본 실시예의 전자 장비는 실시예 1 내지 실시예 11에서 보인 모든 구성을 이용할 수 있다.
[실시예 13]
본 실시예에서는, 본 발명의 수리방법을 패시브(단순) 매트릭스 발광장치에 적용하는 예를 설명한다.
도 19A에는 패시브 매트릭스 발광장치의 구조가 도시되어 있다. 부호 805는 복수개의 화소(806)를 갖는 화소부를 나타낸다. 각 화소는 복수개의 데이터 선(803) 중의 하나와 복수개의 주사선(804) 중의 하나를 갖는다. EL층은 데이터 선(803)과 주사선(804) 사이에 형성된다. 데이터 선(803)과 주사선(804)은 전극으로서 작용한다. EL층들과 전극들은 EL 소자(807)를 구성한다.
데이터 선(803)으로 입력될 신호는 데이터선 구동회로(801)에 의해 제어되고, 주사선(804)으로 입력될 신호는 주사선 구동회로(802)에 의해 제어된다.
도 19B에는 본 발명의 수리방법을 적용하는 경우, 데이터 선(803)과 주사선(804)으로 입력되는 신호의 전압레벨이 도시되어 있다. 주사선(804)의 전압을 일정하게 유지하면서 일정 기간마다 데이터 선의 전압을 변화시킴으로써, 역 바이어스 전압이 일정 기간마다 EL 소자(807)로 흐르게 한다.
EL 소자(807)의 결함부는 화소부(806) 내의 모든 화소들(805)에서 동시에 수리된다. 또한, 본 발명의 수리는 한번에 한 라인의 화소들 내에서 실행되거나 한번에 한 화소에서 실행될 수 있다.
본 발명의 방법은, EL층을 형성하는 동안 먼지 등에 의해 EL층에 핀홀이 형성되고 발광층을 샌드위칭하는 2개의 층들이 단락되어도, 결함부를 변성부로 변화시킴으로써 단락이 발생하는 결함부의 저항을 증가시킬 수 있으므로, EL 소자에 순 바이어스 전압을 인가함에 따라 EL층을 통해 실제로 흐르는 전류량을 증가시킬 수 있다. 따라서, 본 발명의 수리방법은 결함부의 존재에도 불구하고 동일한 전압 레벨을 인가하는 경우 방출되는 광의 휘도를 높일 수 있다.
변성부는 큰 저항 (Rsc)를 갖기 때문에, 결함부를 둘러싼 EL층 일부의 열화를 가속시키는 전류의 흐름이 항상 존재는 결함부와는 대조적으로, 변성부에는 거의 전류가 흐르지 않는다. 따라서, 변성부를 둘러싼 EL층 일부에서의 열화는 가속되지 않는다.
본 실시예는 실시예 5 내지 실시예 8 및 실시예 12와 임으로 조합되어 실시될 수 있다.
본 발명의 방법은, EL층을 형성하는 동안 먼지 등에 의해 EL층에 핀홀이 형성되고 발광층을 샌드위칭하는 2개의 층들이 단락되어도, 결함부를 변성부로 변화시킴으로써 단락이 발생하는 결함부의 저항을 증가시킬 수 있으므로, EL 소자에 순 바이어스 전압을 인가함에 따라 EL층을 통해 실제로 흐르는 전류량을 증가시킬 수 있다. 따라서, 본 발명의 수리방법은 결함부의 존재에도 불구하고 동일한 전압 레벨을 인가하는 경우 방출되는 광의 휘도를 높일 수 있다.
변성부는 큰 저항(Rsc)를 갖기 때문에, 결함부를 둘러싼 EL층 일부의 열화를 가속시키는 전류의 흐름이 항상 존재는 결함부와는 대조적으로, 변성부에는 거의 전류가 흐르지 않는다. 따라서, 변성부를 둘러싼 EL층 일부에서의 열화는 가속되지 않는다.
Claims (58)
- 제 1 전압과 제 2 전압을 발광소자에 순차적으로 인가하는 공정을 포함하는 발광장치 수리방법으로서, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 1 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 1 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 1 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이선 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광소자에 인가하는 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시키는 공정을 포함하는 발광장치 수리방법으로서, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 5 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 5 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 5 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 제 1 전압과 제 2 전압을 순차적으로 발광장치의 양극과 음극 사이에 인가하는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 9 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 9 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 9 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광장치의 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시키는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 13 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 13 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 13 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 제 1 전압과 제 2 전압을 순차적으로 발광장치의 양극과 음극 사이에 인가하여 역 바이어스 전류가 상기 양극과 음극 사이에 흐르는 부분을 절연시키거나 고저항을 갖도록 하는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 17 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 17 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 17 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광장치의 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시켜 역 바이어스 전류가 상기 양극과 음극 사이에 흐르는 부분을 절연시키거나 고저항을 갖도록 하는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 21 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 21 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 21 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 제 1 전압과 제 2 전압을 발광소자에 순차적으로 인가하는 공정을 포함하는 발광장치 수리방법으로서, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 25 항에 있어서, 상기 역 바이어스 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 25 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 25 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광소자에 인가하는 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시키는 공정을 포함하는 발광장치 수리방법으로서, 상기 제 1 전압과 제 2 전압 중의 한 전압은 접지전압이고 다른 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 29 항에 있어서, 상기 역 바이어스 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 29 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 29 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 제 1 전압과 제 2 전압을 순차적으로 발광장치의 양극과 음극 사이에 인가하는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 33 항에 있어서, 상기 역 바이어스 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 33 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 33 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광장치의 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시키는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압과 제 2 전압 중의 한 전압이 접지전압이고 다른 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 37 항에 있어서, 상기 역 바이어스 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 37 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 37 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 제 1 전압과 제 2 전압을 순차적으로 발광장치의 양극과 음극 사이에 인가하여 역 바이어스 전류가 상기 양극과 음극 사이에 흐르는 부분을 절연시키거나 고저항을 갖도록 하는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 41 항에 있어서, 상기 역 바이어스 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 41 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 41 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기 장비, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광장치의 양극과 음극 사이에 인가한 전압을 제 1 전압에서 제 2 전압까지 점차적으로 변화시켜 역 바이어스 전류가 상기 양극과 음극 사이에 흐르는 부분을 절연시키거나 고저항을 갖도록 하는 공정을 포함하는 발광장치 수리방법으로서, 상기 양극과 음극은 그들 사이에 삽입된 발광층을 갖는 발광소자 내에 위치하고, 상기 제 1 전압과 제 2 전압 중의 한 전압이 접지전압이고 다른 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 수리방법.
- 제 45 항에 있어서, 상기 역 바이어스 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 수리방법.
- 제 45 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 수리방법.
- 제 45 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 수리방법.
- 발광장치 제조방법에 있어서, 양극, 음극 및 그들 사이에 삽입된 발광층으로 이루어진 발광소자를 형성하는 공정과, 제 1 전압과 제 2 전압을 순차적으로 발광장치의 양극과 음극 사이에 인가하여 역 바이어스 전류가 상기 양극과 음극 사이에 흐르는 부분을 절연시키거나 고저항을 갖도록 하는 공정을 포함하고, 상기 제 1 전압과 제 2 전압은 상이한 레벨의 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법.
- 제 49 항에 있어서, 상기 제 1 전압이 상기 제 2 전압까지 점차적으로 변하는 것을 특징으로 하는 발광장치 제조방법.
- 제 49 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는 발광장치 제조방법.
- 제 49 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 제조방법.
- 제 49 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 제조방법.
- 양극, 음극 및 그들 사이에 삽입된 발광층으로 이루어진 발광소자를 형성하는 공정과, 제 1 전압과 제 2 전압을 순차적으로 발광장치의 양극과 음극 사이에 인가하여 역 바이어스 전류가 상기 양극과 음극 사이에 흐르는 부분을 절연시키거나 고저항을 갖도록 하는 공정을 포함하고, 상기 제 1 전압은 접지전압이고 상기 제 2 전압은 역 바이어스 전압인 것을 특징으로 하는 발광장치 제조방법.
- 제 54 항에 있어서, 상기 제 1 전압이 상기 제 2 전압까지 점차적으로 변하는 것을 특징으로 하는 발광장치 제조방법.
- 제 54 항에 있어서, 상기 제 1 전압과 제 2 전압은 발광소자의 애벌란쉬 전압의 ±15% 범위 이내에 있는 것을 특징으로 하는치 제조방법.
- 제 54 항에 있어서, 상기 발광소자는 전기장 발광 소자인 것을 특징으로 하는 발광장치 제조방법.
- 제 54 항에 있어서, 상기 발광장치는 비디오 카메라, 디지털 카메라, 고글형 표시장치, 헤드 장착 표시장치, 자동차 내비게이션 시스템, 오디오 재생 장치, 자동차 오디오 시스템, 오디오 콤포넌트 시스템, 노트북 컴퓨터, 게임기, 휴대형 정보 단말기, 휴대형 컴퓨터, 휴대형 전화기, 휴대형 게임기, 전자 책, 화상 재생 장치, 디지털 다용도 디스크(DVD) 플레이어로 이루어진 군에서 선택된 전자장치에 구비되는 것을 특징으로 하는 발광장치 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309564 | 2000-10-10 | ||
| JPJP-P-2000-00309564 | 2000-10-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020028830A true KR20020028830A (ko) | 2002-04-17 |
| KR100803233B1 KR100803233B1 (ko) | 2008-02-14 |
Family
ID=18789707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010062365A KR100803233B1 (ko) | 2000-10-10 | 2001-10-10 | 발광장치의 제조 및 수리방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7045369B2 (ko) |
| EP (1) | EP1198017A3 (ko) |
| KR (1) | KR100803233B1 (ko) |
| CN (4) | CN1286347C (ko) |
| TW (1) | TW530427B (ko) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW535454B (en) | 1999-10-21 | 2003-06-01 | Semiconductor Energy Lab | Electro-optical device |
| US6624979B1 (en) | 2000-06-09 | 2003-09-23 | Iomega Corporation | Method and apparatus for parking and releasing a magnetic head |
| US6781782B2 (en) | 2000-12-21 | 2004-08-24 | Iomega Corporation | Method and apparatus for saving calibration parameters for a removable cartridge |
| US6779067B2 (en) | 2001-05-14 | 2004-08-17 | Iomega Corporation | Method and apparatus for providing extended functionality for a bus |
| US6901525B2 (en) * | 2001-05-25 | 2005-05-31 | Iomega Corporation | Method and apparatus for managing power consumption on a bus |
| JP4869497B2 (ja) * | 2001-05-30 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6777249B2 (en) * | 2001-06-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of repairing a light-emitting device, and method of manufacturing a light-emitting device |
| EP1461631B1 (en) * | 2001-12-19 | 2007-06-06 | Koninklijke Philips Electronics N.V. | A method of and an apparatus for healing of low-ohmic defects in a flat display panels |
| JP4024557B2 (ja) | 2002-02-28 | 2007-12-19 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器 |
| US7042162B2 (en) * | 2002-02-28 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7023141B2 (en) * | 2002-03-01 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and drive method thereof |
| US7226332B2 (en) * | 2002-04-30 | 2007-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| JP4342827B2 (ja) * | 2002-04-30 | 2009-10-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型発光装置の作製方法 |
| TW552827B (en) * | 2002-06-28 | 2003-09-11 | Ritdisplay Corp | Apparatus of repairing organic light-emitting element defect |
| JP2004077567A (ja) * | 2002-08-09 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| US20040099862A1 (en) * | 2002-11-27 | 2004-05-27 | Harumi Suzuki | Organic EL device and repair method thereof |
| US7271784B2 (en) * | 2002-12-18 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| CN100440578C (zh) * | 2002-12-20 | 2008-12-03 | 株式会社电装 | 有机el元件的制造方法 |
| JP4641710B2 (ja) | 2003-06-18 | 2011-03-02 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4880452B2 (ja) * | 2003-06-19 | 2012-02-22 | ノボザイムス アクティーゼルスカブ | プロテアーゼ |
| US7220603B2 (en) * | 2003-09-19 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device and manufacturing apparatus |
| EP1544842B1 (en) * | 2003-12-18 | 2018-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7595775B2 (en) * | 2003-12-19 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device with reverse biasing circuit |
| JP2005292789A (ja) * | 2004-03-09 | 2005-10-20 | Canon Inc | 表示素子の製造方法 |
| US20050212000A1 (en) * | 2004-03-26 | 2005-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing light emitting device, and electronic device |
| KR20050095442A (ko) * | 2004-03-26 | 2005-09-29 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자의 구동방법 |
| US8760374B2 (en) * | 2004-05-21 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a light emitting element |
| US20050276292A1 (en) * | 2004-05-28 | 2005-12-15 | Karl Schrodinger | Circuit arrangement for operating a laser diode |
| US7592975B2 (en) * | 2004-08-27 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| TWI467531B (zh) | 2004-09-16 | 2015-01-01 | Semiconductor Energy Lab | 顯示裝置和其驅動方法 |
| US8148895B2 (en) | 2004-10-01 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| WO2006104020A1 (en) | 2005-03-25 | 2006-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting element, light emitting device and electric appliance using the same |
| CN1909238B (zh) * | 2005-08-03 | 2010-11-03 | 三星电机株式会社 | 具有保护元件的发光装置及该发光装置的制造方法 |
| EP1777689B1 (en) * | 2005-10-18 | 2016-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic equipment each having the same |
| JP4234748B2 (ja) * | 2006-10-06 | 2009-03-04 | 双葉電子工業株式会社 | 電子放出素子の製造方法、電子管の製造方法 |
| JP4626649B2 (ja) * | 2007-12-21 | 2011-02-09 | ソニー株式会社 | 有機発光装置の製造方法 |
| JP5317325B2 (ja) * | 2008-03-26 | 2013-10-16 | パナソニック株式会社 | 発光装置 |
| JPWO2010137452A1 (ja) | 2009-05-28 | 2012-11-12 | コニカミノルタホールディングス株式会社 | 有機ｅｌパネル検査方法、有機ｅｌパネル検査装置及び有機ｅｌパネル |
| JP5446506B2 (ja) * | 2009-06-26 | 2014-03-19 | 日本精機株式会社 | 有機ｅｌ素子の製造方法 |
| EP2579685B1 (en) * | 2010-06-02 | 2018-10-24 | Nec Lighting, Ltd. | Method of manufacturing organic el illuminating device |
| KR101824125B1 (ko) | 2010-09-10 | 2018-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101952235B1 (ko) | 2010-09-13 | 2019-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US9792844B2 (en) | 2010-11-23 | 2017-10-17 | Seminconductor Energy Laboratory Co., Ltd. | Driving method of image display device in which the increase in luminance and the decrease in luminance compensate for each other |
| KR101974413B1 (ko) | 2010-11-30 | 2019-05-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치의 구동 방법 |
| JP2012145930A (ja) | 2010-12-22 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の駆動方法 |
| CN103187025B (zh) * | 2011-12-30 | 2016-08-03 | 昆山维信诺科技有限公司 | 用于oled器件的工作电路及相关器件、设备和方法 |
| JP6366088B2 (ja) * | 2014-03-28 | 2018-08-01 | Ｎｅｃライティング株式会社 | 有機ｅｌ素子のリペア方法、有機ｅｌパネルの製造方法、及び発光装置 |
| WO2016085111A1 (ko) * | 2014-11-27 | 2016-06-02 | 엘지디스플레이 주식회사 | 유기발광소자, 유기발광소자의 제조방법 및 유기발광소자의 수리방법 |
| CN106711182B (zh) * | 2017-01-03 | 2019-04-26 | 昆山国显光电有限公司 | 一种oled屏体及其修复方法 |
| EP3503534B1 (en) * | 2017-12-20 | 2021-08-18 | Canon Kabushiki Kaisha | Solid-state image sensor, image capturing apparatus, and image capturing method |
| CN109545135B (zh) * | 2018-12-06 | 2021-07-20 | 固安翌光科技有限公司 | 一种oled照明屏体的驱动方法及装置 |
| CN114267296B (zh) * | 2021-11-24 | 2022-11-22 | 青岛维信诺电子有限公司 | 一种像素电路及其工作方法、显示面板和显示装置 |
| TWI825887B (zh) * | 2021-11-26 | 2023-12-11 | 群創光電股份有限公司 | 電子裝置的製造方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3209166A (en) * | 1962-02-13 | 1965-09-28 | Westinghouse Electric Corp | Apparatus providing compensation for the rate effect breakdown in controlled rectifiers |
| KR900006772B1 (ko) * | 1985-11-06 | 1990-09-21 | 세미콘닥터 에너지 라보라토리 컴파니 리미티드 | 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법 |
| AU580903B2 (en) * | 1986-01-29 | 1989-02-02 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing photoelectric conversion devices |
| JPS63311235A (ja) * | 1987-06-12 | 1988-12-20 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置作製方法 |
| JPH0748137B2 (ja) * | 1987-07-07 | 1995-05-24 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| JPH0748138B2 (ja) | 1987-07-27 | 1995-05-24 | シャープ株式会社 | エレクトロルミネッセンス表示装置の駆動方式 |
| JPH0516319Y2 (ko) | 1987-08-14 | 1993-04-28 | ||
| DE69020036T2 (de) * | 1989-04-04 | 1996-02-15 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen. |
| JP2818255B2 (ja) * | 1990-05-08 | 1998-10-30 | 出光興産株式会社 | 有機エレクトロルミネッセンス素子の製造方法 |
| US5343054A (en) * | 1992-09-14 | 1994-08-30 | Kabushiki Kaisha Toshiba | Semiconductor light-detection device with recombination rates |
| JPH07153576A (ja) | 1993-11-30 | 1995-06-16 | Mitsubishi Chem Corp | 有機電界発光パネル |
| JP2639355B2 (ja) * | 1994-09-01 | 1997-08-13 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5552678A (en) | 1994-09-23 | 1996-09-03 | Eastman Kodak Company | AC drive scheme for organic led |
| JPH09148066A (ja) | 1995-11-24 | 1997-06-06 | Pioneer Electron Corp | 有機ｅｌ素子 |
| TW364275B (en) | 1996-03-12 | 1999-07-11 | Idemitsu Kosan Co | Organic electroluminescent element and organic electroluminescent display device |
| JP3229819B2 (ja) | 1996-07-26 | 2001-11-19 | スタンレー電気株式会社 | Ｅｌ素子の駆動方法 |
| US5990629A (en) * | 1997-01-28 | 1999-11-23 | Casio Computer Co., Ltd. | Electroluminescent display device and a driving method thereof |
| JPH10214060A (ja) | 1997-01-28 | 1998-08-11 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| JPH10232649A (ja) | 1997-02-21 | 1998-09-02 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| JP3973723B2 (ja) * | 1997-02-12 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH10312173A (ja) | 1997-05-09 | 1998-11-24 | Pioneer Electron Corp | 画像表示装置 |
| US6023259A (en) * | 1997-07-11 | 2000-02-08 | Fed Corporation | OLED active matrix using a single transistor current mode pixel design |
| JPH11162637A (ja) | 1997-11-25 | 1999-06-18 | Matsushita Electron Corp | 有機発光ダイオードの修復方法 |
| GB9803763D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
| JP4139467B2 (ja) | 1998-04-21 | 2008-08-27 | パイオニア株式会社 | 発光ディスプレイの駆動方法 |
| JP2000068056A (ja) | 1998-08-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 有機発光ダイオードパネルの駆動方法 |
| JP2000268957A (ja) | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| EP1138089A1 (en) | 1999-09-22 | 2001-10-04 | Koninklijke Philips Electronics N.V. | Organic electroluminescent device |
| JP2001109432A (ja) | 1999-10-06 | 2001-04-20 | Pioneer Electronic Corp | アクティブマトリックス型発光パネルの駆動装置 |
| JP2001117534A (ja) * | 1999-10-21 | 2001-04-27 | Pioneer Electronic Corp | アクティブマトリクス型表示装置及びその駆動方法 |
| JP2001176672A (ja) | 1999-12-20 | 2001-06-29 | Toray Ind Inc | 有機電界発光装置およびその製造方法 |
| US6909111B2 (en) * | 2000-12-28 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a light emitting device and thin film forming apparatus |
| US6777249B2 (en) * | 2001-06-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of repairing a light-emitting device, and method of manufacturing a light-emitting device |
| US7226332B2 (en) * | 2002-04-30 | 2007-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
-
2001
- 2001-10-04 TW TW090124554A patent/TW530427B/zh not_active IP Right Cessation
- 2001-10-09 US US09/973,133 patent/US7045369B2/en not_active Expired - Fee Related
- 2001-10-10 CN CNB011393971A patent/CN1286347C/zh not_active Expired - Fee Related
- 2001-10-10 CN CN200610139636XA patent/CN1937870B/zh not_active Expired - Fee Related
- 2001-10-10 EP EP01124132A patent/EP1198017A3/en not_active Withdrawn
- 2001-10-10 CN CNB2006101396340A patent/CN100557849C/zh not_active Expired - Fee Related
- 2001-10-10 KR KR1020010062365A patent/KR100803233B1/ko not_active IP Right Cessation
- 2001-10-10 CN CNB2006101396355A patent/CN100524801C/zh not_active Expired - Fee Related
-
2006
- 2006-04-13 US US11/403,386 patent/US7727779B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1937240A (zh) | 2007-03-28 |
| KR100803233B1 (ko) | 2008-02-14 |
| EP1198017A3 (en) | 2007-05-30 |
| US7727779B2 (en) | 2010-06-01 |
| CN1937870A (zh) | 2007-03-28 |
| US20020042152A1 (en) | 2002-04-11 |
| US7045369B2 (en) | 2006-05-16 |
| CN100557849C (zh) | 2009-11-04 |
| US20060183254A1 (en) | 2006-08-17 |
| CN1350417A (zh) | 2002-05-22 |
| CN100524801C (zh) | 2009-08-05 |
| CN1286347C (zh) | 2006-11-22 |
| TW530427B (en) | 2003-05-01 |
| CN1937870B (zh) | 2010-05-26 |
| EP1198017A2 (en) | 2002-04-17 |
| CN1937278A (zh) | 2007-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100803233B1 (ko) | 발광장치의 제조 및 수리방법 | |
| US6777249B2 (en) | Method of repairing a light-emitting device, and method of manufacturing a light-emitting device | |
| JP4067875B2 (ja) | アクティブマトリクス型発光装置の修理方法及び作製方法 | |
| US7230591B2 (en) | Display device and method of driving the same | |
| US9887241B2 (en) | Display device and electronic apparatus | |
| KR100797811B1 (ko) | 자기 발광 장치 및 그것을 사용한 전자 장치 | |
| US6680577B1 (en) | EL display device and electronic apparatus | |
| JP5634434B2 (ja) | 表示装置及び電子機器 | |
| JP2002190390A (ja) | 発光装置の修理方法及び作製方法 | |
| JP5520919B2 (ja) | 発光装置 | |
| JP5656321B2 (ja) | 半導体装置、表示装置、表示モジュール及び電子機器 | |
| KR20010098936A (ko) | 발광 장치 | |
| JP2002006777A (ja) | 発光装置及びそれを用いた電気器具 | |
| JP2020112821A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130104 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |