KR20020026371A - 동기 포착 장치, 동기 포착 방법, 통신 단말 장치 및기지국 장치 - Google Patents

동기 포착 장치, 동기 포착 방법, 통신 단말 장치 및기지국 장치 Download PDF

Info

Publication number
KR20020026371A
KR20020026371A KR1020027001779A KR20027001779A KR20020026371A KR 20020026371 A KR20020026371 A KR 20020026371A KR 1020027001779 A KR1020027001779 A KR 1020027001779A KR 20027001779 A KR20027001779 A KR 20027001779A KR 20020026371 A KR20020026371 A KR 20020026371A
Authority
KR
South Korea
Prior art keywords
scrambling code
timing
received data
correlation
slot
Prior art date
Application number
KR1020027001779A
Other languages
English (en)
Other versions
KR100441702B1 (ko
Inventor
아이하라고이치
소몬준지
이마이즈미사토시
미나미다노리아키
스즈키히데토시
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020026371A publication Critical patent/KR20020026371A/ko
Application granted granted Critical
Publication of KR100441702B1 publication Critical patent/KR100441702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7083—Cell search, e.g. using a three-step approach
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/7077—Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay
    • H04W56/0065—Synchronisation arrangements determining timing error of reception due to propagation delay using measurement of signal travel time
    • H04W56/007—Open loop measurement
    • H04W56/0075—Open loop measurement based on arrival time vs. expected arrival time
    • H04W56/0085—Open loop measurement based on arrival time vs. expected arrival time detecting a given structure in the signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70757—Synchronisation aspects with code phase acquisition with increased resolution, i.e. higher than half a chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70702—Intercell-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/04—Interfaces between hierarchically different network devices
    • H04W92/10—Interfaces between hierarchically different network devices between terminal device and access point, i.e. wireless air interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

제 1 단계 처리부(105)가 임계값 이상의 복수의 상관값에 대응하는 복수의 슬롯 타이밍을 검출하고, 제 2 단계 처리부(110)가 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 제 3 단계 처리부(115)가 스크램블링 코드 타이밍에 따라서 스크램블링 코드를 동정하고, 제어부(104)가, 제 1 단계 처리부(105)에서의 처리가 1회 실행될 때마다, 제 2 단계 처리부(110)에서의 처리 및 제 3 단계 처리부(115)에서의 처리가 복수의 슬롯 타이밍분 행해지도록 스위치(103)를 전환한다.

Description

동기 포착 장치, 동기 포착 방법, 통신 단말 장치 및 기지국 장치{SYNCHRONIZATION CAPTURING APPARATUS AND SYNCHRONIZATION CAPTURING METHOD}
CDMA(Code Division Multiple Access) 셀룰러 시스템(cellular system)에 있어서는, 이동국은 전원 투입시나 이동에 따르는 셀 전환(핸드오버)시 등에 셀 탐색을 실행할 필요가 있다.
이 셀 탐색시의 동기 포착 방법으로서, 3단계 셀 탐색 방식이 이용되고 있다. 이하, 이 3단계 셀 탐색 방식의 동기 포착 방법을 도 1 내지 도 3을 이용하여 설명한다.
CDMA에서의 동기 포착 방법은 <제 1 단계> 슬롯 타이밍의 검출, <제 2 단계> 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍(즉, 프레임 타이밍)의 검출, <제 3 단계> 스크램블링 코드 동정의 3단계로 행하여진다. 또, 제 1 단계에서는 전(全)기지국 공통의 단(短)주기 코드인 제 1 탐색 코드를 이용하고, 제 2 단계에서는 단주기 코드인 제 2 탐색 코드를 이용한다. 이 제 2 탐색 코드는 장(長)주기 코드인 스크램블링 코드를 복수 포함하는 그룹마다, 다른 패턴(각 슬롯의 1 심볼에 승산되어 있는 제 2 탐색 코드 번호의 배열 패턴)으로 배치되어 있다(도 1 참조).
<제 1 단계> 슬롯 타이밍의 검출
통상, CDMA에서는 도 2에 도시하는 바와 같이, 동기용 채널로서 제 1 동기 채널(PSC ; Primary Search Channel)과 제 2 동기 채널(SSC ; Secondary Search Channel)이 준비되어 있다. 여기서는 PSC를 이용하여 슬롯 타이밍을 검출한다. PSC에서는 슬롯 내의 특정한 1심볼(여기서는 선두 심볼)이 전(全)기지국 공통의 제 1 탐색 코드만에 의해 확산되고 있다. 이 제 1 탐색 코드를 이용하여 슬롯 타이밍을 검출한다.
구체적으로는 슬롯 타이밍의 검출은 도 3의 <제 1 단계>에서 나타내는 것과 같은 공정으로 행하여진다. ST11에서는 1심볼분의 데이터와 제 1 탐색 코드의 상관값을 계산한다. 그리고, 이 상관값의 계산이 1슬롯에 걸쳐 행하여져, 1슬롯분의 지연 프로파일이 작성된다. 또, 슬롯 타이밍의 검출 정밀도를 높이기 위해서, 통상 복수 슬롯분의 지연 프로파일을 평균화한다.
도 3에 나타내는 공정은 복수 경로의 스크램블링 코드를 동정(同定)하는 공정이기 때문에, ST12에서는 이미 동정 완료된 스크램블링 코드에 대응하는 경로를제외한다. 즉, ST11에서 작성된 지연 프로파일로부터, 이미 검출 완료된 스크램블링 코드 타이밍에 대응하는 상관값이 제외된다.
ST13에서는 지연 프로파일 상에서 상관값이 최대로 되어 있는 경로를 검출한다. 즉, 상관값의 피크를 검출하고, 그 피크의 타이밍을 슬롯 타이밍으로서 검출한다.
<제 2 단계> 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출
여기서는 SSC를 이용하여 스크램블링 코드 그룹 동정 및 스크램블링 코드 타이밍의 검출을 실행한다. SSC에서는 1 프레임 내의 모든 슬롯의 특정한 1심볼(여기서는 선두 심볼)은 제 2 탐색 코드에 의해 확산되어 있다. 이 제 2 탐색 코드는 1 프레임 내에서 각각 슬롯마다 다른 것이 사용되고 있다. 프레임 내에서의 탐색 코드의 배치는 장주기 코드인 스크램블링 코드를 분류한 그룹마다 다르다. 이 그룹수는 도 1에 도시하는 바와 같이, 모두 32이다. 또한, 제 2 탐색 코드는 통상 17종류가 준비된다. 이 제 2 탐색 코드를 이용하여 스크램블링 코드 그룹(도 1에 있어서의 행(行))을 동정하고, 프레임의 선두, 즉 스크램블링 코드 타이밍을 검출한다.
구체적으로는, 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출은 도 3의 <제 2 단계>에서 나타내는 것과 같은 공정으로 행하여진다. ST14에서는 도 1에 나타내는 제 2 탐색 코드의 배치표에 따라서, 제 1 단계에서 검출된슬롯 타이밍에 근거하여, 수신한 슬롯의 특정한 1심볼(여기서는 선두 심볼)과 제 2 탐색 코드 사이에서 상관 처리를 한다. 이것에 의해, 각 그룹마다(배치표의 행마다) 0∼15의 각 슬롯에 대응하는 상관값이 산출된다.
이어서, 도 1에 나타내는 제 2 탐색 코드의 배치를 1슬롯 비키어 놓은 후, 그 1슬롯 비키어 놓은 후의 배치표에 따라서, 제 1 단계에서 검출된 슬롯 타이밍에 근거하여, 다음에 수신한 슬롯의 특정한 1심볼과 제 2 탐색 코드 사이에서 다시 상관 처리를 한다. 이 때, 스크램블링 코드 그룹의 동정 정밀도 및 스크램블링 코드 타이밍의 검출 정밀도를 높이기 위해서, 0∼15의 각 슬롯에 대응시킨 상관값을 순차적으로 평균화한다. 그리고, 평균화 처리를, 도 1에 나타내는 제 2 탐색 코드의 배치를 1슬롯씩 비키어 가면서 소정 슬롯분 실행한다.
ST15에서는 평균화된 상관값의 최대값으로부터 스크램블링 코드 그룹 및 스크램블링 코드 타이밍(즉, 프레임의 선두)을 검출한다.
<제 3 단계> 스크램블링 코드의 동정
여기서는 제 2 단계에서 동정된 스크램블링 코드 그룹에서 확정된 16종류의 스크램블링 코드 후보로부터 하나의 스크램블링 코드를 동정한다. 구체적으로는, 스크램블링 코드의 동정은 도 3의 <제 3 단계>에서 나타내는 것과 같은 공정으로 행하여진다.
ST16에서는 검출된 스크램블링 코드 타이밍에 따라서, 수신 데이터와 스크램블링 코드의 상관값을 계산한다. 이 처리를 동정된 스크램블링 코드 그룹에 속하는 스크램블링 코드 16종류에 대하여 실행한다. 또, 스크램블링 코드 타이밍의 검출 정밀도를 높이기 위해서, 복수 심볼분의 상관값을 평균화한다.
ST17에서는 이 상관 결과중 상관값이 최대인 것을 스크램블링 코드로서 동정한다.
제 1 단계 내지 제 3 단계의 처리가 종료하여 하나의 스크램블링 코드가 동정되면, ST18에서, 소정 수의 스크램블링 코드가 동정되었는지의 여부가 확인된다. 그리고, 소정 수의 스크램블링 코드가 동정된 경우에는 처리를 종료하고, 스크램블링 코드의 동정수가 소정 수에 달하고 있지 않은 경우에는 제 1 단계로 되돌아간다.
그러나, 상기 종래의 동기 포착 방법에서는, 동정된 스크램블링 코드의 수가 소정 수에 달하고 있지 않은 경우에는 제 1 단계까지 되돌아가 재차 제 1 단계 내지 제 3 단계의 처리가 행하여진다. 즉, 하나의 스크램블링 코드를 동정하기 위해서 매회 제 1 단계의 처리가 행해지기 때문에, 복수의 경로의 스크램블링 코드를 동정하는 데 긴 시간이 필요하게 되어 버린다고 하는 문제가 있다.
본 발명은 CDMA 방식의 이동체 통신 시스템에 있어서 사용되는 동기 포착 장치 및 동기 포착 방법에 관한 것이다.
도 1은 스크램블링 코드 그룹에 대응하는 제 2 탐색 코드의 배치의 일례를 나타내는 표,
도 2는 프레임 구성의 일례를 나타내는 모식도,
도 3은 종래의 동기 포착 장치의 동작을 설명하기 위한 흐름도,
도 4는 본 발명의 실시예 1에 따른 동기 포착 장치의 개략 구성을 나타내는 주요부 블록도,
도 5는 본 발명의 실시예 1에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도,
도 6은 본 발명의 실시예 2에 따른 동기 포착 장치의 개략 구성을 나타내는 주요부 블록도,
도 7은 본 발명의 실시예 2에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도,
도 8은 본 발명의 실시예 3에 따른 동기 포착 장치의 제 2 단계 처리부의 구성을 나타내는 주요부 블록도,
도 9는 본 발명의 실시예 3에 따른 동기 포착 장치의 제 3 단계 처리부의 구성을 나타내는 주요부 블록도,
도 10은 본 발명의 실시예 4에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도,
도 11은 본 발명의 실시예 5에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도,
도 12는 본 발명의 실시예 5에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도,
도 13은 본 발명의 실시예 5에 따른 동기 포착 장치의 동작을 설명하기 위한 지연 프로파일의 일례를 도시하는 도면,
도 14는 본 발명의 실시예 5에 따른 동기 포착 장치에 의해 작성되는 타이밍 테이블의 일례를 도시하는 도면,
도 15는 본 발명의 실시예 6에 따른 동기 포착 장치의 동작을 설명하기 위한 지연 프로파일의 일례를 도시하는 도면,
도 16은 본 발명의 실시예 6에 따른 동기 포착 장치에 의해 작성되는 타이밍 테이블의 일례를 도시하는 도면,
도 17은 본 발명의 실시예 7에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도,
도 18은 본 발명의 실시예 8에 따른 동기 포착 장치의 제 2 단계 처리부의개략 구성을 나타내는 주요부 블록도,
도 19는 본 발명의 실시예 9에 따른 동기 포착 장치의 개략 구성을 나타내는 주요부 블록도,
도 20은 본 발명의 실시예 9에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도이다.
발명의 개시
본 발명의 목적은 효율적으로 복수의 경로의 스크램블링 코드를 동정할 수 있어, 종래에 비해 고속인 셀 탐색을 실행하는 것이 가능한 동기 포착 장치 및 동기 포착 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에서는 제 1 단계에서 복수의 슬롯 타이밍을 검출하고, 그들의 검출한 슬롯 타이밍에 근거하여 제 2 단계 및 제 3 단계의 처리를 반복하여 행하여 복수의 경로의 스크램블링 코드를 동정하도록 했다. 즉, 본 발명에서는 제 1 단계의 처리 1회에 대하여, 제 2 단계 및 제 3 단계의 처리를 복수회 실행하도록 했다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다.
(실시예 1)
도 4는 본 발명의 실시예 1에 따른 동기 포착 장치의 개략 구성을 나타내는 주요부 블록도이다. 도 4에서, 무선 수신부(102)는 안테나(101)를 거쳐서 수신되는 신호에 대하여 소정의 무선 처리(다운 컨버트, A/D 변환 등)를 실시한다. 제어부(104)는 스위치(103)를 전환함으로써, 수신 데이터를 제 1 단계 처리부(105), 제 2 단계 처리부(110) 및 제 3 단계 처리부(115)로 적절히 전환하여 입력한다.
제 1 단계 처리부(105)에서, 제 1 탐색 코드 발생부(106)는 전(全)기지국 공통으로 사용되는 제 1 탐색 코드를 발생한다. 상관 회로(107)는 수신 데이터와 제 1 탐색 코드의 상관값을 구한다. 평균화 회로(108)는 상관값을 복수 슬롯분 평균화한다. 슬롯 타이밍 검출부(109)는 평균화된 상관값의 최대값을 검출한다.
제 2 단계 처리부(110)에서, 제 2 탐색 코드 발생부(111)는 제 2 탐색 코드1∼17을 출력한다. 상관 회로(112)는 수신 슬롯과 제 2 탐색 코드 1∼17의 상관값을 구한다. 할당부(113)는 상관 회로(112)에서 구해진 상관값을, 도 1에 나타내는 제 2 탐색 코드의 배치표에 따라서 각 슬롯 0∼15에 할당하면서, 0∼15의 각 슬롯마다 상관값을 순차적으로 평균화한다. 스크램블링 코드 그룹 동정부(114)는 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출을 실행한다.
제 3 단계 처리부(115)에서, 스크램블링 코드 발생부(116)는 동정된 하나의 스크램블링 코드 그룹에 속하는 16종류의 스크램블링 코드를 발생한다. 상관 회로(117)는 수신 데이터와 스크램블링 코드의 상관값을 구한다.
이어서, 상기 구성을 갖는 동기 포착 장치의 동작에 대하여 설명한다. 도 5는 본 발명의 실시예 1에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도이다.
도 5에 도시하는 바와 같이, 본 실시예에 따른 동기 포착 장치는 종래와 마찬가지로 <제 1 단계> 슬롯 타이밍의 검출, <제 2 단계> 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍(즉, 프레임 타이밍)의 검출, <제 3 단계> 스크램블링 코드의 동정의 3단계에서 셀 탐색을 실행한다. 그러나, 본 실시예에 따른 동기 포착 장치는 제 1 단계에서 복수의 슬롯 타이밍을 선택하고, 그들의 선택한 슬롯 타이밍에 근거하여 제 2 단계 및 제 3 단계를 반복하여 실행하는 점에서 종래와 다르다.
<제 1 단계> 슬롯 타이밍의 검출
슬롯 타이밍의 검출은 도 5의 <제 1 단계>에서 나타내는 것과 같은 공정으로 행하여진다. 또한, 제 1 단계에서는 무선 수신부(102)와 제 1 단계 처리부(105)의 상관 회로(107)가 접속되도록, 스위치(103)가 제어부(104)에 의해서 전환되고 있다.
우선, ST201에서는 1심볼분의 수신 데이터와 제 1 탐색 코드 발생부(106)가 출력하는 제 1 탐색 코드와의 상관값이 상관 회로(107)에 의해서 계산된다. 그리고, 이 상관값의 계산이 1슬롯에 걸쳐 행하여져, 1슬롯분의 지연 프로파일이 작성된다. 작성된 지연 프로파일은 평균화 회로(108)에 의해서, 복수 슬롯분 평균화된다.
ST202에서는 슬롯 타이밍 검출부(109)가 평균화된 지연 프로파일중 상관값이 소정의 임계값 이상으로 되는 경로를 복수개 검출한다. 즉, 슬롯 타이밍 검출부(109)는 소정의 임계값 이상으로 되는 복수의 상관값에 대응하는 각각의 타이밍을 슬롯 타이밍으로서 검출한다.
그리고, 검출된 복수의 슬롯 타이밍을 나타내는 신호가 제어부(104)로 출력된다. 이 때, 제어부(104)에 의해서, 무선 수신부(102)와 제 2 단계 처리부(110)의 상관 회로(112)가 접속되도록 스위치(103)가 전환된다.
<제 2 단계> 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출
스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출은 도 5의 <제 2 단계>에서 나타내는 것과 같은 공정으로 행하여진다.
ST203에서는 우선, 제어부(104)가 ST202에서 검출된 복수의 슬롯 타이밍 중, 어느 하나의 슬롯 타이밍을 선택하고, 그 선택한 슬롯 타이밍을 나타내는 신호를 상관 회로(112)에 출력한다. 제어부(104)는 예컨대, ST202에서 검출된 복수의 슬롯 타이밍 중 상관값이 큰 것으로부터 순서대로 1개씩 선택한다.
상관 회로(112)에서는 제어부(104)로부터 지시된 슬롯 타이밍에 근거하여, 순차적으로 수신되는 슬롯의 특정한 1심볼과 제 2 탐색 코드 발생부(111)가 출력하는 제 2 탐색 코드 사이에서 상관 처리가 행하여져 상관값이 계산된다. 이것에 의해, 0∼15의 각 슬롯에 대응하는 16개의 상관값이, 슬롯이 수신될 때마다 산출된다. 산출된 16개의 상관값은 슬롯이 수신될 때마다 할당부(113)로 출력된다.
할당부(113)에서는 상관 회로(112)에서 구해진 상관값이, 도 1에 나타내는 제 2 탐색 코드의 배치표에 따라서 각 슬롯 0∼15에 할당된다. 또한, 할당부(113)는 상관 회로(112)로부터 상관값이 출력될 때마다(즉, 각 슬롯이 수신될 때마다),도 1에 나타내는 제 2 탐색 코드의 배치를 1슬롯씩 비키어 가면서 상관값을 각 슬롯 0∼15에 할당하여, 0∼15의 각 슬롯마다 상관값을 순차적으로 평균화한다. 평균화된 상관값은 할당부(113) 내의 메모리에 축적되어 순차적으로 갱신된다. 평균화 처리는 도 1에 나타내는 제 2 탐색 코드의 배치를 1슬롯씩 비키어 가면서 소정 슬롯분 행하여진다.
ST204에서는 스크램블링 코드 그룹 동정부(114)가 평균화된 상관값의 최대값으로부터 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍(즉, 프레임의 선두)의 검출을 실행한다.
그리고, 동정된 스크램블링 코드 그룹 및 검출된 스크램블링 코드 타이밍을 나타내는 신호가 제어부(104)에 출력된다. 이 때, 제어부(104)에 의해서, 무선 수신부(102)와 제 3 단계 처리부(115)의 상관 회로(117)가 접속되도록, 스위치(103)가 전환된다.
<제 3 단계> 스크램블링 코드의 동정
스크램블링 코드의 동정은 도 5의 <제 3 단계>에서 나타내는 것과 같은 공정으로 행하여진다.
ST205에서는 우선 제어부(104)가 ST204에서 검출된 스크램블링 코드 타이밍을 나타내는 신호를 상관 회로(117)에 출력하고, ST204에서 동정된 스크램블링 코드 그룹을 나타내는 신호를 스크램블링 코드 발생부(116)로 출력한다.
상관 회로(117)에서는 제어부(104)로부터 지시된 스크램블링 코드 타이밍에 따라서, 수신 데이터와 스크램블링 코드의 상관값이 계산된다. 상관 회로(117)에서는 ST204에서 동정된 스크램블링 코드 그룹에 속하는 스크램블링 코드 16종류에 대하여 이 상관 연산이 행하여진다. 산출된 상관값은 평균화 회로(118)에 의해서, 각 스크램블링 코드마다 복수회 평균화된다.
ST206에서는 스크램블링 코드 동정부(119)가 평균화된 상관값 중 최대의 상관값으로 되는 스크램블링 코드를 1개째의 경로에 대응하는 스크램블링 코드로서동정하고, 동정한 것을 알리는 신호를 제어부(1O4)로 출력한다.
제 1 단계 내지 제 3 단계의 처리가 종료하여, 1개째의 경로에 대응하는 스크램블링 코드가 동정되면, ST207에서, 제어부(104)는 ST202에서 검출된 복수의 슬롯 타이밍 중, 1개째의 경로에 대응하는 슬롯 타이밍을 제외한다. 예컨대, ST202에서 5개의 슬롯 타이밍이 검출되었다고 하면, ST207에서, 나머지의 슬롯 타이밍은 4개로 된다.
ST208에서는 제어부(104)에 의해서, 소정 수의 스크램블링 코드가 동정되었는지의 여부가 확인된다. 그리고, 소정 수의 스크램블링 코드가 동정된 경우에는 셀 탐색 처리를 종료한다.
또한, 스크램블링 코드의 동정수가 소정 수에 달하고 있지 않은 경우에는 ST209에서, 제어부(104)에 의해서, ST202에서 검출된 슬롯 타이밍이 없어지게 되었는지의 여부가 확인된다. 즉, ST202에서 검출된 경로가 ST207에서 순차적으로 제외되어 있던 결과 0으로 되었는지의 여부가 판단된다.
ST209에서의 판단 결과, ST202에서 검출된 경로가 없어지게 되지 않은 경우에는 ST203에서, 제어부(104)가 나머지의 슬롯 타이밍(지금, 여기서는 4개) 중 하나의 슬롯 타이밍을 나타내는 신호를 상관 회로(112)에 출력한다. 이후, ST202에서 검출된 경로가 0으로 될 때까지 제 2 단계 및 제 3 단계의 처리가 반복된다. 즉, 제 1 단계의 처리 1회에 대하여, 제 2 단계 및 제 3 단계의 처리가, 검출된 경로가 0으로 될 때까지 복수회 행하여진다.
또, ST209에서의 판단 결과, ST202에서 검출된 경로가 없어지게 되어 있는경우에는 셀 탐색 처리를 종료한다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 제 1 단계에서 복수의 슬롯 타이밍을 검출하고, 그들의 검출한 슬롯 타이밍에 근거하여 제 2 단계 및 제 3 단계의 처리를 반복하여 실행하기 때문에, 제 1 단계의 처리 1회에 대하여 복수의 스크램블링 코드를 동정할 수 있다. 따라서, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 복수의 셀 탐색을 실행할 필요가 있는 경우에, 종래에 비해 고속으로 셀 탐색을 실행할 수 있다.
(실시예 2)
수신 데이터의 주파수 오차가 비교적 큰 경우에 실시예 1에 나타낸 바와 같이 하여 셀 탐색을 실행하면, 제 2 단계 및 제 3 단계의 처리를 복수회 실행하고 있는 중에, 제 1 단계에서 검출한 복수의 슬롯 타이밍이 현재의 정확한 슬롯 타이밍으로부터 점차 어긋나 버려, 스크램블링 코드의 동정 정밀도 및 스크램블링 코드 타이밍의 검출 정밀도가 저하해 버릴 가능성이 있다.
예컨대, 주파수 오차가 5ppm이던 경우, 10msec 경과하는 사이에 약 50nsec의 어긋남이 발생한다. 즉, 10msec 경과하는 사이에, 1칩(chip)(3.84 MHz)에서는 약 5분의 1칩의 어긋남이 발생한다.
그래서, 본 실시예에 따른 동기 포착 장치에서는 수신 데이터의 주파수 오차가 비교적 큰 경우에는 제 2 단계 및 제 3 단계의 처리가 실행될 때마다 슬롯 타이밍의 검출을 다시 실행하고(즉, 종래 방법에 의한 셀 탐색을 실행함), 수신 데이터의 주파수 오차가 비교적 작은 경우에는 제 1 단계에서 검출된 복수의 슬롯 타이밍에 대하여 제 2 단계 및 제 3 단계의 처리를 반복하여 실행한다(즉, 실시예 1에 따른 방법으로 셀 탐색을 실행함).
도 6은 본 발명의 실시예 2에 따른 동기 포착 장치의 개략 구성을 나타내는 주요부 블록도이다. 또, 실시예 1과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
도 6에서, 제어부(301)는 수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 제 1 단계의 처리 1회에 대하여 제 2 단계 및 제 3 단계의 처리가 1회 행해지도록 스위치(103)를 전환한다.
또한, 제어부(301)는 수신 데이터의 주파수 오차가 소정의 임계값보다도 작은 경우에는 제 1 단계의 처리 1회에 대하여 제 2 단계 및 제 3 단계의 처리가 복수회 행해지도록 스위치(103)를 전환한다. 즉, 수신 데이터의 주파수 오차가 소정의 임계값보다도 작은 경우에는, 본 실시예에 따른 동기 포착 장치는 실시예 1에 따른 동기 포착 장치와 같은 동작을 한다.
따라서, 도 7에 나타내는 본 실시예에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도에서의 ST201∼ST209와, 도 5에서의 ST201∼ST209에서는 동일 처리가 행해지기 때문에, 동일 부호를 부여하고 설명을 생략한다.
또한, 도 7에 나타내는 동작 흐름도에서, ST402와 ST201, ST405∼ST408과 ST203∼ST206에서는 같은 처리가 행해지기 때문에, ST402 및 ST405∼ST408의 설명을 생략한다.
도 7에 나타내는 동작 흐름도에서, ST401에서는 제어부(301)에 의해서, 입력되는 주파수 오차 정보로부터 얻어지는 주파수 오차의 값과 소정의 임계값이 비교된다. 그리고, 주파수 오차가 소정의 임계값 이상인 경우에는 ST402로 진행하고, 주파수 오차가 소정의 임계값보다도 작은 경우에는 ST201로 진행한다.
ST403에서는 제어부(301)로부터 슬롯 타이밍 검출부(302)로, 이미 동정 완료된 스크램블링 코드에 대응하는 경로를 나타내는 신호가 출력된다. 그리고, 슬롯 타이밍 검출부(302)는 ST402에서 작성된 지연 프로파일로부터, 이미 검출 완료된 스크램블링 코드 타이밍에 대응하는 상관값을 제외한다.
ST404에서는 슬롯 타이밍 검출부(302)가 지연 프로파일 상에서 상관값이 최대로 되어 있는 경로를 하나 검출한다. 즉, 슬롯 타이밍 검출부(302)는 상관값의 피크를 검출하고, 그 피크의 타이밍을 슬롯 타이밍으로서 검출한다.
제 1 단계 내지 제 3 단계의 처리가 종료하여 하나의 스크램블링 코드가 동정되면, ST409에서, 제어부(301)에 의해서 소정 수의 스크램블링 코드가 동정되었는지의 여부가 확인된다. 그리고, 소정 수의 스크램블링 코드가 동정된 경우에는 처리를 종료하고, 스크램블링 코드의 동정수가 소정 수에 달하고 있지 않은 경우에는 제어부(301)가 무선 수신부(102)와 제 1 단계 처리부(105)의 상관 회로(107)를 접속하도록 스위치(103)를 전환한다.
또, 하나의 스크램블링 코드의 동정 및 하나의 스크램블링 코드 타이밍의 검출을 끝낸 후에 주파수 추종 회로를 동작시켜, 주파수 오차가 소정의 임계값 이하가 될 때까지 셀 탐색 처리를 중단하고, 주파수 오차가 소정의 임계값 이하로 되고나서 셀 탐색 처리를 재개하도록 하더라도 무방하다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 수신 데이터의 주파수 오차가 비교적 큰 경우에는 제 2 단계 및 제 3 단계의 처리가 실행될 때마다 슬롯 타이밍의 검출을 다시 실행하고(즉, 종래 방법에 의한 셀 탐색을 실행함), 수신 데이터의 주파수 오차가 비교적 작은 경우에는 제 1 단계에서 검출된 복수의 슬롯 타이밍에 대하여 제 2 단계 및 제 3 단계의 처리를 반복하여 실행(즉, 실시예 1에 따른 방법으로 셀 탐색을 실행함)하기 때문에, 주파수 오차의 크기에 따른 최적인 방법에 의해 셀 탐색을 실행할 수 있다. 따라서, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 주파수 오차가 비교적 큰 경우 있어서도 스크램블링 코드의 동정을 정밀도 좋게 실행하는 것이 가능함과 동시에, 주파수 오차가 비교적 작은 경우에는 복수의 스크램블링 코드의 동정을 고속으로 또한 정밀도 좋게 실행할 수 있다.
(실시예 3)
실시예 2에서 설명한 바와 같이, 수신 데이터의 주파수 오차가 비교적 큰 경우에 실시예 1에 나타낸 바와 같이 하여 셀 탐색을 실행하면, 제 2 단계 및 제 3 단계의 처리를 복수회 실행하고 있는 중에, 제 1 단계에서 검출한 복수의 슬롯 타이밍이 현재의 정확한 슬롯 타이밍으로부터 점차로 어긋나 버려, 스크램블링 코드의 동정 정밀도 및 스크램블링 코드 타이밍의 검출 정밀도가 저하해 버릴 가능성이 있다.
그래서, 본 실시예에 따른 동기 포착 장치에서는 제 1 단계에서 검출된 슬롯 타이밍 외에, 그 슬롯 타이밍으로부터 소정의 칩분만큼 지연된 타이밍과 소정의 칩분만큼 진행한 타이밍에 대해서도, 제 2 탐색 코드와의 상관값을 각각 산출하는 점에서 실시예 1에 따른 동기 포착 장치와 다르다.
도 8은 본 발명의 실시예 3에 따른 동기 포착 장치의 제 2 단계 처리부의 구성을 나타내는 주요부 블록도이다. 또, 실시예 1과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
제 2 단계 처리부(500)에서, 전환 제어부(501)는 수신 데이터의 주파수 오차가 소정의 임계값보다도 작은 경우에는 스위치(103)와 상관 회로(112)를 접속하고, 수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 스위치(103)와 지연기(503)를 접속하도록, 스위치(502)를 전환한다.
즉, 주파수 오차가 소정의 임계값보다도 작은 경우에는 수신 데이터가 상관 회로(112)로 입력되어, 실시예 1과 같이 하여 제 2 단계의 처리가 행하여진다.
한편, 주파수 오차가 소정의 임계값 이상인 경우에는 수신 데이터가 지연기(503)에 입력되어 소정의 칩분(지금, 여기서는 X 칩)만큼 지연된다. 또한, 수신 데이터는 지연기(504)에 의해서 소정의 칩분(지금, 여기서는 X 칩)만큼 더 지연된다. 따라서, 상관 회로(505)에 입력되는 데이터는 지연이 없는 데이터로 되고, 상관 회로(506)에 입력되는 데이터는 상관 회로(505)에 입력된 데이터보다도 -X 칩분만큼 지연한 데이터로 되며, 상관 회로(507)에 입력되는 데이터는 상관 회로(505)에 입력된 데이터보다도 -2X 칩분만큼 지연한 데이터로 된다.
상관 회로(506)는 -X 칩분만큼 지연한 데이터의 각 슬롯의 선두에 제어부(104)로부터 지시되는 슬롯 타이밍을 맞춰서, 제 2 탐색 코드와의 상관값을 구한다. 이와 같이, -X 칩분만큼 지연한 데이터를 슬롯 타이밍의 기준으로 하기 때문에, 상관 회로(505)에서는 제어부(104)로부터 지시되는 슬롯 타이밍으로부터 X 칩분만큼 지연된 타이밍에서 제 2 탐색 코드와의 상관값이 구해지고, 상관 회로(507)에서는 제어부(104)로부터 지시되는 슬롯 타이밍으로부터 X 칩분만큼 진행한 타이밍에서, 제 2 탐색 코드와의 상관값이 구해진다.
그리고, 스크램블링 코드 그룹 동정부(508)가, 평균화된 상관값의 최대값으로부터 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출을 실행한다. 이 때, 스크램블링 코드 그룹 동정부(508)는 3개의 할당부(113) 중 어느 하나의 할당부로부터 출력되는 평균화된 상관값에 근거하여 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출을 실행한다. 그리고, 동정된 스크램블링 코드 그룹 및 검출된 스크램블링 코드 타이밍을 나타내는 신호가 제어부(1O4)에 출력된다.
이렇게 하여 제 2 단계의 처리를 행하는 것에 의해, 수신 데이터의 주파수 오차가 비교적 큰 경우에도, 스크램블링 코드 그룹의 동정 및 스크램블링 코드 타이밍의 검출을 정밀도 좋게 실행하는 것이 가능하다.
또, 제 3 단계 처리부에서, 제 2 단계에서 검출된 스크램블링 코드 타이밍 외에, 그 스크램블링 코드 타이밍으로부터 소정의 칩분만큼 지연된 타이밍과 소정의 칩분만큼 진행한 타이밍에 대해서도, 스크램블링 코드와의 상관값을 각각 산출하는 것도 가능하다.
도 9는 본 발명의 실시예 3에 따른 동기 포착 장치의 제 3 단계 처리부의 구성을 나타내는 주요부 블록도이다. 또, 실시예 1과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
제 3 단계 처리부(600)에서, 전환 제어부(601)는 수신 데이터의 주파수 오차가 소정의 임계값보다도 작은 경우에는 스위치(103)와 상관 회로(117)를 접속하고, 수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 스위치(103)와 지연기(603)를 접속하도록 스위치(602)를 전환한다.
즉, 주파수 오차가 소정의 임계값보다도 작은 경우에는 수신 데이터가 상관 회로(117)로 입력되어, 실시예 1과 마찬가지로 하여 제 3 단계의 처리가 행하여진다.
한편, 주파수 오차가 소정의 임계값 이상인 경우에는 수신 데이터가 지연기(603)에 입력되어 소정의 칩분(지금, 여기서는 X 칩)만큼 지연된다. 또한, 수신 데이터는 지연기(604)에 의해서 소정의 칩분(지금, 여기서는 X 칩)만큼 더 지연된다. 따라서, 상관 회로(605)에 입력되는 데이터는 지연이 없는 데이터로 되고, 상관 회로(606)에 입력되는 데이터는 상관 회로(605)에 입력된 데이터보다도 -X 칩분만큼 지연한 데이터로 되며, 상관 회로(607)에 입력되는 데이터는 상관 회로(605)에 입력된 데이터보다도 -2X 칩분만큼 지연한 데이터로 된다.
상관 회로(606)은 -X 칩분만큼 지연한 데이터의 프레임의 선두에 제어부(1O4)로부터 지시되는 스크램블링 코드 타이밍을 맞춰서, 스크램블링 코드와의 상관값을 구한다. 이와 같이, -X 칩분만큼 지연한 데이터를 스크램블링 코드 타이밍의 기준으로 하기 때문에, 상관 회로(605)에서는 제어부(104)로부터 지시되는 스크램블링 코드 타이밍으로부터 X 칩분만큼 지연된 타이밍에서 스크램블링 코드와의 상관값이 구해지고, 상관 회로(607)에서는 제어부(104)로부터 지시되는 스크램블링 코드 타이밍으로부터 X 칩분만큼 진행한 타이밍에서, 스크램블링 코드와의 상관값이 구해진다.
그리고, 스크램블링 코드 동정부(608)가 각 평균화 회로(118)에서 평균화된 상관값 중 최대의 상관값으로 되는 스크램블링 코드를 제 1 단계 처리부(105)에서 검출된 경로에 대응하는 스크램블링 코드로서 동정하고, 동정한 것을 알리는 신호를 제어부(104)에 출력한다. 이 때, 스크램블링 코드 동정부(608)는 3개의 평균화 회로(118) 중 어느 하나의 평균화 회로로부터 출력되는 상관값에 근거하여 스크램블링 코드를 동정한다.
이와 같이 하여 제 3 단계의 처리를 행하는 것에 의해, 수신 데이터의 주파수 오차가 비교적 큰 경우에도, 스크램블링 코드의 동정을 정밀도 좋게 실행할 수 있다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면,각 단계에서 검출된 타이밍 외에, 그 타이밍으로부터 소정의 칩분만큼 지연된 타이밍과 소정의 칩분만큼 진행한 타이밍에 대해서도, 상관값을 각각 산출하기 때문에, 주파수 오차가 비교적 큰 경우에도 셀 탐색을 정밀도 좋게 실행할 수 있다.
(실시예 4)
실시예 3과 같이, 제 1 단계에서 검출된 슬롯 타이밍, 그 슬롯 타이밍으로부터 소정의 칩분만큼 지연된 타이밍 및 소정의 칩분만큼 진행한 타이밍에 각각 대응시켜 할당부를 마련하면, 3개의 할당부가 필요하게 되기 때문에, 제 2 단계의 처리에서의 연산량이 증대함과 동시에, 제 2 단계 처리부에서 평균화된 상관값을 축적하기 위한 메모리의 용량이 증대해 버린다.
그래서, 본 실시예에 따른 동기 포착 장치에서는 제 2 단계의 처리에서, 제 1 단계에서 검출된 슬롯 타이밍에 대응하는 상관값과, 그 슬롯 타이밍으로부터 소정의 칩분만큼 지연된 타이밍에 대응하는 상관값과 소정의 칩분만큼 진행한 타이밍에 대응하는 상관값을 가산하여, 그 가산한 상관값을 0∼15의 각 슬롯마다 순차적으로 평균화하는 점에서 실시예 3에 따른 동기 포착 장치와 다르다.
도 10은 본 발명의 실시예 4에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도이다. 또, 실시예 1 및 실시예 3과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
제 2 단계 처리부(700)에서, 가산기(701)는 3개의 상관 회로(505∼507)에서 구해진 상관값을 가산하여, 가산한 상관값을 할당부(113)에 출력한다. 할당부(113)는 가산된 상관값을 각 슬롯 0∼15에 할당하여, 0∼15의 각 슬롯마다 상관값을 순차적으로 평균화한다. 평균화된 상관값은 할당부(113) 내의 메모리에 축적되어, 순차적으로 갱신된다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면,제 1 단계에서 검출된 슬롯 타이밍에 대응하는 상관값과, 그 슬롯 타이밍으로부터 소정의 칩분만큼 지연된 타이밍에 대응하는 상관값과 소정의 칩분만큼 진행한 타이밍에 대응하는 상관값을 가산하여, 그 가산한 상관값을 0∼15의 각 슬롯마다 순차적으로 평균화하기 때문에, 제 2 단계의 처리에서의 연산량 및 제 2 단계 처리부에서 평균화된 상관값을 축적하기 위한 메모리의 용량을 삭감할 수 있다(실시예 3에 비해 3분의 1로 하는 것이 가능하다).
또, 제 3 단계 처리부에서, 제 2 단계에서 검출된 스크램블링 코드 타이밍에 대응하는 상관값과, 그 스크램블링 코드 타이밍으로부터 소정의 칩분만큼 지연된 타이밍에 대응하는 상관값과 소정의 칩분만큼 진행한 타이밍에 대응하는 상관값을 가산하여, 그 가산한 상관값을 순차적으로 평균화하는 것도 가능하다. 이와 같이 하는 것에 의해, 동상(同相) 가산한 상관값을 이용하여 스크램블링 코드의 동정을 실행하기 때문에, 잡음 성분을 억압할 수 있으므로, 동정의 정밀도를 보다 높일 수 있다.
(실시예 5)
도 2에 도시하는 바와 같이, 제 2 탐색 코드에서 확산되어 있는 심볼(즉, SSC)은 1슬롯에 1심볼(도 2의 예에서는 선두 심볼)밖에 존재하지 않기 때문에, 제 2 단계에서의 상관값의 평균화 처리는 1슬롯마다 밖에 실행할 수 없다. 한편, 스크램블링 코드의 주기는 프레임 주기와 동일하기 때문에, 제 3 단계에서의 상관값의 평균화 처리는 매심볼마다 실행하는 것이 가능하다.
따라서, 제 3 단계에서의 스크램블링 코드의 동정 정밀도와 같은 정밀도를, 제 2 단계에서의 스크램블링 코드 그룹 동정 및 스크램블링 코드 타이밍의 검출에 의해 얻고자 하면, 제 3 단계의 처리에 비해 제 2 단계의 처리에 긴 시간이 필요하게 된다. 구체적으로는 도 2에 나타내는 것과 같은 프레임 구성인 경우, 제 3 단계에서 20심볼분 평균한 상관값을 사용하여 얻어지는 동정 정밀도를 제 2 단계의 동정 및 검출에 의해 얻고자 하면, 2 프레임분 평균한 상관값을 사용해야 한다(시뮬레이션에 의해서 검증됨). 즉, 제 2 단계의 처리에는 제 3 단계의 처리에 비해 약 16배의 시간이 필요하다.
그래서, 본 실시예에서는 제 1 단계에서 검출된 슬롯 타이밍 중 소정의 범위에 있는 슬롯 타이밍에 대하여 일괄하여 제 2 단계의 처리를 한 후, 제 2 단계에서 동정된 복수의 스크램블링 코드 그룹 및 제 2 단계에서 검출된 복수의 스크램블링 코드 타이밍에 대하여 제 3 단계의 처리를 반복하여 실행한다는 점에서 실시예 1과 다르다.
도 11은 본 발명의 실시예 5에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도이다. 또, 실시예 1과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
제 2 단계 처리부(800)에서, 타이밍 테이블 작성부(801)는 제 1 단계 처리부(105)에서 검출된 복수의 슬롯 타이밍과 상관값을 대응시킨 테이블을 작성한다. 타이밍 지정부(802)는 일괄하여 제 2 단계의 처리를 행해야 되는 슬롯 타이밍을 상관 회로(804)에 지정한다. 축적부(803)는 수신 데이터를 소정의 시간분만큼일시적으로 유지한다. 상관 회로(804)는 복수의 슬롯 타이밍에 대하여 일괄하여 상관값을 계산한다.
이어서, 상기 구성을 갖는 동기 포착 장치의 동작에 대하여 설명한다. 도 12는 본 발명의 실시예 5에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도이다. 또, 실시예 1과 동일한 동작으로 되는 단계에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
ST901에서는 우선, 제어부(104)가 소정의 임계값 이상으로 되는 모든 슬롯 타이밍을 나타내는 신호를 타이밍 테이블 작성부(801)에 출력한다. 이어서, 타이밍 테이블 작성부(801)가 제 1 단계 처리부(105)에서 검출된 복수의 슬롯 타이밍과 상관값을 대응시킨 테이블(이하, 타이밍 테이블이라고 함)을 작성한다. 지금, 도 13에 도시하는 바와 같이, 제 1 단계에서 소정의 임계값 이상으로 되는 상관값이 C1∼C9이며, T3, T7, T8, T13, T14, T32, T33, T34 및 T35의 복수의 타이밍이 슬롯 타이밍으로서 검출된 경우, 타이밍 테이블 작성부(801)는 도 14에 나타내는 것과 같은 타이밍 테이블을 작성한다. 즉, 타이밍 테이블 작성부(801)는 상관값을 큰 것으로부터 순서대로 나열하여 타이밍 테이블을 작성한다.
이어서, ST902에서는 우선 타이밍 지정부(802)가 타이밍 테이블을 참조하여 가장 큰 상관값(즉, C1)을 선택한 후, C1에 대응하는 타이밍 T33을 중심으로 하여 소정의 시간 범위(지금, 여기서는 ±3칩 시간으로 함)에 있는 타이밍을 선택한다. 따라서, 여기서는 T32, T33, T34 및 T35가 선택된다. 그리고, 타이밍 지정부(802)는 수신 슬롯중, 타이밍 T30(즉, C1에 대응하는 타이밍 T33보다 3칩 시간 전의 타이밍)을 기점으로 하여 1심볼＋6칩의 시간 범위에 있는 수신 데이터를 일시적으로 유지하도록 축적부(803)를 제어한다.
이어서, 타이밍 지정부(802)는 축적부(803)에 대하여 일시적으로 유지한 데이터를 상관 회로(804)에 출력하도록 지시함과 동시에, 상관 회로(804)에 대하여, 우선, 타이밍 T32를 나타내는 신호를 출력한다.
상관 회로(804)는, 축적부(803)로부터 출력된 데이터와 제 2 탐색 코드와의 상관값을, 타이밍 T32에서 우선 산출한다. 산출한 후, 상관 회로(804)는 산출한 상관값을 할당부(113)로 출력함과 동시에, 타이밍 T32에 대한 상관 연산을 종료했는지를 알리는 신호를 타이밍 지정부(802)에 출력한다.
이어서, 타이밍 지정부(802)는 축적부(803)에 대하여 전(前)회의 상관값 연산에 사용한 것과 동일한 1심볼＋6칩 시간분의 데이터를 상관 회로(804)로 출력하도록 지시함과 동시에, 상관 회로(804)에 대하여 타이밍 T33을 나타내는 신호를 출력한다.
그리고, 상관 회로(804)는 축적부(803)로부터 출력된 데이터와 제 2 탐색 코드와의 상관값을, 타이밍 T33에서 산출한다. 산출한 후, 상관 회로(804)는 산출한 상관값을 할당부(113)로 출력함과 동시에, 타이밍 T33에 대한 상관 연산을 종료했는지를 알리는 신호를 타이밍 지정부(802)에 출력한다.
제 2 단계 처리부(800)에서는 이와 같이 하여 타이밍 T30을 기점으로 한 1심볼＋6칩 시간분의 동일한 데이터에 대하여 T34 및 T35에서의 상관값도 산출된다. 그 후, 제어부(104)는 T32∼T35에 근거하여 동정된 스크램블링 코드 그룹 T32∼T35에 근거하여 검출된 스크램블링 코드 타이밍을 나타내는 신호를 제 3 단계 처리부(115)로 순차적으로 출력한다.
그리고, ST903에서, 제어부(104)에 의해서, ST902에서 처리 대상으로 된 소정 범위의 슬롯 타이밍(즉, T32∼T35)이 없어지게 되었는지의 여부가 확인된다. 즉, ST902에서 처리 대상으로 된 소정의 범위의 경로가 ST207에서 순차적으로 제외되어 간 결과 0으로 되었는지의 여부가 판단되어, 0으로 될 때까지 ST205∼ST208의 처리가 반복된다.
ST903에서의 판단 결과, ST902에서 처리 대상으로 된 슬롯 타이밍 T32∼T35가 전부 없어지게 된 경우에는 ST209에서의 판단후, 다시 ST902로 되돌아간다. 그리고, 타이밍 지정부(802)가 다시 타이밍 테이블을 참조하여, T32, T33, T34 및 T35에 각각 대응하는 상관값을 제외한 상관값 중에서 가장 큰 상관값(즉, C3)을 선택한 후, C3에 대응하는 타이밍 T7을 중심으로 하여 ±3칩 시간 범위에 있는 타이밍을 선택한다. 따라서, 여기서는 T7 및 T8이 선택된다.
그리고, 타이밍 지정부(802)는 수신 슬롯중, 타이밍 T4(즉, C3에 대응하는 타이밍 T7보다 3칩 시간 전의 타이밍)를 기점으로 하여 1심볼＋6칩의 시간 범위에 있는 수신 데이터를 일시적으로 유지하도록 축적부(803)를 제어한다. 이후, 상술한 것과 마찬가지의 처리가 행하여진다.
또, 본 실시예에서는 축적부에 일시적으로 유지되는 데이터량을, 1심볼＋6칩으로 했다. 이것은 축적부의 용량(즉, 메모리의 용량)을 작게 하여 하드웨어 규모를 작게 하기 위해서, ±3칩 시간(즉, 6칩 시간)의 범위에 있는 슬롯 타이밍 전부에 대하여 제 2 탐색 코드와의 상관값을 구하는 데 최소한 필요한 데이터량에 맞춘 것이다. 단, 축적하는 데이터의 범위는 ±3칩 시간 범위에 한정되는 것이 아니라, 적절히 설정하는 것이 가능하다.
또한, 본 발명자 등은 셀 탐색의 성능 등을 향상시키는 것을 목적으로 하여, 먼저 축적형의 무선 수신 장치의 발명을 했다. 이 축적형의 무선 수신 장치란, 본 실시예에 따른 동기 포착 장치와 마찬가지로, 수신 데이터를 일단 메모리 등에 유지하고, 그 유지한 데이터에 대하여 반복하여 역확산 처리를 행하는 것이다. 이 발명은 일본 특허 출원 평성 제 10-292545호에 기재되어 있다. 이 내용은 모두 여기에 포함시켜 놓는다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 제 1 단계에서 검출된 슬롯 타이밍 중 소정의 범위에 있는 슬롯 타이밍에 대하여 일괄하여 제 2 단계의 처리를 한 후, 제 2 단계에서 동정된 복수의 스크램블링 코드 그룹 및 제 2 단계에서 검출된 복수의 스크램블링 코드 타이밍에 대하여 제 3 단계의 처리를 반복하여 실행하기 때문에, 실시예 1에 비해 더욱 고속으로 셀 탐색을 실행할 수 있다.
(실시예 6)
본 실시예에 따른 동기 포착 장치는 실시예 5에 따른 동기 포착 장치와 거의 동일한 구성을 갖고, 일괄하여 제 2 단계의 처리를 행하는 슬롯 타이밍을 상관값의 크기에 따라서 선택하는 것이 아니라, 타이밍 순서대로 선택하는 점에서 실시예 5와 다르다.
본 실시예에 따른 동기 포착 장치에서는 타이밍 테이블 작성부(801) 및 타이밍 지정부(802)의 동작만이 실시예 5와 상위하기 때문에, 다시 도 11의 블록도를 이용하여 설명한다.
타이밍 테이블 작성부(801)는 타이밍 테이블을 작성한다. 지금, 도 15에 도시하는 바와 같이, 제 1 단계에서 소정의 임계값 이상으로 되는 상관값이, 실시예 5와 마찬가지로 C1∼C9이며, T3, T7, T8, T13, T14, T32, T33, T34 및 T35의 복수의 타이밍이 슬롯 타이밍으로서 검출된 경우, 타이밍 테이블 작성부(801)는 도 16에 나타내는 것과 같은 타이밍 테이블을 작성한다. 즉, 타이밍 테이블 작성부(801)는 제 1 단계에서 검출된 복수의 타이밍을 시간의 경과 순서대로 나열하여 타이밍 테이블을 작성한다.
이어서, 타이밍 지정부(802)가 타이밍 테이블을 참조하여 가장 빠른 타이밍(즉, T3)을 선택한 후, T3을 기점으로 하여 소정의 시간 범위(지금, 여기서는 ＋6칩 시간으로 함)에 있는 타이밍을 선택한다. 즉, 타이밍 지정부(802)는 실시예 5에 따른 타이밍 지정부와 마찬가지로, 6칩 시간 범위에 있는 타이밍을 선택한다. 따라서, 여기서는 T3, T7 및 T8이 선택된다. 그리고, 타이밍 지정부(802)는 수신 슬롯중, 타이밍 T4를 기점으로 하여 1심볼＋6칩의 시간 범위에 있는 수신 데이터를 일시적으로 유지하도록 축적부(803)를 제어한다.
이어서, 타이밍 지정부(802)는 축적부(803)에 대하여 일시적으로 유지한 데이터를 상관 회로(804)에 출력하도록 지시함과 동시에, 상관 회로(804)에 대하여,우선 타이밍 T3을 나타내는 신호를 출력한다.
여기서, 실시예 5에서의 동작을 나타내는 도 13과 본 실시예에서의 동작을 나타내는 도 15를 비교하면, 제 2 단계 처리가 일괄하여 행해지는 타이밍의 범위는 모두 6칩 시간의 범위로 동일하지만, 일괄하여 행해지는 제 2 단계의 처리 회수가 실시예 5에서는 4회인 데 대하여, 본 실시예에서는 3회에 끝난다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 일괄하여 제 2 단계의 처리를 행하는 슬롯 타이밍을, 상관값의 크기에 따라서 선택하는 것이 아니라, 타이밍 순서대로 선택하기 때문에, 실시예 5에 비해 더욱 고속으로 셀 탐색을 실행할 수 있다.
(실시예 7)
본 실시예에 따른 동기 포착 장치는 실시예 1과 거의 동일한 구성을 갖고, 동상(同相) 가산한 상관값을 이용하여 스크램블링 코드 그룹의 동정, 스크램블링 코드 타이밍의 검출 및 스크램블링 코드의 동정을 실행하는 점에서 실시예 1과 다르다.
도 17은 본 발명의 실시예 7에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도이다. 또, 실시예 1과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
제 2 단계 처리부(1400)에서, 제 1 탐색 코드 발생부(1401)는 제 1 탐색 코드를 발생한다. 상관 회로(1402)는 수신 데이터와 제 1 탐색 코드의 상관값을 구한다. 복소 승산 회로(1403)는 수신 데이터와 제 1 탐색 코드의 상관값(이하, 제 1 상관값이라고 함)의 I 성분 및 Q 성분과, 수신 데이터와 제 2 탐색 코드와의 상관값(이하, 제 2 상관값이라고 함)의 I 성분 및 Q 성분을 각각 승산한 후 가산한다.
이어서, 상기 구성을 갖는 동기 포착 장치의 동작에 대하여 설명한다. 상관 회로(1402)에서 구해진 제 1 상관값 및 상관 회로(112)에서 구해진 제 2 상관값이 복소 승산 회로(1403)에 출력된다.
복소 승산 회로(1403)에서는 제 1 상관값의 I 성분과 제 2 상관값의 I 성분이 승산되고, 제 1 상관값의 Q 성분과 제 2 상관값의 Q 성분이 승산된 후, 승산된 신호가 가산된다. 즉, 복소 승산 회로(1403)에서는 이하의 연산이 행하여진다.
(제 1 상관값의 I 성분 × 제 2 상관값의 I 성분) ＋ (제 1 상관값의 Q 성분 × 제 2 상관값의 Q 성분)
이 연산에 의해, 제 2 상관값의 위상 오차가 보상되어, 각 슬롯에서 산출된 제 2 상관값의 위상이 동상으로 된다. 위상 오차가 보상된 제 2 상관값은 할당부(113)로 출력된다.
할당부(113)에서는 위상 오차가 보상된 제 2 상관값을, 도 1에 나타내는 제 2 탐색 코드의 배치표에 따라서 각 슬롯 0∼15에 할당하면서 0∼15의 각 슬롯마다 순차적으로 평균화한다. 즉, 할당부(113)에서는 제 2 상관값이 각 슬롯마다 동상 가산된다.
또, 제 3 단계의 처리에서 복수회 동상 가산한 상관값을 평균화하는 것도 가능하다. 즉, 도 4에 나타내는 제 3 단계 처리부(115)의 평균화 회로(118)가, 상관 회로(117)로부터 출력되는 상관값을 복수회 동상 가산한 후 평균화하는 것도 가능하다. 단, 스크램블링 코드와의 상관값은 매 심볼마다 평균화하는 것이 가능하고, 심볼간에서의 위상차는 극히 조금이기 때문에, 제 2 단계에서 실행했던 것과 같은 제 1 상관값에 의한 위상 오차의 보상은 불필요하다.
또, 스크램블링 코드의 동정 정밀도를 보다 높이기 위해서, 제 3 단계의 처리에서도, 제 1 상관값에 의한 위상 오차의 보상을 한 후 동상 가산하더라도 무방하다.
또한, 본 발명자 등은, 먼저 수신 신호에 주파수 오차가 발생하고 있는 경우에도, 주파수 추정 회로를 이용하는 일없이, 항상 최적인 지연 프로파일을 작성하는 것을 목적으로 하여, 동상 가산후의 신호간의 위상차의 크기에 따라 동상 가산되는 신호의 수를 적응적으로 변화시키는 발명을 했다. 이 발명은 일본 특허 출원 2000-160155호에 기재되어 있다. 이 내용은 모두 여기에 포함시켜 놓는다. 그래서, 이 발명과 마찬가지로 하여, 본 실시예에 따른 동기 포착 장치의 제 3 단계 처리부에서 행해지는 동상 가산 처리에서, 동상 가산후의 상관값 사이의 위상차의 크기에 따라 동상 가산되는 상관값의 수를 적응적으로 변화시키는 것도 가능하다.
또한, 본 발명자 등은 다이버시티 송신되는 파일럿 채널 신호에 대하여 동상 가산을 하는 경우에도 다이버시티 이득을 얻는 것을 목적으로 하여, 먼저, 심볼 ＋A만을 포함하고, 또한, 제 1 전파 계수를 갖는 전파로를 거쳐서 송신된 제 1 신호와, 심볼 ＋A와 심볼 －A를 포함하며, 또한，제 2 전파 계수를 갖는 전파로를 거쳐서 송신된 제 2 신호를 갖는 신호를 수신하고, 제 1 전파 계수로 표시되는 신호끼리를 동상 가산하고, 제 2 전파 계수로 표시되는 신호끼리를 동상 가산하는 발명을 했다. 이 발명은 일본 특허 출원 2000-131672호에 기재되어 있다. 이 내용은 모두 여기에 포함시켜 놓는다. 또, 심볼 －A란, 변조 후의 심볼 A가 부호 반전되어 송신된 것이고, 심볼 ＋A란, 변조 후의 심볼 A가 부호 반전되지 않고서 그대로 송신된 것이다.
그래서, 이 발명과 마찬가지로 하여, 본 실시예에 따른 동기 포착 장치의 제 3 단계 처리부에서 행해지는 동상 가산 처리에서, 제 1 전파 계수로 표시되는 신호로부터 산출된 제 3 상관값 끼리를 동상 가산하고, 제 2 전파 계수로 표시되는 신호로부터 산출된 제 3 상관값 끼리를 동상 가산한 후, 그들의 동상 가산후의 상관값을 각각 2승한 후 가산하더라도 무방하다. 이것에 의해, 상관값에 대하여 동상 가산을 행하면서 다이버시티 이득도 얻을 수 있기 때문에, 셀 탐색의 성능을 향상시킬 수 있다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 동상 가산한 상관값을 이용하여 스크램블링 코드 그룹의 동정, 스크램블링 코드 타이밍의 검출 및 스크램블링 코드의 동정을 실행하기 때문에, 잡음 성분을 억압하는 것이 가능하므로, 동정 및 검출의 정밀도를 보다 높일 수 있다.
(실시예 8)
실시예 7의 제 2 단계 처리부와 같이, 제 1 상관값과 제 2 상관값을 복소 승산하면, 복소 승산 후의 상관값의 비트수가 증가해 버리기 때문에, 할당부 내에 필요한 메모리(복소 승산 후의 상관값을 제 2 탐색 코드의 배치표에 따라서 각 슬롯 0∼15에 할당하면서 0∼15의 각 슬롯마다 순차적으로 평균화하는 데 필요한 메모리)의 용량이 증가해 버림과 동시에, 복소 승산 후의 상관값의 평균화에 필요한 연산량이 증가해 버린다.
그래서, 본 실시예에서는 복소 승산 후의 상관값의 비트수와, 할당부 내에 준비된 평균화를 위한 메모리의 비트수를 비교하여, 복소 승산 후의 상관값의 비트수가 평균화를 위한 메모리의 비트수 내에 포함되도록, 복소 승산 후의 상관값을 비트 시프트한 후 평균화하는 점에서 실시예 7과 다르다. 즉, 본 실시예에서는 복소 승산 후의 상관값을 제 2 탐색 코드의 배치표에 따라서 각 슬롯에 할당하기 전에, 평균화된 후의 상관값의 비트수를 추측하여 복소 승산 후의 상관값을 비트 시프트하는 것이다.
도 18은 본 발명의 실시예 8에 따른 동기 포착 장치의 제 2 단계 처리부의 개략 구성을 나타내는 주요부 블록도이다. 또, 실시예 7과 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
제 2 단계 처리부(1500)에서, 정규화부(1501)는 소위 블록 플로팅(block floating) 처리에 의해, 복소 승산 후의 상관값을 비트 시프트한다. 즉, 정규화부(1501)는 복소 승산 후의 상관값에 대하여 소위 블록 플로팅에 의한 정규화를 한다. 이 때, 시프트하는 비트수는 이하와 같이 하여 행하여진다. 또, 이하의 설명에서는, 일례로서, 할당부 내에 준비된 평균화를 위한 메모리의 비트수를 8비트로 한 경우에 대하여 설명한다.
우선 정규화부(1501)는 제 2 탐색 코드 1∼17에 대하여 각각 산출된 복소 승산 후의 상관값 중, 가장 비트수가 큰 것(즉, 가장 값이 큰 것)을 선택한다. 그리고, 정규화부(1501)는 그 가장 큰 값의 비트수와 평균화를 위한 메모리의 비트수를 비교하여, 그 가장 큰 값을 오른쪽으로 비트 시프트한다.
구체적으로는, 지금, 제 2 탐색 코드 1∼17에 대한 1회째의 복소 승산 후의 상관값 중 가장 큰 값의 비트수가 10 비트라고 하면, 정규화부(1501)는 그 10 비트의 값을 오른쪽으로 2 비트 시프트하여 8 비트로 하는 것에 의해, 평균화 처리시에 오버플로우하지 않도록 한다. 8 비트로 된 상관값은 할당부(1502)에 출력된다.
이어서, 제 2 탐색 코드 1∼17에 대한 2회째의 복소 승산 후의 상관값 중 가장 큰 값의 비트수가 12 비트라고 하면, 정규화부(1501)는 그 12비트의 값을 오른쪽으로 4 비트 시프트하여 8 비트로 하는 것에 의해, 평균화 처리시에 오버 플로우 하지 않도록 한다. 8 비트로 된 상관값은 할당부(1502)로 출력된다.
그리고, 할당부(1502)는, 1회째의 복소 승산 후의 상관값과 2회째의 복소 승산 후의 상관값을 평균화할 때는, 1회째의 복소 승산 후의 상관값을 2 비트 오른쪽으로 더 시프트하고, 각각의 복소 승산 후의 상관값의 소수점 위치를 합친 후, 평균화한다.
이와 같이, 본 실시예의 동기 포착 장치 및 동기 포착 방법에 의하면, 복소 승산 후의 상관값에 대하여 소위 블록 플로팅에 의한 정규화를 함과 동시에, 정규화후의 상관값을 소수점 위치를 합치면서 평균화하기 때문에, 할당부 내에 필요한메모리의 용량 및 복소 승산 후의 상관값의 평균화에 필요한 연산량을 삭감할 수 있다.
(실시예 9)
이동국은, 현재 통신 중인 기지국으로부터 다른 기지국에 대응하는 스크램블링 코드, 스크램블링 코드 타이밍 및 스크램블링 코드 타이밍의 오차(이하, 타이밍 오차라고 함)를 통지 받는다.
그래서, 본 실시예에 따른 동기 포착 장치에서는, 기지국에서 통지된 타이밍 오차가 소정의 임계값보다도 작은 경우에는 그 타이밍 오차에 상당하는 창폭(窓幅)에 의해, 기지국에서 통지된 스크램블링 코드와의 상관값을 계산하고, 기지국에서 통지된 타이밍 오차가 소정의 임계값 이상인 경우에는 상기 종래 방법에 의한 셀 탐색을 실행하는 점에서 실시예 1과 다르다.
도 19는 본 발명의 실시예 9에 따른 동기 포착 장치의 개략 구성을 나타내는 주요부 블록도이다. 또, 실시예 2와 동일한 구성으로 이루어지는 것에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
도 19에서, 제어부(1601)는 타이밍 오차가 소정의 임계값보다도 작은 경우에는 무선 수신부(102)와 상관 회로(1603)를 접속하도록 스위치(103)를 전환한다. 또한, 제어부(1601)는 타이밍 오차가 소정의 임계값 이상인 경우에는 제 1 단계의 처리 1회에 대하여 제 2 단계 및 제 3 단계의 처리가 1회 행해지도록 스위치(103)를 전환한다.
스크램블링 코드 발생부(1602)는 기지국에서 통지된 스크램블링 코드 정보로부터 특정한 스크램블링 코드를 발생한다. 상관 회로(1603)는 타이밍 오차에 상당하는 창폭에 의해, 수신 데이터와 스크램블링 코드의 상관값을 구한다. 평균화 회로(1604)는 상관값을 복수회 평균화한다. 스크램블링 코드 타이밍 검출부(1605)는 스크램블링 코드 타이밍을 검출한다.
이어서, 상기 구성을 갖는 동기 포착 장치의 동작에 대하여 설명한다. 도 20은 본 발명의 실시예 9에 따른 동기 포착 장치의 동작을 설명하기 위한 흐름도이다. 또, 실시예 2와 동일한 동작으로 되는 단계에 대해서는 동일 부호를 부여하고, 자세한 설명은 생략한다.
도 20에 나타내는 동작 흐름도에서, ST1701에서는 제어부(301)에 의해서, 기지국에서 통지되는 타이밍 오차의 값과 소정의 임계값이 비교된다. 그리고, 타이밍 오차가 소정의 임계값 이상인 경우에는 ST402로 진행하고, 타이밍 오차가 소정의 임계값보다도 작은 경우에는 ST1702로 진행한다.
또한, 타이밍 오차가 소정의 임계값보다도 작은 경우에는 제어부(301)는 무선 수신부(102)와 상관 회로(1603)를 접속함과 동시에, 기지국으로부터 통지된 스크램블링 코드 타이밍 및 타이밍 오차를 나타내는 신호를 상관 회로(1603)로 출력한다.
ST1702에서는 스크램블링 코드 발생부(1602)가, 기지국에서 통지된 스크램블링 코드 정보로부터 특정한 스크램블링 코드를 발생한다. 그리고, 상관 회로(1603)가 타이밍 오차에 상당하는 창폭에 의해 수신 데이터와 스크램블링 코드의 상관값을 구한다.
구체적으로는, 예컨대, 타이밍 오차가 40칩 시간이었다고 하면, 상관 회로(1603)는 제어부(1601)로부터 지시된 스크램블링 코드 타이밍을 중심으로 하여, ±40칩의 범위에 있는 타이밍 모두에 대하여, 수신 데이터와 스크램블링 코드의 상관값을 구한다. 그리고, 이들 상관값이 평균화 회로(1604)에 의해서 복수회 평균화된다. 또, 여기서 나타낸 창폭의 범위 설정 방법은 일례이며, 이것에 한정되는 것이 아니다.
이어서, ST1703에서는 스크램블링 코드 타이밍 검출부(1605)가 평균화된 상관값의 최대값을 검출하는 것에 의해 스크램블링 코드 타이밍을 검출한다.
이와 같이, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 기지국에서 통지된 타이밍 오차가 소정의 임계값보다도 작은 경우에는 그 타이밍 오차에 상당하는 창폭에 의해 기지국으로부터 통지된 스크램블링 코드와의 상관값을 계산하고, 기지국에서 통지된 타이밍 오차가 소정의 임계값 이상인 경우에는 상기 종래 방법에 의한 셀 탐색을 실행하기 때문에, 타이밍 오차의 크기에 따른 최적인 방법에 의해 셀 탐색을 실행하는 것이 가능하다. 따라서, 본 실시예에 따른 동기 포착 장치 및 동기 포착 방법에 의하면, 타이밍 오차가 비교적 큰 경우에도 스크램블링 코드의 동정을 정밀도 좋게 실행할 수 있음과 동시에, 타이밍 오차가 비교적 작은 경우에는 스크램블링 코드 타이밍의 검출을 고속이고 또한 정밀도 좋게 실행하는 것이 가능하다.
또, 상기 실시예 1∼9를 적절히 조합하여 실시하는 것도 가능하다.
또한, 상기 설명에서는 1 프레임에 포함되는 슬롯의 수를 16(0∼15슬롯)으로 했지만, 1 프레임에 포함되는 슬롯의 수는 특별히 한정되지 않는다. 예컨대, 그 슬롯수는 15라도 무방하다.
또한, 상기 설명에서는 스크램블링 코드 그룹의 수를 32로 하고, 각 스크램블링 코드 그룹에 속하는 스크램블링 코드의 수를 16으로 했지만, 이들 수는 특별히 한정되지 않는다. 예컨대, 스크램블링 코드 그룹 수를 64로 하고, 각 스크램블링 코드 그룹에 속하는 스크램블링 코드의 수를 8로 하여도 무방하다.
이상 설명한 바와 같이, 본 발명에 의하면, 효율적으로 복수의 경로의 스크램블링 코드를 동정할 수 있어, 종래에 비해 고속인 셀 탐색을 실행하는 것이 가능하다.
본 명세서는 2000년 6월 13일에 출원한 일본 특허 출원 2000-177642에 근거하는 것이다. 이 내용은 전부 여기에 포함시켜 놓는다.
본 발명은 이동체 통신 시스템에서 사용되는 통신 단말 장치나 기지국 장치에 적용하는 것이 가능하다. 적용한 경우, 통신 단말 장치 및 기지국 장치에 있어서, 고속이고 또한 정밀도 좋게 셀 탐색을 실행하는 것이 가능하다.

Claims (23)

  1. 수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하는 제 1 처리기와,
    상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하는 제 2 처리기와,
    상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정(同定)하는 제 3 처리를 행하는 제 3 처리기를 구비하고,
    1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 동기 포착 장치.
  2. 제 1 항에 있어서,
    상기 제 2 처리기는
    수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 상기 제 1 처리기에 의해 검출된 슬롯 타이밍을 기점으로 하는 소정의 범위에 있는 타이밍에 따라서 제 2 상관값을 산출하고,
    수신 데이터의 주파수 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 1 처리기에 의해 검출된 슬롯 타이밍만에 따라서 제 2 상관값을 산출하는 동기 포착 장치.
  3. 제 2 항에 있어서,
    상기 제 2 처리기는
    소정의 범위에 있는 타이밍에 따라서 산출한 제 2 상관값의 모두를 가산하는 동기 포착 장치.
  4. 제 1 항에 있어서,
    상기 제 3 처리기는
    수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 상기 제 2 처리기에 의해 검출된 스크램블링 코드 타이밍을 기점으로 하는 소정의 범위에 있는 타이밍에 따라서 제 3 상관값을 산출하고,
    수신 데이터의 주파수 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 2 처리기에 의해 검출된 스크램블링 코드 타이밍만에 따라서 제 3 상관값을 산출하는 동기 포착 장치.
  5. 제 4 항에 있어서,
    상기 제 2 처리기는
    소정의 범위에 있는 타이밍에 따라서 산출한 제 3 상관값의 전부를 가산하는 동기 포착 장치.
  6. 제 1 항에 있어서,
    상기 제 2 처리기는
    제 1 상관값의 크기에 근거하여 소정의 범위에 있는 슬롯 타이밍을 순차적으로 선택하고, 상기 소정의 범위에 있는 슬롯 타이밍에 대해서는 일시적으로 유지된 동일한 수신 데이터를 이용하여 제 2 상관값을 산출하는 동기 포착 장치.
  7. 제 1 항에 있어서,
    상기 제 2 처리기는
    타이밍 순서에 따라서 소정의 범위에 있는 슬롯 타이밍을 순차적으로 선택하고, 상기 소정의 범위에 있는 슬롯 타이밍에 대해서는 일시적으로 유지된 동일한수신 데이터를 이용하여 제 2 상관값을 산출하는 동기 포착 장치.
  8. 제 1 항에 있어서,
    상기 제 2 처리기는
    제 1 상관값을 승산하는 것에 의해 위상 오차를 보상한 후, 복수회 동상(同相) 가산한 제 2 상관값을 이용하여 제 2 처리를 행하는 동기 포착 장치.
  9. 제 8 항에 있어서,
    상기 제 2 처리기는
    위상 오차를 보상한 제 2 상관값의 비트수를 상기 제 2 상관값의 평균화 처리에 필요한 영역의 비트수 내에 포함시킨 후, 상기 제 2 상관값을 복수회 동상 가산하는 동기 포착 장치.
  10. 제 1 항에 있어서,
    상기 제 3 처리기는
    복수회 동상 가산한 제 3 상관값을 이용하여 제 3 처리를 행하는 동기 포착 장치.
  11. 제 10 항에 있어서,
    상기 제 3 처리기는
    이번의 동상 가산후의 제 3 상관값과 전번의 동상 가산후의 제 3 상관값으로부터 산출되는 값에 근거하여, 다음번 동상 가산하는 제 3 상관값의 수를 결정하는 동기 포착 장치.
  12. 제 10 항에 있어서,
    부호 반전되지 않은 ＋A 심볼만을 포함하고, 또한, 제 1 전파 계수를 갖는 전파로를 거쳐서 송신된 제 1 신호 및 부호 반전되지 않은 ＋A 심볼과 부호 반전된 －A 심볼을 포함하며, 또한, 제 2 전파 계수를 갖는 전파로를 거쳐서 송신된 제 2 신호를 갖는 신호를 이용하여 제 3 처리를 행하는 동기 포착 장치로서,
    상기 제 3 처리기는
    상기 제 1 전파 계수로 표시되는 신호로부터 산출된 제 3 상관값끼리를 동상 가산하고, 상기 제 2 전파 계수로 표시되는 신호로부터 산출된 제 3 상관값끼리를 동상 가산하는 동기 포착 장치.
  13. 수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색기와,
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하고, 상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하고, 1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 제 2 셀 탐색기와,
    수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색기를 이용하고, 수신 데이터의 주파수 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 2 셀 탐색기를 이용하는 제어를 행하는 제 1 제어기
    를 구비하는 동기 포착 장치.
  14. 수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색기와,
    통신 상대로부터 통지된 스크램블링 코드 타이밍을 기점으로 하여 상기 통신 상대로부터 통지된 스크램블링 코드 타이밍의 오차에 상당하는 범위에 있는 타이밍에 따라서, 수신 데이터와 상기 통신 상대로부터 통지된 스크램블링 코드와의 상관값을 구하여 스크램블링 코드 타이밍을 검출하는 제 3 셀 탐색기와,
    상기 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색기를 이용하고, 상기 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 3 셀 탐색기를 이용하는 제어를 행하는 제 2 제어기
    를 구비하는 동기 포착 장치.
  15. 동기 포착 장치를 탑재하는 통신 단말 장치로서,
    상기 동기 포착 장치는
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하는 제 1 처리기와,
    상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하는 제 2 처리기와,
    상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하는 제 3 처리기를 구비하고,
    1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 통신 단말 장치.
  16. 동기 포착 장치를 탑재하는 통신 단말 장치로서,
    상기 동기 포착 장치는
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하고, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색기와,
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하고, 상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하고, 1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 제 2 셀 탐색기와,
    수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색기를 이용하고, 수신 데이터의 주파수 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 2 셀 탐색기를 이용하는 제어를 행하는 제 1 제어기
    를 구비하는 통신 단말 장치.
  17. 동기 포착 장치를 탑재하는 통신 단말 장치로서,
    상기 동기 포착 장치는
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색기와,
    통신 상대로부터 통지된 스크램블링 코드 타이밍을 기점으로 하여 상기 통신 상대로부터 통지된 스크램블링 코드 타이밍의 오차에 상당하는 범위에 있는 타이밍에 따라서, 수신 데이터와 상기 통신 상대로부터 통지된 스크램블링 코드와의 상관값을 구하여 스크램블링 코드 타이밍을 검출하는 제 3 셀 탐색기와,
    상기 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색기를 이용하고, 상기 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 3 셀 탐색기를 이용하는 제어를 행하는 제 2 제어기
    를 구비하는 통신 단말 장치.
  18. 동기 포착 장치를 탑재하는 기지국 장치로서,
    상기 동기 포착 장치는
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하는 제 1 처리기와,
    상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하는 제 2 처리기와,
    상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하는 제 3 처리기를 구비하고,
    1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 기지국 장치.
  19. 동기 포착 장치를 탑재하는 기지국 장치로서,
    상기 동기 포착 장치는
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색기와,
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하고, 상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하고, 1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 제 2 셀 탐색기와,
    수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색기를 이용하고, 수신 데이터의 주파수 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 2 셀 탐색기를 이용하는 제어를 행하는 제 1 제어기
    를 구비하는 기지국 장치.
  20. 동기 포착 장치를 탑재하는 기지국 장치로서,
    상기 동기 포착 장치는
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색기와,
    통신 상대로부터 통지된 스크램블링 코드 타이밍을 기점으로 하여 상기 통신 상대로부터 통지된 스크램블링 코드 타이밍의 오차에 상당하는 범위에 있는 타이밍에 따라서, 수신 데이터와 상기 통신 상대로부터 통지된 스크램블링 코드와의 상관값을 구하여 스크램블링 코드 타이밍을 검출하는 제 3 셀 탐색기와,
    상기 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색기를 이용하고, 상기 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 3 셀 탐색기를 이용하는 제어를 행하는 제 2 제어기
    를 구비하는 기지국 장치.
  21. 수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하는 제 1 처리 공정과,
    상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하는 제 2 처리 공정과,
    상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하는 제 3 처리 공정을 구비하고,
    1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 동기 포착 방법.
  22. 수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색 공정과,
    수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 소정의 임계값 이상의 복수의 제 1 상관값에 대응하는 복수의 슬롯 타이밍을 검출하는 제 1 처리를 행하고, 상기 복수의 슬롯 타이밍 중 어느 하나의 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하는 제 2 처리를 행하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 동정하는 제 3 처리를 행하고, 1회의 상기 제 1 처리에 대하여, 상기 제 2 처리 및 상기 제 3 처리를 상기 복수의 슬롯 타이밍분 행하는 제 2 셀 탐색 공정을 구비하고,
    수신 데이터의 주파수 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색 공정을 이용하고, 수신 데이터의 주파수 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 2 셀 탐색 공정을 이용하는 동기 포착 방법.
  23. 수신 데이터와 제 1 탐색 코드와의 제 1 상관값 중 최대의 제 1 상관값에 대응하는 하나의 슬롯 타이밍을 검출하고, 상기 슬롯 타이밍에 따라서 산출한 수신 데이터와 제 2 탐색 코드와의 제 2 상관값 중 최대의 제 2 상관값에 의해 스크램블링 코드 타이밍 및 스크램블링 코드 그룹을 검출하며, 상기 스크램블링 코드 타이밍에 따라서 산출한 수신 데이터와 상기 스크램블링 코드 그룹에 속하는 스크램블링 코드와의 제 3 상관값 중 최대의 제 3 상관값에 의해 스크램블링 코드를 검출하는 제 1 셀 탐색 공정과,
    통신 상대로부터 통지된 스크램블링 코드 타이밍을 기점으로 하여 상기 통신상대로부터 통지된 스크램블링 코드 타이밍의 오차에 상당하는 범위에 있는 타이밍에 따라서, 수신 데이터와 상기 통신 상대로부터 통지된 스크램블링 코드와의 상관값을 구하여 스크램블링 코드 타이밍을 검출하는 제 3 셀 탐색 공정을 구비하고,
    상기 오차가 소정의 임계값 이상인 경우에는 상기 제 1 셀 탐색 공정을 이용하고, 상기 오차가 상기 소정의 임계값보다도 작은 경우에는 상기 제 3 셀 탐색 공정을 이용하는 동기 포착 방법.
KR10-2002-7001779A 2000-06-13 2001-06-13 동기 포착 장치, 동기 포착 방법, 통신 단말 장치 및기지국 장치 KR100441702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00177642 2000-06-13
JP2000177642A JP3464642B2 (ja) 2000-06-13 2000-06-13 同期捕捉装置および同期捕捉方法

Publications (2)

Publication Number Publication Date
KR20020026371A true KR20020026371A (ko) 2002-04-09
KR100441702B1 KR100441702B1 (ko) 2004-07-27

Family

ID=18679199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7001779A KR100441702B1 (ko) 2000-06-13 2001-06-13 동기 포착 장치, 동기 포착 방법, 통신 단말 장치 및기지국 장치

Country Status (7)

Country Link
US (1) US20020122557A1 (ko)
EP (2) EP1489762A1 (ko)
JP (1) JP3464642B2 (ko)
KR (1) KR100441702B1 (ko)
CN (1) CN1165128C (ko)
AU (1) AU6426601A (ko)
WO (1) WO2001097422A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622149B1 (ko) * 2004-11-25 2006-09-19 주식회사 팬택 비동기 방식 광대역 부호분할다중접속 시스템에서의코드그룹 획득 장치 및 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464642B2 (ja) * 2000-06-13 2003-11-10 松下電器産業株式会社 同期捕捉装置および同期捕捉方法
JP2002026768A (ja) * 2000-07-07 2002-01-25 Nec Corp 通信装置
JP3836663B2 (ja) * 2000-09-04 2006-10-25 株式会社エヌ・ティ・ティ・ドコモ 移動通信システムにおける移動局のセルサーチ方法
JP4368514B2 (ja) * 2000-10-30 2009-11-18 三菱電機株式会社 セルサーチ制御装置およびセルサーチ制御方法
US7817596B2 (en) 2001-09-06 2010-10-19 Qualcomm Incorporated Verification methods and apparatus for improving acquisition searches of asynchronous cells
JP3843040B2 (ja) * 2001-09-26 2006-11-08 松下電器産業株式会社 セルサーチ方法及び通信端末装置
KR100401954B1 (ko) * 2001-11-01 2003-10-17 한국전자통신연구원 기지국의 시공 전송 다이버시티 부호화 사용 여부 판정장치 및 그 방법
JP3712382B2 (ja) * 2002-06-07 2005-11-02 Ｎｅｃマイクロシステム株式会社 Ｗ−ｃｄｍａ方式におけるプロファイル作成方法
WO2004079939A1 (ja) * 2003-03-06 2004-09-16 Fujitsu Limited セル検出装置
DE10338521B4 (de) * 2003-04-29 2007-04-05 Rohde & Schwarz Gmbh & Co. Kg Verfahren zum Erfassen des Beginns eines aktiven Signalabschnitts
DE10350261B4 (de) * 2003-10-28 2006-04-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Anpassung von Schwellwerten in elektronischen Signalverarbeitungseinrichtungen
US8066780B2 (en) * 2004-05-03 2011-11-29 Fulfillium, Inc. Methods for gastric volume control
EP1773016A1 (de) * 2005-10-05 2007-04-11 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Versendung von Organisationsinformationen in einem Mehrträgerkommunikationssystem
CN100433613C (zh) 2005-11-16 2008-11-12 华为技术有限公司 一种链路扰码配置一致性检测方法
DE102006022284A1 (de) * 2006-05-11 2007-11-15 Sick Stegmann Gmbh Verfahren zur Synchronisation einer bidirektionalen Übertragung von Daten
EP2211581B1 (en) * 2009-01-27 2012-10-10 Alcatel Lucent Local network timing reference signal
CN102694571A (zh) * 2012-06-25 2012-09-26 上海高清数字科技产业有限公司 载波频率偏差估计的方法及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275364A (ja) * 1996-04-08 1997-10-21 Toyota Autom Loom Works Ltd スペクトラム拡散通信用同期装置
JP3323443B2 (ja) * 1997-07-17 2002-09-09 松下電器産業株式会社 無線通信端末装置及び無線通信基地局装置
JP3499474B2 (ja) * 1998-08-28 2004-02-23 松下電器産業株式会社 同期捕捉装置および同期捕捉方法
JP3411836B2 (ja) * 1998-10-30 2003-06-03 松下電器産業株式会社 同期捕捉装置及び同期捕捉方法
JP3247351B2 (ja) * 1999-03-01 2002-01-15 松下電器産業株式会社 同期捕捉装置及び同期捕捉方法
EP1035665A1 (en) * 1999-03-10 2000-09-13 Robert Bosch Gmbh Method for the initial synchronization of a digital mobile radio system
JP3432772B2 (ja) * 1999-06-08 2003-08-04 松下電器産業株式会社 同期捕捉装置及び同期捕捉方法
JP3438681B2 (ja) * 1999-11-18 2003-08-18 日本電気株式会社 Ｄｓ−ｃｄｍａ基地局間非同期セルラにおける初期同期方法
JP3464642B2 (ja) * 2000-06-13 2003-11-10 松下電器産業株式会社 同期捕捉装置および同期捕捉方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622149B1 (ko) * 2004-11-25 2006-09-19 주식회사 팬택 비동기 방식 광대역 부호분할다중접속 시스템에서의코드그룹 획득 장치 및 방법

Also Published As

Publication number Publication date
KR100441702B1 (ko) 2004-07-27
EP1202484A4 (en) 2004-01-28
JP3464642B2 (ja) 2003-11-10
CN1165128C (zh) 2004-09-01
WO2001097422A1 (fr) 2001-12-20
AU6426601A (en) 2001-12-24
CN1383641A (zh) 2002-12-04
EP1489762A1 (en) 2004-12-22
EP1202484A1 (en) 2002-05-02
JP2001358612A (ja) 2001-12-26
US20020122557A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
KR100441702B1 (ko) 동기 포착 장치, 동기 포착 방법, 통신 단말 장치 및기지국 장치
US6744747B2 (en) Method &amp; apparatus for W-CDMA handoff searching
US5812593A (en) De-spread code phase detection apparatus in spread spectrum type receiver
US6038250A (en) Initial synchronization method and receiver for DS-CDMA inter base station asynchronous cellular system
US8345714B2 (en) Cell search method and apparatus for asynchronous mobile communication system
JP4195901B2 (ja) ワイヤレス通信システムにおける初期セルサーチ
US6289007B1 (en) Method for acquiring a cell site station in asynchronous CDMA cellular communication systems
US20040120307A1 (en) Cell search method and communication terminal apparatus
US7609785B2 (en) Mitigation of interference in cell search by wireless transmit and receive units
US6859489B2 (en) Method and device for determining the carrier frequency of base stations in the mobile receiver of a cellular mobile radio system working with W-CDMA
US6954485B1 (en) CDMA baseband receiver capable of establishing synchronization with peripheral base stations
EP0930723A2 (en) Direct sequence code division multiple access cellular system
KR100614745B1 (ko) 수신 다이버시티를 이용한 비동기 방식 광역 부호분할다중접속 시스템에서의 코드 그룹 획득 방법 및 장치
EP1028552A1 (en) Synchronizing device and synchronizing method
US20100142657A1 (en) Selection scheme for selecting a peak in a correlation signal
KR100404485B1 (ko) 통신 단말 장치 및 셀 탐색 방법
KR100314218B1 (ko) 코드 분할 다중 접속 이동통신 기지국 시스템에서의 의사잡음코드 동기 추적방법
JP2005051476A (ja) Ｃｄｍａ基地局間非同期セルラ方式の移動局とそのセルサーチ方法
KR100304105B1 (ko) 코드재사용을이용한기지국검색방법
JP4540434B2 (ja) パスサーチ処理装置および処理方法
KR20070075473A (ko) 이동통신 시스템에서 다중경로 탐색과 에너지 보고를 위한장치 및 방법
JP2005065099A (ja) 到来時刻識別装置、無線端末装置および移動端末
JP2004159167A (ja) セルサーチ方法および移動局
JP2005151260A (ja) 同期捕捉装置および同期捕捉方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee