KR20020021609A - 메모리 셀 및 버퍼 커패시터를 포함한 집적 메모리 - Google Patents

메모리 셀 및 버퍼 커패시터를 포함한 집적 메모리 Download PDF

Info

Publication number
KR20020021609A
KR20020021609A KR1020010056388A KR20010056388A KR20020021609A KR 20020021609 A KR20020021609 A KR 20020021609A KR 1020010056388 A KR1020010056388 A KR 1020010056388A KR 20010056388 A KR20010056388 A KR 20010056388A KR 20020021609 A KR20020021609 A KR 20020021609A
Authority
KR
South Korea
Prior art keywords
memory
buffer
capacitor
buffer capacitor
buffer capacitors
Prior art date
Application number
KR1020010056388A
Other languages
English (en)
Other versions
KR100453581B1 (ko
Inventor
로베르트 포이어레
도미니크베 자피히나크
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20020021609A publication Critical patent/KR20020021609A/ko
Application granted granted Critical
Publication of KR100453581B1 publication Critical patent/KR100453581B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 메모리는 각각 하나의 선택 트랜지스터(TM) 및 하나의 메모리 커패시터(CM)를 가진 메모리 셀(MC)을 포함한다. 각 메모리 셀(MC)마다 메모리 커패시터(CM)는 선택 트랜지스터(TM)를 통해 다수의 열 라인(BLN) 중 하나와 접속되고, 선택 트랜지스터(TM)의 제어 단자는 다수의 행 라인(WLN) 중 하나와 접속된다. 각각 추가 열 라인(BLK)에 대한 접촉부(K2)와 접속된 버퍼 커패시터(CP)가 제공된다. 버퍼 커패시터(CP)는 각 버퍼 커패시터(CP)와 접촉부(K2) 사이의 접속부(GB)가 추가 행 라인(WLK)에 대해 평행하게 배치되도록 배치된다. 이로 인해 지속적으로 높은 전압 세기가 버퍼 커패시터에 의해 보장된다.

Description

메모리 셀 및 버퍼 커패시터를 포함한 집적 메모리 {INTEGRATED MEMORY WITH MEMORY CELLS AND BUFFER CAPACITORS}
본 발명은 메모리 셀 및 버퍼 커패시터를 포함한 집적 메모리에 관한것이다.
집적 메모리, 예컨대 소위 DRAM-메모리는 통상적으로 각각 하나의 선택 트랜지스터 및 메모리 커패시터를 가진 메모리 셀을 포함한다. 이 경우 메모리 커패시터는 각 선택 트랜지스터를 통해 각각 매트릭스형 메모리 셀 필드의 다수의 열 라인 중 하나와 접속된다. 각 선택 트랜지스터의 제어 단자는 각각 다수의 행 라인 중 하나와 접속되고, 상기 선택 트랜지스터를 통해 메모리 셀이 선택될 수 있다.
상기 방식의 메모리는 메모리 칩 상의 전원 장치를 안정화하기 위해 종종 추가로 소위 버퍼 커패시터를 포함한다. 상기 버퍼 커패시터는 특히 전압 피크의 필터링을 위해 사용되므로, 메모리의 일정한 전압 세기를 보장한다. 메모리 칩상의 광범위하게 균일한 표면 점유의 관점에서, 버퍼 커패시터는 종종 메모리 셀 또는 거의 메모리 커패시터와 유사하게 구성되고 배치된다. 즉, 이러한 경우 버퍼 커패시터도 각각 할당된 선택 트랜지스터를 포함한다. 이 경우 상기 버퍼 커패시터는 통상적으로 메모리 칩의 주변 장치 영역에 배치되고, 상기 영역도 마찬가지로 균일한 표면 점유에 의해, 메모리 셀 필드에 대해 유사한 구조를 가진다. 칩 상의 균일한 표면 점유는 특히 칩의 제조에 있어서 장점, 예컨대 개선된 평탄화 특성을 제공한다.
상기 버퍼 커패시터를 지속적으로 활성화시키기 위해, 상응하는 선택 트랜지스터가 지속적으로 도전 스위칭된다. 지속적으로 부하가 가해질 경우, 상기 선택 트랜지스터는 일반적으로 버퍼 트랜지스터보다 더 신속하게 교체되고, 이로 인해 더 신속하게 에러가 발생될 수 있기 때문에, 그의 성능이 상대적으로 신속하게 손상될 수 있다. 또한 상기 선택 트랜지스터에서 그의 각 제어 단자와 그의 제어된 섹션 사이의 단락이 발생할 수 있다. 이것은 예컨대 변동하는 또는 에러가 있는 제조 프로세스에 의해 발생할 수 있다. 선택 트랜지스터가 단락을 포함한다면, 이로 인해 관련 버퍼 트랜지스터의 성능도 손상된다. 상기 방식의 메모리 칩에서 일반적으로 버퍼 커패시터용으로 상응하는 리던던시가 제공되지 않기 때문에, 이로 인해 메모리 칩의 전압 세기가 전체적으로 약화된다.
본 발명의 목적은 버퍼 커패시터에 의해 비교적 높은 전압 세기가 지속적으로 형성될 수 있는, 광범위하고 균일하게 표면을 점유한 메모리 셀 및 버퍼 커패시터를 포함하는 집적 메모리를 제공하는 데 있다.
도 1 메모리 셀 및 버퍼 커패시터를 포함한 집적 메모리의 개략적인 구조,
도 2 2 개의 버퍼 커패시터의 회로 설계,
도 3 버퍼 커패시터를 포함한 집적 메모리의 평면도,
도 4 2 개의 버퍼 커패시터의 횡단면도,
도 5 2 개의 메모리 셀의 횡단면도.
*도면의 주요 부호 설명*
MC : 메모리 셀 TM : 선택 트랜지스터
CM : 메모리 커패시터 CP : 버퍼 커패시터
K2 : 접촉부 GB : 도핑 영역
BLN : 열 라인 WLN : 행 라인
상기 목적은 각각 하나의 선택 트랜지스터 및 하나의 메모리 커패시터를 포함한 메모리 셀을 가진 집적 메모리에 의해 달성되고, 상기 집적 메모리에서 각 메모리 셀마다 메모리 커패시터는 선택 트랜지스터를 통해 다수의 열 라인 중 하나와 접속되고, 각 메모리 셀마다 선택 트랜지스터의 제어 단자는 다수의 행 라인 중 하나와 접속되고, 각각 추가 열 라인에 대한 접촉부와 접속된 버퍼 커패시터가 제공되고, 상기 버퍼 커패시터는 각 버퍼 커패시터와 접촉부 사이의 접속부가 추가 행 라인에 대해 평행하게 배치되도록 배치된다.
상기 버퍼 커패시터는 예컨대 메모리 칩의 주변 장치 영역에 배치된다. 상기 영역은 균일한 표면 점유의 관점에서 메모리 셀이 배치된 메모리 셀 필드와 유사하게 구성된다. 즉, 상기 영역도 마찬가지로 열 라인 및 행 라인을 포함하고, 버퍼 커패시터는 각각 상기 열 라인에 대한 접촉부와 접속된다. 열 라인은 예컨대 전원 장치의 제 1 전위용 단자와 접속되고, 각 버퍼 커패시터는 전원 장치의 제 2 전위용 단자와 접속된다. 이것은 상기 버퍼 커패시터가 전원 장치의 제 1 전위와 제 2 전위 사이의 전압 피크를 균등화하는 데 사용되는 것을 의미한다.
메모리 셀이 배치된 메모리 셀 필드와 버퍼 커패시터가 배치된 영역이 열 라인 및 행 라인을 포함하기 때문에, 광범위하게 균일한 표면 점유가 보장된다. 메모리 셀 필드의 행 라인 및 열 라인은 메모리 셀 필드의 선택을 위해 또는 판독 또는 기록을 위해 사용되고, 버퍼 커패시터가 배치된 영역 내의 열 라인 및 행 라인은 메모리 칩의 요구되는 전압 세기를 형성하기 위해 사용된다.
각 버퍼 커패시터와 각 열 라인에 대한 접촉부 사이의 접속부가 행 라인에 대해 평행하게 형성됨으로써, 메모리 칩의 제조시 관련 버퍼 커패시터와 접촉부 사이의 확산-직렬 저항이 발생할 수 있다. 즉, 각 버퍼 커패시터 및 접촉부는 선택 트랜지스터를 통해 서로 접속되지 않는다. 이로 인해 특히, 에러가 있는 선택 트랜지스터와 그의 에러 메커니즘에 의해 버퍼 커패시터의 성능이 어떠한 영향도 받지 않을 수 있는 장점이 발생된다. 그 결과로, 메모리 칩의 비교적 높은 전압 세기가 버퍼 커패시터에 의해 보장된다.
본 발명의 추가 장점은, 각 행 라인이 상응하는 버퍼 커패시터의 선택을 위해 (지속적인) 활성화 상태에서 작동될 필요는 없다는 것이다. 버퍼 커패시터에 따라 관련된 행 라인이 선택 기능을 수행하지 않기 때문에, 상기 행 라인은 버퍼커패시터와 접속된 열 라인과 동일한 전위와 접속될 수 있다. 그 결과로, 상기 행 라인 및 열 라인은 동일한 전위에 놓이고, 이로 인해 관련 라인 사이에 단락이 일어날 경우 누설 전류는 발생하지 않는다.
본 발명의 바람직한 실시예에서 버퍼 커패시터는 메모리 커패시터와 동일한 구조적 구성을 가진다. 표면 점유의 광범위한 균일화와 함께, 제조 프로세스도 간소화되는데, 그 이유는 커패시터 타입 또는 커패시터 구조가 예컨대 트렌치-커패시터 형태로 제공되기 때문이다.
추가의 바람직한 실시예 및 개선예는 종속항에서 특징화된다.
본 발명은 하기에서 본 발명의 실시예를 도시하는 도면을 참조로 하여 더 자세히 설명된다.
도 1은 메모리 셀 필드(1)내에 메모리 셀(MC)을 포함하는 집적 메모리(10)의 개략적인 구조를 도시한다. 메모리 셀(MC)은 각각 하나의 선택 트랜지스터(TM) 및 하나의 메모리 커패시터(CM)를 포함한다. 각 메모리 셀 필드(MC) 마다, 메모리 커패시터(CM)는 선택 트랜지스터(TM)를 통해 다수의 열 라인(BLN) 중 하나와 접속된다. 각 선택 트랜지스터(TM)의 제어 단자는 다수의 행 라인(WLN) 중 하나와 접속된다. 행 라인(WLN) 상의 메모리 셀(MC)이 각 선택 트랜지스터(TM)를 통해 선택된다. 이를 위해 상응하는 행 라인(WLN)이 활성화 상태가 됨으로써, 상응하는 선택 트랜지스터(TM)가 도전 스위칭된다. 열 라인(BLN)은 메모리 커패시터(CM)에 저장된 데이터 신호의 판독 또는 기록을 위해 사용된다.
또한 메모리(10)는 상기 메모리의 영역(2)에 배치된 행 라인(WLK) 및 열 라인(BLK)을 포함한다. 영역(2)은 바람직하게 메모리(10)의 주변 장치에 위치한다. 영역(2)은 각각 하나의 열 라인(BLK)과 접속된 버퍼 커패시터(CP)를 포함한다. 이 경우 열 라인(BLK)은 각각 전원 장치의 제 1 전위(V1)와 접속되고, 각 버퍼 커패시터(CP)의 각각 다른 단자는 전원 장치의 제 2 전위(V2)와 접속된다. 버퍼 커패시터(CP)는 특히 전위(V1과 V2) 사이의 전압 피크를 필터링하는 데 사용된다. 그 결과로, 메모리(10)의 전압 세기는 전위(V1과 V2)에 따라 상승될 수 있다.
도 3은 버퍼 커패시터(CP)를 포함한 본 발명에 따른 메모리의 실시예의 평면도를 도시한다. 이 경우 영역(2) 내에 있는 메모리(10)의 도시된 레이아웃은 대략적으로 도시된다. 버퍼 커패시터(CP)는 각각 영역(GB)을 통해 접촉부(K2)와 접속된다. 이 경우 접촉부(K2)는 열 라인(BLK)에 대한 전기 접속을 형성한다. 접촉부(K2)는 소위 CB-접촉부라고도 한다. 행 라인(WLK)은 영역(GB)과 도전 접속되지 않는다. 상기 행 라인은 전위(V1)에 인가되고, 또한 열 라인(BLK)도 그러하다. 버퍼 커패시터(CP)는 버퍼 커패시터(CP)와 접촉부(K2) 사이의 각 접속부 또는 각 영역(GB)이 각 행 라인(WLK)에 대해 평행하게 배치되도록 배치된다. 접촉부(K2) 및 버퍼 커패시터(CP)는 선택 트랜지스터를 통해 서로 접속되지 않기 때문에, 특히 버퍼 커패시터(CP)의 지속적인 성능이 보장된다.
도 4는 도 3에 따른 영역(2) 내에 포함된 2 개의 버퍼 커패시터(CP1 및 CP2)의 횡단면도를 도시한다. 버퍼 커패시터(CP1 및 CP2)는 트렌치 커패시터로서 형성된다. 즉, 상기 버퍼 커패시터(CP1 및 CP2)는 메모리의 기판(SB)에서 소위 트렌치에 의해 형성된다. 버퍼 커패시터(CP1 및 CP2)는 각 영역(GB1 또는 GB2)을 통해접촉부(K2)와 접속된다. 영역(GB1 및 GB2)은 기판(SB) 내의 도핑 영역을 도시한다. 상기 영역은 버퍼 커패시터(CP1 또는 CP2)와 접촉부(K2) 사이의 확산-직렬 저항을 형성한다.
도 4에 따른 버퍼 커패시터(CP1 및 CP2)의 회로 설계는 개략적으로 도 2에 도시된다. 영역(GB1 및 GB2)으로 형성된 확산-직렬 저항은 저항(R1 또는 R2)에 의해 모델링된다. 접촉부(K2)는 예컨대 그의 편에서 전위(V1)에 인가된 열 라인(BLK0)과 접속된다. 메모리(10)의 기판(SB)은 전위(V2)와 접속된다. 즉, 버퍼 커패시터(CP1 또는 CP2)의 각 플레이트 또는 노드가 전위(V2)에 인가된다. 전위(V1 및 V2)는 버퍼 커패시터(CP1 또는 CP2)를 통해 서로 버퍼링된다.
행 라인(WLK) 및 열 라인(BLK) 또는 접촉부(K2)가 동일한 전위(V1)와 접속되기 때문에, 라인 사이의 단락이 발생할 경우, 상기 라인 사이의 누설 전류가 발생할 수 없는 장점이 나타난다.
도 5는 도 1에 따른 구조에 따라 메모리 셀 필드(1)내에 포함된 2 개의 메모리 셀(MCi 및 MCj)의 횡단면도를 도시한다. 그의 메모리 커패시터(CMi 및 CMj)는 각 선택 트랜지스터(TMi 또는 TMj)를 통해 접촉부(K1)와 접속된다. 이 경우 접촉부(K1)는 열 라인(BLNk)과 접속된다. 트랜지스터(TMi 또는 TMj)의 제어 단자(Gi 및 Gj)는 각 행 라인(WLNi 또는 WLNj)과 접속된다. 행 라인(WLNi 또는 WLNj)을 통해 트랜지스터(TMi 또는 TMj)가 도전 스위칭된다. 그 결과로, 메모리 셀(MCi 및 MCj)이 선택된다. 메모리 커패시터(CMi 및 CMj)는 도 4의 버퍼 커패시터(CP1 또는 CP2)와 동일한 구조적 구성을 가진다. 트랜지스터(TMi 또는 TMj)는 소오스영역(Si 또는 Sj) 및 공동 드레인 영역(D)을 포함한다.
도 5에 따른 도면에서 행 라인(WLNi 또는 WLNj)은 트랜지스터(TMi 또는 TMj)에 대해 수직으로, 또는 메모리 커패시터(CMi 및 CMj)와 접촉부(K1) 사이의 접속부에 대해 수직으로 진행한다. 행 라인(WLNi 및/또는 WLNj)과 접촉부(K1) 또는 열 라인(BLNk)사이의 단락은 트랜지스터(TMi 또는 TMj)의 성능에 손상을 입힐 수 있다.
도 4와 결부되어 도 3에서 도시된 바와 같이, 본 발명에 따른 메모리에서 각 버퍼 커패시터(CP)와 접촉부(K2) 사이의 접속부는 각 행 라인(WLK)에 대해 평행하게 배치되기 때문에, 관통하는 도핑 영역(GB)은 선택 트랜지스터 없이 형성될 수 있다. 집적 메모리가 도 5의 구조에 따른 메모리 셀을 포함하면, 도 4에 따른 영역(GB1 및 GB2)은 바람직하게 트랜지스터(TMi 또는 TMj)의 소오스- 및 드레인 영역에 상응하게 형성된다. 따라서 이것은 공동 도핑 프로세스로 제조될 수 있다.
본 발명의 목적에 따라, 버퍼 커패시터에 의해 비교적 높은 전압 세기가 지속적으로 형성될 수 있는, 광범위하고 균일하게 표면을 점유한 메모리 셀 및 버퍼 커패시터를 포함하는 집적 메모리가 제공된다.

Claims (5)

  1. 집적 메모리로서
    - 각각 하나의 선택 트랜지스터(TM) 및 메모리 커패시터(CM)를 가지는 메모리 셀(MC)을 포함하고.
    - 상기 각 메모리 셀(MC) 마다 상기 메모리 커패시터(CM)는 상기 선택 트랜지스터(TM)를 통해 다수의 열 라인(BLN) 중 하나와 접속되고,
    - 상기 각 메모리 셀(MC) 마다 상기 선택 트랜지스터(TM)의 제어 단자가 다수의 행 라인(WLN) 중 하나와 접속되고,
    - 각각 추가 열 라인(BLK)에 대한 접촉부(K2)와 접속된 버퍼 커패시터(CP)가 제공되고,
    - 상기 버퍼 커패시터(CP)는 각 버퍼 커패시터(CP)와 접촉부(K2) 사이의 접속부(GB)가 추가 행 라인(WLK)에 대해 평행하게 배치되도록 배치되는 집적 메모리.
  2. 제 1항에 있어서,
    버퍼 커패시터(CP1,CP2)가 각각 도핑 영역(GB1,GB2)을 통해 상기 접촉부(K2)와 접속되는 것을 특징으로 하는 집적 메모리.
  3. 제 2항에 있어서,
    상기 도핑 영역(GB1,GB2)이 하나의 선택 트랜지스터(TMi 또는 TMj)의 상응하는 도핑 영역(Si,Sj,D)과 같이 형성되는 것을 특징으로 하는 집적 메모리.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    - 다수의 행 라인(WLK) 및 각 접촉부(K2)가 제 1 전위(V1)용 단자와 접속되고,
    - 상기 각 버퍼 커패시터(CP)는 제 2 전위(V2)용 단자와 접속되는 것을 특징으로 하는 집적 메모리.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 버퍼 커패시터(CP)가 상기 메모리 커패시터(CM)와 동일한 구조적 구성을 가지는 것을 특징으로 하는 집적 메모리.
KR10-2001-0056388A 2000-09-15 2001-09-13 메모리 셀 및 버퍼 커패시터를 갖는 집적 메모리 KR100453581B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10045692A DE10045692A1 (de) 2000-09-15 2000-09-15 Integrierter Speicher mit Speicherzellen und Pufferkapazitäten
DE10045692.8 2000-09-15

Publications (2)

Publication Number Publication Date
KR20020021609A true KR20020021609A (ko) 2002-03-21
KR100453581B1 KR100453581B1 (ko) 2004-10-20

Family

ID=7656332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056388A KR100453581B1 (ko) 2000-09-15 2001-09-13 메모리 셀 및 버퍼 커패시터를 갖는 집적 메모리

Country Status (6)

Country Link
US (1) US6456522B1 (ko)
EP (1) EP1191595B1 (ko)
JP (1) JP3842091B2 (ko)
KR (1) KR100453581B1 (ko)
DE (2) DE10045692A1 (ko)
TW (1) TW525165B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189442B1 (en) * 2003-10-31 2007-03-13 Steelcase Development Corporation Edge band and edge banding process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262298A (en) * 1979-09-04 1981-04-14 Burroughs Corporation Ram having a stabilized substrate bias and low-threshold narrow-width transfer gates
JP2659723B2 (ja) * 1987-09-19 1997-09-30 株式会社日立製作所 半導体集積回路装置
JPH1012838A (ja) * 1996-06-21 1998-01-16 Mitsubishi Electric Corp 半導体装置
US5770875A (en) * 1996-09-16 1998-06-23 International Business Machines Corporation Large value capacitor for SOI
DE19755737A1 (de) * 1997-12-15 1999-07-01 Siemens Ag Pufferschaltung und integrierte Speicherschaltung mit einer Pufferschaltung
JP3532751B2 (ja) * 1998-01-22 2004-05-31 株式会社東芝 混在型半導体集積回路装置及びその製造方法
JP3194375B2 (ja) * 1998-12-21 2001-07-30 日本電気株式会社 特性評価用半導体装置および特性評価方法

Also Published As

Publication number Publication date
TW525165B (en) 2003-03-21
JP2002175690A (ja) 2002-06-21
US6456522B1 (en) 2002-09-24
JP3842091B2 (ja) 2006-11-08
KR100453581B1 (ko) 2004-10-20
DE10045692A1 (de) 2002-04-04
US20020036916A1 (en) 2002-03-28
EP1191595A3 (de) 2007-01-03
DE50115046D1 (de) 2009-10-01
EP1191595B1 (de) 2009-08-19
EP1191595A2 (de) 2002-03-27

Similar Documents

Publication Publication Date Title
US7462912B2 (en) Semiconductor memory device having power decoupling capacitor
US7257043B2 (en) Isolation device over field in a memory device
KR100554211B1 (ko) 강유전성 기억 장치
KR100213249B1 (ko) 반도체 메모리셀의 레이아웃
US6646907B2 (en) Semiconductor memory device
US4920513A (en) Semiconductor memory device using diode-capacitor combination
US6404668B2 (en) Memory configuration including a plurality of resistive ferroelectric memory cells
CN100587956C (zh) 半导体存储器件
US5410509A (en) Dynamic type semiconductor memory device with dummy cells capable of accurately reading information from memory cell array
IE54270B1 (en) A semiconductor memory device
KR100474609B1 (ko) 반도체 기억 장치
KR20030067527A (ko) 개선된 전기적 특성을 가진 메모리 모듈
KR100450073B1 (ko) Ｄｒａｍ 메모리용 수직형 트랜지스터를 구비한 판독/기록증폭기
KR100453581B1 (ko) 메모리 셀 및 버퍼 커패시터를 갖는 집적 메모리
US6438042B1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
JP3777303B2 (ja) 複数の抵抗性強誘電体メモリセルから成るメモリセルアレイ
US5600162A (en) DRAM-type memory cell arrangement on a substrate
KR100215851B1 (ko) 반도체 소자의 구조
US6611457B2 (en) Read-only nonvolatile memory
US20070211514A1 (en) Memory circuit, method for operating a memory circuit, memory device and method for producing a memory device
KR100796847B1 (ko) 강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리
KR970072405A (ko) 이상 복구 회로를 갖는 강유전체 메모리
KR100868035B1 (ko) 메모리 회로, 메모리 회로를 동작시키는 방법, 메모리디바이스 및 메모리 디바이스를 생성하는 방법
US6940115B2 (en) Memory cell having a second transistor for holding a charge value
US7635886B2 (en) Semiconductor memory and method for fabricating the semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee