KR20020017261A - 인쇄회로다층기판의 제조방법 - Google Patents

인쇄회로다층기판의 제조방법 Download PDF

Info

Publication number
KR20020017261A
KR20020017261A KR1020000050473A KR20000050473A KR20020017261A KR 20020017261 A KR20020017261 A KR 20020017261A KR 1020000050473 A KR1020000050473 A KR 1020000050473A KR 20000050473 A KR20000050473 A KR 20000050473A KR 20020017261 A KR20020017261 A KR 20020017261A
Authority
KR
South Korea
Prior art keywords
hole
layer
epoxy
via hole
conductive paste
Prior art date
Application number
KR1020000050473A
Other languages
English (en)
Other versions
KR100372688B1 (ko
Inventor
김원회
강장규
탁철
송창규
고경환
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR10-2000-0050473A priority Critical patent/KR100372688B1/ko
Publication of KR20020017261A publication Critical patent/KR20020017261A/ko
Application granted granted Critical
Publication of KR100372688B1 publication Critical patent/KR100372688B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Abstract

본 발명은 기판의 제조방법에 있어서, 절연층에 형성되는 비어홀과 관통홀의 내측에 스크린 인쇄를 통하여 도전성 페이스트를 충진토록 하여 부품의 실장시 연결의 신뢰성을 제공토록 하는 인쇄회로다층기판의 제조방법에 관한 것이다.

Description

인쇄회로다층기판의 제조방법{A METHOD FOR MANUFACTORY OF BOARD}
본 발명은 절연층의 상하측에 에폭시를 도포하여 전극을 형성하는 기판에 있어서, 에폭시층에 형성되는 비어홀과 관통홀의 내측에 스크린 인쇄를 통하여 도전성 페이스트를 충진토록 하여 부품의 실장시 연결의 신뢰성을 제공토록 하는 인쇄회로다층기판의 제조방법에 관한 것이다.
일반적으로 알려져있는 종래의 인쇄회로기판 제조방법은 도1에서와 같이, 절연층(10)의 상하측에 스크린인쇄에 의해 도금층(미도시)을 형성한후 이에 에칭등의 공정을 수행하여 전극(20)을 각각 형성하고, 상기 절연층(10)의 상하측에 레진(30)을 인쇄하여 이에 비어홀(40)과 관통홀(50)을 형성하며, 상기 레진(30)및 비어홀(40)과 관통홀(50)에 도통토록 도금층을 인쇄에 의해 형성한후 에칭등의 공정을 통하여 전극(20A)을 형성한다.
이어서, 상기 레진(30)의 상측에 레진(30A)을 인쇄에 의해 형성하고, 상기 레진(30A)에 형성되는 비어홀(60)과 관통홀(50A)에 도금층을 도포하여 전극(20B)이 일체로 형성토록 하는 구성으로 이루어 진다.
그러나, 상기와 같은 인쇄회로기판의 제조방법은, 부품의 실장시 기판에 형성되는 비어홀과 관통홀에 솔더액이 충진된 상태에서만 부품의 솔더링이 가능토록 되어 다량의 솔더액을 필요로 하고, 부품의 실장시 솔더액과 전극의 연결이 확실하게 이루어 지지않아 부품 연결의 신뢰성을 저하시키게 되는 등의 많은 문제점이 있는 것이다.
본 발명은 상기한 바와같은 종래의 여러 문제점들을 개선하기 위한 것으로서 그 목적은, 비어홀과 관통홀의 내측을 인쇄방식을 통하여 도전성 페이스트를 충진하여 작업공정을 단순화 시킴은 물론 솔더액이 정확하게 연결되어 이에 실장되는 부품의 전기적 연결에 신뢰성을 제공하고, 소량의 솔더액으로 부품의 실장이 가능하여 솔더액의 손실을 미연에 방지토록 하는 인쇄회로다층기판 제조방법을 제공하는데 있다.
도1은 종래의 다층기판을 도시한 단면 구조도
도2는 본 발명에 따른 다층기판의 구조를 도시한 단면 구조도
도3은 본 발명에 따른 다층가판의 제조상태를 도시한 개략도
* 도면의 주요 부분에 대한 부호의 설명 *
100...절연층 110...도금층
120...전극 130...에폭시
140...비어홀 160...관통홀
170...도전성 페이스트
상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 절연층에 도금층을 형성한후 이에 에칭등의 공정을 수행하여 전극을 각각 형성하고, 상기 절연층의 상하측에 에폭시를 도포하여 이에 비어홀과 관통홀을 형성하며, 상기 에폭시에 도통토록 도금층을 형성한후 에칭등의 공정을 통하여 전극 형성하는 기판에 있어서,
상기 비어홀과 관통홀의 내측에 스크린 인쇄를 통하여 도전성 페이스트를 충진하는 단계,
상기 에폭시층의 상측에 제2에폭시층을 형성한후 이에 관통홀과 비어홀을 형성하는 단계,
상기 관통홀과 비어홀의 내측에 스크린인쇄 공정을 통하여 도전성 페이스트를 충진하는 단계를 포함하여 구성되는 다층인쇄회로기판 제조방법을 마련함에 의한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도2는 본 발명에 따른 다층기판의 구조를 도시한 단면 구조도이고, 도3은 본 발명에 따른 다층가판의 제조상태를 도시한 개략도로서 본 발명은, 절연층(100)에 도금층(110)을 형성한후 이에 에칭등의 공정을 수행하여 일정패턴의 전극(120)을 형성토록 한다.
그리고, 상기 절연층(100)의 상하측에 에폭시층(130)을 형성한후 이에 층간의 전극(120)과 연결되는 비어홀(140)과 기판(150)을 관통토록 하는 관통홀(160)을 기계적 가공을 통하여 형성한다.
상기 비어홀(140)과 관통홀(160)의 내측에 스크린 인쇄를 통하여 도전성 페이스트(170)를 충진하고, 상기 에폭시층(130)의 상측에 도금층(미도시)을 형성한후 이에 에칭등의 공정을 수행하여 일정패턴의 전극(120a)을 형성토록 한다.
계속하여, 상기 에폭시층(130)의 상하측에 제2에폭시층(130a)를 도포한후 이에 층간의 전극(120)과 연결되는 비어홀(140a)과 기판(150)을 관통토록 하는 관통홀(160a)을 기계적 가공을 통하여 형성한다.
그리고, 상기 비어홀(140a)과 관통홀(160a)의 내측에 스크린 인쇄를 통하여 도전성 페이스트(170a)를 충진하고, 상기 에폭시층(130a)의 상측에 도금층(미도시)을 형성한후 이에 에칭등의 공정을 수행하여 일정패턴의 전극(120b)을 형성토록 하는 구성으로 이루어 진다.
이와같은 구성으로 이루어진 본 발명의 작용을 설명하면 다음과 같다.
도2 내지 도4에 도시한 바와같이, 격자형의 파이버(fiber)에 레진이 일체로 부착되어 형성되는 절연층(100)의 상하에 도금층을 일체로 적층 형성한후 이를 에칭액을 통하여 식각하여 일정패턴의 전극(120)을 형성토록 한다.
그리고, 상기 전극(120)이 적층 형성되는 절연층(100)의 상측에 에폭시층(130)을 적층 형성한후 이에 기계적 가공(CO2레이져나 아르곤레이져등을 이용하여 가공함)에 통하여 에폭시층(130)에 비어홀(140)과 관통홀(160)을 형성토록 한다.
상기 비어홀(130)과 관통홀(160)의 내측에는 스크린 인쇄를 통하여 도전성페이스트(170)를 충진토록 하고, 상기 스크린인쇄의 완료후 140~160도의 온도로 1시간동안 건조토록 하며, 상기 도전성페이스트(170)는, 80~90%의 cu,ag에 10~20%의 에폭시를 혼합한 점도 450㎰의 페이스트를 사용토록 한다.
그리고, 상기 비어홀(140)과 관통홀(160)이 형성되는 에폭시층(130)의 상측으로 도금층을 적층 형성한후 이를 에칭액에 의해 식각하여 일정패턴의 전극(120a)을 형성토록 한다.
더하여, 상기 전극(120a)이 형성되는 에폭시층(130)의 상측에 제2에폭시층(130a)을 적층형성한후 이에 비어홀(140a)과 관통홀(160a)을 기계적 가공(CO2나 아르곤 레이져에 의한 가공)에 의해 형성한다.
계속하여, 상기 비어홀(140a)과 관통홀(160a)의 내측에는 스크린 인쇄를 통하여 도전성페이스트(170a)를 충진토록 하고, 상기 스크린인쇄의 완료후 140~160도의 온도로 1시간동안 건조토록 하며, 상기 도전성페이스트(170a)는, 80~90%의cu,ag에 10~20%의 에폭시를 혼합한 점도 450㎰의 페이스트를 사용토록 한다.
그리고, 상기 제2에폭시층(130a)의 상측에 도금액을 도포하여 도금층을 일체로 적층 형성한후 이를 에칭액에 의해 식각하여 일정패턴의 전극(120b)을 형성토록 하는 것이다.
이상과 같이 본 발명에 따른 인쇄회로다층기판 제조방법에 의하면, 비어홀과 관통홀의 내측을 인쇄방식을 통하여 도전성 페이스트를 충진하여 작업공정을 단순화 시킴은 물론 솔더액이 정확하게 연결되어 이에 실장되는 부품의 전기적 연결에 신뢰성을 제공하고, 소량의 솔더액으로 부품의 실장이 가능하여 솔더액의 손실을 미연에 방지토록 하는 등의 우수한 효과가 있는 것이다.

Claims (2)

  1. 절연층의 상하측에 전극을 각각 형성한후 상기 절연층의 상하측에 에폭시층을 형성하여 이에 비어홀과 관통홀을 형성하는 기판에 있어서,,
    상기 비어홀과 관통홀의 내측에 스크린 인쇄를 통하여 도전성 페이스트를 충진하는 단계;
    상기 에폭시층의 상하측에 제2에폭시층을 형성한후 이에 관통홀과 비어홀을 형성하는 단계;
    상기 관통홀과 비어홀의 내측에 스크린인쇄 공정을 통하여 도전성 페이스트를 충진하는 단계를 포함하여 구성되는 것을 특징으로 하는 인쇄회로다층기판의 제조방법
  2. 제 1항에 있어서, 상기 도전성페이스트는, 80~90%의 cu,ag에 10~20%의 에폭시를 혼합한 점도 450㎰의 페이스트를 사용토록 하는 것을 특징으로 하는 인쇄회로다층기판의 제조방법
KR10-2000-0050473A 2000-08-29 2000-08-29 인쇄회로다층기판의 제조방법 KR100372688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0050473A KR100372688B1 (ko) 2000-08-29 2000-08-29 인쇄회로다층기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0050473A KR100372688B1 (ko) 2000-08-29 2000-08-29 인쇄회로다층기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20020017261A true KR20020017261A (ko) 2002-03-07
KR100372688B1 KR100372688B1 (ko) 2003-02-19

Family

ID=19685892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0050473A KR100372688B1 (ko) 2000-08-29 2000-08-29 인쇄회로다층기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100372688B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509201B1 (ko) * 2003-04-22 2005-08-18 주식회사 디에이피 다층 인쇄회로기판의 제조방법
KR100649683B1 (ko) * 2005-08-17 2006-11-27 삼성전기주식회사 무선고주파용 인쇄회로기판 및 그 제조방법
WO2013086911A1 (zh) * 2011-12-15 2013-06-20 深圳崇达多层线路板有限公司 一种多阶hdi板的生产方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509201B1 (ko) * 2003-04-22 2005-08-18 주식회사 디에이피 다층 인쇄회로기판의 제조방법
KR100649683B1 (ko) * 2005-08-17 2006-11-27 삼성전기주식회사 무선고주파용 인쇄회로기판 및 그 제조방법
WO2013086911A1 (zh) * 2011-12-15 2013-06-20 深圳崇达多层线路板有限公司 一种多阶hdi板的生产方法

Also Published As

Publication number Publication date
KR100372688B1 (ko) 2003-02-19

Similar Documents

Publication Publication Date Title
JPH0423485A (ja) プリント配線板とその製造法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20020083889A (ko) 프린트 배선기판의 도전성 페이스트와 랜드 사이의 접착력개선 및 그 제조방법
KR100372688B1 (ko) 인쇄회로다층기판의 제조방법
US6265671B1 (en) Printed-wiring board and a production method thereof
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2002232102A (ja) 配線基板
JPH0492496A (ja) プリント基板の製造方法と電子部品の実装方法
JP2926902B2 (ja) プリント配線基板
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR101043480B1 (ko) 인쇄회로기판 및 그 제조방법
JP3202840B2 (ja) 多層プリント配線板
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
KR100586950B1 (ko) 전극의 세라믹바디 결합력을 높인 세라믹 모듈
JPS59175191A (ja) プリント配線基板
CN110933873A (zh) 一种双面电路板的制造方法
JP2776361B2 (ja) 印刷配線板
JPH1027969A (ja) 非貫通スルーホール穴を有する多層配線板
KR20230129300A (ko) 패키지 기판 제조용 캐리어판, 패키지 기판 구조 및 이의 제조 방법
KR100893100B1 (ko) 인쇄회로기판의 미세회로 제조방법
CN117835541A (zh) 一种高频印制板双面盲孔板及其加工方法
JP2002084064A (ja) プリント基板の製造方法
KR20220032186A (ko) 인쇄회로기판의 제조 방법
CN113764849A (zh) 一种耦合器及其制备方法
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee