CN113764849A - 一种耦合器及其制备方法 - Google Patents
一种耦合器及其制备方法 Download PDFInfo
- Publication number
- CN113764849A CN113764849A CN202010501318.3A CN202010501318A CN113764849A CN 113764849 A CN113764849 A CN 113764849A CN 202010501318 A CN202010501318 A CN 202010501318A CN 113764849 A CN113764849 A CN 113764849A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- coupler
- core board
- metal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请公开了一种耦合器及其制备方法,属于微波通信技术领域。本申请公开的耦合器包括:依次层叠设置的第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板;其中,所述第一芯板和所述第二芯板分别包括依次层叠设置的图案化的第一金属线路层、芯层和图案化的所述第一金属线路层。本申请采用芯板和绝缘粘结层替代现有技术中的导电银浆和生瓷片,能够提高耦合器的抗震性能;而且芯板是PCB板材中最常用的基材,本申请提供的耦合器与需要焊接的PCB板材的膨胀系数基本一致,降低了因发热导致耦合器与PCB板材焊接不良的几率,提高了耦合器的可靠性。
Description
技术领域
本申请涉及微波通信技术领域,特别是涉及一种耦合器及其制备方法。
背景技术
随着目前微波通信电路和系统等要求做到小型化、轻量化,在微波通信技术领域被广泛使用的耦合器的尺寸也需要越来越小,在小尺寸上要达到同样的甚至更高的电气指标,对耦合器的结构提出了更高的要求。而现有的耦合器的线路图形被印制在生瓷片上,多张生瓷片上的线路图形采用导电银浆进行连接,由于生瓷片脆性较大,导致耦合器工作时抗震能力较差。进一步地,生瓷片的膨胀系数与需要焊接的PCB板材的膨胀系数不一致,在耦合器大功率工作时,增加了因为发热导致的耦合器与PCB板材焊接不良的几率,降低了耦合器的可靠性。
发明内容
本申请主要解决的技术问题是提供一种耦合器及其制备方法,能够提高耦合器工作时的抗震能力及可靠性。
为解决上述技术问题,本申请采用的一个技术方案是:
提供一种耦合器,包括:依次层叠设置的第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板;其中,所述第一芯板和所述第二芯板分别包括依次层叠设置的图案化的第一金属线路层、芯层和图案化的所述第一金属线路层。
其中,所述第一芯板远离所述第二芯板一侧以及所述第二芯板远离所述第一芯板一侧还设置有:依次层叠设置的第三绝缘粘结层和图案化的第二金属线路层,且所述第二金属线路层与所述第一金属线路层电连接。
其中,所述耦合器还包括:第一导电孔,从其中一个所述第二金属线路层连续贯通至另一个所述第二金属线路层,且所述第一金属线路层、所述第一导电孔和所述第二金属线路层电连接。
其中,所述第一导电孔为柱状。
其中,两个所述第二金属线路层上还分别设置有:依次层叠设置的第四绝缘粘结层和图案化的第三金属线路层,且所述第三金属线路层与邻近的所述第二金属线路层电连接。
其中,所述耦合器还包括:第二导电孔,从所述第三金属线路层连续贯通至邻近的所述第二金属线路层,且所述第三金属线路层、所述第二导电孔和所述第二金属线路层电连接。
其中,在所述第二金属线路层至邻近的所述第三金属线路层方向上,所述第二导电孔为倒梯形状。
为解决上述技术问题,本申请采用的另一个技术方案是:
提供一种耦合器的制备方法,包括:提供第一芯板和第二芯板,所述第一芯板和所述第二芯板分别包括依次层叠设置的第一金属层、芯层和所述第一金属层;图案化所述第一芯板和所述第二芯板两侧的所述第一金属层,以形成图案化的第一金属线路层;将依次层叠设置所述第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理。
其中,将所述第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理包括:将依次层叠设置的第二金属层、第三绝缘粘结层、所述第一芯板、所述第一绝缘粘结层、所述接地金属层、所述第二绝缘粘结层、所述第二芯板、所述第三绝缘粘结层和所述第二金属层进行压合处理;所述将所述第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理,之后,还包括:形成从其中一个所述第二金属层连续贯通至另一个所述第二金属层的第一导电孔;图案化两个所述第二金属层,以形成第二金属线路层,且所述第二金属线路层、所述第一导电孔和所述第一金属线路层电连接。
其中,耦合器的制备方法还包括:在两个所述第二金属线路层上分别设置第四绝缘层和第三金属层,并进行压合处理;形成从第三金属层连续贯通至邻近的第二金属线路层的第二导电孔;图案化两个所述第三金属层,以形成第三金属线路层,且所述第三金属线路层、所述第二导电孔和所述第二金属线路层电连接。
本申请的有益效果是:区别于现有技术的情况,本申请提供的耦合器包括依次层叠设置的第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板,其中,第一芯板和第二芯板分别包括依次层叠设置的图案化的第一金属线路层、芯层和图案化的第一金属线路层。本申请采用芯板和绝缘粘结层替代导电银浆和生瓷片,能够提高耦合器的抗震性能;而且芯板是PCB板材中最常用的基材,本申请提供的耦合器与需要焊接的PCB板材的膨胀系数基本一致,降低了因发热导致耦合器与PCB板材焊接不良的几率,提高了耦合器的可靠性。
附图说明
为了更清楚地说明本申请实施方式中的技术方案,下面将对实施方式描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本申请耦合器一实施方式的结构示意图;
图2为本申请耦合器另一实施方式的结构示意图;
图3为本申请耦合器的制备方法一实施方式的流程示意图;
图4a为图3中步骤S101对应的一实施方式的结构示意图;
图4b为图3中步骤S102对应的一实施方式的结构示意图;
图4c是图3中步骤S103对应的一实施方式的结构示意图;
图5为图3中步骤S103之后包括的步骤一实施方式的流程示意图;
图6为图5中步骤S201对应的一实施方式的结构示意图;
图7为图5中步骤S202之后包括的步骤一实施方式的流程示意图;
图8a为图7中步骤S301对应的一实施方式的结构示意图;
图8b为图7中步骤S302对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本申请一部分实施方式,而不是全部实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
请参阅图1,图1为本申请耦合器一实施方式的结构示意图,耦合器100包括依次层叠设置的第一芯板11、第一绝缘粘结层21、接地金属层10、第二绝缘粘结层22和第二芯板12;其中,第一芯板11和第二芯板12分别包括依次层叠设置的图案化的第一金属线路层111、芯层110和图案化的第一金属线路层111。接地金属层10能够在耦合器工作时接地,起到屏蔽、抗干扰的作用。第一绝缘粘结层21是热固性粘结片,用于将接地金属层10与第一芯板11粘结起来,同时在接地金属层10与第一芯板11之间起到缘作用。第二绝缘粘结层22是热固性粘结片,用于将接地金属层10与第二芯板12粘结起来,同时在接地金属层10与第二芯板12之间起到缘作用。第一芯板11和第二芯板12上的多个第一金属线路层111构成耦合器的关键线路,即耦合线。
本实施方式采用第一芯板11、第二芯板12、第一绝缘粘结层21和第二绝缘粘结层22替代现有技术中的导电银浆和生瓷片,能够提高耦合器100的抗震性能;而且芯板是PCB板材中最常用的基材,本实施方式的耦合器100与需要焊接的PCB板材的膨胀系数基本一致,降低了因发热导致耦合器100与PCB板材焊接不良的几率,提高了耦合器100的可靠性。而且本实施方式中,耦合器100还包括起屏蔽作用的接地金属层10,能够进一步提高耦合器100工作时的可靠性。
进一步地,请继续参阅图1,本实施方式在第一芯板11远离第二芯板12一侧以及第二芯板12远离第一芯板11一侧还设置有:依次层叠设置的第三绝缘粘结层23和图案化的第二金属线路层112,且第二金属线路层112与第一金属线路层111电连接。具体地,第二金属线路层112与第一金属线路层111电连接通过第一导电孔31电连接。也就是说,本实施方式的耦合器100还包括第一导电孔31,第一导电孔31从其中一个第二金属线路层112连续贯通至另一个第二金属线路层112。优选地,第一导电孔21为柱状。优选地,第一导电孔21的孔径小于0.1毫米,以更微小的孔径实现第一金属线路层111和第二金属线路层112之间的互连,满足小尺寸耦合器的结构要求。
本实施方式中,第三绝缘粘结层23是热固性粘结片,用于将第二金属线路层112与第一芯板11或者第二芯板12上远离接地金属层10一侧的第一金属线路层111粘结起来,同时在第二金属线路层112和第一金属线路层111之间起到绝缘作用。第二金属线路层112用于通过第一导电孔31将第一金属线路层111导通至耦合器100的外层,便于后续工作时与外部组件(例如PCB板材)焊接组装。
在另一实施方式中,请参阅图2,图2为本申请耦合器另一实施方式的结构示意图。在图1所示耦合器结构的基础上,本实施方式的耦合器200在两个第二金属线路层112上还分别设置有:依次层叠设置的第四绝缘粘结层24和图案化的第三金属线路层113,且第三金属线路层113与邻近的第二金属线路层112电连接。具体地,第三金属线路层113通过第二导电孔32与邻近的第二金属线路层112电连接。也就是说,本实施方式的耦合器100还包括第二导电孔32,第二导电孔32从第三金属线路层113连续贯通至邻近的第二金属线路层112。优选地,在第二金属线路层112至邻近的第三金属线路层方113向上,第二导电孔21为倒梯形状。优选地,耦合器200只包括在图2所示耦合器的上部的从第三金属线路层113贯通至邻近的第二金属线路层112的一个第二导电孔32。
本实施方式中,第四绝缘粘结层24是热固性粘结片,用于将第二金属线路层112与邻近的第三金属线路层113粘结起来,同时在第二金属线路层112和邻近的第三金属线路层113之间起到绝缘作用。为迎合目前微波通信电路和系统等小型化、轻量化的趋势,在微波通信技术领域被广泛使用的耦合器的尺寸也越来越小,耦合器200的小尺寸导致第二金属线路层112的空间不够,需要引入第三金属线路层113,以使第二金属线路层112和第三金属线路层113一起通过第二导电孔32将第一金属线路层111导通至耦合器200的外层,便于后续工作时与外部组件(例如PCB板材)焊接组装。
本申请上述实施方式中,耦合器优选为3db耦合器,其中,第一金属线路层、第二金属线路层和第三金属线路层及接地金属层的材质优选为铜箔,第一金属线路层、第二金属线路层和第三金属线路层的线路图形可以相同也可以不相同。
请参阅图3,图3为本申请耦合器的制备方法一实施方式的流程示意图,本实施方式中,耦合器的制备方法包括如下步骤:
S101,提供第一芯板和第二芯板,第一芯板和第二芯板分别包括依次层叠设置的第一金属层、芯层和第一金属层。
具体地,请参阅图4a,图4a为图3中步骤S101对应的一实施方式的结构示意图。第一芯板11和第二芯板12均为PCB板材中常用的基材,包括依次层叠设置的第一金属层1110、芯层110和第一金属层1110,即在芯层110的两侧均设置有第一金属层1110,图4a中示意性画出第一芯板11的结构。
S102,图案化第一芯板和第二芯板两侧的第一金属层,以形成图案化的第一金属线路层。
具体地,请参阅图4b,图4b为图3中步骤S102对应的一实施方式的结构示意图。在第一芯板11和第二芯板12两侧可以采用蚀刻的方式图案化第一金属层1110,形成图案化的第一金属线路层111。例如,在其中一个第一金属层1110上形成图案化的掩膜层,掩膜层上设置有过孔,然后在过孔内蚀刻掉第一金属层1110,再去除掩膜层,得到图案化的第一金属线路层111。可以采用类似的方式图案化其他的第一金属层1110形成第一金属线路层111。图4b中,第一金属线路层111上的空白处表示与掩膜层的过孔对应的被蚀刻掉的区域。
S103,将依次层叠设置的第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理。
具体地,请参阅图4c,图4c是图3中步骤S103对应的一实施方式的结构示意图,本实施方式中,步骤S103具体是将依次层叠设置的第二金属层1120、第三绝缘粘结层23、第一芯板11、第一绝缘粘结层21、接地金属层10、第二绝缘粘结层22、第二芯板12、第三绝缘粘结层23和第二金属层1120进行压合处理。
进一步地,请参阅图5,图5为图3中步骤S103之后包括的步骤一实施方式的流程示意图,步骤S103(将依次层叠设置第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理)之后,还包括如下步骤:
S201,形成从其中一个第二金属层连续贯通至另一个第二金属层的第一导电孔。
具体地,请参阅图6,图6为图5中步骤S201对应的一实施方式的结构示意图。可以采用机械钻孔然后电镀的方式形成从其中一个第二金属层1120贯通至另一个第二金属层1120的第一导电孔31,以使第一金属线路层111能够通过第一导电孔31连通至外层。
S202,图案化两个第二金属层,以形成第二金属线路层,且第二金属线路层、第一导电孔和第一金属线路层电连接。
具体地,请继续参阅图1,在形成第一导电孔31之后,图案化两个第二金属层1120,以形成第二金属线路层112,得到如图1所示的耦合器结构,其中,第一金属线路层111通过第一导电孔31连接至第二金属线路层112。与图案化第一金属层1110,以形成第一金属线路层111的方式类似,在其中一个第二金属层1120上形成图案化的掩膜层,掩膜层上设置有过孔,然后在过孔内蚀刻掉第二金属层1120,再去除掩膜层,得到图案化的第二金属线路层112。图1中,第二金属线路层112上的空白处表示与掩膜层的过孔对应的被蚀刻掉的区域。
进一步地,请参阅图7,图7为图5中步骤S202之后包括的步骤一实施方式的流程示意图。在图案化两个第二金属层1120,以形成第二金属线路层112之后,本实施方式还包括如下步骤:
S301,在两个第二金属线路层上分别设置第四绝缘层和第三金属层,并进行压合处理。
具体地,请参阅图8a,图8a为图7中步骤S301对应的一实施方式的结构示意图。形成两个第二金属线路层112之后,在两个第二金属线路层112上分别设置第四绝缘层24和第三金属层1130,并进行压合处理。
S302,形成从第三金属层连续贯通至邻近的第二金属线路层的第二导电孔。
具体地,请参阅图8b,图8b为图7中步骤S302对应的一实施方式的结构示意图。可以采用镭射钻孔然后电镀的方式形成从第三金属层1130贯通至邻近的第二金属线路层112的第二导电孔32,以使第一金属线路111通过第一导电孔31连通到第二金属线路层112之后,第二金属线路层112能够通过第二导电孔32连通至外层。优选地,只需要在图8b所示耦合器的上部形成从第三金属层1130贯通至邻近的第二金属线路层112的第二导电孔32。
S303,图案化两个第三金属层,以形成第三金属线路层,且第三金属线路层、第二导电孔和第二金属线路层电连接。
具体地,请继续参阅图2,在形成第二导电孔32之后,图案化两个第三金属层1130,以形成第三金属线路层113,得到如图2所示的耦合器结构,其中,第三金属线路层113、第二导电孔32和第二金属线路层112电连接。与图案化第一金属层1110,以形成第一金属线路层111的方式类似,在其中一个第三金属层1130上形成图案化的掩膜层,掩膜层上设置有过孔,然后在过孔内蚀刻掉第三金属层1130,再去除掩膜层,得到图案化的第三金属线路层113。图2中,第三金属线路层113上的空白处表示与掩膜层的过孔对应的被蚀刻掉的区域。最后还可以做表面涂覆和丝印字符,得到耦合器成品。
本申请上述实施方式中,耦合器优选为3db耦合器,其中,第一金属线路层、第二金属线路层和第三金属线路层及接地金属层的材质优选为铜箔,第一金属线路层、第二金属线路层和第三金属线路层的线路图形可以相同也可以不相同。
区别于现有技术,本实施方式采用芯板和绝缘粘结层替代现有技术中的导电银浆和生瓷片,能够提高耦合器的抗震性能;而且芯板是PCB板材中最常用的基材,本申请提供的耦合器与需要焊接的PCB板材的膨胀系数基本一致,降低了因发热导致耦合器与PCB板材焊接不良的几率,提高了耦合器的可靠性。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种耦合器,其特征在于,所述耦合器包括:
依次层叠设置的第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板;
其中,所述第一芯板和所述第二芯板分别包括依次层叠设置的图案化的第一金属线路层、芯层和图案化的所述第一金属线路层。
2.根据权利要求1所述的耦合器,其特征在于,
所述第一芯板远离所述第二芯板一侧以及所述第二芯板远离所述第一芯板一侧还设置有:依次层叠设置的第三绝缘粘结层和图案化的第二金属线路层,且所述第二金属线路层与所述第一金属线路层电连接。
3.根据权利要求2所述的耦合器,其特征在于,还包括:
第一导电孔,从其中一个所述第二金属线路层连续贯通至另一个所述第二金属线路层,且所述第一金属线路层、所述第一导电孔和所述第二金属线路层电连接。
4.根据权利要求3所述的耦合器,其特征在于,
所述第一导电孔为柱状。
5.根据权利要求2所述的耦合器,其特征在于,
两个所述第二金属线路层上还分别设置有:依次层叠设置的第四绝缘粘结层和图案化的第三金属线路层,且所述第三金属线路层与邻近的所述第二金属线路层电连接。
6.根据权利要求5所述的耦合器,其特征在于,还包括:第二导电孔,从所述第三金属线路层连续贯通至邻近的所述第二金属线路层,且所述第三金属线路层、所述第二导电孔和所述第二金属线路层电连接。
7.根据权利要求6所述的耦合器,其特征在于,
在所述第二金属线路层至邻近的所述第三金属线路层方向上,所述第二导电孔为倒梯形状。
8.一种耦合器的制备方法,其特征在于,所述制备方法包括:
提供第一芯板和第二芯板,所述第一芯板和所述第二芯板分别包括依次层叠设置的第一金属层、芯层和所述第一金属层;
图案化所述第一芯板和所述第二芯板两侧的所述第一金属层,以形成图案化的第一金属线路层;
将依次层叠设置的所述第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理。
9.根据权利要求8所述的制备方法,其特征在于,
将所述第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理包括:
将依次层叠设置的第二金属层、第三绝缘粘结层、所述第一芯板、所述第一绝缘粘结层、所述接地金属层、所述第二绝缘粘结层、所述第二芯板、所述第三绝缘粘结层和所述第二金属层进行压合处理;
所述将所述第一芯板、第一绝缘粘结层、接地金属层、第二绝缘粘结层和第二芯板进行压合处理,之后,还包括:
形成从其中一个所述第二金属层连续贯通至另一个所述第二金属层的第一导电孔;
图案化两个所述第二金属层,以形成第二金属线路层,且所述第二金属线路层、所述第一导电孔和所述第一金属线路层电连接。
10.根据权利要求9所述的制备方法,其特征在于,还包括:
在两个所述第二金属线路层上分别设置第四绝缘层和第三金属层,并进行压合处理;
形成从第三金属层连续贯通至邻近的第二金属线路层的第二导电孔;
图案化两个所述第三金属层,以形成第三金属线路层,且所述第三金属线路层、所述第二导电孔和所述第二金属线路层电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010501318.3A CN113764849A (zh) | 2020-06-04 | 2020-06-04 | 一种耦合器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010501318.3A CN113764849A (zh) | 2020-06-04 | 2020-06-04 | 一种耦合器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113764849A true CN113764849A (zh) | 2021-12-07 |
Family
ID=78783824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010501318.3A Pending CN113764849A (zh) | 2020-06-04 | 2020-06-04 | 一种耦合器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113764849A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102348339A (zh) * | 2010-08-02 | 2012-02-08 | 欣兴电子股份有限公司 | 线路板的制造方法 |
CN104125726A (zh) * | 2013-04-23 | 2014-10-29 | 南亚电路板股份有限公司 | 印刷电路板的制作方法 |
CN104968138A (zh) * | 2015-06-02 | 2015-10-07 | 广东欧珀移动通信有限公司 | 一种印刷电路板 |
CN210093639U (zh) * | 2018-12-29 | 2020-02-18 | 深南电路股份有限公司 | 一种多层线路板 |
CN210576371U (zh) * | 2019-09-02 | 2020-05-19 | 深南电路股份有限公司 | 耦合器 |
-
2020
- 2020-06-04 CN CN202010501318.3A patent/CN113764849A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102348339A (zh) * | 2010-08-02 | 2012-02-08 | 欣兴电子股份有限公司 | 线路板的制造方法 |
CN104125726A (zh) * | 2013-04-23 | 2014-10-29 | 南亚电路板股份有限公司 | 印刷电路板的制作方法 |
CN104968138A (zh) * | 2015-06-02 | 2015-10-07 | 广东欧珀移动通信有限公司 | 一种印刷电路板 |
CN210093639U (zh) * | 2018-12-29 | 2020-02-18 | 深南电路股份有限公司 | 一种多层线路板 |
CN210576371U (zh) * | 2019-09-02 | 2020-05-19 | 深南电路股份有限公司 | 耦合器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
CN111565524B (zh) | 一种电路板及其制备工艺 | |
CN104219883A (zh) | 具有内埋元件的电路板及其制作方法 | |
CN114554712A (zh) | 线路板及其制造方法 | |
US10629350B2 (en) | Flexible inductor | |
JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
CN111465219B (zh) | 一种线路板加工方法 | |
CN101472399B (zh) | 内埋式线路板的制作方法 | |
CN113764849A (zh) | 一种耦合器及其制备方法 | |
KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2006344887A (ja) | プリント配線板およびその製造方法 | |
JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
CN111182724B (zh) | 一种柔性印刷电路板及其制作方法 | |
CN211580281U (zh) | 预制基板、印刷电路板以及电子装置 | |
US10653015B2 (en) | Multilayer circuit board and method of manufacturing the same | |
CN114391304B (zh) | 板对板连接结构及其制作方法 | |
CN114762460B (zh) | 电路板及其制作方法 | |
CN112713376B (zh) | 一种毫米波基片集成波导结构的制备方法 | |
CN114096059B (zh) | 线路板及其制作方法 | |
EP4344365A1 (en) | Thin printed circuit board with accessibility in both sides and related production method | |
CN217088243U (zh) | 一种镍磷方阻材料混压的多层盲孔微波板 | |
CN114423176B (zh) | 包括侧面pin脚的pcb板及其制造方法、通信模组 | |
CN112448151B (zh) | 天线叠构及其制作方法 | |
CN115811842A (zh) | 电路板组件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211207 |