KR20020007406A - 텅스텐으로 충진된 깊은 트랜치 - Google Patents

텅스텐으로 충진된 깊은 트랜치 Download PDF

Info

Publication number
KR20020007406A
KR20020007406A KR1020017014303A KR20017014303A KR20020007406A KR 20020007406 A KR20020007406 A KR 20020007406A KR 1020017014303 A KR1020017014303 A KR 1020017014303A KR 20017014303 A KR20017014303 A KR 20017014303A KR 20020007406 A KR20020007406 A KR 20020007406A
Authority
KR
South Korea
Prior art keywords
tungsten
trench
temperature
filling process
vertical
Prior art date
Application number
KR1020017014303A
Other languages
English (en)
Other versions
KR100690119B1 (ko
Inventor
마크 디. 호인키스
Original Assignee
추후제출
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 filed Critical 추후제출
Publication of KR20020007406A publication Critical patent/KR20020007406A/ko
Application granted granted Critical
Publication of KR100690119B1 publication Critical patent/KR100690119B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

실리콘 기판 내에서 적어도 20대 1의 종횡비를 가지는 수직 트랜치의 만족할만한 전도성 충진제는 텅스텐으로 트랜치를 충진시키기 위해서 WF6, H2및 SiH4의 혼합물로 화학기상증착용 챔버에서 375℃ 또는 그 이하의 온도에서 기판을 가열시킴으로써 얻어진다. 또한,W(CO)6로 WF6를 대체할 수 있다.

Description

텅스텐으로 충진된 깊은 트랜치{TUNGSTEN-FILLED DEEP TRENCHES}
동적 램덤 액세스 메모리(DRAM)의 메모리 셀에서 저장 노드로서 사용되는 트랜치 커패시터에 흥미를 가지고 있다. 이러한 커패시터는 상대적으로 적은 표면 면적을 소비하여 주어진 크기의 실리콘 칩 내에 메모리 셀의 보다 높은 집적도를 향상시키는 상대적으로 큰 커패시턴스의 전위를 제공한다. 일반적으로, 이러한 수직 셀은 사용하기에 편리하기 때문에 도핑된 폴리실리콘으로 채워진다.
그러나. 수직 트랜치의 단면이 감소함에 따라, 트랜치의 깊이는 칩 표면 면적의 보다 적게 소모되는 바람직한 커패시터를 가지도록 증가한다. 결과적으로 증가된 저항은 고려해야 할 사항이 되는 데, 이는 커패시터에 충전/방전시키는 시간을 증가시켜 수행능력을 한정시키기 때문이다. 도핑 폴리실리콘 충진제로서 금속과 같은 물질로 대체하는 것은 낮은 저항을 나타내는 것으로 알려져 있으나, 10이상의 종횡비를 가지를 가지는 트랜치에 충전시킬 적당한 금속을 찾는 것이 어려웠다. 본 발명은 이 문제와 관련된다.
본 발명은 상대적으로 깊은 수직 트랜치의 충진(fill)과 관련된다. 특히, 저장 노드를 제공하는 저장 커패시터로서 동적 램에 사용되는 이와같은 트랜치와 관련된다.
본 발명은 화학기상증착에 적합한 텡스텐 화합물을 챔버에 유입시키면서, 약 375℃ 또는 그 이하의 온도까지 화학기상증착용 챔버에서 실리콘 칩을 가열하는 것을 포함하는 실리콘 기판 내에 적어도 20의 종횡비를 가지는 수직 트랜치에 텡스텐을 충진시키는 공정에 관한 것이다.
화학기상증착된 텡스텐은 예를 들어 적어도 20 이상 및 30 내지 40의 10-1의 이상의 종횡비 웰을 가지는 수직 트랜치용 충진제로서 사용된다. 특히, 이러한 사용에 대해서, 약 375℃ 또는 그 이하의 온도, 바람직하게는 약 350℃ 내지 375℃의 온도 범위에서 텅스텐을 증착하는 것이 중요하다는 것을 발견하였다. 과거의 CVD 공정에서, 텅스텐은 약 10보다 큰 종횡비를 가지는 트랜치를 충전시키는 데 사용되어 왔으나, 높은 온도 공정에서 특히 400℃이상의 온도에서 사용되어 왔다.
고온은 여러 이유에서 중요한 것으로 생각되어졌다. 첫째, 충분히 양호한 충진제는 보다 낮은 온도에서는 관찰되지 않으나 이러한 온도에서는 10과 같이 높은 종횡비를 가지기 위해서 채택된다. 둘째는 증착 속도는 온도가 높을수록 증가되어 바람직하게는 공정 시간을 줄인다. 셋째는 증착 온도가 높을수록 충진제 내의 막 응력은 바람직하게 낮다. 따라서, 보다 낮은 증착 온도에서는 장점이 존재하지 않을 것으로 생각되고, 높은 종횡비의 트랜치를 위해서는 장점이 없는 것으로 생각되었다.
그러나, 예를 들어 너비 0.18㎛이고 깊이 6.0㎛인 30 내지 40의 종횡비를 가지는 수직 트랜치에서 400℃의 증착 온도에서는 단지 트랜치 상부의 약 3분의 1이채워지는 데, 왜냐하면 트랜치 상부 근처에서 트랜치의 벽 상에 증착된 급속 성장물은 봉입되어 트랜치의 하부 부분에 증착되는 것을 제한하기 때문인 것을 알았다. 약 375℃의 증착 온도에서는 대략 트랜치 상부의 약 3분의 2가 채워진다. 그러나, 350℃의 증착 온도에서, 커패시터 내에 이의 사용에 약간의 영향을 미치는 충진제의 중간에서의 솔기(seam)가 발생함에도 불구하고 트랜치가 모두 채워진다. 20을 이상의 종횡비 특히 30 내지 40 범위의 종횡비를 가지는 트랜치에서, 약 375℃ 또는 그 이하 바람직하게는 약 350℃에서 증착을 수행하는 것이 바람직하다. 더구나, 매우 높은 종횡비에서 보다 완전한 충진을 위해서 보다 낮은 온도로 유지하는 것이 바람직할 것이라고 예상하는 것은 바람직하다.
본 발명은 텡스텐의 증착을 위해서 설계된 Novellus CVD 장치를 사용함으로써 가장 잘 실행될 것이다. 충진된 수직 트랜치를 수용하는 실리콘 웨이퍼는 웨이퍼를 지지하는 히터의 온도를 바람직한 온도로 유지함으로써 바람직한 동작 온도에서 유지되었다. 텡스텐 헥사플루오린 WF6는 증착 챔버에 5,000-10,000 SCCM의 수소 기체 및 10,000 및 15,000 SCCM의 아르곤 기체를 갖는 혼합물이 9,000 SCCM으로 유입된다. 일반적으로 실란(SiH4), 수소, 및 텅스텐 헥사플루오린 혼합물을 웨이퍼 상에 유입시킴으로써, 약 500℃ 이하의 두께로 트랜치 벽면 상에 핵형성 막을 최초로 형성하는 것이 일반적으로 바람직한 것으로 밝혀졌다.
텡스텐은 도핑된 폴리실리콘 내에 일반적으로 얻어진 것보다 약 50배 높은 전도성을 가지기 때문에, 20 이상의 종횡비를 가지는 트랜치에 충진된 저항의 실질적인 감소는 본 발명에서 실현될 수 있다.
텅스텐 헥사카르보닐 W(CO)6을 포함하는 텡스텐을 증착하는 데 사용될 수 있는 다른 텅스텐 화합물도 가능할 것이다.

Claims (7)

  1. 텅스턴을 수직 트랜치에 충진시키는 공정으로서,
    화학기상증착에 적합한 텡스텐 화합물의 흐름을 챔버에 유입시키면서, 약 375℃ 또는 그 이하의 온도까지 화학기상증착용 챔버에서 실리콘 칩을 가열하는 것을 포함하는, 실리콘 기판 내에 적어도 20의 종횡비를 가지는 수직 트랜치에 텡스텐을 충진시키는 것을 특징으로 하는 텡스텐 충진 공정.
  2. 제 1항에 있어서,
    상기 텅스텐 화합물은 WF6또는 W(CO)6중에서 선택되는 것을 특징으로 하는 텡스텐 충진 공정.
  3. 제 2항에 있어서,
    상기 흐름은 수소 및 아르곤 기체를 포함하는 것을 특징으로 하는 텡스텐 충진공정.
  4. 제 2항에 있어서,
    상기 공정에서 챔버를 통해서 SiH4, H2및 WF6혼합물을 유입시킴으로써 트랜치 벽면상에 핵형성 막을 처음에 형성하는 것을 특징으로 하는 텡스텐 충진공정.
  5. 제 5항에 있어서,
    상기 텡스텐 화합물은 WF6인 것을 특징으로 하는 텡스텐 충진공정.
  6. 제 1항에 있어서,
    상기 온도는 350℃ 내지 375℃인 것을 특징으로 하는 텡스텐 충진공정.
  7. 제 5항에 있어서,
    상기 온도는 350℃ 내지 375℃인 것을 특징으로 하는 텡스텐 충진공정.
KR1020017014303A 1999-05-19 2000-04-14 텅스텐으로 충진된 깊은 트랜치 KR100690119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/315,089 US6218298B1 (en) 1999-05-19 1999-05-19 Tungsten-filled deep trenches
US09/315,089 1999-05-19

Publications (2)

Publication Number Publication Date
KR20020007406A true KR20020007406A (ko) 2002-01-26
KR100690119B1 KR100690119B1 (ko) 2007-03-08

Family

ID=23222844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014303A KR100690119B1 (ko) 1999-05-19 2000-04-14 텅스텐으로 충진된 깊은 트랜치

Country Status (5)

Country Link
US (1) US6218298B1 (ko)
EP (1) EP1186025B1 (ko)
JP (1) JP2003500830A (ko)
KR (1) KR100690119B1 (ko)
WO (1) WO2000070673A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037058B1 (ko) * 2008-04-30 2011-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 디바이스 제조 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6849545B2 (en) 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW581822B (en) * 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
JP4595989B2 (ja) * 2001-08-24 2010-12-08 東京エレクトロン株式会社 成膜方法
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US20030123216A1 (en) * 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20070099422A1 (en) * 2005-10-28 2007-05-03 Kapila Wijekoon Process for electroless copper deposition
TWI329135B (en) * 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125923A (ja) * 1990-09-18 1992-04-27 Oki Electric Ind Co Ltd Ｃｖｄタングステン膜の形成方法
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
JP2830540B2 (ja) * 1991-10-01 1998-12-02 日本電気株式会社 多層配線の製造方法
JPH05226609A (ja) * 1992-02-10 1993-09-03 Toshiba Corp 半導体装置の製造方法
KR960006436B1 (ko) * 1992-12-17 1996-05-15 삼성전자주식회사 반도체장치의 콘택플러그 형성방법
US5328715A (en) * 1993-02-11 1994-07-12 General Electric Company Process for making metallized vias in diamond substrates
JP2947054B2 (ja) * 1994-03-04 1999-09-13 ヤマハ株式会社 配線形成法
JPH07307311A (ja) * 1994-05-16 1995-11-21 Fujitsu Ltd タングステンの成膜方法
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5801096A (en) * 1996-06-03 1998-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5700726A (en) * 1996-06-21 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Multi-layered tungsten depositions for contact hole filling
JPH1041511A (ja) * 1996-07-19 1998-02-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置ならびにその製造方法
US5789312A (en) * 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
US5795824A (en) * 1997-08-28 1998-08-18 Novellus Systems, Inc. Method for nucleation of CVD tungsten films
US6022800A (en) * 1998-04-29 2000-02-08 Worldwide Semiconductor Manufacturing Corporation Method of forming barrier layer for tungsten plugs in interlayer dielectrics
US6066366A (en) * 1998-07-22 2000-05-23 Applied Materials, Inc. Method for depositing uniform tungsten layers by CVD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037058B1 (ko) * 2008-04-30 2011-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 디바이스 제조 방법

Also Published As

Publication number Publication date
EP1186025B1 (en) 2011-06-22
JP2003500830A (ja) 2003-01-07
KR100690119B1 (ko) 2007-03-08
WO2000070673A1 (en) 2000-11-23
EP1186025A1 (en) 2002-03-13
US6218298B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
KR100690119B1 (ko) 텅스텐으로 충진된 깊은 트랜치
KR100247455B1 (ko) 질화텅스텐을 침착시키는 방법, 및 이 방법을 사용하여 커패시터 및 게이트 전극을 제조하는 방법
KR960012299B1 (ko) 붕소 도핑된 실리콘층의 형성 방법 및 반도체 장치의 제조 방법
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
CN1174117C (zh) 从钽卤化物前体得到的热化学气相沉积钽氮化物膜的等离子体处理方法
KR100658857B1 (ko) 할로겐화 탄탈 전구 물질로부터의 ＴａＮ 막의 열 ＣＶＤ
KR100222455B1 (ko) 반도체 장치 및 그의 제조방법
US5665625A (en) Method of forming capacitors having an amorphous electrically conductive layer
KR0164149B1 (ko) 타이타늄 카보 나이트라이드층의 개질 방법
US6268299B1 (en) Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
US20040129204A1 (en) Chemical vapor deposition using organometallic precursors
US6680251B2 (en) Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters
KR100259038B1 (ko) 반도체커패시터제조방법및그에따라형성된반도체커패시터
US5470398A (en) Dielectric thin film and method of manufacturing same
US6235649B1 (en) Method of forming high dielectric constant thin film and method of manufacturing semiconductor device
US20080290417A1 (en) ELECTRONIC COMPONENT COMPRISING A TITANIUM CARBONITRIDE (TiCN) BARRIER LAYER AND PROCESS OF MAKING THE SAME
US6417536B2 (en) Semiconductor device with memory capacitor having an electrode of Si1-x Gex
CN101593723A (zh) 通孔形成方法
US7199004B2 (en) Method of forming capacitor of semiconductor device
US20030013301A1 (en) Process for depositing WSIx layers on a high topography with a defined stoichiometry
KR100668903B1 (ko) 할로겐화 탄탈 전구 물질로부터의 ｃｖｄ 질화 탄탈 플러그 형성
KR100492992B1 (ko) 반도체장치의커패시터형성방법
KR100261212B1 (ko) 반도체 장치의 커패시터 제조방법
Joung et al. The effect of variation of the WF6 flow rate on the contact resistance in the DCS-based WSix deposition
CN1067803C (zh) 一种制造半导体集成电路字线的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee