CN1067803C - 一种制造半导体集成电路字线的方法 - Google Patents
一种制造半导体集成电路字线的方法 Download PDFInfo
- Publication number
- CN1067803C CN1067803C CN96121821A CN96121821A CN1067803C CN 1067803 C CN1067803 C CN 1067803C CN 96121821 A CN96121821 A CN 96121821A CN 96121821 A CN96121821 A CN 96121821A CN 1067803 C CN1067803 C CN 1067803C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- metal silicide
- word line
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造字线的方法，首先在一硅基片上，形成一些栅极。之后在栅极之上依序形成一金属硅化物层与一富硅层，其中，富硅层可以是一具有较高硅浓底的金属硅化物，或是一纯硅层。以此方法制得字线包括富硅层、金属硅化物与多晶硅层。
Description
本发明涉及一种半导体集成电路(integrated circuits；ICs)的制造方法，特别是有关动态随机存取存储器(dynamic random access memory；DRAM)电路的字线制造方法。
为了要使DRAM电容的表面积最大化，典型的作法是在字线(word lines)上形成电容。然而，因为字线和存储单元(storage cells)都是导电层，因此必须在两者之间形成绝缘层。氧化硅和氮化硅(silicon nitride)两者广泛地被用作为绝缘层。但是，使用氮化硅会在晶体管栅极引起潜藏的应力效应(stresseffct)，而且也导致栅极构型上的困难。因此，应用上氧化硅是最常被使用的材料。通常以淀积法来形成氧化硅作为盖层氧化物(cap oxide)，特别是采用低压化学气相淀积法(low pressure chemical vapor deposition；LPCVD)温度为700℃，因为其结果有效率。
以下叙述一公知的制造方法，在DRAM制造时形成字线的方法。
参照图1A，提供一预先埋入一些位线12，栅极氧化层14及字线16的基片10。然后，在字线16上形成一耐高温的硅化钨(tungsten silicide；WSi2)，硅化钨是一种多晶硅材料。此处理方法减少内部相互结合阻抗(interconnect resistance)。所使用的硅化物可以由三种基本的技术形成，每一种技术都是在热处理步骤之后，淀积形成硅化物18：
1)在多晶硅层16上淀积纯物质钨；
2)将物质源硅和钨同时气化(co-evaporation)；以及
3)溅射淀积硅化钨，以混和物喷出方式或以两物质联合喷出方式淀积。
参照图1B，形成一绝缘层20在硅化钨层18的表面上，来隔离硅化钨层18和之后的淀积层。绝缘层20可以是气化淀积的氧化硅和氮化硅层，尤其以LPCVD法在700℃形成氧化硅层，能提供较好的物质特性，因此是较佳的。氧化层20必须是稳定的，并且具有充分的相关的电及物理的特性。但是，事实上硅化钨层18表面，在例如700℃的高温并且有氧的环境下，容易变成氧化钨(tungstenoxide)。在淀积盖层氧化层20的过程中，虽然氧化钨会瞬间挥发，但是因淀积过程效率很高的关系，不可避免地氧化钨会留在硅化钨层18的表面。因此，氧化钨(WO3)层22会形成在氧化硅层之下。换句话说，氧化钨层22在硅化 钨层18和氧化硅层20之间形在。此外，氧化钨层22不是平滑的，有一堆凹凸不平的区域，导致氧化硅层20也是崎岖不平。还有其他的影响例如：对照来看当多晶硅层16变的较厚，相反地硅化钨层18变的较薄。以上所提的不希望的结果使得构造字线16变得更为困难。
因此本发明的主要目的就是在提供一种制造半导体集成电路字线的方法，来克服以上所提的问题。
本发明提供一种制造半导体集成电路字线的新方法，以实现所述的目的，该方法包含在提供的基片上形成栅极；在该栅极上形成第一金属硅化物(metal silicide)层；以及在该第一金属硅化物层上，形成第二金属硅化物层，其中该第二金属硅化物层的硅浓度比该第一金属硅化物层的硅浓度高。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
附图说明：
图1A及图1B所示的是公知制造字线的方法的剖面图；
图2A及图2B所示的是依照本发明一较佳实施例制造字线的方法的过程剖面图。
参照图2A，一基片20具备有预先埋入的位线22，栅极氧化层24及字线26。然后，在字线26上形成一耐高温金属硅化物层28，以硅化钨为较佳。因为有关此制造方法的相关技术为大家所知，所以在此就不需要详细地描述。然后，一富硅的金属硅化物层，或甚至是一纯硅层30，形成在金属硅化物层28的上表面。因此，富硅的金属硅化物或纯硅层30比金属硅化物层28具有较高的硅浓度。富硅的金属硅化物层30以硅化钨为较佳材料，利用氯化硅(silicin chloride；SiCl2)和氟化钨(tungsten fluoride；WF6)作CVD的化学反应物。氟化钨在室温下适度的高压及具有相当高浓度时是一种腐蚀性的气体。一化学冷却壁(cold-wall)系统已经成功地运用在硅化钨的淀积上。举例来说，氯化硅和氟化钨的比例可以是1∶1。
然后参照图2B，一盖层氧化层32形成在富硅的硅化钨或纯硅层30的上表面。利用此方法氧化钨不会在富硅的硅化钨或纯硅层30表面形成，使得构造字线时较不困难。因此，氧化层32表面可以维持平滑，而且，依照上述本发明较佳实施例的制造字线的方法，栅极即多晶硅层26或金属硅化物层28的厚度不会改变。
虽然本发明已以一较佳实施例揭露如上，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可作些许之更动与润饰，因此本发明的保护范围应当以权利要求所界定的范围为准。
Claims (3)
1、一种制造半导体集成电路字线的方法，包括：
提供一基片；
在该基片上形成一栅极；
在该栅极上，形成一第一金属硅化物层；以及
在该第一金属硅化物层上，形成一第二金属硅化物层，其中该第二金属硅化物层的硅浓度比该第一金属硅化物层的硅浓度高。
2、根据权利要求1所述的方法，制造一种动态随机存取存储器的字线。
3、如权利要求1所述的制造方法，还包括在该第二金属硅化物层上形成一盖层氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96121821A CN1067803C (zh) | 1996-11-27 | 1996-11-27 | 一种制造半导体集成电路字线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96121821A CN1067803C (zh) | 1996-11-27 | 1996-11-27 | 一种制造半导体集成电路字线的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1183634A CN1183634A (zh) | 1998-06-03 |
| CN1067803C true CN1067803C (zh) | 2001-06-27 |
Family
ID=5127000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96121821A Expired - Fee Related CN1067803C (zh) | 1996-11-27 | 1996-11-27 | 一种制造半导体集成电路字线的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1067803C (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0400821A2 (en) * | 1989-05-31 | 1990-12-05 | STMicroelectronics, Inc. | Local interconnect for integrated circuits |
-
1996
- 1996-11-27 CN CN96121821A patent/CN1067803C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0400821A2 (en) * | 1989-05-31 | 1990-12-05 | STMicroelectronics, Inc. | Local interconnect for integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1183634A (zh) | 1998-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8456007B2 (en) | Chemical vapor deposition of titanium | |
| US6187631B1 (en) | Hemispherical grained silicon on conductive nitride | |
| US6730954B2 (en) | Method of depositing tungsten nitride using a source gas comprising silicon | |
| US5837580A (en) | Method to form hemi-spherical grain (HSG) silicon | |
| KR100633191B1 (ko) | 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물 | |
| US5341016A (en) | Low resistance device element and interconnection structure | |
| US6340629B1 (en) | Method for forming gate electrodes of semiconductor device using a separated WN layer | |
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| US6822303B2 (en) | Titanium boride gate electrode and interconnect | |
| US20040009615A1 (en) | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug | |
| US6225213B1 (en) | Manufacturing method for contact hole | |
| CN1195188A (zh) | 扩散阻挡层的淀积方法 | |
| KR20010043541A (ko) | 컨포멀 층을 형성하기 위한 다단계 방법 | |
| US7229890B2 (en) | Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas | |
| US5256566A (en) | Method for in-situ doping of deposited silicon | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| CN1067803C (zh) | 一种制造半导体集成电路字线的方法 | |
| US6103606A (en) | Method of fabricating a word line | |
| KR20000041394A (ko) | 메모리소자의 커패시터 제조방법 | |
| GB2319658A (en) | Method of fabricating a word line | |
| Shioya et al. | Barrier effect of selective chemical vapor deposited tungsten films | |
| KR100805694B1 (ko) | 텅스텐막의 형성 방법 | |
| KR100296444B1 (ko) | 워드라인제조방법 | |
| KR100213197B1 (ko) | 반도체장치의 커패시터 형성방법 | |
| US6528436B1 (en) | Method of forming silicon nitride layer directly on HSG polysilicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20010627 Termination date: 20141127 |
|
| EXPY | Termination of patent right or utility model |