KR20020004735A - 프로세서 보드의 공통버스 버퍼회로 - Google Patents

Abstract

본 발명은, 대형 시스템 장치에서 사용되는 프로세서 보드의 공통버스에 관한 것으로, 특히, 버퍼를 사용하여 제어부와 외부 접속부가 사용하는 어드레스 버스와 데이터 버스를 분리하도록 하는 프로세서 보드의 버스 버퍼회로에 관한 것이며, 프로세서 보드에 있어서, 제어부, 램과 롬에 접속되고 주소 및 데이터 신호를 전송하는 로컬 공통버스와, 외부접속부에 접속되고 주소 및 데이터 신호를 전송하는 외부 공통버스와, 로컬 공통버스와 외부 공통버스 사이에 연결되고 제어신호에 의하여 각 공통버스를 연결 또는 분리하는 연결버퍼와, 관리버퍼에 장애가 발생하였는지를 검사하는 시험패턴 신호가 제어신호에 의하여 출력되는 패턴 발생부와, 하위 프로세서 보드로부터 운용데이터 신호와 패턴발생부로부터 시험패턴 신호를 각각 입력받고, 제어신호에 의하여 하나의 신호를 선택하며 외부접속부의 관리버퍼에 출력하는 먹스와, 패턴발생부를 제어하여 다수의 시험패턴 신호를 출력하며, 먹스를 제어하여 운용데이터 신호 또는 시험패턴 신호를 선별 출력하고, 관리버퍼와 패턴발생부로부터 입력되는 시험패턴 신호를 비교한 결과에 따라 연결버퍼를 제어하여 로컬 공통버스와 외부 공통버스를 분리 또는 연결되도록 하는 제어부가 포함되는 특징이 있다.

Description

프로세서 보드의 공통버스 버퍼회로{A BUFFER CIRCUIT OF COMMON BUS FOR PROCESSOR BOARD}

본 발명은, 대형 시스템 장치에서 사용되는 프로세서 보드의 공통버스(Common Bus)에 관한 것으로, 특히, 버퍼를 사용하여 제어부와 외부 접속부가 사용하는 어드레스 버스와 데이터 버스를 분리하도록 하므로써, 장애 발생시기본 기능의 수행에 지장 없도록 하는 프로세서 보드의 버스 버퍼회로에 관한 것이다.

프로세서 보드는 공통버스를 사용하여 데이터를 송수신하는 구조이고, 상기 공통버스에는 주소(Address) 신호가 전송되는 주소 버스 또는 어드레스 버스와, 데이터(Data) 신호가 전송되는 데이터 버스가 있다.

상기와 같은 공통 버스에는 제어부를 비롯하여 롬, 버퍼 등의 여러 기능부가 접속되며, 상기 공통버스에 접속된 기능부 중에서 특정한 기능부에 장애가 발생하는 경우, 모든 기능부가 동시에 공통버스를 사용하지 못하게 되는 문제가 있다.

이하, 종래 기술에 의한 프로세서 보드의 공통버스 구조를 설명한다.

종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 종래 기술에 의한 프로세서 보드의 공통버스 구조도 이다.

상기 첨부된 도면을 참조하면, 종래 기술에 의한 프로세서 보드의 공통버스 구조는, 장치 전체를 감시하고 제어하는 제어부(CPU)(10)와,

상기 제어부(10)의 초기 동작을 제어하는 프로그램이 기록된 롬(ROM)(20)과,

상기 제어부(10)가 동작하기 위한 데이터가 기록되는 램(RAM)(30)과,

프로세서보드의 외부와 직렬(Serial)로 데이터 송수신하는 직렬접속부(Serial I/F)(40)와,

프로세서보드의 외부와 병렬(Parallel)로 데이터 송수신하는 병렬접속부(Parallel I/F)(50)와,

프로세서 보드의 감시와 제어를 받는 하위보드로부터 운용 데이터를 수신하는 관리 버퍼(Buffer)(60)와,

프로세서 보드의 각 기능부에 공통 접속되어, 상기 제어부(10)로부터 출력되는 주소(Address) 신호를 전송하는 공통 로컬 주소버스(Local Address Bus)(70)와,

프로세서 보드의 각 기능부에 공통 접속되고, 상기 제어부(10)의 제어에 의하여 프로세서 보드의 특정 기능부로부터 출력된 데이터를 프로세서 보드의 해당 기능부에 전송하는 공통 로컬 데이터 버스(Local Data Bus)(80)로 구성된다.

이하, 상기와 같은 종래 기술에 의한, 프로세서 보드의 공통버스를 첨부된 도면을 참조하여 상세히 설명한다.

프로세서 보드에 전원이 처음 인가되면, 제어부(10)는 공통의 로컬 주소 버스(70)를 통하여, 롬(20)을 구동(Enable)하는 주소 신호를 출력하고, 롬(20)으로부터 구동 프로그램을 읽음과 동시에, 상기 공통의 로컬 주소버스(70)를 통하여 램(30)을 구동하여 필요한 운용데이터를 읽으므로써, 제어부(10)가 프로세서 보드를 감시하고 제어할 수 있게 되며, 이러한 과정을 일반적으로 부팅(Booting) 이라고 한다.

상기와 같이 부팅이 완료되면, 하위보드 또는 외부보드로부터 직렬접속부(40) 및 병렬 접속부(50)를 통하여 직렬 또는 병렬로 데이터를 인가 받거나 또는 해당 데이터 및 제어 신호를 출력한다.

또한, 하위보드와의 운용데이터는 관리버퍼(60)를 통하여 송수신 된다.

상기와 같은 직렬접속부(40), 병렬 접속부(50) 및 관리버퍼(60)가 데이터를 송수신하기 위하여는, 상기 제어부(10)로부터 공통의 로컬 주소버스(70)를 통하여,동작하도록 하는 구동(Enable) 주소신호를 인가 받아야 하고, 또한, 공통의 로컬 데이터 버스(80)를 할당받아야 한다.

일 예로서, 로컬 주소버스(70)를 통하여 제어부(10)로부터 직렬접속부(40)가 구동되는 주소 신호를 인가 받고, 데이터 버스를 사용하도록 할당받으며, 램(30)이 제어부(10)에 의하여 데이터를 기록 또는 저장할 구동신호 및 주소 신호를 인가 받는 경우, 상기 직렬접속부(40)는 하위보드 또는 외부보드로부터 직렬로 데이터를 인가 받고, 사용하도록 할당된 로컬 데이터 버스(80)를 통하여, 상기 입력된 데이터를 전송하면, 램(30)은 제어부(10)로부터 인가 받은 주소에 기록한다.

병렬 접속부(50)와 관리버퍼(60)가 동작하는 경우도 상기와 동일하다.

상기와 같은 구성의 종래 기술에 의한 로컬 공통버스(70,80)는 직렬 접속부(40), 병렬 접속부(50) 또는 관리버퍼(60)의 공통버스 접속부에 장애가 발생하는 경우, 해당되는 공통버스를 다른 기능부에서도 사용할 수 없는 문제가 있다.

특히, 하위보드와 운용데이터를 송수신하는 관리버퍼(60)의 경우, 보드 사이의 접지 전원 불일치, 특정보드에서 발생하는 전원 불안정 등과 같은 원인에 의하여 상기 관리버퍼(60)에 복구 불능의 심각한 장애(Trouble)가 자주 발생한다.

이러한 경우, 관리버퍼(60)의 장애 발생한 부분에 접속된, 공통 로컬 데이터 버스(80)는, 상기 관리버퍼(60)에 의하여 장애 상태가 되고, 따라서, 프로세서 보드의 각 기능부에서도, 해당되는 로컬 데이터 버스(80)를 사용하지 못하는 문제가 있다.

따라서, 프로세서 보드는, 리셋(Reset)하여도, 장애가 발생한 로컬 데이터버스(80)를 통하여 롬(20) 및 램(30)으로부터 필요한 프로그램 및 데이터를 읽지 못하므로, 프로세서 보드는 부팅이 불가능해지는 문제가 있다.

본 발명 기술은, 프로세서 보드의 제어부와 외부 접속부가 공통으로 사용하는 버스를 분리버퍼로써 분리할 수 있도록 하고, 또한, 장애가 자주 발생하는 버퍼에는 먹스를 사용하여 장애상태를 확인하는 직교패턴 신호를 인가하므로써, 장애 발생 상태를 확인하도록 하는 프로세서 보드의 공통버스 버퍼 회로를 제공하는 것이 그 목적이다.

상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 제어부, 램, 롬, 외부접속부, 버스로 이루어지는 프로세서보드에 있어서, 상기 제어부, 램과 롬에 접속되고 주소 및 데이터 신호를 전송하는 로컬 공통버스와, 상기 다수의 외부접속부에 접속되고 주소 및 데이터 신호를 전송하는 외부 공통버스와, 상기 로컬 공통버스와 외부 공통버스 사이에 연결되고 제어신호에 의하여 상기 각 공통버스를 연결 또는 분리하는 연결버퍼와, 상기 외부접속부의 관리버퍼에 장애가 발생하였는지 검사하는 다수의 시험패턴 신호를 제어신호에 의하여 출력하는 패턴 발생부와, 하위 프로세서 보드로부터 운용데이터 신호와 상기 패턴발생부로부터 시험패턴 신호를 각각 입력받고, 제어신호에 의하여 하나의 신호를 선택하며 외부접속부의 관리버퍼에 출력하는 먹스와, 상기 패턴발생부를 제어하여 다수의 시험패턴 신호를 출력하며, 상기 먹스를 제어하여 운용데이터 신호 또는 시험패턴 신호를 선별 출력하고, 상기 관리버퍼와 패턴발생부로부터 입력되는 시험패턴 신호를 비교한 결과에 따라,상기 연결버퍼를 제어하여 로컬 공통버스와 외부 공통버스를 분리 또는 연결되도록 하는 제어부가 포함되는 특징이 있다.

도1 은 종래 기술에 의한 프로세서 보드의 공통버스 구조도 이고,

도2 는 본 발명 기술에 의한 프로세서 보드의 공통버스 버퍼회로 기능블록도 이다.

** 도면의 주요 부분에 대한 부호 설명 **

10 : 제어부 20 : 롬 30 : 램

40 : 직렬접속부 50 : 병렬접속부 60 : 관리버퍼

70 : 로컬 주소버스 80 : 로컬 데이터 버스 120 : 외부 주소버스

130 : 외부 데이터버스 140 : 연결버퍼

이하, 첨부된 도면을 참조하여 본 발명의 기술에 의한 프로세서 보드의 공통버스 버퍼 회로를 설명한다.

본 발명 기술을 설명하기 위하여 첨부된 것으로서, 도2 는 본 발명 기술에 의한 프로세서 보드의 공통버스 버퍼회로 기능블록도 이다.

상기 첨부된 도면을 참조하면, 본 발명 기술에 의한 프로세서 보드의 공통버스 버퍼회로는, 프로세서 보드에 종속된 하위보드 및 각 기능부를 감시하고 제어하는 제어부(10); 운용 프로그램 등이 기록된 롬(20); 운용 데이터 등이 기록되는 램(30); 하위보드와 접속되어 직렬 및 병렬로 데이터를 송수신하는 외부접속부(40,50)와 하위보드와 운용정보를 전송하는 관리버퍼(60); 상기 제어부로부터 출력되는 제어신호 및 주소 신호를 전송하는 주소버스, 각 기능부의 데이터 신호를 전송하는 데이터 버스로 이루어지는 프로세서 보드에 있어서,

상기 제어부(10), 램(30)과 롬(20)에 접속되고, 주소신호와 제어신호를 전송하는 로컬 주소버스(70) 및 데이터 신호를 전송하는 로컬 데이터 버스(80)로 이루어지는 로컬 공통버스와,

상기 다수의 외부접속부(40,50,60)에 접속되고, 주소신호와 제어신호를 전송하는 외부 주소버스(120) 및 데이터 신호를 전송하는 외부 데이터 버스(130)로 이루어지는 외부 공통버스와,

상기 로컬 공통버스와 외부 공통버스 사이에 연결되고, 제어신호에 의하여 상기 각 공통버스를 연결 또는 분리하는 연결버퍼(140)와,

상기 외부접속부 특히, 관리버퍼(60)에 장애(Trouble)가 발생하였는지를 검사할 수 있는 다수의 시험패턴(Test Pattern) 신호를, 제어신호에 의하여 순차적으로 출력하는 패턴발생부(100)와,

프로세서보드의 제어를 받는 하위 보드 또는 외부 보드로부터 출력되는 운용데이터 신호와, 상기 패턴발생부(100)로부터 출력되는 시험패턴 신호를 각각 입력받고, 제어신호에 의하여, 어느 하나의 신호를 선택 또는 선별하고, 외부접속부의 관리버퍼(60)에 출력하는 먹스(Mux)(110)와,

상기 패턴발생부(100)를 제어하여, 다수의 시험패턴(Test Pattern) 신호를 적절하게 순차적으로 출력하며, 또한, 상기 먹스(Mux)(110)를 제어하여, 외부 운용데이터 신호 또는 시험패턴 신호 중에서 하나의 신호를 선별 출력하고, 또한, 상기 관리버퍼(60)와 패턴발생부(100)로부터 각각 입력되는 시험패턴(Test Pattern) 신호를 비교 검토한 후, 정상적인 경우로 판단되면, 상기 연결버퍼(140)를 제어하여 로컬 공통버스(70,80)와 외부 공통버스(120,130)가 서로 연결되도록 하고, 상기 각각 입력되는 시험패턴 신호가 서로 상이한 경우, 즉, 상기 관리버퍼(60)에 장애(Trouble)가 발생하여, 상기 관리버퍼(60)를 통과한 시험패턴(Test Pattern) 신호가 원래의 시험패턴(Test Pattern) 신호와 차이가 있는 경우는, 상기 연결버퍼(140)를 제어하여 로컬 공통버스(70,80)와 외부 공통버스(120,130)를 분리하여 각각 동작하도록 하는 제어부(10)가 포함되어 구성된다.

이하, 상기와 같은 구성의 본 발명 기술에 의한, 프로세서 보드의 공통버스 버퍼회로를 첨부된 도면을 참조하여 상세히 설명한다.

프로세서 보드는 하나의 시스템에서 시스템 전체의 기능을 감시하고 필요한 제어를 하는 장치이며, 상기 프로세서 보드의 감시 및 제어를 받는 시스템 내의 다른 보드를 하위보드 또는 외부보드라고 한다.

상기와 같은 기능을 하는 프로세서 보드는 전체를 제어하고 관리하는 제어부(10)와, 상기 제어부(10)가 동작하도록 부팅(Booting)을 하는 프로그램 및 운용데이터가 기록된 롬(20)과 램(30)이 전용으로 사용하는 것으로, 로컬 주소버스(70)와 로컬 데이터버스(80)의 로컬 공통버스와,

시스템의 하위보드 또는 외부보드와 데이터를 송수신하는 것으로, 직렬(Serial)과 병렬(Parallel)로 데이터를 송수신하는 직렬 접속장치(Serial Interface)(40)와 병렬 접속장치(Parallel Interface)(50) 그리고, 하위보드로부터 운용데이터를 인가 받는 관리버퍼(60) 등과 같은 다수의 외부접속장치가 전용으로 사용하는 것으로, 주소신호를 전송하는 외부 주소버스(120), 데이터 신호를 전송하는 외부 데이터 버스(130)의 외부 공통버스가 분할되어 각각 운용되고 있고,

상기 로컬 및 외부 공통버스 사이에는, 제어부(10)의 제어에 의하여, 상기 각 공통버스를 연결 또는 분리하는 연결버퍼(140)가 접속된다.

좀더 상세히 설명하면, 제어부(10)의 제어에 의하여 연결버퍼(140)는 로컬 주소버스(70)와 외부 주소버스(120) 그리고, 로컬 데이터버스(80)와 외부 데이터버스(130)를 서로 연결시켜 하나로 동작되도록 하거나 또는 분리되어 각각 동작하도록 한다.

패턴 발생부(100)는 상기 제어부(10)의 제어에 의하여, 다양한 종류의 시험패턴(Test Pattern) 신호를 출력하는 것으로, 일 예로서, 제어부(10)로부터 '1'의 제어신호가 입력되면, '10101010'의 시험패턴 신호가 출력되고, 제어부로부터 '2'의 제어신호가 입력되면 '01010101'의 시험패턴 신호가 출력되며, '3'의 제어신호가 입력되면 '11110000' 시험패턴 신호가 출력되고, '4'의 제어신호가 입력되면 '00001111'의 시험패턴 신호가 출력되도록 하는 것으로, 상기와 같은 패턴 신호를 직교 패턴 신호(Orthogonal Pattern Signal) 라고 한다.

상기와 같이 패턴 발생부(100)에서 선택적으로 출력되는 시험패턴 신호인 직교 패턴 신호는, 외부보드 또는 하위보드와 접속 기능을 하는 다수의 기능부 중에서, 별도의 접속부(Interface)를 통하지 않고, 직접 데이터를 인가 받으므로 인하여, 보드 사이의 접지 전원 차이, 전원의 불안정 등과 같은 여러 가지 원인에 의하여 장애(Trouble)가 자주 발생하는 관리버퍼(60)에 인가한다.

상기 관리버퍼(60)는 외부 또는 하위보드로부터 운용데이터를 인가 받음과 동시에, 필요에 의하여 상기 패턴발생부(100)로부터 발생되는, 직교 패턴 신호를 선택적으로 입력받도록 하기 위하여 먹스(MUX)(110)를 사용하며, 상기 먹스(110)는 제어부(10)의 제어에 의하여 동작한다.

따라서, 상기와 같은 구성의 본 발명은, 관리버퍼(60)가 외부보드 또는 하위보드의 접지 전원 차이 또는 전원 불안정 등과 같은 원인에 의하여 장애가 발생하는 경우, 제어부(10)의 제어에 의하여, 패턴발생부(100)에서 직교 패턴 신호를 순서적으로 출력하고, 먹스(110)에 의하여 관리버퍼(60)에 인가되며, 상기 제어부(10)는, 관리버퍼(60)에서 출력된 시험패턴 신호인 직교 패턴 신호를, 상기 패턴발생부(100)에서 출력된 원래의 시험패턴 신호와 비교 분석 및 판단하므로써, 관리버퍼(60)의 장애(Trouble) 상태 또는 종류, 즉, 외부 공통버스를 구성하는 다수의 버스 선로(Line) 또는 경로(Path) 중에서 특정한 위치의 버스 선로 또는 경로에서 발생한 장애를 정확하게 확인할 수 있게 된다.

상기와 같은 장애가 발생하면, 관리버퍼(60)등과 같은 외부 접속부가 사용하는 외부 공통버스와, 제어부(10) 등이 사용하는 로컬 공통버스를 분리하기 위하여 제어부(10)는 상기 연결버퍼(140)에 제어 신호를 출력하고, 상기 각각의 공통버스는 분리되어 로컬 및 외부의 공통버스가 각각 동작하게 된다.

따라서, 관리버퍼(60)에 장애가 발생한 종류를, 프로세서 보드를 탈장하지 않은 상태에서도, 정확하게 확인할 수 있음과 동시에, 프로세서 보드는 리셋(Reset) 하여도 부팅(Booting)을 할 수 있으므로, 필요한 기본 제어를 할 수 있게 되고, 상기와 같은 먹스(110)를 장애가 많이 발생하는 외부 접속부에 구비하므로써, 패턴 발생부의 신호를 이용하여 장애의 발생종류를 확인할 수 있다.

또한, 상기와 같은 시험패턴 신호를 선별하여 출력하는 먹스(110)는 직렬접속부(40), 병렬접속부(50)와 같은 다수의 외부접속부 중에서, 장애가 발생하는 기능부에 추가 접속할 수 있으며, 상기와 동일한 시험패턴 신호를 이용하여 그 정상동작 상태를 각각 확인할 수 있다.

상기와 같은 구성의 본 발명 기술에 의하면, 프로세서 보드를 탈장하지 않고 운용 중의 상태에서, 특정한 외부 접속부에서 발생하는 장애의 종류를 신속하고 정확하며 용이하게 확인할 수 있는 효과가 있다.

또한, 장애가 발생하여도, 제어부 등은 기본 기능을 수행할 수 있으므로, 시스템을 전체적으로 정지시키지 않아도 되는 공업적 및 산업적 이용효과가 있다.

Claims (1)

1. 제어부, 램, 롬, 외부접속부, 버스로 이루어지는 프로세서보드에 있어서,

   상기 제어부, 램과 롬에 접속되고 주소 및 데이터 신호를 전송하는 로컬 공통버스와,

   상기 다수의 외부접속부에 접속되고 주소 및 데이터 신호를 전송하는 외부 공통버스와,

   상기 로컬 공통버스와 외부 공통버스 사이에 연결되고 제어신호에 의하여 상기 각 공통버스를 연결 또는 분리하는 연결버퍼와,

   상기 외부접속부의 관리버퍼에 장애 발생 상태를 검사하는 다수의 시험패턴 신호가 제어신호에 의하여 출력되는 패턴 발생부와,

   외부 운용데이터 신호와 상기 패턴발생부로부터 시험패턴 신호를 각각 입력받고, 제어신호에 의하여 하나의 신호를 선택하여 외부접속부의 관리버퍼에 출력하는 먹스와,

   상기 패턴발생부를 제어하여 다수의 시험패턴 신호를 출력하며, 상기 먹스를 제어하여 운용데이터 신호 또는 시험패턴 신호를 선별 출력하고, 상기 관리버퍼와 패턴발생부로부터 입력되는 시험패턴 신호를 비교한 결과에 따라, 상기 연결버퍼를 제어하여 로컬 공통버스와 외부 공통버스를 분리 또는 연결되도록 하는 제어부가 포함되어 구성되는 것을 특징으로 하는 프로세서 보드의 공통버스 버퍼회로.