KR100205036B1 - 동기식 전송장치 감시제어용 자동 장애 및 성능정보 발생장치 - Google Patents

Abstract

본 발명은 동기식 전송장치의 감시제어용 자동 장애 및 성능정보 발생장치에 관한 것으로써, 본 발명은 마이크로 프로세서 및 프로세서 동작에 필요한 롬, 램등의 주변회로부와, 타 하드웨어의 감시제어 장치 접속에 필요한 CPU 버스와, 인터럽트 신호, 기타 실/탈장 신호등을 제공할 수 있는 양방향 메모리(Dual Port RAM)부와, FPGA부, 본 장치에 프로그램을 로딩하고 상태를 표시하는데 사용되는 직렬 포트를 접속하기 위한 터미널 접속부로 구성된다.

이러한 장치는 동기식 전송 장치의 감시제어부 구현에 타 기능 장치의 구현 여부와 관계없이 효율적으로 대체 사용될 수 있고, 본 장치내의 마이크로 프로세서를 이용하여 원하는 장애 및 성능 정보를 연속적으로 발생시킬 수 있는 장점이 있다. 따라서 동기식 광전송 장치의 감시제어 기능 구현뿐만 아니라 시험 시에도 본 장치를 적극 활용할 수 있다.

Description

동기식 전송장치 감시제어용 자동 장애 및 성능정보 발생 장치

본 발명은 동기식 광전송 장치의 감시제어용 장애 및 성능정보 자동발생 장치에 관한 것으로, 특히 마이크로 프로세서를 이용하여 동기식 전송 장치의 감시제어 기능 구현에 필요한 각종 정보를 수동 및 프로그램에 의해 자동으로 발생시킬 수 있도록 하기 위한 것이다.

동기식 광전송 장치에 있어서, 장치내의 각종 장애를 감시하고, 장치의 제어를 위한 감시제어 기능이 강조되고 있다. 감시제어 기능이란 전송장치내의 타 기능 보드와 접속되어 각 보드의 장애 및 성능 상태를 감시하고 이에 따라 각 보드를 제어하는 기능을 말하는 것으로, 일반적으로 프로세서 하드웨어와 소프트웨어로 구성된다. 따라서 감시제어 기능을 구현하기 위해서는 타 기능 보드가 완전히 실장된 상태가 필수적으로 요구된다. 그러므로 타 기능 보드와 병행으로 감시제어 기능을 구현하고 또한 시험하기 위해서는 타기능 보드의 감시제어에 필요한 장애 및 성능정보 발생 장치의 사용이 필수적이다.

동기식 전송장치의 감시제어 기능은 장애가 발생될 때 이를 정확하게 감지하고, 알려주는 역할을 담당하므로, 장시간 동안 미리 프로그램 되어 있는 이벤트를 발생시켜 감시제어 장치가 이에 따라 정확한 동작을 하는 가를 확인해 보는 게 필요하다. 한편, 동기식 전송장치의 개발시, 종래에는 타 기능 보드가 완료된 후 감시제어 기능의 구현이나 시험이 가능하였고, 각 보드의 장애 발생시 정확한 감시제어 기능 시험을 하기 위해서는 SDH(Synchronous Digital Hierarchy) 분석기와 같은 고가의 시험장비가 사용되고 있다.

그러나 이와 같은 방법은 장시간 동안 전송채널의 에러 유/무 확인에는 효율적으로 사용될 수 있으나, 인위적인 순서의 연속적인 장애 및 성능정보 발생은 불가능하다. 따라서 지금까지 장시간 동안 전송장치의 감시제어 기능을 시험하기 위한 본 발명과 같은 장애 및 성능정보 발생 방법의 고안이나 장치의 사용 예는 없었다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 마이크로 프로세서와 양방향 메모리(DPRAM), 타이머를 이용하여 원하는 시각에 원하는 장애 및 성능정보를 자동적으로 발생시키기 위한 것이다.

또한 장치내의 장애 및 성능정보의 발생을 외부 CPU버스와 상관없이 이루어질 수 있게하여 감시제어 기능과 독립적인 동작이 가능하도록 하기 위한 것이다.

첨부된 도면은 본 발명에 따른 동기식 전송 장치의 감시제어용 자동 장애 및 성능정보 발생 장치를 도시한 블록도.

* 도면의 주요부분에 대한 부호의 설명

1 : 프로세서부 2 : 롬

3 : 램 4 : DPRAM1

5 : DPRAM2 6 : FPGA

7 : 타이머 8 : LED 표시부

9 : 터미널 접속부 10 : 내부 CPU버스

11 : 외부 CPU버스

본 발명에 의한 장애 및 성능정보 자동발생 장치는, 프로세서부는 CPU 및 주변회로가 포함되고, 롬에는 모니터 프로그램이 내장되며, 램에는 외부에서 제작된 장애 및 성능정보 발생 프로그램을 저장하여 상기 프로세서부의 제어에 의해 자동적인 장애 및 성능정보를 발생한다. 일반적으로 동기식 광전송장치에서는 장애 발생시 인터럽트로서 발생 사실을 감시제어 장치에 전달하고, 비트 에러등 성능정보는 CPU 데이터 버스에 정보를 제공함으로서 전달한다. 따라서 이러한 신호들을 발행하기 위해 2개의 양방향 메모리(DPRAM)를 이용하여 인터럽트 및 데이터 버스를 통한 성능 데이터를 제공한다.

또한, 탈/실장 상태 정보 및 전원 고장 상태를 제공하고, 본 발생장치내의 어드레스 디코딩 및 인터럽트 제어, 외부 버스 버퍼를 위해 FPGA를 내장한다. 감시제어 장치에서 발생장치로 오는 제어신호를 확인하기 위한 LED 표시부를 둔다. 장애 및 성능 정보를 원하는 시간에 발생시키기 위해 타이머를 적용하고, 터미널 접속부를 통하여 외부에서 작성된 프로그램을 본 장치에 로딩하도록 구성함에 특징이 있다.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

본 발명에 의한 동기식 전송장치의 감시제어용 장애 및 성능정보 자동발생장치는, 장애 및 성능정보의 자동 발생을 제어하는 프로세서부(1)와, 모니터 프로그램을 내장한 롬부(2)와, 외부에서 작성된 장애 및 성능정보 발생 프로그램을 저장하는 램부(3)와, 장애발생 인터럽트신호와 비트에러 등의 성능정보를 감시제어장치에 전달하기 위한 2개의 양방향 메모리(4)(5)과, 장애 및 성능정보를 원하는 시간에 발생시키기 위한 실시간 클럭을 발생하는 타이머부(6)와, 외부에서 작성된 프로그램을 입력받기 위한 인터페이스 로직인 터미널접속부(9)와, 상기 각부를 연결해 주는 내부 CPU버스(10)와, 상기 2개의 양방향 메모리(4)(5)과 외부 CPU버스(11)를 통해 연결되어 탈/실장 상태정보 및 전원고장상태, 외부 어드레스 디코딩 및 인터럽트 제어, 외부 CPU버스 버퍼를 위한 디지털 로직으로 구성된 FPGA부(7)와, 본 장치에 들어오는 신호를 구별하기 위한 LED표시부(8)로 구성된다.

상기 프로세서부(1)는 CPU와 그 주변회로를 포함하여 이루어지고, 롬부(2)는 모니터 프로그램이 내장되어 외부 프로그램의 로딩, 프로세서 상태표시, 본 장치 내 하드웨어상태검사를 가능하게 하는 메모리이다. 또, 램부(3)는 외부에서 로딩된 프로그램을 저장하는 메모리이다. DPRAM1(4), DPRAM2(5)은 FPGA부(7)를 통하여 외부버스(11)에 연결되어 내부버스(10)에 쓰여진 정보를 외부버스로 전송되고, 외부버스에 쓰여진 외부의 제어신호를 내부에서 읽을 수 있도록 양방향으로 연결하는 양방향성 램이다.

이와 같이 구성된 본 발명에서 상기 프로세서부(1), 롬부(2), 램부(3), DPRAM1(4), DPRAM2(5), 타이머부(6)는, 본 장치의 내부 CPU 버스(10)에 연결되어, 각종 장애 신호 및 성능정보를 원하는 시각에 DPRAM1,2(4)(5)를 통하여 발생시키는 기능을 담당한다. 이와같이 발생된 장애신호 및 성능정보는 외부 CPU 버스(11)를 통해 그 정보의 발생이 감시제어 장치 프로세서 보드(도시안됨)로 전달된다. DPRAM1,2부(4)(5)는 병렬로 연결되어 16비트의 외부 데이터 버스를 제공한다.

장애의 발생 전달 과정은 프로세서부(1)가 롬(2) 및 램(3)의 정보와 프로그램에 의거하여 각종 장애에 따라 DPRAM1,2(4)(5)중 해당된 메모리에 세팅을 한 후, DPRAM의 마지막 번지를 액세스함으로서 인터럽트를 발생시킨다.

이에따라 감시제어 장치(도시안됨)는 이 인터럽트를 받은 후, DPRAM(4)(5)중 이미 약속된 해당 메모리를 읽음으로서, 해당장애의 유무를 판별하게 된다.

성능 정보는 프로세서부(1)과 롬(2) 및 램(3)의 정보와 프로그램에 의거하여 DPRAM(4)(5)의 특정 메모리에 그 성능정보 값을 써 넣음으로서 발생시키고, 감시 제어 장치는 약속된 DPRAM 메모리를 읽음으로서 그 값을 받을 수 있다.

실/탈장 및 전원고장 신호는 감시제어 장치 규격에 맞추어 프로세서부(1)의 제어데이타에 의거하여 FPGA(7)내의 디지털 로직을 구현함으로서 발생시킬 수 있다.

또한, 외부 CPU 버스(11)를 통해 입력되는 제어신호는 FPGA(7)내에서 디코딩되어 DPRAM1,2(4)(5)을 액세스함과 아울러 LED 표시부(8)의 해당 LED를 점멸하게 한다.

이상과 같은 발명에 의하면, 동기식 전송장치의 감시제어 기능 구현 및 시험시 타 기능 보드의 구현 여부에 관계없이 독립적으로 수행할 수 있고, 장시간 동안 정해진 장애 및 성능 정보를 정해진 시각에 발생하도록 프로그램이 가능하게 함으로서, 효과적인 기능 시험을 할 수 있다. 또한, DPRAM을 사용함으로서, 감시제어 장치와는 독립적인 장애 정보의 발생을 가능케함으로서, 동작중인 경우라도 효과적으로 장애 발생 종류 및 순서를 변경할 수 있다. 그러므로 지속적인 기능 시험을 할 수 있는 장점이 있다.

이상, 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라서 설명하였지만 본 발명은 상기 실시예에만 한정하는 것은 아니고, 그 요지를 이탈하지 않는 범위에 여러가지로 변경하는 것은 물론이다.

Claims (1)

1. 동기식 전송장치에 있어서, 장애 및 성능정보의 자동발생을 제어하는 프로세서부(1)와, 그 프로세서부(1)의 동작에 필요한 정보와 프로그램을 제공하는 롬부(2), 램부(3) 및 타이머부(6)등의 주변회로와, 그 프로세서부(1)의 제어에 의거하여 장애발생 인터럽트신호와 비트에러 등의 성능정보를 감시제어장치에 전달하고 외부의 제어신호를 로딩시키기 위한 2개의 양방향 메모리(4)(5)과, 외부에서 작성된 프로그램을 입력받기 위한 인터페이스 로직인 터미널접속부(9)와, 상기 2개의 양방향 메모리(4)(5)과 외부 CPU버스(11)를 통해 연결되어 탈/실장상태정보, 전원고장상태, 인터럽트 신호를 외부에 출력 제어함과 아울러 외부의 제어 데이타를 디코딩하는 디지털 로직으로 구성된 FPGA부(7)와, 그 FPGA부(7)의 디코딩 신호에 의거하여 와본 장치에 들어오는 신호를 구별 표시하기 위한 LED표시부(8)로 구성된 것을 특징으로 하는 동기식 전송장치의 감시제어용 장애 및 성능정보 발생장치.