KR20020002996A - 에스램 메모리 소자의 제조 방법 - Google Patents

에스램 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20020002996A
KR20020002996A KR1020000037377A KR20000037377A KR20020002996A KR 20020002996 A KR20020002996 A KR 20020002996A KR 1020000037377 A KR1020000037377 A KR 1020000037377A KR 20000037377 A KR20000037377 A KR 20000037377A KR 20020002996 A KR20020002996 A KR 20020002996A
Authority
KR
South Korea
Prior art keywords
etching
oxide
spacer
protective nitride
film
Prior art date
Application number
KR1020000037377A
Other languages
English (en)
Inventor
이재중
임태정
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037377A priority Critical patent/KR20020002996A/ko
Publication of KR20020002996A publication Critical patent/KR20020002996A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 SRAM 메모리 소자의 제조 방법에 관한 것으로, 폴리 실리콘 재료로 게이트 라인을 형성하는 단계, 상기 게이트 라인의 형성후, 산화막 스페이서를 형성하기 위해 산화막을 증착한 다음, 평면 식각하는 단계, 상기 산화막 스페이서의 형성후, 방어 질화막을 증착하는 단계, 상기 방어 질화막의 증착후, 산화 절연막을 증착하는 단계, 금속 콘택의 형성을 위해 포토 레지스트를 코팅하고 노광시키는 단계, 상기 산화막의 식각시, 상기 방어 질화막에 대한 선택비가 20 : 1 이상인 식각 처리법으로 산화막을 식각하는 단계, 상기 방어 질화막을 식각하는 단계, 텅스텐의 증착후, 전면 식각을 통해 텅스텐 플러그를 형성하는 단계, 알루미늄의 배선을 위해 알루미늄을 증착하는 단계, 상기 알루미늄의 배선을 위한 포토 레지스트의 코팅후, 노광하는 단계, 상기 알루미늄의 식각을 통해 알루미늄 라인을 형성하는 단계를 포함하며, 종래의 스페이서를 사용했을때보다 게이트 콘택의 접촉 면적의 증가로 인해 전기적 저항을 감소시키므로 수율을 향상시킬 수 있고, 양산 적용시 경제적으로 큰 이득을 볼 수 있는 효과가 있다.

Description

에스램 메모리 소자의 제조 방법{METHOD FOR MAKING AN SRAM MEMORY DEVICE}
본 발명은 SRAM 메모리 소자의 제조 방법에 관한 것으로, 특히 게이트 라인에 형성하는 스페이서의 높이를 낮게 함으로써, 포토 정렬과 관계없이 일정한 접촉 면적을 확보함으로써 일정 수준 이하의 자항을 유지할 수 있는 SRAM 메모리 소자의 제조 방법에 관한 것이다.
종래에는, 설계 규칙이 0.18 μm 이하의 SRAM 메모리 소자에서는 협소한 디자인에서 마진을 확보하기 위해 종래에 따로 형성하던 게이트의 콘택과 노드 콘택을 하나로 통합해서 형성하는 단계에 이르렀다.
그러나, 포토 레지스트 노광 공정에서 하부층에 대한 정렬에 따라 게이트의 콘택의 접촉 면적이 달라지고, 그에 따라 게이트의 콘택 접촉 저항도 달라지게 된다.
또한, 일정 스펙을 벗어난 접촉 저항은 소자의 작동에 문제를 줄 수 있으므로, 일정 수준 이상의 접촉 면적의 확보가 문제점으로 나타나기 시작했다.
본 발명은 상기 문제점을 해소하기 위해 안출된 것으로, 게이트 라인에 형성하는 스페이서의 높이를 낮출 경우 포토 공정과 관계없는 새로운 접촉 면적이 형성되므로 일정 수준 이하로 게이트의 접촉 저항을 낮출수 있는 SRAM 메모리 소자의 제조 방법을 제공함에 그 목적이 있다.
도 1은 필드 산화에 의한 분리 공정을 진행한후, 활성 지역위에 게이트 라인을 형성하고 산화막 스페이서를 형성한 구조를 나타낸 도면.
도 2는 후속 콘택 식각시 필드 산화막의 손실을 최소화하기 위해 방어막으로 사용될 질화막을 300 Å 으로 증착한 것을 나타낸 도면.
도 3은 절연 산화막을 증착한 것을 나타낸 도면.
도 4는 금속 콘택을 위한 포토 레지스트 작업을 진행한후, 질화막에 대한 선택비가 20 : 1 이상인 처리법으로 산화막만 식각한 것을 나타낸 도면.
도 5는 등방성 식각 특성이 있는 처리법으로 질화막을 식각한 것을 나타낸 도면.
도 6은 형성된 콘택에 텅스텐을 증착하고 전면 식각을 통해 텅스텐 플러그를 형성한 것을 나타낸 도면.
도 7은 포토 레지스트의 공정후, 알루미늄 라인을 형성한 것을 나타낸 도면.
도 8은 스페이서의 식각을 종래의 방법으로 진행했을때의 형태를 나타낸 도면.
도 9는 본 발명의 SRAM 메모리 소자의 제조 방법의 공정 순서를 나타낸 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 다결정 실리콘 20 : 산화막 스페이서
30 : 필드 산화막 40 : 질화막
50 : 산화막 70 : 텅스텐 플러그
80 : 알루미늄 배선
상기 목적을 달성하기 위한 본 발명의 SRAM 메모리 소자의 제조 방법은 폴리 실리콘 재료로 게이트 라인을 형성하는 단계, 상기 게이트 라인의 형성후, 산화막 스페이서를 형성하기 위해 산화막을 증착한 다음, 평면 식각하는 단계, 상기 산화막 스페이서의 형성후, 방어 질화막을 증착하는 단계, 상기 방어 질화막의 증착후, 산화 절연막을 증착하는 단계, 금속 콘택의 형성을 위해 포토 레지스트를 코팅하고 노광시키는 단계, 상기 산화막의 식각시, 상기 방어 질화막에 대한 선택비가 20 : 1 이상인 식각 처리법으로 산화막을 식각하는 단계, 상기 방어 질화막을 식각하는 단계, 텅스텐의 증착후, 전면 식각을 통해 텅스텐 플러그를 형성하는 단계, 알루미늄의 배선을 위해 알루미늄을 증착하는 단계, 상기 알루미늄의 배선을 위한 포토 레지스트의 코팅후, 노광하는 단계, 상기 알루미늄의 식각을 통해 알루미늄 라인을 형성하는 단계를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면들을 참조하여 상세히 설명한다.
도 9는 본 발명의 SRAM 메모리 소자의 제조 방법의 공정 순서를 나타낸 순서도이다.
도 9에 도시된 바대로, 본 발명의 SRAM 메모리 소자의 제조 방법은 폴리 실리콘 재료로 게이트 라인을 형성하는 단계(S100), 상기 게이트 라인의 형성후, 산화막 스페이서(20)를 형성하기 위해 산화막(50)을 증착한 다음, 평면 식각하는 단계(S200), 상기 산화막 스페이서(20)의 형성후, 방어 질화막(40)을 증착하는 단계 (S300), 상기 방어 질화막(40)의 증착후, 산화 절연막을 증착하는 단계(S400), 금속 콘택의 형성을 위해 포토 레지스트를 코팅하고 노광시키는 단계(S500), 상기 산화막(5O)의 식각시, 상기 방어 질화막(40)에 대한 선택비가 20 : 1 이상인 식각 처리법으로 산화막(50)을 식각하는 단계(S600), 상기 방어 질화막(40)을 식각하는 단계(S700), 텅스텐의 증착후, 전면 식각을 통해 텅스텐 플러그(70)를 형성하는 단계(S800), 알루미늄의 배선(80)을 위해 알루미늄을 증착하는 단계(S900), 상기 알루미늄의 배선(80)을 위한 포토 레지스트의 코팅후, 노광하는 단계(S950), 상기 알루미늄의 식각을 통해 알루미늄 라인을 형성하는 단계(S1000)를 포함한다.
부연 설명하자면 다음과 같다.
상기 산화막 스페이서(20)를 형성하기 위한 전면 식각시 스페이서의 높이가 게이트의 높이의 1/2 이하로 조절되며, 상기 방어 질화막(40)은 콘택의 산화막의 식각시, 상기 산화막 스페이서(20)의 손실을 막아 주며, 그 두께는 300∼400 Å 이다.
그리고, 상기 산화막(50)의 식각후, 상기 방어 질화막(40)이 남아 있어 상기 산화막 스페이서(20)에 영향을 주지 않고, 상기 방어 질화막(40)의 식각 속도가 상기 산화막(50)의 식각 속도보다 빨라 50 % 의 과도 식각이 진행되어도 상기 산화막 스페이서(20) 및 필드 산화막(30)의 손실이 상기 방어 질화막(40)의 두께의 150 % 미만으로 조절될 수 있으며, 상기 방어 질화막(40)의 식각시, 방향성을 가지지 않는 등방성 식각으로 진행하여 상기 산화막(50)의 측벽에 상기 방어 질화막(40)이 남아 있지 않게 한다.
도 1은 필드 산화에 의한 분리 공정을 진행한후, 활성 지역위에 게이트 라인을 형성하고 산화막 스페이서를 형성한다. 이때, 스페이서의 높이는 폴리 실리콘 라인의 중간 정도 이하로 제어해야 한다.
도 2는 후속 콘택 식각시 필드 산화막의 손실을 최소화하기 위해 방어막으로 사용될 질화막을 300 Å 으로 증착한 것을 나타낸 도면이다.
도 3은 절연 산화막을 증착한 것을 나타낸 도면이다.
도 4는 금속 콘택을 위한 포토 레지스트 작업을 진행한후, 질화막에 대한 선택비가 20 : 1 이상인 처리법으로 산화막만 식각한 것을 나타낸 도면이다.
도 5는 등방성 식각 특성이 있는 처리법으로 질화막을 식각한 것을 나타낸 도면이다.
도 6은 형성된 콘택에 텅스텐을 증착하고 전면 식각을 통해 텅스텐 플러그를 형성한 것을 나타낸 도면이다.
도 7은 포토 레지스트의 공정후, 알루미늄 라인을 형성한 것을 나타낸 도면이다.
도 8은 스페이서의 식각을 종래의 방법으로 진행했을때의 형태를 나타낸 도면이다.
이상 설명한 바와 같이, 본 발명은 종래의 스페이서를 사용했을때보다 게이트 콘택의 접촉 면적의 증가로 인해 전기적 저항을 감소시키므로 수율을 향상시킬 수 있고, 양산 적용시 경제적으로 큰 이득을 볼 수 있는 효과가 있다.

Claims (6)

  1. 폴리 실리콘 재료로 게이트 라인을 형성하는 단계,
    상기 게이트 라인의 형성후, 산화막 스페이서를 형성하기 위해 산화막을 증착한 다음, 평면 식각하는 단계,
    상기 산화막 스페이서의 형성후, 방어 질화막을 증착하는 단계,
    상기 방어 질화막의 증착후, 산화 절연막을 증착하는 단계,
    금속 콘택의 형성을 위해 포토 레지스트를 코팅하고 노광시키는 단계,
    상기 산화막의 식각시, 상기 방어 질화막에 대한 선택비가 20 : 1 이상인 식각 처리법으로 산화막을 식각하는 단계,
    상기 방어 질화막을 식각하는 단계,
    텅스텐의 증착후, 전면 식각을 통해 텅스텐 플러그를 형성하는 단계,
    알루미늄의 배선을 위해 알루미늄을 증착하는 단계,
    상기 알루미늄의 배선을 위한 포토 레지스트의 코팅후, 노광하는 단계,
    상기 알루미늄의 식각을 통해 알루미늄 라인을 형성하는 단계,
    를 포함하는 SRAM 메모리 소자의 제조 방법.
  2. 제1항에 있어서, 상기 산화막 스페이서를 형성하기 위한 전면 식각시 스페이서의 높이가 게이트의 높이의 1/2 이하로 조절되는 SRAM 메모리 소자의 제조 방법.
  3. 제1항에 있어서, 상기 방어 질화막은 콘택의 산화막의 식각시, 상기 산화막 스페이서의 손실을 막아 주며, 그 두께는 300∼400 Å 인 SRAM 메모리 소자의 제조 방법.
  4. 제1항에 있어서, 상기 산화막의 식각후, 상기 방어 질화막이 남아 있어 상기 산화막 스페이서에 영향을 주지 않는 SRAM 메모리 소자의 제조 방법.
  5. 제1항에 있어서, 상기 방어 질화막의 식각 속도가 상기 산화막의 식각 속도보다 빨라 50 % 의 과도 식각이 진행되어도 상기 산화막 스페이서 및 필드 산화막의 손실이 상기 방어 질화막의 두께의 150 % 미만으로 조절될 수 있는 SRAM 메모리 소자의 제조 방법.
  6. 제1항에 있어서, 상기 방어 질화막의 식각시, 방향성을 가지지 않는 등방성 식각으로 진행하여 상기 산화막의 측벽에 상기 방어 질화막이 남아 있지 않게 하는 SRAM 메모리 소자의 제조 방법.
KR1020000037377A 2000-06-30 2000-06-30 에스램 메모리 소자의 제조 방법 KR20020002996A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037377A KR20020002996A (ko) 2000-06-30 2000-06-30 에스램 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037377A KR20020002996A (ko) 2000-06-30 2000-06-30 에스램 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020002996A true KR20020002996A (ko) 2002-01-10

Family

ID=19675608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037377A KR20020002996A (ko) 2000-06-30 2000-06-30 에스램 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020002996A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780033B2 (en) 2015-04-01 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780033B2 (en) 2015-04-01 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US10096546B2 (en) 2015-04-01 2018-10-09 Samsung Electronics Co., Ltd. Semiconductor device
US10211156B2 (en) 2015-04-01 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6855610B2 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
US4956312A (en) Method of manufacturing a semiconductor device
JP2604631B2 (ja) 半導体装置の製造方法
JP2012507865A (ja) 複数のトランジスタゲートの形成方法、および少なくとも二つの異なる仕事関数を有する複数のトランジスタゲートの形成方法
JP3507271B2 (ja) 半導体素子の開口部の形成方法と半導体素子の製造方法
JPH03138934A (ja) 異なる深さを有する窓のエッチング法
JP2882301B2 (ja) 半導体装置の製造方法
KR100471401B1 (ko) 반도체소자의 콘택 패드 형성 방법
KR20020002996A (ko) 에스램 메모리 소자의 제조 방법
KR0151048B1 (ko) 반도체 장치의 접촉창 형성방법
KR20030002886A (ko) 희생산화막을 이용한 미세 라인 패턴 형성방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR20010076553A (ko) 반도체 소자의 비트라인 형성 방법
US6187629B1 (en) Method of fabricating a DRAM capacitor
KR100369865B1 (ko) 플러그 형성 방법
KR100328557B1 (ko) 반도체 소자의 금속배선 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20020002176A (ko) 반도체장치의 금속 게이트전극 제조방법
KR20000045440A (ko) 반도체소자의 콘택 형성방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법
KR100519644B1 (ko) 반도체 소자의 게이트 형성 방법
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
KR20020067775A (ko) 반도체 장치의 게이트 구조물 형성 방법
KR20010036161A (ko) 하드마스크를 이용한 자기정렬 콘택의 콘택홀 형성방법
KR20020046777A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid