KR20020002901A - 반도체소자의 게이트전극 형성방법 - Google Patents

반도체소자의 게이트전극 형성방법 Download PDF

Info

Publication number
KR20020002901A
KR20020002901A KR1020000037265A KR20000037265A KR20020002901A KR 20020002901 A KR20020002901 A KR 20020002901A KR 1020000037265 A KR1020000037265 A KR 1020000037265A KR 20000037265 A KR20000037265 A KR 20000037265A KR 20020002901 A KR20020002901 A KR 20020002901A
Authority
KR
South Korea
Prior art keywords
film
forming
gate electrode
semiconductor device
layer
Prior art date
Application number
KR1020000037265A
Other languages
English (en)
Inventor
이상무
이진홍
한창희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037265A priority Critical patent/KR20020002901A/ko
Publication of KR20020002901A publication Critical patent/KR20020002901A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로써, 특히 게이트전극 형성 시, 폴리실리콘막의 상부에 금속막을 증착한 후, 질소분위기의 반응로에서 상기 금속막 상부에 하드마스크막을 형성할 때, 상기 금속막과 폴리실리콘막 사이에 실리콘-질소 결합으로 이루어진 반응방지막이 형성되도록 함으로써, 게이트전극 형성공정 중 열처리공정을 실시할 때, 상기 확산방지막으로 인해 폴리실리콘막과 금속막간의 반응이 방지되어, 단순한 공정으로 낮은 저항을 가지는 반도체소자를 제조할 수 있는 이점이 있다.

Description

반도체소자의 게이트전극 형성방법{Method for forming gate electrode of semiconductor device}
본 발명은 반도체소자의 게이트전극의 형성방법에 관한 것으로써, 특히 게이트전극 형성 시, 폴리실리콘막의 상부에 금속막을 증착한 후, 질소분위기의 반응로에서 상기 금속막 상부에 하드마스크막을 형성할 때, 상기 금속막과 폴리실리콘막 사이에 금속막과 폴리실리콘막간의 반응을 방지할 수 있는 실리콘-질소 결합으로이루어진 반응방지막이 형성되도록 함으로써, 단순한 공정으로 낮은 저항을 가지는 반도체소자를 제조할 수 있는 반도체소자의 게이트전극 형성방법에 관한 것이다.
종래에는 반도체기판 상에 게이트절연막을 형성한 후 그 상부에 실리콘막을 형성하고, 상기 실리콘막 상부에 텅스텐막을 형성하여 게이트전극을 형성하였다.
하지만, 상기와 같은 방법으로 게이트전극을 형성한 후, 이에 열처리공정을 실시하면 텅스텐막과 실리콘막 간에 반응이 일어나면서 텅스텐실리사이드막이 형성되어 전기저항이 급격히 증가하는 문제점이 있었다.
그래서, 이를 해결하기 위해 상기 실리콘막 상부에 텅스텐막을 형성하기 전에 반응방지막으로 텅스텐질화막을 형성한 후, 상기 텅스텐질화막 상부에 텅스텐막을 형성하여 게이트전극을 형성하였지만 공정단계가 증가하는 문제점이 있었다.
또한, 폴리실리콘막 상부에 텅스텐막을 증착하는 대신 텅스텐나이트라이드막을 증착하고, 이에 고온에서 열처리공정을 실시하여 텅스텐나이트라이드막을 텅스텐막으로 변태시키면서 동시에 텅스텐막과 폴리실리콘막 사이에 실리콘-질소결합을 가지는 반응방지막을 형성하는 방법이 있지만, 이 경우에는 1000℃ 이상의 높은 온도에서의 열처리공정을 필요로 하기 때문에 매몰채널을 사용하는 소자의 경우 한계가 있었다.
상기와 같은 문제점을 해결하기 위하여 창안된 본 발명의 목적은 게이트전극 형성 시, 폴리실리콘막의 상부에 금속막을 증착한 후, 질소분위기의 반응로에서 상기 금속막 상부에 하드마스크막을 형성할 때, 상기 금속막과 폴리실리콘막 사이에 금속막과 폴리실리콘막간의 반응을 방지할 수 있는 실리콘-질소 결합으로 이루어진 반응방지막이 형성되도록 함으로써, 단순한 공정으로 낮은 저항을 가지는 반도체소자를 제조할 수 있는 반도체소자의 게이트전극 형성방법을 제공하는데 있다.
도 1 내지 도 3은 본 발명에 따른 반도체소자의 게이트전극 형성방법을 설명하기 위해 도시된 단면도들이다.
＊도면의 주요부분에 대한 부호의 설명＊
100 ; 반도체기판 110 ; 게이트절연막
120 ; 실리콘막 130 ; 금속막
140 ; 하드마스크막 150 ; 반응방지막
상기와 같은 목적을 달성하기 위한 본 발명은 반도체기판 상부에 절연막을 형성한 후, 상기 절연막의 상부에 실리콘막을 형성하는 단계와; 상기 실리콘막 상부에 금속막을 증착하는 단계와; 상기 금속막 상부에 하드마스크막을 증착하면서, 상기 금속막과 하드마스크막 사이에 반응방지막이 형성되도록 하는 단계; 를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다. 또한, 본 실시예는 발명의 권리범위를 제한하는 것이 아니고, 단지 예시로 제시된 것이다.
도 1 내지 도 3은 본 발명에 따른 반도체소자의 게이트전극 형성방법을 설명하기 위해 도시된 단면도들이다.
우선, 도 1에 도시된 바와 같이 반도체기판(100) 상부에 게이트절연막(110)을 형성한 후, 상기 게이트절연막(110)의 상부에 570℃ 이상의 온도에서 폴리실리콘막(120)을 형성한다.
그 다음, 도 2에 도시된 바와 같이 상기 폴리실리콘막(120) 상부에 금속막(130)을 증착한다.
이때, 상기 금속막(130)은 텅스텐막이나 몰리브덴막 중 어느 하나를 이용하여 형성한다.
그 다음, 질소분위기의 반응로에서 상기 금속막(130) 상부에 하드마스크막(140)을 증착한다.
상기 하드마스크막(140)은 실리콘나이트라이드막으로써, 500∼1000℃에서 CVD방식을 이용하여 증착되는데, 반응가스로는 암모니아와 SiH2Cl2혼합가스, 암모니아와 SiH4혼합가스, 질소, 수소 및 SiH2Cl2혼합가스, 질소, 수소 및 SiH4혼합가스 중 어느 하나를 사용한다.
이때, 상기 하드마스크막(140) 증착 시, 상기 반응가스의 질소성분과 상기 폴리실리콘막(120)이 반응하면서 상기 폴리실리콘막(120)과 금속막(130) 사이에 실리콘-질소결합막이 형성되는데. 이러한 상기 실리콘-질소결합막은 이후 열처리공정이 실시될 때, 상기 폴리실리콘막(120)과 금속막(130) 사이의 반응을 방지하는 반응방지막(150)의 역할을 하게 된다.
이후, 일반적인 게이트전극 형성공정을 거치면서 게이트전극을 형성한다.
상기한 바와 같이 본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로써, 특히 게이트전극 형성 시, 폴리실리콘막의 상부에 금속막을 증착한 후, 질소분위기의 반응로에서 상기 금속막 상부에 하드마스크막을 형성할 때, 상기 금속막과 폴리실리콘막 사이에 실리콘-질소 결합으로 이루어진 반응방지막이 형성되도록 함으로써, 게이트전극 형성공정 시, 열처리공정을 실시할 때 상기 확산방지막으로 인해 폴리실리콘막과 금속막 사이의 반응이 방지되어 단순한 공정으로 낮은 저항을 가지는 반도체소자를 제조할 수 있는 이점이 있다.
또한, 공정온도가 낮아 하부에 가해지는 써멀 스트레스(thermal stress)가 감소되며, 반도체기판 내의 불순물 분포변화로 인한 소자동작의 열화를 방지할 수 있다.
또한, 상기 반응방지막으로 인해 폴리실리콘막과 금속막 사이의 접착력이 좋아지지므로 금속막과 폴리실리콘막 사이의 보이드(void)형성을 방지할 수 있다.

Claims (7)

  1. 반도체기판 상부에 게이트절연막을 형성한 후, 상기 게이트절연막의 상부에 폴리실리콘막을 형성하는 단계와;
    상기 폴리실리콘막 상부에 금속막을 증착하는 단계와;
    상기 금속막 상부에 하드마스크막을 증착하면서, 상기 금속막과 하드마스크막 사이에 반응방지막이 형성되도록 하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
  2. 제 1항에 있어서, 상기 폴리실리콘막은
    570℃ 이상의 온도에서 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
  3. 제 1항에 있어서, 상기 금속막은
    텅스텐막이나 몰리브덴막인 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
  4. 제 1항에 있어서, 상기 하드마스크막은
    실리콘나이트라이드막인 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 실리콘나이트라이드막은
    500∼1000℃에서 CVD방식을 이용하여 증착됨을 특징으로 하는 반도체소자의 게이트전극 형성방법.
  6. 제 1항 및 제 4항 중 어느 한 항에 있어서,
    상기 실리콘나이트라이드막 시, 질소분위기를 만들어내는 반응가스로는 암모니아와 SiH2Cl2혼합가스, 암모니아와 SiH4혼합가스, 질소, 수소 및 SiH2Cl2혼합가스, 질소, 수소 및 SiH4혼합가스 중 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
  7. 제 1항 내제 제 6항 중 어느 한 항에 있어서, 상기 확산방지막은
    상기 실리콘나이트라이드막 증착 시, 상기 반응가스의 질소성분과 상기 실리콘막이 반응하면서 생긴 실리콘-질소결합막인 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
KR1020000037265A 2000-06-30 2000-06-30 반도체소자의 게이트전극 형성방법 KR20020002901A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037265A KR20020002901A (ko) 2000-06-30 2000-06-30 반도체소자의 게이트전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037265A KR20020002901A (ko) 2000-06-30 2000-06-30 반도체소자의 게이트전극 형성방법

Publications (1)

Publication Number Publication Date
KR20020002901A true KR20020002901A (ko) 2002-01-10

Family

ID=19675499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037265A KR20020002901A (ko) 2000-06-30 2000-06-30 반도체소자의 게이트전극 형성방법

Country Status (1)

Country Link
KR (1) KR20020002901A (ko)

Similar Documents

Publication Publication Date Title
US5877074A (en) Method for improving the electrical property of gate in polycide structure
US7371649B2 (en) Method of forming carbon-containing silicon nitride layer
KR100407684B1 (ko) 반도체 소자의 제조 방법
KR100456315B1 (ko) 반도체소자의 게이트전극 형성방법
US20070161258A1 (en) Method of fabricating a semiconductor device having a hydrogen source layer
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR100298915B1 (ko) 반도체장치및그제조방법
KR100631937B1 (ko) 텅스텐 게이트 형성방법
KR0174878B1 (ko) 확산 장벽층 형성방법
KR20020002901A (ko) 반도체소자의 게이트전극 형성방법
JPH02177427A (ja) 半導体装置の製造方法
KR20050041415A (ko) 반도체 소자의 제조방법
KR20020002905A (ko) 반도체소자의 게이트전극 형성방법
KR20010002668A (ko) 반도체 소자의 전도성 라인 형성 방법
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100321738B1 (ko) 반도체 소자의 금속배선 형성방법
KR100380980B1 (ko) 텅스텐 게이트 형성 방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100248343B1 (ko) 반도체 소자의 비트라인 형성방법
KR100255165B1 (ko) 반도체소자의제조방법
KR0172283B1 (ko) 반도체 소자의 금속배선 형성방법
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
KR100905185B1 (ko) 반도체 소자의 게이트 전극 제조 방법
KR100260525B1 (ko) 반도체소자의도전층형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination