KR20020002017A - 반도체소자의 금속배선 콘택홀 제조방법 - Google Patents
반도체소자의 금속배선 콘택홀 제조방법 Download PDFInfo
- Publication number
- KR20020002017A KR20020002017A KR1020000036410A KR20000036410A KR20020002017A KR 20020002017 A KR20020002017 A KR 20020002017A KR 1020000036410 A KR1020000036410 A KR 1020000036410A KR 20000036410 A KR20000036410 A KR 20000036410A KR 20020002017 A KR20020002017 A KR 20020002017A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- contact hole
- polysilicon layer
- polycrystalline silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 36
- 239000002184 metal Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title abstract description 17
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 3
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 콘택홀 제조방법에 관한 것으로서, 반도체기판 상부에 모스전계효과 트랜지스터를 형성하고, 전체표면 상부에 질화막을 형성한 다음, 층간절연막, 하드마스크용 다결정실리콘층 및 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 다결정실리콘층을 식각한 후 계속해서 상기 층간절연막을 제거한 다음, 상기 감광막패턴 및 상기 다결정실리콘층을 상기 질화막과의 식각선택비 차이를 이용하한 후 상기 질화막을 제거함으로써 상기 다결정실리콘층 제거공정 시 상기 반도체기판이 손상되는 것을 방지하고, 그에 따른 반도체소자의 특성 및 수율을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 금속배선 콘택홀 제조방법에 관한 것으로서, 특히 반도체기판이 손실되지 않도록 금속배선 콘택홀을 형성하기 위한 식각공정에서 하드마스크로 사용된 다결정실리콘층패턴을 제거하는 반도체소자의 금속배선 콘택홀 제조방법에 관한 것이다.
반도체소자의 제조공정에는 각 단위 소자를 연결하기 위하여 콘택홀을 형성하기 위한 식각공정이 필수적인데, 특히 다른 소자들보다 파워 라인(power line)과 직접 연결하게 되는 메탈 콘택홀은 여러층의 서로 다른 소자들과 연결되어야 하므로 각각의 소자를 형성하는 물질에 대한 식각선택비가 유지되어야 한다.
DRAM을 기준으로 할 때 주로 이 소자들은 게이트 전극, 비트라인, 플레이트 전극 및 활성영역이다. 이중에서 게이트 전극과 비트라인의 상부 물질은 주로 텅스텐 실리사이드층으로 형성되어 있고, 캐패시터의 플레이트 전극은 아몰퍼스 실리콘으로 구성되어 있으며, 활성영역은 임플란티드 단결정실리콘(implanted single crystal silicon)으로 구성되어 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 콘택홀 제조방법을 도시한 것으로서, 반도체기판(10) 상부에 게이트절연막(11)을 형성하고, 상기 게이트절연막(11) 상부에 게이트전극(12)을 형성한 다음, 전체표면 상부에 층간절연막(14)과 다결정실리콘층(16)을 순차적으로 형성한 후, 상기 다결정실리콘층(16) 상부에 상기 반도체기판(10)에서 금속배선 콘택홀으로 예정되는 부분을 노출시키는 감광막패턴(18)을 형성한 것을 도시한다.
다음, 상기 감광막패턴(18)을 식각마스크로 상기 다결정실리콘층(16)과 층간절연막(14)을 식각하여 금속배선 콘택홀(19)을 형성한다. 이때, 상기 다결정실리콘층(16)은 하드마스크로 사용된다.
그 후, 상기 감광막패턴(18) 및 다결정실리콘층(16)을 제거하는데, 이때 상기 금속배선 콘택홀(19) 저부의 반도체기판(10)이 손실된다.
상기와 같이 종래기술에 따른 반도체소자의 금속배선 콘택홀 제조방법은, 금속배선 콘택홀을 형성하기 위한 식각공정 시 층간절연막이 두껍게 형성되어 있기 때문에 공정마진을 확보하기 위하여 감광막패턴을 형성하기 전 상기 층간절연막과 식각선택비를 갖는 다결정실리콘층을 하드마스크로 형성한다. 그 후, 금속배선 콘택홀을 형성하고, 상기 감광막패턴과 다결정실리콘층을 제거해야 하지만 상기 금속배선 콘택홀 저부에 노출되는 반도체기판은 상기 다결정실리콘층과 식각선택비 차이가 나지 않기 때문에 상기 반도체기판이 손실되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트전극을 형성한 다음, 후속공정에서 형성되는 층간절연막 및 다결정실리콘층과 식각선택비 차이를 갖는 질화막을 전체표면 상부에 형성함으로써 금속배선 콘택홀 형성 후 상기 다결정실리콘층을 제거할 때 반도체기판이 손실되는 것을 방지하여 반도체소자의 동작특성 및 수율을 향상시키는 반도체소자의 금속배선 콘택홀 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 반도체소자의 금속배선 콘택홀 제조방법을 도시한 단면도.
도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 금속배선 콘택홀 제조방법을 도시한 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
10, 20 : 반도체기판 11, 22 : 게이트절연막
12, 24 : 게이트전극 14, 28 : 층간절연막
16, 30a : 다결정실리콘층 18, 32 : 감광막패턴
19, 34 : 금속배선 콘택홀 26 : 질화막
30b : 다결정실리콘층패턴
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속배선 콘택홀 제조방법은,
반도체기판 상부에 소자분리절연막 및 모스전계효과 트랜지스터를 형성하고,전체표면 상부에 식각방지막인 질화막을 형성하는 공정과,
상기 질화막 상부에 상기 질화막과 식각선택비 차이를 갖는 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 하드마스크용 다결정실리콘층을 형성하는 공정과,
상기 다결정실리콘층 상부에 상기 반도체기판에서 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 식각마스크로 상기 다결정실리콘층을 식각하여 금속배선 콘택으로 예정되는 부분을 노출시키는 다결정실리콘층패턴을 형성하는 공정과,
상기 감광막패턴 및 다결정실리콘층패턴을 식각마스크로 상기 층간절연막을 식각하는 공정과,
상기 질화막과 식각선택비 차이를 이용하여 상기 감광막패턴 및 다결정실리콘층을 제거하는 공정과,
상기 층간절연막과 식각선택비 차이를 이용하여 상기 질화막을 제거하여 반도체기판을 노출시키는 금속배선 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 설명하기로 한다.
도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 금속배선 콘택홀 형성방법을 도시한 단면도이다.
먼저, 반도체기판(20) 상부에 게이트절연막(22)을 형성하고, 게이트전극(26) 및 소오스/드레인전극(도시 안됨)으로 이루어지는 모스전계효과 트랜지스터를 형성한다.
다음, 전체표면 상부에 질화막(26)을 형성한다. 이때, 상기 질화막(26)은 후속공정에서 식각방지막으로 사용된다.
그 다음, 상기 질화막(26) 상부에 층간절연막(28)과 하드마스크로 사용될 다결정실리콘층(30a)을 순차적으로 형성한다.
다음, 상기 다결정실리콘층(30a) 상부에 상기 반도체기판(20)에서 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴(32)을 형성한다. (도 2b 참조)
그 다음, 상기 감광막패턴(32)을 식각마스크로 상기 다결정실리콘층(30a)을 식각하여 금속배선 콘택으로 예정되는 부분을 노출시키는 다결정실리콘층패턴(30b)을 형성한다. 이때, 상기 감광막패턴(32)이 소정 두께 손실된다. (도 2c 참조)
다음, 상기 감광막패턴(32) 및 다결정실리콘층패턴(30b)을 식각마스크로 이용하고, 상기 질화막(26)과 식각선택비를 이용하여 상기 층간절연막(28)을 식각한다. 이때, 상기 감광막패턴(32)의 대부분이 식각된다. (도 2d 참조)
그 다음, 상기 감광막패턴(32), 다결정실리콘층패턴(30b) 및 식각공정 시 발생된 식각잔류물 등을 제거한다. 이때, 상기 다결정실리콘층(30b)은 상기 질화막(26)과의 식각선택비 차이를 이용하여 제거한다. (도 2e 참조)
그 후, 상기 질화막(26)을 상기 층간절연막(28)과의 식각선택비 차이를 이용하여 제거함으로써 금속배선 콘택홀(34)을 형성한다. (도 2f 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 콘택홀제조방법은, 반도체기판 상부에 모스전계효과 트랜지스터를 형성하고, 전체표면 상부에 질화막을 형성한 다음, 층간절연막, 하드마스크용 다결정실리콘층 및 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 다결정실리콘층을 식각한 후 계속해서 상기 층간절연막을 제거한 다음, 상기 감광막패턴 및 상기 다결정실리콘층을 상기 질화막과의 식각선택비 차이를 이용하한 후 상기 질화막을 제거함으로써 상기 다결정실리콘층 제거공정 시 상기 반도체기판이 손상되는 것을 방지하고, 그에 따른 반도체소자의 특성 및 수율을 향상시키며 반도체소자의 고집적화를 유리하게 하는 이점이 있다.
Claims (1)
- 반도체기판 상부에 소자분리절연막 및 모스전계효과 트랜지스터를 형성하고, 전체표면 상부에 식각방지막인 질화막을 형성하는 공정과,상기 질화막 상부에 상기 질화막과 식각선택비 차이를 갖는 층간절연막을 형성하는 공정과,상기 층간절연막 상부에 하드마스크용 다결정실리콘층을 형성하는 공정과,상기 다결정실리콘층 상부에 상기 반도체기판에서 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,상기 감광막패턴을 식각마스크로 상기 다결정실리콘층을 식각하여 금속배선 콘택으로 예정되는 부분을 노출시키는 다결정실리콘층패턴을 형성하는 공정과,상기 감광막패턴 및 다결정실리콘층패턴을 식각마스크로 상기 층간절연막을 식각하는 공정과,상기 질화막과 식각선택비 차이를 이용하여 상기 감광막패턴 및 다결정실리콘층을 제거하는 공정과,상기 층간절연막과 식각선택비 차이를 이용하여 상기 질화막을 제거하여 반도체기판을 노출시키는 금속배선 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 콘택홀 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036410A KR100583121B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체소자의 금속배선 콘택홀 제조방법 |
| US09/893,425 US6521522B2 (en) | 2000-06-29 | 2001-06-29 | Method for forming contact holes for metal interconnection in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036410A KR100583121B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체소자의 금속배선 콘택홀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002017A true KR20020002017A (ko) | 2002-01-09 |
| KR100583121B1 KR100583121B1 (ko) | 2006-05-24 |
Family
ID=19674770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036410A KR100583121B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체소자의 금속배선 콘택홀 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6521522B2 (ko) |
| KR (1) | KR100583121B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752300B (zh) * | 2008-12-17 | 2012-04-11 | 中国科学院微电子研究所 | 一种制备过孔的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900124B1 (en) | 2003-09-03 | 2005-05-31 | Advanced Micro Devices, Inc. | Patterning for elliptical Vss contact on flash memory |
| CN1322553C (zh) * | 2003-11-07 | 2007-06-20 | 南亚科技股份有限公司 | 形成接触孔的改进方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
| KR0176199B1 (ko) * | 1996-03-19 | 1999-04-15 | 김광호 | 반도체 소자의 접촉창 형성방법 |
| US6043119A (en) * | 1997-08-04 | 2000-03-28 | Micron Technology, Inc. | Method of making a capacitor |
| TW427014B (en) * | 1997-12-24 | 2001-03-21 | United Microelectronics Corp | The manufacturing method of the capacitors of DRAM |
| TW392282B (en) * | 1998-01-20 | 2000-06-01 | Nanya Technology Corp | Manufacturing method for cylindrical capacitor |
| US6043131A (en) * | 1998-03-12 | 2000-03-28 | Worldwide Semiconductor Manufacturing Corporation | Method for making a flower shaped DRAM capacitor |
| KR100327123B1 (ko) * | 1998-03-30 | 2002-08-24 | 삼성전자 주식회사 | 디램셀캐패시터의제조방법 |
| TW384544B (en) * | 1998-04-23 | 2000-03-11 | United Silicon Inc | Method of manufacturing cylindrical capacitors |
| JP3324648B2 (ja) * | 1999-08-24 | 2002-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6329291B1 (en) * | 2000-01-28 | 2001-12-11 | United Microelectronics Corp. | Method of forming a lower storage node of a capacitor for dynamic random access memory |
| US6214662B1 (en) * | 2000-07-03 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Forming self-align source line for memory array |
-
2000
- 2000-06-29 KR KR1020000036410A patent/KR100583121B1/ko not_active IP Right Cessation
-
2001
- 2001-06-29 US US09/893,425 patent/US6521522B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752300B (zh) * | 2008-12-17 | 2012-04-11 | 中国科学院微电子研究所 | 一种制备过孔的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100583121B1 (ko) | 2006-05-24 |
| US20020001940A1 (en) | 2002-01-03 |
| US6521522B2 (en) | 2003-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100583121B1 (ko) | 반도체소자의 금속배선 콘택홀 제조방법 | |
| JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
| KR20040048039A (ko) | 반도체 소자의 제조 방법 | |
| KR100334963B1 (ko) | 콘택 플러그를 갖는 반도체소자의 제조 방법 | |
| KR100379337B1 (ko) | 디램 제조방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| JPH1050950A (ja) | 半導体集積回路装置の製造方法 | |
| KR100464934B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR100226753B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR100280528B1 (ko) | 반도체 장치의 내부배선 형성방법 | |
| KR19980037651A (ko) | 반도체 메모리 소자의 패드 및 그 제조방법 | |
| JP2003007819A (ja) | 半導体装置の製造方法 | |
| KR950010852B1 (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR970011758B1 (ko) | 반도체 집적회로의 전도막 형성방법 | |
| KR100258368B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100273321B1 (ko) | 반도체 장치 제조방법 | |
| KR100386625B1 (ko) | 반도체 소자의 제조방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| KR20020048266A (ko) | 반도체 소자 제조 방법 | |
| KR20010056069A (ko) | 반도체 메모리 제조방법 | |
| KR19990003042A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR19980017256A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |