CN1322553C - 形成接触孔的改进方法 - Google Patents
形成接触孔的改进方法 Download PDFInfo
- Publication number
- CN1322553C CN1322553C CNB2003101148652A CN200310114865A CN1322553C CN 1322553 C CN1322553 C CN 1322553C CN B2003101148652 A CNB2003101148652 A CN B2003101148652A CN 200310114865 A CN200310114865 A CN 200310114865A CN 1322553 C CN1322553 C CN 1322553C
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- reflecting layer
- conductive layer
- reflecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000006396 nitration reaction Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种形成接触孔的改进方法。本发明的方法包含如下步骤：提供一基底；根据需要在该基底上形成多个适当的工作层；在这些工作层中的最上面一层上形成一多晶硅层；在所述多晶硅层上形成一抗反射层；在所述抗反射层上形成光致抗蚀剂层以界定接触孔形成的位置；移除所述抗反射层中未被光致抗蚀剂覆盖的部分；移除所述光致抗蚀剂层；移除所述多晶硅层中未被剩下的抗反射层覆盖的部份；以及以剩下的多晶硅层作为掩膜进行蚀刻以形成接触孔。移除部分多晶硅层的步骤包含部分地移除多晶硅层中未被剩下的抗反射层覆盖的部份以形成凹陷；移除抗反射层；以及打开多晶硅层的凹陷部分以形成开口。
Description
技术领域
本发明涉及一种半导体集成电路装置制造工艺，更具体地，涉及一种在半导体集成电路装置中形成接触孔的方法，其可免除因为反光现象而造成的对准标记失效的问题。
背景技术
在DRAM等半导体集成电路的制备过程中，接触孔的形成是制造技术上重要的一环。以DRAM装置为例，接触孔可为位线接触孔、基底接触孔、闸极接触孔等。
图1a显示现有技术中用以形成接触孔的DRAM结构截面示意图。在该图中，分别显示了待形成位线接触孔(CB)的部分、待形成基底接触孔(CS)的部分以及待形成闸极接触孔(CG)的部分。在待形成位线接触孔(CB)的部分，10表示硅基底，11表示隔离氮化层，12表示位线区域，13为填充在位线区域12之间的介电层，其材料可为硼磷硅玻璃(BPSG)，14为介电层13以及位线区域12之上的氧化层，其材料可为TEOS，所述氧化层14上形成有一层薄薄的导电层，其可为多晶硅层15，最后，利用光致抗蚀剂16界定出位线接触孔CB的形成位置。在待形成基底接触孔(CS)的部分，在基底10之上形成有一层隔离氮化层11，再在该隔离氮化层11上形成介电层13、氧化层14以及薄多晶硅层15，最后用光致抗蚀剂16界定基底接触孔CS的形成位置。在待形成闸极接触孔(CG)的部分，基底10上形成有一层导电层如多晶硅层17，18表示闸极金属，其材料可为硅化钨。在闸极金属18上是形成一覆盖氮化层19，该盖氮化层19上形成有氧化层14以及薄多晶硅层15，最后以光致抗蚀剂16界定闸极接触孔CG的形成位置。
图1a的结构经过蚀刻并移除光致抗蚀剂16之后的结构截面示意图如图1b所示。由图中可见，在闸极接触孔CG的部分，因为有盖氮化层19的存在，其作用如同蚀刻停止层，因此，蚀刻的接触孔深度并未能到达闸极金属18。
为了进一步将待形成接触孔部分的盖氮化层19移除，在闸极接触孔CG形成部分的结构上形成聚合物硬式掩膜21，如图2所示。再通过蚀刻移除部分的盖氮化层19以使闸极接触孔CG通达闸极金属18，最后再移除聚合物硬式掩膜，如图3所示。
然而，由于聚合物硬式掩膜的材料对黄光的反射率很大，使得在显影成像过程中发生强烈的反光现象，造成对准标记失效，难以检测到对准标记。因此需要额外的对准标记显影以及蚀刻等步骤。如图所示，因为对准不当会导致蚀刻不完全，而造成接触孔可能会有残渣，从而影响接触孔的轮廓品质。
因此，需要一种克服上述问题的解决之道。本发明即满足此项需求。
发明内容
本发明的一个目的为提供一种形成接触孔的改进方法，其可免除因反光现象而造成的对准标记失效问题。
根据本发明的一方面，形成接触孔的改进方法包含如下步骤：提供一基底；根据需要在该基底上形成多个适当的工作层；在这些工作层中的最上面一层上形成一导电层；在所述导电层上形成一抗反射层；在所述抗反射层上形成光致抗蚀剂层以界定接触孔形成的位置；移除所述抗反射层中未被光致抗蚀剂覆盖的部分；移除所述光致抗蚀剂层；移除所述导电层中未被剩下的抗反射层覆盖的部份；以及以剩下的导电层作为掩膜进行蚀刻以形成接触孔。
根据本发明的另一方面，在形成接触孔的改进方法中，在导电层中形成开口的步骤包含部分地移除所述导电层中未被剩下的抗反射层所覆盖的部份以形成凹陷；移除所述抗反射层；以及打开所述导电层的凹陷部分以形成开口。
根据本发明的又一方面，在形成接触孔的改进方法中，抗反射层的材料包含氮化物。
根据本发明的再一方面，在形成接触孔的改进方法中，抗反射层的材料包含氮氧化硅。
附图说明
本发明附图并非依照实际尺寸比例绘制，其中显示的只是各部分的相互关系，此外，相同的组件符号表示相同的部分。
图1a以及1b是显示根据现有技术的接触孔形成方法的步骤所形成的结构的截面示意图；
图2是显示根据现有技术的闸极接触孔的形成中使用聚合物硬式掩膜的步骤所形成结构的截面示意图；
图3显示成形后的图2所示闸极接触孔的结构截面示意图；和
图4a至4h是显示根据本发明的接触孔形成方法的各步骤中所形成结构的截面示意图。
组件符号说明：
10 基底
11 垫氮化层
12 位线部分
13 介电层
14 氧化层
15 薄多晶硅层
16 光致抗蚀剂
17 多晶硅层
18 闸极金属
19 盖氮化层
25 多晶硅层
30 抗反射层
实施方式
下面将参照附图详细说明本发明的方法。
参见图4a，所显示的是根据本发明的实施例的接触孔形成方法的一步骤，其中与图1a中相同的符号是指相同的部分，相关说明在此不予赘述。如图所示，根据本发明，在氧化层(介电层)14上，也形成一层导电层，在此为多晶硅层25，不同之处在于现有技术中的多晶硅层15的厚度大约为数百埃，而此处的多晶硅层25较厚，其厚度大约为1200到1500埃之间。
接着，如图4b所示，在所述多晶硅层25上是形成一层对黄光反射率低的抗反射层30，所述抗反射层30与所述多晶硅层25的蚀刻选择率的差别应足够大。优选，所述抗反射层30的材料可包含氮化物，例如氮氧化硅(SiON)。就稀释的DHF蚀刻而言，SiON相对多晶硅的蚀刻选择比可达100∶1。
然后，在所述抗反射层30上形成光致抗蚀剂层36以界定位线接触孔(CB)、基底接触孔(CS)以及闸极接触孔(CG)的形成位置，如图4c所示。
接下来，将所述抗反射层30的未被光致抗蚀剂36覆盖的部分移除，如图4d所示。由于DHF蚀刻对于SiON与多晶硅的蚀刻选择比大约为100∶1，因此抗反射层30的剩余部分，可以在后续的多晶硅层25蚀刻步骤中用作界定蚀刻位置的掩膜。
如图4e所示，通过例如干蚀刻等方式来移除多晶硅层25的未被抗反射层30覆盖的部分，以在多晶硅层25中形成对应于各接触孔位置的凹陷。举例而言，在所述多晶硅层25中，一般部分的厚度与凹陷部分的厚度差可达800埃左右。接着利用DHF蚀刻去除SiON层(抗反射层30)，如前所述，由于DHF蚀刻对于SiON与多晶硅的蚀刻选择比差别很大，因此可以轻易去除SiON。在移除抗反射层30之后，如图4f所示，将多晶硅层25的凹陷部分打开形成开口，如图4g所示。剩下的多晶硅层25作为掩膜被用于后续的蚀刻以形成接触孔。
在此之所以要通过两个步骤来打开多晶硅层25的开口，亦即先利用部分蚀刻在多晶硅层25中形成凹陷，然后在移除抗反射层30之后再将多晶硅层25的凹陷打开，这是因为由于蚀刻剂与材料本身的特性，使得如果在图4e的步骤中一次就在多晶硅层25中打出开口，会使得开口的轮廓变形劣化，而无法获致精确的开口轮廓。
最后，以所剩下的多晶硅层25作为掩膜，通过蚀刻移除与多晶硅层30的开口相对应的介电层13、氧化层14以及盖氮化层19等以形成位线接触孔CB、基底接触孔CS以及闸极接触孔CG，并移除部分多晶硅层25，以使其厚度变薄，如图4h所示。
如前所述，根据本发明的方法，可同时形成位线接触孔CB、基底接触孔CS以及闸极接触孔CG，而不需要填入光阻保护，分两次形成接触孔的步骤。
本发明已就实施例作详细说明，然而上述实施例仅为例示性说明本发明的原理以及功效，并非用于限制本发明。熟知此项工艺的人可知，不悖离本发明的精神与范畴的各种修正、变更均可实行。本发明的保护范围由所附的权利要求书来界定。
Claims (5)
1.一种接触孔形成方法，其包括如下步骤：
提供一基底；
根据需要在所述基底上形成多个适当的工作层；
在这些工作层中的最上面一层上形成一导电层；
在所述导电层上形成一抗反射层；
在所述抗反射层上形成光致抗蚀剂层以界定接触孔形成的位置；
移除所述抗反射层中未被光致抗蚀剂覆盖的部分；
移除所述光致抗蚀剂；
移除所述导电层中未被剩下的抗反射层所覆盖的部份；和
以剩下的所述导电层作为掩膜进行蚀刻以形成接触孔，
其中移除部分导电层的步骤包含部分地移除所述导电层中未被
剩下的抗反射层覆盖的部份以形成凹陷；移除所述抗反射层；以
及打开所述导电层的凹陷部分以形成开口。
2.如权利要求1所述的方法，其中所述抗反射层与所述导电层的蚀刻选择率有大的差别。
3.如权利要求1所述的方法，其中所述抗反射层的材料包含氮化物。
4.如权利要求1所述的方法，其中所述抗反射层的材料包含氮氧化硅。
5.如权利要求1所述的方法，其中所述导电层的材料包含多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101148652A CN1322553C (zh) | 2003-11-07 | 2003-11-07 | 形成接触孔的改进方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101148652A CN1322553C (zh) | 2003-11-07 | 2003-11-07 | 形成接触孔的改进方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1614747A CN1614747A (zh) | 2005-05-11 |
| CN1322553C true CN1322553C (zh) | 2007-06-20 |
Family
ID=34760234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101148652A Expired - Lifetime CN1322553C (zh) | 2003-11-07 | 2003-11-07 | 形成接触孔的改进方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1322553C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222640B (zh) * | 2010-04-16 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | 通孔形成方法 |
| CN105914141B (zh) * | 2016-06-24 | 2019-04-30 | 武汉新芯集成电路制造有限公司 | 一种形成栅极沟道的方法及对应的半导体结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090674A (en) * | 1998-11-09 | 2000-07-18 | Taiwan Semiconductor Manufacturing Company | Method of forming a hole in the sub quarter micron range |
| CN1351759A (zh) * | 1999-05-19 | 2002-05-29 | 因芬尼昂技术北美公司 | 局部开槽工艺 |
| US6521522B2 (en) * | 2000-06-29 | 2003-02-18 | Hyundai Electronics Industries Co., Ltd. | Method for forming contact holes for metal interconnection in semiconductor devices |
| US6524964B2 (en) * | 2001-06-28 | 2003-02-25 | Hynix Semiconductor Inc. | Method for forming contact by using ArF lithography |
-
2003
- 2003-11-07 CN CNB2003101148652A patent/CN1322553C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090674A (en) * | 1998-11-09 | 2000-07-18 | Taiwan Semiconductor Manufacturing Company | Method of forming a hole in the sub quarter micron range |
| CN1351759A (zh) * | 1999-05-19 | 2002-05-29 | 因芬尼昂技术北美公司 | 局部开槽工艺 |
| US6521522B2 (en) * | 2000-06-29 | 2003-02-18 | Hyundai Electronics Industries Co., Ltd. | Method for forming contact holes for metal interconnection in semiconductor devices |
| US6524964B2 (en) * | 2001-06-28 | 2003-02-25 | Hynix Semiconductor Inc. | Method for forming contact by using ArF lithography |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1614747A (zh) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129235B2 (en) | Method of fabricating two-step self-aligned contact | |
| US6268252B1 (en) | Method of forming self-aligned contact pads on electrically conductive lines | |
| JP4167707B2 (ja) | 半導体装置の製造方法 | |
| US6461959B1 (en) | Method of fabrication of a contact plug in an embedded memory | |
| CN1322553C (zh) | 形成接触孔的改进方法 | |
| US6977418B2 (en) | Low resistance semiconductor process and structures | |
| US20120309155A1 (en) | Semiconductor process | |
| JP2006245198A (ja) | 半導体装置の製造方法 | |
| KR100648634B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI245362B (en) | Method of fabricating semiconductor device | |
| KR100314648B1 (ko) | 반도체소자의제조방법 | |
| US7381652B2 (en) | Method of manufacturing flash memory device | |
| US7005374B2 (en) | Method for forming contact hole | |
| US6977210B1 (en) | Method for forming bit line contact hole/contact structure | |
| KR100964271B1 (ko) | 반도체소자 제조 방법 | |
| KR100906641B1 (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 | |
| KR100429008B1 (ko) | 반도체 장치의 콘택 홀 형성 방법 | |
| KR101001633B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100701684B1 (ko) | 반도체 소자의 워드라인의 절연 패턴 형성 방법 | |
| US20050176244A1 (en) | Method for manufacturing gate structure of memory | |
| CN101281879B (zh) | 双阶段自行对准接触窗及其制造方法 | |
| KR100923763B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US20030100171A1 (en) | Method of fabricating system on chip device | |
| KR19990025591A (ko) | 반도체 메모리 제조방법 | |
| JPH05198684A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070620 |