KR200177272Y1

KR200177272Y1 - 반도체 패키지 테스트용 번-인 보드

Info

Publication number: KR200177272Y1
Application number: KR2019970018178U
Authority: KR
Inventors: 김성호
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-07-10
Filing date: 1997-07-10
Publication date: 2000-04-15
Also published as: KR19990004919U

Abstract

본 고안은 반도체 패키지 테스트용 번-인 보드에 관한 것으로, 종래에는 검사시 패키지에 랫치 업이 발생하면 검사를 중단하게 되어 시간지연에 따른 생산성이 저하는 되는 문제점이 있었다. 본 고안 반도체 패키지 테스트용 번-인 보드는 각각의 소켓(14)에 병렬로 연결되어 있는 전원전압 연결선(15)에 각각 퓨즈(17)를 설치하고, 검사시 패키지(13)의 랫치 업으로 퓨즈(17)가 단락되어도 검사를 계속진행하며, 검사 완료후 랫치 업이 발생된 패키지를 제거하고 단락된 퓨즈를 교체함으로서, 종래와 같이 하나의 패키지에 랫치 업이 발생하는 경우에 검사를 중단하지 않아도 되므로 생산성이 향상되는 효과가 있다.

Description

반도체 패키지 테스트용 번-인 보드{BURN-IN BOARD FOR SEMICONDUCTOR PACKAGE INSPECTION}

본 고안은 반도체 패키지 테스트용 번-인 보드(BURN-IN BOARD)에 관한 것으로, 특히 퓨즈(FUSE)의 단락발생으로 검사시간이 지연되는 것을 방지하도록 하는데 적합한 반도체 패키지 테스트용 번-인 보드에 관한 것이다.

일반적으로 반도체 패키지 제조공정 중 번-인공정에서는 완성된 패키지에 실제 사용전압보다 높은 전압을 인가하여 가혹시험을 실시하게 되는데, 이와 같은 번-인공정시 패키지가 설치되는 번-인 보드가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.

도 1은 종래 반도체 패키지 테스트용 번-인 보드의 구조를 보인 평면도로서, 도시된 바와 같이, 종래 번-인 보드는 피시비(1)의 상면에 패키지(2)를 설치하기 위한 다수개의 소켓(3)이 설치되어 있고, 그 각각의 소켓(3)은 전원전압 연결선(4)이 연결되어 있으며, 그 전원전압 연결선(4)들은 피시비(1)의 일측 단부에 형성된 접속부(5)에 연결되는 하나의 전원전압 인가선(6)에 연결되어 있고, 그 전원전압 인가선(6) 상에는 퓨즈(7)가 설치되어 있다.

상기와 같이 구성되어 있는 종래 번-인 보드는 각각의 소켓(3)에 검사하고자 하는 패키지(2)를 설치한 다음, 상기 피시비(1)의 일측 단부에 형성된 접속부(5)를 검사장비에 접속시키고 실제 사용전압 보다 높은 전압을 인가하며 불량발생 패키지(2)를 검출한다

그러나, 종래의 번-인 보드는 퓨즈(7)와 모든 소켓(3)들이 전원전압 연결선(4)에 의하여 전기적으로 직렬연결되어 있어서, 과전압이 흘러서 랫치 업(LATCH UP)이 발생되어 퓨즈(7)가 단락되면 검사를 멈추고 번-인 보드(8)를 검사장비에서 해체한 다음, 랫치 업이 발생한 패키지(2)를 찾아내어 제거하고 검사를 다시 실시하여야 하므로 검사시간 지연에 따른 생산성저하의 요인이 되는 문제점이 있었다.

상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 개별적인 패키지의 랫치 업에 의한 퓨즈의 단락이 발생되어도 번-인 보드를 해체하지 않고 검사를 계속할 수 있도록 하는데 적합한 반도체 패키지 테스트용 번-인 보드를 제공함에 있다.

도 1은 종래 반도체 패키지 테스트용 번-인 보드의 구조를 보인 평면도.

도 2는 본 고안 반도체 패키지 테스트용 번-인 보드의 구조를 보인 평면도.

* * 도면의 주요 부분에 대한 부호의 설명 * *

11 : 피시비 12 : 접속부

14 : 소켓 15 : 전원전압 연결선

16 : 전원전압 인가선 17 : 퓨즈

상기와 같은 본 고안의 목적을 달성하기 위하여 반도체 패키지 테스트용 번-인 보드에 있어서, 일측에 접속부가 구비되는 피시비와, 그 피시비의 상면에 설치되는 복수개의 소켓과, 그 소켓들과 상기 접속부가 연결되는 전원전압 인가선과, 그 전원전압 인가선과 상기 각각의 소켓이 병렬로 연결되는 전원전압 연결선들과, 그 전원전압 연결선들에 각각 설치되어 전원전압연결선으로 과전압이 흐를시에 개별적으로 단락시키기 위한 복수개의 퓨즈를 구비하여서 구성된 것을 특징으로 하는 반도체 패키지 테스트용 번-인 보드가 제공된다.

이하, 상기와 같이 구성되는 본 고안 반도체 패키지 테스트용 번-인 보드를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.

도 2는 본 고안 반도체 패키지 테스트용 번-인 보드의 구조를 보인 평면도로서, 도시된 바와 같이, 본 고안 반도체 패키지 테스트용 번-인 보드는 장방형의 피시비(11) 일측 단부에 검사장치에 접속되는 접속부(12)들이 형성되어 있다.

그리고, 상기 피시비(11)의 상면에는 패키지(13)를 장착하기 위한 다수개의 소켓(14)들이 설치되어 있고, 그 소켓(14)들은 각각 전원전압 연결선(15)이 연결되어 있으며, 그 전원전압 연결선(15)들은 접속부(12)에 연결되는 하나의 전원전압 인가선(16)에 병렬로 연결되어 있다.

또한, 상기 전원전압 연결선(15)에는 각각 퓨즈(17)를 설치하여서, 패키지(13)가 랫치 업이 발생하면 랫치 업이 발생한 패키지(13)에 연결된 퓨즈(17)가 단락되고, 나머지는 검사가 이루어질 수 있도록 되어 있다.

상기의 실시예에서는 각각의 전원전압 연결선(15)에 퓨즈(17)를 설치하는 것을 예로 들어 설명하였으나, 꼭 그에 한정하는 것은 아니고, 몇 개의 소켓(14)을 하나의 전원전압 연결선(15)으로 연결하고, 그 전원전압 연결선(15)에 퓨즈(17)를 설치하는 등 본 고안의 사상을 벗어나지 않는 범위내에서 얼마든지 변형이 가능하다.

상기와 같이 구성되는 본 고안 반도체 패키지 테스트용 번-인 보드는 소켓(11)에 검사하고자 하는 패키지(13)를 각각 장착하고, 피시비(11)의 접속부(12)를 검사장비에 접속시킨 다음, 실제 사용전압 보다 높은 전압을 인가하며 검사를 실시한다.

상기와 같이 검사를 실시하는 중에 하나의 패키지(13)에 랫치 업이 발생하여 퓨즈(17)가 단락되어도 검사는 계속 진행하고, 검사가 종료된 후에 랫치 업이 발생한 패키지(13)는 제거하며, 단락된 퓨즈(17)는 교체하게 된다.

이상에서 상세히 설명한 바와 같이, 본 고안 반도체 패키지 테스트용 번-인 보드는 각각의 소켓에 연결되는 전원전압 연결선을 병렬로 복수개 연결하고, 그 전원전압 연결선에 각각 퓨즈를 설치하고, 검사시 패키지의 랫치 업으로 퓨즈가 단락되어도 검사를 계속진행하며, 검사 완료후 랫치 업이 발생된 패키지를 제거하고 단락된 퓨즈를 교체함으로서, 종래와 같이 하나의 패키지에 랫치 업이 발생하는 경우에 검사를 중단하지 않아도 되므로 생산성이 향상되는 효과가 있다.

Claims

반도체 패키지 테스트용 번-인 보드에 있어서, 일측에 접속부가 구비되는 피시비와, 그 피시비의 상면에 설치되는 복수개의 소켓과, 그 소켓들과 상기 접속부가 연결되는 전원전압 인가선과, 그 전원전압 인가선과 상기 각각의 소켓이 병렬로 연결되는 전원전압 연결선들과, 그 전원전압 연결선들에 각각 설치되어 전원전압연결선으로 과전압이 흐를시에 개별적으로 단락시키기 위한 복수개의 퓨즈를 구비하여서 구성된 것을 특징으로 하는 반도체 패키지 테스트용 번-인 보드.