KR200149419Y1 - 시스템 리셋상태의 설정장치 - Google Patents

Abstract

[청구범위에 기재된 고안이 속한 기술분야]

시스템상태의 설정장치의 시스템 리셋상태의 설정장치에 관한 것이다.

[고안이 해결하려고 하는 기술적 과제]

시스템의 전원 및 발진주파수가 안정상태가 되고 나서 시스템의 리셋상태가 종료되어 시스템 동작의 에러를 방지하는 시스템 리셋상태의 설정장치를 제공함에 있다.

[고안의 해결방법의 요지]

본 고안은, 시스템의 리셋상태를 설정하는 시스템 리셋상태의 설정장치에 있어서, 시스템 전원의 안정성을 검출하는 전원 안정도 검출회로(1)와, 시스템 발진주파수의 안정성을 검출하는 발진기 안정도 검출회로(3)와, 상기 전원 안정도 검출회로 및 상기 발진기 안정도 검출회로에 전기적으로 접속되고, 리셋신호(R_IN1)를 수신하여 그 출력을 상기 리셋신호로 유지시키는 것에 의해 상기 시스템을 리셋상태의 레벨로 유지시키고, 상기 전원 및 상기 발진 주파수가 모두 안정화된 후, 그 레벨상태를 변화하여 상기 시스템의 리셋상태를 종료하는 레벨 제어부(4)를 구비하여 이루어짐을 특징으로 한다.

[고안의 중요한 용도]

시스템 동작의 에러를 방지하기 위한 시스템 리셋상태의 설정장치에 적용된다.

Description

시스템 리셋상태의 설정장치

제1도는 본 고안의 일 실시예에 따른 시스템 리셋상태의 설정장치를 설명하기 위한 블록도이다.

본 고안은 시스템상태의 설정장치에 관한 것으로, 특히 시스템 리셋상태의 설정장치에 관한 것이다.

일반적으로, 시스템의 안정식별은 리셋신호의 상태에 따라, 즉 구체적으로는 리셋신호가 하이 레벨상태에 있을 때는 시스템이 아직 안정되어 있지 않으며 리셋상태에 있고, 리셋신호가 하이레벨에서 로우레벨로 천이되었을 때는 리셋상태의 종료를 나타내며, 시스템이 안정되어 정규동작이 개시된다.

다시 말하면, 시스템의 안정성 여부는 이하의 인자를 고려하여야 한다.

[전원전압의 안정성]

시스템이 기동하기 시작했을 때, 전원전압의 대부분은 안정값이 아니며, 파동상태에 있고, 이 경우 만약 전원전압이 아직 리셋신호가 안정화되기 전에 이미 하이에서 로우로 천이되면 시스템이 동작을 개시하므로, 전원전압의 파동이 시스템 동작의 에러를 야기하게 된다.

[초기값(initial value)의 설정]

시스템에 개시할 때에, 초기값의 설정은 이미 완성되어 있어야 한다. 왜냐하면, 해당 초기값은 시스템의 수치에만 의거하여 제어동작을 실행하므로, 만약 초기값의 설정이 아직 완성되어 있기 전에 이미 리셋신호가 하이에서 로우로 천이되면, 시스템이 잘못된 초기값을 설정하게 되어, 그 후의 여러가지 연산 및 제어동작에 영향을 미치기 때문이다.

[시스템 발진기의 주파수 안정성]

발진기가 시스템의 기동을 개시할 때 발진하면, 발진초기에 모든 진폭에 도달되지 못하는 일이 많고, 즉 발진초기의 주파수가 정규적인 발진 주파수보다도 크기 때문에, 만약 주파수가 아직 안정되어 있지 않을 때 리셋상태가 이미 종료 되어 있으면, 과도하게 높은 주파수가 시스템의 정규적인 동작상태에 영향을 준다.

[전원 노이즈의 면역성]

기동초기에 전원전압에 일부 노이즈가 뒤섞여져, 만약 리셋상태의 종료 후에 해당 노이즈가 소실되어 있지 않으면 시스템의 동작상태에도 에러가 발생한다.

그런데, 종래의 리셋상태의 설정은 직접 시스템에 단일 펄스의 리셋신호를 ()발생시키고, 펄스신호가 하이에서 로우로 천이할 때, 시스템이 개시되는데, 종래에는 리셋신호가 하이에서 로우로 천이했을 때 미리 시스템의 여러가지 파라미터의 안정성을 검출하고 있지 않기 때문에, 항상 시스템의 여러가지의 파라미터가 안정화되기 전에 리셋상태가 이미 종료되어 버리고, 시스템 동작의 정확성에 영향을 미친다. 이와 같은 종래의 리셋신호가 마이크로 프로세서에 응용되었을 때 발생되는 영향은 특히 현저하며, 단 마이크로 프로세서의 동작은 내부에 프로그램을 만들어 그 자체의 하드웨어를 추가시켜 이루어진 것이므로, 만일 하드웨어의 파라미터가 아직 안정화되기 전에 내부의 프로그램이 이미 동작되어 버리면, 그 동작이 정확성이 크게 영향을 받는다.

본 고안은 상기 문제점을 감안하여 이루어진 것으로, 그 주된 목적은 시스템의 전원 및 발진 주파수가 안정상태가 되고 나서 시스템의 리셋상태가 종료되어 시스템 동작의 에러를 방지하는 시스템 리셋상태의 설정장치를 제공함에 있다.

본 고안은 시스템의 리셋상태를 설정하는 시스템 리셋상태의 설정장치에 있어서, 시스템 전원의 안정성을 검출하는 전원 안정도 검출회로와, 시스템 발진 주파수의 안정성을 검출하는 발진기 안정도 검출회로와, 상기 전원안정도 검출회로 및 상기 발진기 안정도 검출회로에 전기적으로 접속되고, 리셋신호를 수신하여 그 출력을 상기 리셋신호로 유지시키는 것에 의해 상기 시스템을 리셋상태의 레벨로 유지시키고, 상기 전원 및 상기 발진주파수가 모두 안정되고나서 비로서 그 레벨상태를 변화하여 상기 시스템의 리셋상태를 종료하는 레벨제어부를 구비하여 이루어짐을 특징으로 한다.

또한 상기 시스템 리셋상태의 설정장치는, 상기 레벨 제어부에 전기적으로 접속되고 상기 전원 안정도 검출회로가 전원의 변동량이 일정값 보다도 작은 것을 검출했을 때, 상기 전원 안정도 검출회로의 기동에 따라서 일정 고정시간을 카운트하기 시작하고, 이 고정시간내에 이미 기동에 응하지 않은 경우, 상기 전원이 이미 안정화되어 있음을 확인하여 하이 레벨의 신호를 상기 레벨 제어기에 발신하는 지연회로를 구비한다.

상기 레벨제어부는, 입력단자가 각각 상기 리셋신호 및 상기 전원 안정도 검출회로의 출력을 수신하는 오아 게이트와, 입력단자가 각각 상기 지연회로의 출력 및 상기 발진기 안정도 검출회로의 출력을 수신하는 앤드 게이트와, 상기 오아 게이트 및 상기 앤드 게이트에 전기적으로 접속되는 것에 의해 그 출력이 상기 리셋신호의 레벨을 유지하고, 상기 앤드 게이트의 출력이 하이레벨일 때에 상기 출력의 레벨상태를 바꾸어 시스템에 의해 리셋상태가 종료되는 R-S 래치회로를 구비하여 이루어진다.

상기 발진기 안정도 검출회로는, 본 고안의 또다른 실시예로서 상기 전원이 확실하게 안정되어 있다고 확인된 후 상기 발진기 안정도 검출회로를 트리거하여 시스템 발진 주파수의 안정성을 검출하도록 지연회로에 전기적으로 접속되게 하는 것도 가능하다.

상기 발진기 안정도 검출회로는, 시스템 발진 주파수신호 중 비교적 작은 진폭을 여과하여 제거하는 슈미트 트리거와, 이 슈미트 트리거에 전기적으로 접속되고, 상기 발진 주파수의 진폭을 증폭하여 안정화하는 분주기를 구비하여 이루어진다.

본 고안에 관련된 시스템 리셋상태의 설정장치에 의하면, 리셋신호가 입력된 후 전원안정도 검출회로에 의해 이미 안정상태에 있는 것이 검출되고, 전원의 안정상태가 타임 지연회로에 의해 확인됨과 동시에 발진기 안정도 검출회로를 통하여 발진 주파수가 안정화되고 나서, 레벨 제어부의 출력이 하이에서 로우로 천이되고 리셋상태가 종료되므로, 시스템이 전원의 불안정, 전원노이즈 또는 발진 주파수의 불안정한 상태 그대로 동작을 개시하기 때문에 발생하는 시스템의 에러를 방지할 수 있다.

이하, 본 고안의 바람직한 실시예를 첨부의 도면에 의거하여 설명한다.

제1도는 본 고안의 일실시예에 따른 시스템 리셋상태의 설정장치를 설명하기 위한 블럭도이다. 제1도에 있어서, 이 시스템 리셋상태의 설정장치는 전원 안정도 검출회로 1과, 지연회로 2와, 발진기 안정도 검출회로 3과, 레벨 제어부 4를 구비한다. 이 실시예에서 발진기 안정도 검출회로 3은 슈미트 트리거 31 및 분주기 32에 의해 이루어지고, 레벨제어부 4는 오아 게이트 41과 앤드 게이트 42와 S-R 래치회로 43으로 구성된다.

다음으로, 본 고안의 설정장치의 동작을 설명한다.

시스템의 리셋되면 하나의 리셋신호 R_IN1이 발생하고, 오아 게이트 41의 입력단자 S1를 하이 상태로 함과 동시에 S-R 래치회로 43의 작용에 의해 레벨 제어기의 출력 R_IN2도 하이 상태로 하여 시스템의 리셋상태가 된다. 그러면, 전원 안정도 검출회로 1은 시스템 전원전압이 안정상태에 있는지를 검출하고, 만약 전원의 변동량이 일정값을 초과하면 펄스신호가 발생하여 S2를 하이레벨상태로 하기 때문에, 출력 R_IN2가 다시 하이상태로 유지되어, 시스템을 다시 리셋상태로 유지시킨다. 그리고, 전원 안정도 검출회로 1에 의해 펄스신호가 발생하여 레벨 제어기 4로 보내면, 지연회로 2가 동시에 기동하여 일정 고정시간의 지연을 발생시키고, 만약 이 고정시간내에 전원 안정도 검출회로 1이 다시 지연회로 2를 기동하지 않으면, 전원이 이미 안정화되어 있음을 나타내며, 지연회로 2에 의해 그 출력단자 R1을 하이상태로 하는 것에 대하여, 이 지연시간내에 전원 안정도 검출회로 1이 계속해서 지연회로 2를 기동하고 있으면, 시스템 전원이 아직 안정화되어 있지 않은 것을 나타내고, 지연회로 2가 기동될 때마다 새로이 지연시간을 카운트하여 출력단자 R1이 하이 상태가 되지 않게 한다.

한편, 발진기 안정도 검출회로 3은 시스템 발진주파수의 안정성을 검출하기 위하여 이용되고, 시스템의 발진신호를 수신했을 때 우선 당해 시스템의 발진신호가 슈미트 트리거 31을 통과하고 여과되고, 진폭이 과도하게 작은 발진신호를 여과하여 제거하고 나서, 다시 분주기 32에서 시스템 발진신호의 시간을 지연시키고, 발진진폭이 안정된 후 다시 펄스신호를 발신하여 그 출력 R2가 하이 상태가 되게 한다. 이 때, 레벨제어부 4는 출력단자 R1 및 R2가 모두 하이상태가 되었을 때 그 출력 R_IN2가 로우상태로 천이되고, 시스템의 리셋상태가 종료된다. 결국, 리셋신호 R_IN1이 입력된 후, 전원 안정도 검출회로 1에 의해 이미 안정상태에 있는 것이 검출되고, 전원의 안정상태가 타임 지연회로 2에 의해 확인됨과 동시에 발진기 안정도 검출회로 3을 통하여 발진주파수가 안정화된 후, 레벨제어부 4의 출력 R_IN2가 하이 에서 로우로 천이되고 리셋상태가 종료된다.

덧붙여 말하면, 시스템이 안정화되어 리셋상태가 종료된 후, 만약 동작상태에 있어서 전원 안정도 검출회로 1에 의해 전원에 불안정상태가 있는 것이 검출되면, 마찬가지로 입력 S2의 레벨상태를 바꾸는 것에 의해 레벨 제어기 4의 출력을 하이 레벨로 천이시키고, 전원이 안정화될 때까지 다시 시스템을 리셋한다.

또, 상기 제1도의 실시예에 있어서 발진기 안정도 검출회로 3은 타임 지연회로 2와 접속되어 있지 않으며, 이것은 전원안정의 검출과 발진 주파수 안정의 검출을 각각 독립적으로 실행할 수 있음을 의미하지만, 본 고안에 있어서는 타임 지연회로 2에서 이 전원이 확실히 안정화 되었다고 확인되고 나서, 발진기 안정도 검출회로 3을 트리거하여 시스템 발진 주파수의 안정성을 검출하도록, 발진기 안정도 검출회로 3을 타임 지연회로 2에 전기적으로 접속시키는 것도 가능하다.

상술한 바와 같이 본 고안은, 리셋신호가 발생함과 동시에 시스템 전원 및 발진 주파수의 안정도를 검출하고, 각 파라미터가 모두 안정화된 후 리셋신호를 로우로 하여 리셋상태가 종료되는 것에 의해, 시스템이 전원이 불안정, 전원노이즈 또는 발진주파수의 불안정 상태 대로 동작을 개시하기 때문에 발생되는 시스템의 에러를 방지할 수 있다.

Claims (5)

1. 시스템의 리셋상태를 설정하는 시스템 리셋상태의 설정장치에 있어서, 시스템 전원의 안정성을 검출하는 전원안정도 검출회로(1)와, 시스템 발진 주파수의 안정성을 검출하는 발진기 안정도 검출회로(3)와, 상기 전원 안정도 검출회로(1) 및 상기 발진기 안정도 검출회로(3)에 전기적으로 접속되고, 상기 전원 안정도 검출회로로부터는 전원이 안정함을 나타내는 신호를 입력받고 상기 발진기 안정도 검출회로로부터는 발진주파수가 안정상태에 있음을 나타내는 신호를 입력 받도록 구성되어, 시스템이 리셋되면 하나의 리셋신호(R_IN1)를 수신하여 그 출력을 상기 리셋신호로 유지시키는 것에 의해 상기 시스템을 리셋상태의 레벨로 유지시키고, 상기 전원 및 상기 발진 주파수가 모두 안정화된 후, 그 레벨상태를 변화하여 시스템의 리셋상태를 종료하는 레벨제어부(4)를 구비하여 구성함을 특징으로 하는 시스템 리셋상태의 설정장치.
2. 제1항에 있어서, 상기 시스템 리셋상태의 설정장치는 상기 레벨 제어부(4)에 전기적으로 접속되고, 상기 전원 안정도 검출회로(1)가 전원의 변동량이 일정값보다도 작은 것을 검출했을 때에 상기 전원 안정도 검출회로의 기동에 따라서 소정의 고정시간을 카운트하기 시작하고, 이 고정시간 내에 이미 기동에 응하지 않는 경우에 상기 전원이 이미 안정화되어 있음을 확인하여 하이 레벨의 신호를 상기 레벨 제어기에 발신하는 지연회로(2)를 구비함을 특징으로 하는 시스템 리셋상태의 설정장치.
3. 제2항에 있어서, 상기 레벨 제어부(4)는, 입력단자가 각각 상기 리셋신호(S1) 및 상기 전원 안정도 검출회로의 출력(S2)을 수신하는 오아 게이트(41)와, 입력단자가 각각 상기 타임 지연회로의 출력(R1) 및 상기 발진기 안정도 검출회로의 출력(R2)을 수신하는 앤드 게이트(42)와, 상기 오아 게이트 및 상기 앤드 게이트에 전기적으로 접속되는 것에 의해 그 출력이 상기 리셋신호의 레벨을 유지하고, 상기 앤드 게이트의 출력이 하이레벨일 때에 상기 출력의 레벨상태를 변화하고, 시스템에 의해 리셋상태가 종료되는 R-S 래치회로(43)를 구비함을 특징으로 하는 시스템 리셋상태의 설정장치.
4. 제3항에 있어서, 상기 발진기 안정도 검출회로(3)는, 상기 지연회로에 의해 상기 전원이 확실하게 안정화되어 있다고 확인된 후, 상기 검출회로를 트리거하여 시스템 발진 주파수의 안정성을 검출하도록 상기 지연회로(2)에 전기적으로 접속되는 시스템 리셋상태의 설정장치.
5. 제3항에 있어서, 상기 발진기 안정도 검출회로(3)는, 시스템 발진 주파수신호 중 비교적 작은 진폭을 여과하여 제거하는 슈미트 트리거(31)와, 상기 슈미트 트리거에 전기적으로 접속되고, 상기 발진 주파수의 진폭을 증폭하여 안정화하는 분주기(32)를 구비하여 이루어지는 시스템 리셋상태의 설정장치.