KR20010098682A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20010098682A
KR20010098682A KR1020010020645A KR20010020645A KR20010098682A KR 20010098682 A KR20010098682 A KR 20010098682A KR 1020010020645 A KR1020010020645 A KR 1020010020645A KR 20010020645 A KR20010020645 A KR 20010020645A KR 20010098682 A KR20010098682 A KR 20010098682A
Authority
KR
South Korea
Prior art keywords
light emitting
signal line
period
driver circuit
line driver
Prior art date
Application number
KR1020010020645A
Other languages
English (en)
Other versions
KR100773823B1 (ko
Inventor
이누카이카즈타카
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010098682A publication Critical patent/KR20010098682A/ko
Application granted granted Critical
Publication of KR100773823B1 publication Critical patent/KR100773823B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 다계조 컬러 표시를 가능하게 하는 액티브 매트릭스 전기광학장치를 제공한다. 본 발명에 따른 전기광학장치에서는 화소부에 포함된 다수의 화소가 제1 및 제2 소스 신호선, 제1 및 제2 게이트 신호선, 및 전원공급선을 구비한다. 각각의 화소는 제1 스위칭용 TFT, 제2 스위치용 TFT, 전류 제어용 TFT, 및 발광 소자를 구비한다.

Description

발광 장치{Light emitting device}
본 발명은 기판 상에 형성된 발광 소자를 기판과 차폐 재료와의 사이에 밀봉시킴으로써 제조되는 표시 패널에 관한 것이다. 또한 본 발명은 그 표시 상에 IC가 장착되는 표시 모듈에 관한 것이다. 표시 패널 및 표시 모듈은 본 명세서에서 전체적으로 발광 장치로서 지칭된다. 아울러, 본 발명은 그 발광 장치를 사용한 전기 기구에 관한 것이다.
최근, 기판 상에 TFT를 형성하는 기술이 비약적으로 발전하였고, 그것을 액티브 매트릭스 전자 표시장치에 적용하기 위한 개발이 지속적으로 이루어지고 있다. 특히, 다결정 규소막을 사용한 TFT는 그러한 TFT의 전계 효과 이동도가 종래의 비정질 규소막을 사용한 TFT의 그것보다 더 높기 때문에 고속으로 작동될 수 있다. 따라서, 종래에 기판의 외부에 마련된 구동회로에 의해 실행되었던 화소의 제어가 화소가 마련되어 있는 것과 동일한 기판 상에 마련된 구동회로에 의해 실행될 수 있게 된다.
그러한 액티브 매트릭스 전자 표시장치는 동일한 기판 상에 마련된 각종의 회로 또는 소자를 포함한다. 그러한 구조에 의해, 액티브 매트릭스 전자 표시장치는 예컨대 제조 비용의 절감, 전자 표시장치를 표시 매체로서 포함하는 표시 장치의 소형화, 수율의 향상, 및 단위 시간당 처리량의 증대와 같은 각종의 장점을 제공한다.
또한, 전자 표시장치 중에서도 발광 소자를 자기 발광 소자로서 포함하는 액티브 매트릭스 발광 장치가 활발하게 연구되어 왔다. 그러한 발광 장치는 유기 EL 표시(OELD) 또는 유기 발광 다이오드(OLED)로서 지칭되기도 한다.
액정 표시 장치와는 대조적으로, 그러한 발광 장치는 자기 발광성이다. 그러한 발광 소자는 유기 화합물(이후로 유기 화합물 층으로서 지칭됨)을 함유한 층이 한 쌍의 전극(양극 및 음극)과의 사이에 개재되는 구조로 되어 있다. 유기 화합물 층은 그 한 쌍의 전극을 가로지르는 전계를 인가함으로써 발광한다. 유기 화합물 층은 통상 다층 구조로 되어 있다. 코닥 이스트먼 컴패니(Kodak Eastman Company)의 탕(Tang) 등이 제안한 "홀 이송 층/발광 층/전자 이송 층"의 다층 구조를 다층 구조의 전형적인 예로서 들 수 있다. 그러한 구조는 극히 높은 발광 효율을 나타낸다. 그러한 이점 때문에, 현재 연구 개발 중에 있는 대부분의 발광 장치는 그러한 구조를 채용하고 있다.
발광 소자는 전계를 인가함으로써 발생되는 전자 발광을 얻도록 양극 층, 유기 화합물 층, 및 음극 층을 구비한다. 유기 화합물 층으로부터 발생되는 전자 발광은 단일항 여기 상태로부터 바닥 상태로 변이될 때에 생기는 발광(형광) 및 삼중항 여기 상태로부터 바닥 상태로 변이될 때에 생기는 발광(인광)을 포함한다. 본 발명의 발광 장치는 임의의 유형의 발광을 사용할 수 있다.
또한, 본 발명의 발광 장치는 홀 주입 층, 홀 이송 층, 발광 층, 및 전자 이송 층이 순서대로 양극 상에 퇴적되거나 홀 주입 층, 홀 이송 층, 발광 층, 전자 이송 층, 및 전자 주입 층이 순서대로 양극 상에 퇴적된 다층 구조로 될 수 있다. 또한, 발광 층은 형광 색소 등으로 도핑될 수 있다.
음극과 양극과의 사이에 마련된 모든 층은 본 명세서의 전체에 걸쳐 전체적으로 유기 화합물 층으로서 지칭된다. 즉, 전술된 홀 주입 층, 홀 이송 층, 발광 층, 전자 이송 층, 전자 주입 층 등은 모두 유기 화합물 층의 카테고리에 포함된다. 본 명세서에서는 양극, 유기 화합물 층, 및 음극에 의해 형성되는 소자가 발광 소자로서 지칭된다.
발광 장치의 구동 방법으로서, 아날로그 구동 방법(아날로그 구동)이 주어질 수 있다. 발광 장치의 아날로그 구동에 관해 도 24 및 도 25를 참조하여 설명하기로 한다.
도 24는 아날로그 형식으로 구동되는 발광 장치의 화소부의 구조를 나타낸것이다. 게이트 신호선 구동회로로부터의 선택 신호가 입력되는 게이트 신호선(G1 내지 Gy)은 각각의 화소에 포함된 스위칭용 TFT(1801)의 게이트 전극에 접속된다. 각각의 화소에 포함된 스위칭용 TFT(1801)의 소스 영역과 드레인 영역 중의 하나는 아날로그 비디오 신호가 입력되는 소스 신호선(S1 내지 Sx)에 접속되는 반면에, 다른 하나는 각각의 화소에 포함된 전류 제어용 TFT(1804)의 게이트 전극과 각각의 화소에 포함된 커패시터(1808)에 접속된다.
각각의 화소에 포함된 전류 제어용 TFT(1804)의 소스 영역과 드레인 영역 중의 하나는 전원 공급선(V1 내지 Vx)에 접속되는 반면에, 다른 하나는 발광 소자(1806)에 접속된다. 전원 공급선(V1 내지 Vx)의 전위는 전원 전위로서 지칭된다. 전원 공급선(V1 내지 Vx)은 각각의 화소에 포함된 커패시터(1808)에 접속된다.
발광 소자(1806)는 양극, 음극, 및 양극과 음극과의 사이에 개재된 유기 화합물 층을 포함한다. 본 명세서에서는 발광 소자(1806)의 양극이 전류 제어용 TFT(1804)의 소스 영역 또는 드레인 영역에 접속될 경우에 발광 소자(1806)의 양극과 음극이 각각 화소 전극과 대향 전극으로서 지칭되는 한편, 발광 소자(1806)의 음극이 전류 제어용 TFT(1804)의 소스 영역 또는 드레인 영역에 접속될 경우에 발광 소자(1806)의 양극과 음극이 각각 대향 전극과 화소 전극으로서 지칭된다.
본 명세서의 전체에 걸쳐 대향 전극의 전위는 대향 전극 전위로서 지칭된다. 화소 전극에서의 전위와 대향 전극 전위와의 전위 차는 발광 소자 구동 전압이다. 발광 소자 구동 전압은 유기 화합물 층에 인가된다.
도 25는 도 24에 도시된 발광 장치가 아날로그 형식으로 구동되는 경우의 타이밍 차트이다. 하나의 게이트 신호선의 선택으로부터 다음 게이트 신호선의 선택까지의 기간는 1 라인 기간(L)로서 지칭된다.
본 명세서에서의 신호선(게이트 신호선, 제1 게이트 신호선, 및 제2 게이트 신호선)의 선택이란 그 게이트 전극이 신호선에 접속된 모든 TFT가 온(ON)으로 켜지는 것을 의미한다.
하나의 상의 표시로부터 다른 상의 표시까지의 기간는 1 프레임 기간(F)에 해당한다. 도 24에 도시된 발광 장치의 경우에는 y 개의 게이트 신호선이 있기 때문에 1 프레임 기간 중에 y 라인 기간(L1 내지 Ly)가 제공된다.
해상도가 향상됨에 따라 1 프레임 기간 중의 라인 기간의 수가 증가되게 된다. 그 결과, 구동회로는 고주파로 구동되어야 한다.
전원 공급선(V1 내지 Vx)에서의 전원 전위는 일정하게 유지되고, 대향 전극에서의 대향 전극 전위도 역시 일정하게 유지된다. 대향 전극 전위는 전원 전위를 발광 소자의 화소 전극에 인가할 때에 발광 소자가 발광할 정도로 전원 전위와의 전위 차를 나타낸다.
제1 라인 기간(L1) 동안에는 게이트 신호선 구동회로로부터의 선택 신호 출력에 의해 게이트 신호선 (G1)이 선택되어 게이트 신호선(G1)에 접속된 모든 스위칭용 TFT(1801)가 온(ON)으로 켜지게 된다. 아날로그 비디오 신호는 연속적으로 소스 신호선(S1 내지 Sx)에 입력된다. 이어서, 소스 신호선에 입력된 아날로그 비디오 신호가 스위칭용 TFT(1801)를 통해 전류 제어용 TFT(1804)의 게이트 전극에입력된다.
전류 제어용 TFT(1804)의 채널 형성 영역을 통해 흐르는 전류의 양은 전류 제어 TFT(1804)의 게이트 전극과 소스 영역과의 사이의 전위 차인 게이트 전압(VGS)에 의해 제어된다. 따라서, 발광 소자(1806)의 화소 전극에 인가된 전위는 전류 제어 TFT(1804)의 게이트 전극에 입력된 아날로그 비디오 신호의 전위에 의해 결정된다. 그에 따라, 발광 소자(1806)는 아날로그 비디오 신호의 전위에 의해 제어되어 발광하게 된다.
전술된 동작이 반복되어 소스 신호선(S1 내지 Sx)에 아날로그 비디오 신호가 입력되는 것이 완료되면, 제1 라인 기간(L1)가 종료된다. 1 라인 기간는 선택적으로 아날로그 비디오 신호를 소스 신호선 (S1 내지 Sx)에 입력하는 것이 완료될 때까지의 기간와 수평 소거 기간로 이루어질 수도 있다. 이어서, 제2 라인 기간(L2)가 게이트 신호선(G2)이 선택 신호에 의해 선택되는 시점에서 시작된다. 제1 라인 기간(L1)에서와 같이, 아날로그 비디오 신호는 제2 라인 기간 동안에 연속적으로 소스 신호선(S1 내지 Sx)에 입력된다.
모든 게이트 신호선(G1 내지 Gy)이 그러한 형식으로 선택되면, 모든 라인 기간(L1 내지 Ly)가 완료된다. 모든 라인 기간(L1 내지 Ly)의 완료는 1 프레임 기간의 완료에 해당한다. 모든 화소는 1 프레임 기간 동안에 표시를 실행하여 상을 형성한다. 1 프레임 기간는 선택적으로 모든 라인 기간(l1 내지 Ly)와 수직 소거 기간로 이루어질 수도 있다.
전술된 바와 같이, 발광 소자(1806)에 의한 발광되는 광량은 아날로그 비디오 신호에 의해 제어되어 계조 표시를 실행하게 된다.
전류 제어용 TFT의 게이트 영역과 소스 영역과의 사이의 전압에 의해 발광 소자에 공급될 전류의 양을 제어하는 것에 관해 도 26(A) 및 도 26(B)를 참조하여 상세히 설명하기로 한다.
도 26(A)는 TFT의 트랜지스터 특성을 나타낸 그래프이다. 그러한 그래프에서의 라인 "401"은 ID-VGS특성(또는 ID-VGS곡선)으로서 지칭된다. 본 명세서에서는 "ID"가 드레인 전류를, 그리고 "VGS"가 게이트 전극과 소스 영역과의 사이의 전위 차(게이트 전압)를 각각 지시하고 있다. 그러한 그래프는 임의의 게이트 전압에서 흐르는 전류의 양을 나타낼 수 있다.
통상, 발광 소자의 구동을 위해서는 ID-VGS특성 중에서 점선(402)으로 정의된 영역이 사용된다. 도 26(B)는 점선(402)으로 정의된 영역의 확대도를 나타낸 것이다.
도 26(B)의 빗금 친 영역은 포화 영역으로서 지칭된다. 실제로, 포화 영역은 임계 전압의 부근으로부터 임계 전압의 위에 있는 게이트 전압까지의 영역에 해당한다. 그러한 영역 내에서는 드레인 전류가 게이트 전압의 변화에 대해 지시 함수적으로 변하게 된다. 아날로그 구동의 경우에는 전류가 그러한 영역을 사용하여 게이트 전압에 의해 제어된다.
전류 제어용 TFT의 게이트 전압은 스위칭용 TFT를 온(ON)으로 켬으로써 화소에 입력되는 아날로그 비디오 신호에 의해 결정된다. 그 경우, 도 26(A)에 도시된 ID-VGS특성에 의거하여 드레인 전류가 게이트 전압에 대해 일대일 대응으로 결정된다. 보다 더 구체적으로, 전류 제어용 TFT의 게이트 전극에 입력된 아날로그 비디오 신호의 전압이 드레인 영역의 전위를 결정하게 된다. 그 결과, 미리 정해진 양의 드레인 전류가 발광 소자 중으로 흘러서 발광 소자가 전류의 양에 해당하는 양으로 발광을 하게 된다.
전술된 바와 같이, 발광 소자에 의해 발광되는 광량은 아날로그 비디오 신호에 의해 제어되어 계조 표시를 실행하게 된다.
그러나, 전술된 아날로그 구동은 TFT의 특성의 변동에 의해 매우 큰 영향을 받는다는 단점을 수반한다. 예컨대, 스위칭용 TFT의 ID-VGS특성이 동일한 계조를 표시 하기 위한 인접 화소의 스위칭용 TFT의 그것과는 다르게 되는 경우(ID-VGS특성이 전체적으로 플러스 측 또는 마이너스 측으로 변이되는 경우)가 고려될 수 있다.
그럴 경우, 스위칭용 TFT의 드레인 전류는 그러한 드레인 전류의 차이가 특성의 변동의 정도에 의존함에도 불구하고 서로 상이하게 된다. 따라서, 각각의 화소의 전류 제어용 TFT에 상이한 게이트 전압이 인가된다. 보다 더 구체적으로, 각각의 발광 소자에 대해 상이한 전류가 흐르게 된다. 그 결과, 각각의 발광 소자로부터 상이한 광량이 발광됨으로써 동일한 계조의 표시가 불가능하게 된다.
동일한 게이트 전압이 각각의 화소의 전류 제어용 TFT에 인가될 경우일지라도 전류 제어용 TFT의 ID-VGS특성의 변동이 존재하면 TFT가 동일한 드레인 전류를출력할 수 없게 된다. 또한, 도 26(A)로부터 명백한 바와 같이, 드레인 전류가 게이트 전압의 변화에 대해 지수 함수적으로 변하는 영역이 사용되기 때문에 출력될 전류의 양은 전류 제어용 TFT에 동일한 게이트 전압이 인가될 경우일지라도 ID-VGS특성의 미세한 변이에 따라 급변할 수도 있게 된다. 그러한 조건 하에서는 동일한 전압의 신호가 입력되더라도 인접 화소의 발광 소자로부터 발광되는 광량이 ID-VGS특성의 미세한 변동을 인해 서로 상이하게 된다.
실제로, 그러한 효과는 스위칭용 TFT의 ID-VGS특성이 변동과 전류 제어용 TFT의 그것의 변동에 의해 배가되어 동일한 계조 표시를 실행하기 위한 조건을 더욱 복잡하게 만든다. 전술된 바와 같이, 아날로그 구동은 TFT의 특성의 변동에 극히 민감하고, 그것은 액티브 매트릭스 발광 장치의 계조 표시에 있어서 문제점이 되고 있다.
본 발명은 전술된 문제점을 고려하여 이루어진 것으로, 선명한 다계조 컬러 표시를 허용할 수 있는 액티브 매트릭스 발광 장치를 제공하는 것을 그 목적으로 한다. 또한, 본 발명의 다른 목적은 그러한 액티브 매트릭스 발광 장치를 표시 영역에 포함하는 고성능의 발광 장치(전자 기구)를 제공하는 것이다.
도 1은 본 발명에 따른 발광 장치의 상부 블록선도;
도 2는 본 발명에 따른 발광 장치의 화소부의 회로도;
도 3은 본 발명에 따른 발광 장치의 화소의 회로도;
도 4는 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 5는 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 6은 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 7은 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 8은 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 9는 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 10은 본 발명에 따른 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 11(A) 내지 도 11(D)는 각각 발광 장치의 제조 공정을 나타낸 도면;
도 12(A) 내지 도 12(D)는 각각 발광 장치의 제조 공정을 나타낸 도면;
도 13(A) 내지 도 13(C)는 각각 발광 장치의 제조 공정을 나타낸 도면;
도 14(A) 및 도 14(B)는 각각 발광 장치의 제조 공정을 나타낸 도면;
도 15(A) 및 도 15(B)는 각각 본 발명에 따른 발광 장치의 상부 평면도 및 단면도;
도 16(A) 및 도 16(B)는 각각 본 발명에 따른 발광 장치의 상부 평면도 및 단면도;
도 17은 본 발명에 따른 발광 장치의 화소의 단면도;
도 18은 본 발명에 따른 발광 장치의 화소의 단면도;
도 19(A) 및 도 19(B)는 각각 본 발명에 따른 발광 장치의 화소의 회로도;
도 20은 소스 신호선 구동회로의 회로도;
도 21은 소스 신호선 구동회로의 래치의 상부 평면도;
도 22(A) 내지 도 22F는 각각 본 발명에 따른 발광 장치를 사용한 전기 기구를 나타낸 도면;
도 23(A) 및 도 23(B)는 각각 본 발명에 다른 발광 장치를 사용한 전기 기구를 나타낸 도면;
도 24는 종래의 발광 장치의 화소부를 나타낸 회로도;
도 25는 종래의 발광 장치의 구동 방법을 나타낸 타이밍 차트;
도 26(A) 및 도 28(B)는 각각 TFT의 ID-VGS특성을 나타낸 그래프;
도 27(A) 및 도 27(B)는 각각 발광 소자와 전류 제어용 TFT간의 접속 구조를 나타낸 도면 및 발광 소자와 전류 제어용 TFT의 전압-전류 특성을 나타내 그래프;
도 28은 발광 소자와 전류 제어용 TFT의 전압-전류 특성을 나타낸 그래프;
도 29는 전류 제어용 TFT의 게이트 전압과 드레인 전류와의 사이의 관계를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
101 : 화소부 102a, 102b : 소스 신호선 구동회로
103a, 103b : 게이트 신호선 구동회로 104 : 매트릭스
105 : 시프트 레지스터 106, 107 : 래치
201a, 201b : 스위칭용 TFT 202 : 전류 제어용 TFT
203 : 발광 소자 204 : 커패시터
SL1∼SLx, SR1∼SRx : 소스 신호선 V1∼Vx : 전원 공급선
GL1∼GLy, GR1∼GRy : 게이트 신호선
Ta, Ta1,…, Tan : 기록 기간
Td1, Td2, …, Tdn : 표시 기간
본 발명의 발명자는 아날로그 구동에서의 문제점이 게이트 전압의 변화에 대해 드레인 전류가 지시 함수적으로 변함으로 인해 ID-VGS특성의 변동의 영향을 받기쉬운 포화 영역을 사용하여 발광 장치를 통해 흐르는 전류를 제어하는 것으로부터 기인한다는 것을 고려하였다.
더 구체적으로는, ID-VGS특성의 변동이 있을 경우에 드레인 전류는 포화 영역에 걸쳐 게이트의 변화에 대해 지시 함수적으로 변하게 된다. 따라서, 동일한 게이트 전압이 인가될지라도 상이한 전류(드레인 전류)가 출력되어 원하는 계조가 얻어질 수 없다는 폐해를 초래하게 된다.
즉, 본 발명자는 포화 영역을 사용하여 전류를 제어하는 것을 통해서가 아니라 발광 소자가 그 동안 발광하게 되는 기간를 제어하는 것을 통해서 발광 소자에 의해 발광되는 광량을 제어할 것을 착안하였다. 환언하면, 본 발명에서는 발광 소자에 의해 발광되는 광량이 시간의 측면에서 제어되어 계조 표시를 실현하게 된다. 발광 소자의 발광 기간를 제어함으로써 계조 표시를 실행하기 위한 구동 방법은 시분할 구동 방법(이후로 디지털 구동으로서 지칭됨)으로서 지칭된다. 시분할 구동 방법에 의해 실현되는 계조 표시는 시분할 계조 표시로서 지칭된다.
전술된 구조에 의해, 본 발명은 TFT의 ID-VGS특성의 변동을 인해 원하는 계조 표시가 얻어질 수 없는 상황을 회피할 수 있게 한다.
이하, 본 발명의 구조를 설명하기로 한다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 및 화소부로 이루어진 발광 장치로서,
화소부는 다수의 화소를 구비하고;
다수의 화소는 각각 발광 소자, 발광 소자로부터의 발광을 제어하기 위한 전류 제어용 TFT, 전류 제어용 TFT의 구동을 제어하기 위한 제1 스위칭용 TFT, 및 제2 스위칭용 TFT를 포함하며;
제1 스위칭용 TFT의 구동은 제1 소스 신호선 구동회로 및 제1 게이트 신호선 구동회로에 의해 제어되고;
제2 스위칭용 TFT의 구동은 제2 소스 신호선 구동회로 및 제2 게이트 신호선 구동회로에 의해 제어되며;
계조 표시는 발광 소자가 그 동안 발광하게 되는 기간의 길이에 의해 제어되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 다수의 전원 공급선으로 이루어진 발광 장치로서,
화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하고;
다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되며;
다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되고;
다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 발광 소자에 각각 접속되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 일정한 전위로 유지되는 다수의 전원 공급선으로 이루어진 발광 장치로서,
화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하고;
다수의 발광 소자는 각각 화소 전극, 일정한 전위로 유지되는 대향 전극, 및화소 전극과 대향 전극과의 사이에 마련된 유기 화합물 층을 구비하며;
다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되고;
다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되며;
다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 화소 전극에 각각 접속되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 다수의 전원 공급선으로 이루어진 발광 장치로서,
화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하고;
다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되며;
다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되고;
다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 발광 소자에 각각 접속되며;
1 프레임 기간 중에는 n 개의 기록 기간(Ta1, Ta2, …, Tan)가 연속적으로 나타나고;
n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 최종 기록 기간(Tan)에 후속되는 기록 기간는 n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 제1 기록 기간(Ta1)이며;
개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 출현으로부터 그 개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)에 후속되는 기록 기간의 출현까지의 기간는 n개의 표시 기간(Td1, Td2, …, Tdn)이고;
n 개의 기록 기간(Ta1, Ta2, …Tan) 동안에는 디지털 신호가 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 또는 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되며;
다수의 발광 소자는 n 개의 표시 기간(Td1, Td2, …, Tdn) 동안에 디지털 신호에 의해 발광 상태 또는 비발광 상태로 되도록 선택되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 일정한 전위로 유지되는 다수의 전원 공급선으로 이루어진 발광 장치로서,
화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하고;
다수의 발광 소자는 각각 화소 전극, 일정한 전위로 유지되는 대향 전극, 및 화소 전극과 대향 전극과의 사이에 마련된 유기 화합물 층을 구비하며;
다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되고;
다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되며;
다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 화소 전극에 각각 접속되고;
1 프레임 기간 중에는 n 개의 기록 기간(Ta1, Ta2, …, Tan)가 연속적으로 나타나며;
n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 최종 기록 기간(Tan)에 후속되는 기록 기간는 n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 제1 기록 기간(Ta1)이고;
개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 출현으로부터 그 개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)에 후속되는 기록 기간의 출현까지의 기간는 n 개의 표시 기간(Td1, Td2, …, Tdn)이며;
n 개의 기록 기간(Ta1, Ta2, …Tan) 동안에는 디지털 신호가 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 또는 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되고;
다수의 발광 소자는 n 개의 표시 기간(Td1, Td2, …, Tdn) 동안에 디지털 신호에 의해 발광 상태 또는 비발광 상태로 되도록 선택되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 다수의 전원 공급선으로 이루어진 발광 장치로서,
화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하고;
다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되며;
다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되고;
다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 발광 소자에 각각 접속되며;
1 프레임 기간 중에는 n 개의 기록 기간(Ta1, Ta2, …, Tan)가 연속적으로 나타나고;
n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 최종 기록 기간(Tan)에 후속되는 기록 기간는 n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 제1 기록 기간(Ta1)이며;
개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 출현으로부터 그 개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)에 후속되는 기록 기간의 출현까지의 기간는 n 개의 표시 기간(Td1, Td2, …, Tdn)이고;
n 개의 기록 기간(Ta1, Ta2, …Tan) 동안에는 디지털 신호가 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 또는 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되며;
n 개의 기록 기간(Ta1, Ta2, …Tan) 중의 일부의 인접 기록 기간는 서로 중첩되고,
다수의 발광 소자는 n 개의 표시 기간(Td1, Td2, …, Tdn) 동안에 디지털 신호에 의해 발광 상태 또는 비발광 상태로 되도록 선택되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 일정한 전위로 유지되는 다수의 전원 공급선으로 이루어진 발광 장치로서,
화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하고;
다수의 발광 소자는 각각 화소 전극, 일정한 전위로 유지되는 대향 전극, 및 화소 전극과 대향 전극과의 사이에 마련된 유기 화합물 층을 구비하며;
다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되고;
다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되며;
다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 화소 전극에 각각 접속되고;
1 프레임 기간 중에는 n 개의 기록 기간(Ta1, Ta2, …, Tan)가 연속적으로나타나며;
n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 최종 기록 기간(Tan)에 후속되는 기록 기간는 n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 제1 기록 기간(Ta1)이고;
개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 출현으로부터 그 개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)에 후속되는 기록 기간의 출현까지의 기간는 n 개의 표시 기간(Td1, Td2, …, Tdn)이며;
n 개의 기록 기간(Ta1, Ta2, …Tan) 동안에는 디지털 신호가 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 또는 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되고;
n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 일부의 인접 기록 기간는 서로 중첩되며;
다수의 발광 소자는 n 개의 표시 기간(Td1, Td2, …, Tdn) 동안에 디지털 신호에 의해 발광 상태 또는 비발광 상태로 되도록 선택되는 것을 특징으로 하는 발광 장치가 제공된다.
발광 장치는 디지털 신호가 부분적으로 중첩된 인접 기록 기간 중의 하나의 기록 기간 동안에 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 다수의 화소로 입력되고, 디지털 신호가 다른 하나의 기록 기간 동안에 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되는 것을 특징으로 할 수 있다.
발광 장치는 n 개의 표시 기간(Td1, Td2, …, Tdn) 중의 j 개의 표시 기간(j는 0 이상이거나 n 이하인 정수)가 그 동안에 모든 다수의 발광 소자가 비발광 상태로 되는 흑색 표시 기간인 것을 특징으로 할 수 있다.
발광 장치는 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 길이가 서로 동일하게 되는 것을 특징으로 할 수 있다.
발광 장치는 짧은 길이의 순서대로 배열될 때에 n 개의 표시 기간(Td1, Td2, …, Tdn) 중에서 흑색 표시 기간를 제외한 (n-j) 개의 표시 기간의 비가 20:21:…2(n-j-1)로 되는 것을 특징으로 할 수 있다.
발광 장치는 제1 스위칭용 TFT 및 제2 스위칭용 TFT가 동일한 극성으로 되는 것을 특징으로 할 수 있다.
발광 장치는 최종으로 나타나는 표시 기간가 1 프레임 기간 중에서 가장 긴 흑색 표시 기간로 되는 것을 특징으로 할 수 있다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 및 화소부로 이루어진 발광 장치로서,
화소부는 다수의 화소를 구비하고;
다수의 화소는 다수의 발광 소자를 포함하며;
다수의 발광 소자의 구동은 제1 소스 신호선 구동회로 및 제2 소스 신호선 구동회로부터의 디지털 신호 출력과 제1 게이트 신호선 구동회로 및 제2 게이트 신호선 구동회로부터의 선택 신호 출력에 의해 제어되는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명에 따르면, 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 및 화소부로 이루어진 발광 장치로서,
화소부는 다수의 화소를 구비하고;
다수의 화소는 다수의 발광 소자를 포함하며;
발광 소자가 그 동안 발광하게 되는 기간는 제1 소스 신호선 구동회로 및 제2 소스 신호선 구동회로부터의 디지털 신호 출력과 제1 게이트 신호선 구동회로 및 제2 게이트 신호선 구동회로부터의 선택 신호 출력에 의해 제어되어 계조 표시를 실행하는 것을 특징으로 하는 발광 장치가 제공된다.
발광 장치는 유기 화합물 층이 저분자 유기 재료 또는 중합체 유기 재료로 형성되는 것을 특징으로 할 수 있다.
발광 장치는 발광 장치가 컴퓨터, 비디오 카메라, 또는 DVD 플레이어인 것을 특징으로 할 수 있다.
이하, 본 발명에 따른 발광 장치의 구조 및 그 구동 방법에 관해 설명하기로 한다. 본 명세서에서는 n-비트 비디오 신호에 의해 2n계조 표시가 실행되는 경우를 설명하기로 한다.
도 1은 본 발명에 따른 발광 장치의 전형적인 블록 선도이다. 도 1에 도시된 발광 장치는 기판 상에 형성된 TFT를 포함한 화소부(101), 각각 화소부(101)의외주에 마련되는 제1 소스 신호선 구동회로(102a), 제2 소스 신호선 구동회로(102b), 제1 게이트 신호선 구동회로(103a), 및 제2 게이트 신호선 구동회로(103)를 구비한다.
제1 소스 신호선 구동회로(102a), 제2 소스 신호선 구동회로(102b), 제1 게이트 신호선 구동회로(103a), 및 제2 게이트 신호선 구동회로(103b)는 화소부가 형성되어 있는 것과 동일한 기판 상에 형성될 수 있거나, IC 칩 상에 마련되어 PC 등을 통해 화소부(101)에 접속될 수도 있다.
기본적으로, 제1 및 제2 소스 신호선 구동회로(102a, 102b)는 각각 시프트 레지스터(105), 래치(A)(106), 및 래치(B)(107)을 구비한다.
한편, 제1 및 제2 게이트 신호선 구동회로(103a, 103)는 각각 시프트 레지스터 및 버퍼(양자는 모두 도시를 생략함)를 구비한다. 경우에 따라, 제1 및 제2 게이트 신호선 구동회로(103a, 103b)는 시프트 레지스터 및 버퍼에 추가하여 레벨 시프트를 구비할 수도 있다.
본 발명에 따른 발광 장치에 포함된 구동회로의 구조는 도 1에 도시된 것에 한정되지는 않는다.
도 2는 화소부(101)의 확대도를 나타낸 것이다. 화소부(101)에는 제1 소스 신호선 구동회로(102a)의 래치(B)(107)에 접속된 제1 소스 신호선(SL1 내지 SLx), 제2 소스 신호선 구동회로(102b)의 래치(B)(107)에 접속된 제2 소스 신호선(SR1 내지 SRx), FPC를 통해 발광 장치의 외부의 전원에 접속된 전원 공급선(V1 내지 Vx), 제1 게이트 신호선 구동회로(103a)에 접속된 제1 게이트 신호선(GL1 내지 GLy), 및제2 게이트 신호선 구동회로(103b)에 접속된 제2 게이트 신호선(GR1 내지 GRy)이 마련된다.
본 명세서에서는 제1 소스 신호선 구동회로(102a)와 제1 게이트 신호선 구동회로(103a)와의 조합이 제1 구동회로 군(Dr_L)로서 지칭되고, 제2 소스 신호선 구동회로(102b)와 제2 게이트 신호선 구동회로(103b)와의 조합이 제2 구동회로 군(Dr_R)로서 지칭된다.
제1 소스 신호선(SL1 내지 SLx) 중의 하나, 제2 소스 신호선(SR1 내지 SRx) 중의 하나, 파워 공급 소스 공급선(V1 내지 Vx) 중의 하나, 제1 게이트 신호선 (GL1 내지 GLy) 중의 하나, 및 제2 게이트 신호 라임(GR1 내지 GRy) 중의 하나를 포함하는 영역이 화소(104)를 형성한다. 화소부(101)에는 다수의 화소(104)가 매트릭스로 배치된다.
도 3은 화소(104)를 나타낸 확대도이다. 도 3에서는 부호 "201a"가 제1 스위칭용 TFT를, 그리고 부호 "201b"가 제2 스위칭용 TFT를 각각 지시하고 있다. 제1 스위칭용 TFT(201a)의 게이트 전극은 제1 게이트 신호선(GL)(GL1 내지 GLy 중의 임의의 하나)에 접속된다. 제2 스위칭용 TFT(201b)의 게이트 전극은 제2 게이트 신호선(GR)(GR1 내지 GRy 중의 임의의 하나)에 접속된다.
제1 스위칭용 TFT(201a)의 소스 영역과 드레인 영역 중의 하나는 제1 소스 신호선(SL)(SL1 내지 SLx 중의 임의의 하나)에 접속되는 반면에, 다른 하나는 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극 및 커패시터(204)에 접속된다. 제2 스위칭용 TFT(201b)의 소스 영역과 드레인 영역 중의 하나는 제2 소스 신호선(SR)(SR1 내지 SRx 중의 임의의 하나)에 접속되는 반면에, 다른 하나는 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극 및 커패시터(204)에 접속된다.
커패시터(204)는 제1 및 제2 스위칭용 TFT(201a, 201b)가 오프(OFF) 상태(비선택 상태)에 있을 때에 전류 제어용 TFT(202)의 게이트 전압을 유지하도록 마련된 것이다. 본 실시형태에서는 커패시터(204)가 마련된 구조가 도시되어 있지만, 본 발명은 그에 한정되지는 않는다; 커패시터(204)가 마련되지 않는 구조도 역시 채용될 수 있다.
전류 제어용 TFT(202)의 소스 영역과 드레인 영역 중의 하나는 전원 공급선(V)(V1 내지 Vx 중의 임의의 하나)에 접속되는 반면에, 다른 하나는 발광 소자(203)에 접속된다. 전원 공급선(V)은 커패시터(204)에 접속된다.
발광 소자(203)는 양극, 음극, 및 양극과 음극과의 사이에 마련된 유기 화합물 층을 포함한다. 양극이 전류 제어용 TFT(202)의 소스 영역 또는 드레인 영역에 접속될 경우에는 그 양극이 화소 전극으로서 작용하는 반면에, 음극이 대향 전극으로서 작용하게 된다. 반대로, 음극이 전류 제어용 TFT(202)의 소스 영역 또는 드레인 영역에 접속될 경우에는 그 음극이 화소 전극으로서 작용하는 반면에, 양극이 대향 전극으로서 작용하게 된다.
발광 소자(203)의 대향 전극에는 대향 전위가 인가되는 반면에, 전원 공급선(V)에는 전원 전위가 인가된다. 전원 전위가 화소 전극에 인가될 때에는 대향 전위와 전원 전위와의 사이의 전위 차가 발광 소자(203)가 발광하게 되는 그 값으로 일정하게 유지된다. 전원 전위와 대향 전위는 외부에 부착된 IC 등에 의해마련된 전원를 통해 인가된다.
현재의 전형적인 발광 장치에 있어서, 화소의 발광 영역당 광량이 200 cd/㎡일 경우에는 화소부의 영역당 약 수 ㎃/㎠의 전류가 필요하게 된다. 따라서, 스크린의 크기를 특히 증대시킬 때에는 IC에 마련된 전원로부터 인가되는 전위를 스위치에 의해 제어하기가 어렵게 된다. 그러나, 본 발명에서는 전원 전위와 대향 전위가 항상 일정하게 유지된다. 따라서, 본 발명은 IC에 마련된 전원로부터 인가되는 전위를 스위치에 의해 제어할 필요가 없기 때문에 스크린의 크기가 대형인 패널을 실현하는데 효과적이다.
제1 및 제2 스위칭용 TFT(201a, 201b)와 전류제어용 TFT(202)로서는 n채널형 TFT 또는 p채널형 TFT가 사용될 수 있다. 제1 및 제2 스위칭용 TFT(201a, 201b)와 전류 제어용 TFT(202)는 단일 게이트 구조 이외에도 이중 게이트 구조 또는 삼중 게이트 구조와 같은 다중 게이트 구조로 될 수도 있다.
본 발명에서는 n채널형 TFT 또는 p채널형 TFT가 모두 전류 제어용 TFT(202)로서 사용될 수 있다. 그러나, 발광 소자(203)의 양극이 화소 전극으로서 작용하고 음극이 대향 전극으로서 작용할 경우에는 전류 제어용 TFT(202)가 p채널형 TFT인 것이 바람직하다. 반면에, 발광 소자(203)의 양극이 대향 전극으로서 작용하고 음극이 화소 전극으로서 작용할 경우에는 전류 제어용 TFT(202)가 n채널형 TFT인 것이 바람직하다.
다음으로, 제1 및 제2 실시형태에서 전술된 구조로 된 본 발명에 따른 발광 장치의 구동 방법에 관해 설명하기로 한다.
[실시형태 1]
본 실시형태의 구동 방법에 관해 도 4를 참조하여 설명하기로 한다.
우선, 제1 게이트 신호선 구동회로(103a)로부터의 신호 출력을 선택하여 제1 게이트 신호선(GL1)에 접속된 모든 화소(제1 라인 상의 화소)의 제1 스위칭용 TFT(201a)를 온(ON)으로 켬으로써 제1 게이트 신호선(GL1)을 선택한다. 본 명세서의 전체에 걸쳐 "TFT를 온(ON)을 켠다"는 것이 "TFT를 구동한다"는 것으로서 지칭된다.
제1 비트의 디지털 비디오 신호를 제1 소스 신호선 구동회로(102a)의 래치(B)(107)로부터 제1 소스 신호선(SL1 내지 SLx)을 통해 제1 라인 상의 화소에 입력한다. 이어서, 제1 라인 상의 화소에 입력된 제1 비트의 디지털 비디오 신호를 온(ON) 상태에 있는 제1 스위칭용 TFT(201a)를 통해 전류 제어용 TFT(202)의 게이트 전극에 입력한다.
디지털 비디오 신호는 "0" 또는 "1"의 정보로 되어 있다. "0"의 디지털 비디오 신호는 하이(Hi) 레벨 전압을 수반한 신호인 반면에, "1"의 디지털 비디오 신호는 로우(Lo) 레벨 전압을 수반한 신호이다.
본 실시형태에서는 디지털 비디오 신호가 "0"의 정보로 된 경우에 전류 제어용 TFT(202)가 오프(OFF)로 꺼지게 된다. 따라서, 발광 소자(203)의 화소 전극에 전원 전위가 인가되지 않는다. 그 결과, "0"의 정보로 된 디지털 비디오 신호가 입력되는 화소에 포함된 발광 소자(203)는 발광하지 않게 된다.
반면에, 디지털 비디오 신호가 "1"의 정보로 된 경우에는 전류 제어용TFT(202)가 온(ON)으로 켜지게 된다. 따라서, 발광 소자(203)의 화소 전극에 전원 전위가 인가된다. 전원 전위가 화소 전극에 인가될 때에는 대향 전위와 전원 전위와의 사이의 전위 차가 발광 소자가 발광하게 되는 그 값으로 일정하게 유지된다. 그 결과, "1"의 정보로 된 디지털 비디오 신호가 입력되는 화소에 포함된 발광 소자(203)가 발광하게 된다.
본 실시형태에서는 디지털 비디오 신호가 "0"의 정보로 된 경우에 전류 제어용 TFT(202)가 오프(OFF)로 꺼지게 되고, 디지털 비디오 신호가 "1"의 정보로 된 경우에 전류 제어용 TFT(202)가 온(ON)으로 켜지게 된다. 그러나, 본 발명은 그러한 구조에 한정되지는 않는다. 선택적으로, 전류 제어용 TFT(202)는 "0"의 정보로 된 디지털 비디오 신호에 의해 온(ON)으로 켜지고 "1"의 정보로 된 디지털 비디오 신호에 의해 오프(OFF)로 꺼질 수도 있다.
본 명세서의 전체에 걸쳐 발광 소자가 발광하는 상태가 발광 상태로서 지칭되는 한편, 발광 소자가 발광하지 않는 상태가 비발광 상태로서 지칭된다.
그와 같이 하여, 제1 라인 상에 제1 비트의 디지털 비디오 신호가 입력되는 동시에 발광 소자(203)가 발광 상태 또는 비발광 상태로 되어 제1 라인 상의 화소가 표시를 실행하게 된다. 화소가 표시를 실행하는 기간는 표시 기간(Td)로서 지칭된다. 특히, 제1 비트의 디지털 비디오 신호가 화소에 입력됨에 따라 개시되는 표시 기간는 "Td1"로서 지시된다. 설명을 간단히 하기 위해, 제1 라인(제1 행) 상의 화소 및 제y 라인(최종 행) 상의 화소에 대한 표시 기간만이 도 4에 도시되어 있다. 각각의 라인의 표시 기간가 개시되는 타이밍은 시간차를 두고 있다.
다음으로, 제1 게이트 신호선(GL1)에 접속된 모든 화소(제1 라인 상의 화소)의 제 1 스위칭용 TFT(201a)를 오프(OFF)로 끈다. 이어서, 제1 게이트 신호선 구동회로(103a)로부터의 신호 출력을 선택하여 제1 게이트 신호선(GL2)에 접속된 모든 화소(제2 라인 상의 화소)의 제1 스위칭용 TFT(201a)를 온(ON)으로 켬으로써 제1 게이트 신호선(GL2)을 선택한다. 이어서, 제1 비트의 디지털 비디오 신호를 제1 소스 신호선 구동회로(102a)로부터 제1 소스 신호선(SL1 내지 SLx)을 통해 제2 라인 상의 화소에 인가한다.
이어서, 전술된 동작을 그 순서대로 반복하여 모든 제1 게이트 신호선(GL1 내지 GLy)을 선택한다. 그 결과, 제1 비트의 디지털 비디오 신호가 모든 라인 상의 화소에 입력되게 된다. 제1 비트의 디지털 비디오 신호가 모든 화소에 입력되는 것이 완료될 때까지의 기간는 기록 기간(Ta1)에 해당한다.
한편, 제1 비트의 디지털 비디오 신호를 모든 라인에 입력하기 전이나 후에, 다시 말해서 기록 기간(Ta1)의 완료 전이나 후에 기록 기간(Ta2)를 개시한다. 본 실시형태에서는 기록 기간(Ta2)가 기록 기간(Ta1)의 완료 전에 개시되는 경우를 예로 들어 설명하기로 한다.
기록 기간(Ta2)의 개시에 따라, 제2 게이트 신호선 구동회로(103b)로부터의 신호 출력을 선택하여 제2 게이트 신호선(GR1)에 접속된 모든 화소(제1 라인 상의 화소)의 제2 스위칭용 TFT(201b)를 온(ON)으로 켬으로써 제2 게이트 신호선(GR1)을 선택한다.
제2 비트의 디지털 비디오 신호를 제2 소스 신호선 구동회로(102b)의래치(B)(107)로부터 제2 소스 신호선(SR1 내지 SRx)을 통해 제1 라인 상의 화소에 입력한다. 이어서, 제1 라인 상의 화소에 입력된 제2 비트의 디지털 비디오 신호를 제2 스위칭용 TFT(201b)를 통해 전류 제어용 TFT(202)의 게이트 전극에 입력한다.
그와 같이 하여, 기록 기간(Ta2) 동안에 제2 비트의 디지털 비디오 신호가 제1 비트의 디지털 비디오 신호를 화소에 입력하는 것과 병행하여 제1 라인 상의 화소에 입력될 수 있게 된다. 따라서, 기록 기간(Ta1) 동안에 화소에 입력된 제1 비트의 디지털 비디오 신호가 제2 비트의 디지털 비디오 신호에 의해 겹쳐 기록되게 된다.
제2 비트의 디지털 비디오 신호를 제1 라인 상의 화소에 입력함과 동시에 발광 소자(203)가 제2 비트의 디지털 비디오 신호에 의거하여 발광 상태 또는 비발광 상태로 되어 제1 라인 상의 화소가 표시를 실행하게 된다. 제2 비트의 디지털 비디오 신호가 화소에 입력됨으로써 표시 기간(Td1)가 종료되고 표시 기간(Td2)가 개시된다.
다음으로, 제2 게이트 신호선(GR1)에 접속된 모든 화소(제1 라인 상의 화소)의 제2 스위칭용 TFT(201b)를 오프(OFF)로 끈다. 이어서, 제2 게이트 신호선 구동회로(103b)로부터의 신호 출력을 선택하여 제2 게이트 신호선(GR2)에 접속된 모든 화소(제2 라인 상의 화소)의 제2 스위칭용 TFT(201b)를 온(ON)으로 켬으로써 제2 게이트 신호선(GR2)을 선택한다. 이어서, 제2 비트의 디지털 비디오 신호를 제2 소스 신호선 구동회로(102b)로부터 소스 신호선(SR1 내지 SRx)을 통해 제2 라인 상의 화소에 입력한다.
전술된 동작을 그 순서대로 반복하여 모든 제2 게이트 신호선(GR1 내지 GRy)을 선택한다. 그에 의해, 제2 비트의 디지털 비디오 신호가 모든 라인 상의 화소에 입력되게 된다. 제2 비트의 디지털 비디오 신호가 모든 화소에 입력되는 것이 완료될 때까지의 기간는 기록 기간(Ta2)에 해당한다.
한편, 제2 비트의 디지털 비디오 신호를 모든 라인에 입력하기 전이나 후에, 다시 말해서 기록 기간(Ta2)의 완료 전이나 후에 기록 기간(Ta3)를 개시한다. 본 실시형태에서는 기록 기간(Ta3)가 기록 기간(Ta2)의 완료 전에 개시되는 경우를 예로 들어 설명하기로 한다.
기록 기간(Ta3)이 개시되면, 제1 게이트 신호선 구동회로(103a)로부터의 신호 출력을 선택하여 제1 게이트 신호선(GL1)에 접속된 모든 화소(제1 라인 상의 화소)의 제1 스위칭용 TFT(201a)를 온(ON)으로 켬으로써 제1 게이트 신호선(GL1)을 선택한다. 이어서, 제3 비트의 디지털 비디오 신호를 제1 라인 상의 화소에 입력하여 표시 기간(Td2)를 종료하고 표시 기간(Td3)을 개시한다.
이어서, 모든 제1 게이트 신호선(GL1 내지 GLy)을 선택하여 제3 비트의 디지털 비디오 신호가 모든 화소에 입력되도록 한다. 제3 비트의 디지털 비디오 신호가 모든 화소에 입력되는 것이 완료될 때까지의 기간는 기록 기간(Ta3)에 해당한다.
전술된 동작을 제n 비트의 디지털 비디오 신호가 화소에 입력될 때까지 반복하여 표시 기간(Td1 내지 Tdn)가 모두 나타나도록 한다(도 4).
모든 표시 기간(Td1 내지 Tdn)가 완료되면, 1 프레임 기간가 완료되어 하나의 상을 표시 하게 된다. 본 발명에 따른 구동 방법에서는 하나의상을 표시 하기 위한 기간가 1 프레임 기간(F)로서 지칭된다.
통상의 발광 장치의 경우, 초당 60 이상의 프레임 기간를 제공하는 것이 바람직하다. 그 이유는 초당 표시 되는 상의 수가 90 미만이면 상의 명멸이 시각적으로 눈에 띌 수 있게 되기 때문이다.
1 프레임 기간의 완료 후에는 제1 비트의 디지털 비디오 신호를 다시 화소에 입력하여 표시 기간(Td1)를 형성한다. 이어서, 전술된 동작을 반복한다. 본 실시형태에서는 1 프레임 기간의 완료 후의 다음 프레임 기간 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 다시 화소에 입력하게 된다. 그러나, 본 발명의 구조는 그에 한정되지는 않는다. 선택적으로, 1 프레임 기간의 종료 후의 다음 프레임 기간 동안에 제1 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 화소에 입력할 수도 있다.
본 명세서의 전체에 걸쳐 화소에 디지털 비디오 신호를 입력한다는 것은 디지털 비디오 신호가 화소에 포함된 스위칭용 TFT를 통해 전류 제어용 TFT의 게이트 전극에 입력된다는 것을 의미한다.
본 실시형태에서는 디지털 비디오 신호가 그 동안 제1 구동회로 군(Dr_L)에 의해 화소에 입력되게 되는 기록 기간와 디지털 비디오 신호가 그 동안 제2 구동회로 군(Dr_R)에 의해 화소에 입력되게 되는 기록 기간가 교대로 나타난다. 그러나, 본 발명은 그러한 구조에 한정되지는 않는다. 인접 기록 기간가 서로 중첩되지 않을 경우에는 2개의 인접 기록 기간 동안에 디지털 비디오 신호를 화소에 입력하기 위한 구동회로 군이 양자의 기록 기간 모두에 대해 제1 구동회로 군(Dr_L) 또는 제2 구동회로 군(Dr_R)의 어느 하나로 될 수도 있다.
디지털 비디오 신호가 그 동안 제1 구동회로 군(Dr_L)에 의해 화소에 입력되게 되는 기록 기간가 서로 중첩되지 않는 것이 중요하다. 같은 의미로, 디지털 비디오 신호가 그 동안 제2 구동회로 군(Dr_R)에 의해 화소에 입력되게 되는 기록 기간가 서로 중첩되지 않는 것도 역시 중요하다.
표시 기간(Td1)는 기록 기간(Ta1)가 시작된 때로부터 기록 기간(Ta2)가 시작될 때까지의 기간이다. 표시 기간(Td2)는 기록 기간(Ta2)가 시작된 때부터 기록 기간(Ta3)가 시작될 때까지의 기간이다. 표시 기간(Td1, Td2)와 마찬가지로, 표시 기간(Td3, Td4, …, Td(n-1), Tdn)는 각각 기록 기간(Ta3, Ta4, …, Ta(n-1), Tan)가 시작된 때부터 다음 기록 기간(Ta4, Ta5, …, Tan, Ta1)가 시작될 때까지의 기간이다.
본 실시형태에서는 표시 기간(Td1 내지 Tdn)가 짧은 길이의 순서대로 배열될 경우에 표시 기간의 길이의 비가 20:21:…:2(n-2):2(n-1)로 되도록 결정된다.
본 실시형태에서는 기록 기간의 관계는 Ta1 = Ta2 = …= Tan이다. 즉, 모든 길이가 서로 동일하다. 그러나, 본 발명은 그러한 길이의 관계에 한정되지는 않는다; 모든 기록 기간의 길이는 동일하지 않을 수도 있다.
본 발명에서는 표시 기간(Td1 내지 Tdn)의 조합에 의해 2n계조로부터 원하는 계조의 표시가 실행될 수 있다.
1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻어 1 프레임 기간 동안에 화소에 의해 표시 되는 계조를 결정하게 된다.
본 실시형태에서는 1 프레임 기간 중에서의 표시 기간의 합의 백분율(능률 비)이 100이기 때문에, 휘도가 높은 표시가 실현될 수 있다.
[실시형태 2]
본 실시형태에서는 발광 소자가 그 동안 발광하지 않게 되는 표시 기간(흑색 표시 기간)가 제공되는 경우에 관해 도 5를 참조하여 설명하기로 한다.
우선, 기록 기간(Ta1) 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소의 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 본 실시형태에서는 디지털 비디오 신호를 화소에 입력하는 것이 제1 실시형태에서와 동일하게 실행되기 때문에, 여기에서는 제1 및 제2 구동회로 군의 동작에 관한 상세한 설명을 생략하기로 한다.
제1 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta1)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 개시된다.
다음으로, 기록 기간(Ta1)를 완료하기 전에 기록 기간(Ta2)를 개시한다. 기록 기간(Ta2)의 시작과 동시에 표시 기간(Td1)가 완료되어 표시 기간(Td2)가 개시된다.
기록 기간(Ta2) 동안에는 항상 "0"의 정보로 된 디지털 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소의 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 디지털 비디오 신호와는 대조적으로, 비표시(non-display) 신호는 상 정보를 수반하지 않고 항상 "0"의 정보로 된다.
본 명세서의 전체에 걸쳐 상 정보를 수반한 디지털 비디오 신호와 상 정보를 수반하지 않는 비 표시 신호는 전체적으로 디지털 신호로서 지칭된다.
비표시 신호를 각각의 화소에 입력하면, 모든 화소에 포함된 발광 소자가 비 표시 신호의 "0"의 정보에 의해 비발광 상태로 된다. 따라서, 표시 기간(Td2) 동안에는 화소가 표시를 실행하지 않게 된다.
본 실시형태에서는 디지털 신호가 "0"의 정보로 된 경우에 전류 제어용 TFT(202)가 오프(OFF)로 꺼지게 된다; 디지털 신호가 "1"의 정보로 된 경우에는 전류 제어용 TFT(202)가 온(ON)으로 켜지게 된다. 그러나, 본 발명은 그러한 구조에 한정되지는 않는다. 선택적으로, 전류 제어용 TFT(202)는 디지털 신호가 "0"의 정보로 된 경우에 온(ON)으로 켜지고 디지털 신호가 "1"로 된 경우에 오프(OFF)로 꺼질 수도 있다. 본 실시형태의 경우에는 "1"의 정보로 된 디지털 신호가 항상 비 표시 신호로서 작용하게 된다.
본 명세서의 전체에 걸쳐 화소가 그 동안 상 정보를 수반하지 않는 비 표시 신호에 의해 비발광 상태로 되는 표시 기간가 흑색 표시 기간로서 지칭된다.
다음으로, 기록 기간(Ta2)의 완료 전이나 후에 기록 기간(Ta3)를 개시한다. 기록 기간(Ta3) 동안에는 제2 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다.
제2 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제2 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta3)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 완료되고 표시 기간(Td3)가 개시된다.
다음으로, 기록 기간(Ta3)를 완료하기 전이나 후에 기록 기간(Ta4)를 개시한다. 본 실시형태에서는 기록 기간(Ta3)의 완료 전에 기록 기간(Ta4)를 개시한다. 기록 기간(Ta4) 동안에는 제3 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다.
제3 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제3 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta4)의 시작과 동시에 표시 기간(Td3)가 완료되고 표시 기간(Td4)가 개시된다.
다음으로, 기록 기간(Ta4)를 완료하기 전이나 후에 기록 기간(Ta5)를 개시한다. 본 실시형태에서는 기록 기간(Ta4)의 완료 전에 기록 기간(Ta5)를 개시한다. 기록 기간(Ta5)의 개시와 동시에 표시 기간(Td4)가 완료되어 표시 기간(Td5)가 개시된다.
기록 기간(Ta5) 동안에는 항상 "0"의 정보(비 표시 신호)로 된 디지털 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다.
비표시 신호가 각각의 화소에 입력되면, 모든 화소에 포함된 발광 소자가 비 표시 신호의 "0"의 정보에 의해 비발광 상태로 된다. 따라서, 표시 기간(Td5) 동안에는 화소가 표시를 실행하지 않아 흑색 표시 기간(Td5)를 이루게 된다.
전술된 동작을 기록 기간[Ta(m + j')]가 시작될 때까지 실행한다. 부호 "j'"는 기간[Ta(m + j')]가 시작될 때까지 출현하는 흑색 표시 기간의 수를 나타낸다.
기록 기간[Ta(m - 1 + j')]의 완료 전에 기록 기간[Ta(m + j')]를 개시한다. 도 5는 설명의 편의상 m = n - 2인 경우를 특별히 나타내고 있지만, 본 발명은 그에 한정되지는 않는다.
기록 기간[Ta(m + j')][Ta(n - 2 + j')] 동안에는 제m 비트[제(n - 2) 비트]의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다.
제m 비트[제(n - 2 ) 비트]의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제m 비트[제(n - 2) 비트]의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간[Ta(m + j')][Ta(n - 2 + j')]의 시작과 동시에 화소가 표시를 실행하여 표시 기간[Td(m - 1 + j'][Td(n - 3 + j')]가 완료되고 표시 기간[Td(m + j')][Td(n - 2 + j')]가 개시된다.
그러한 표시 기간[Td(m + j')][Td(n - 2 + j')]는 기록 기간[Ta(m + j')][Ta(n - 2 + j')]가 완료되어 다음 기록 기간[Ta(m + 1 + j')][Ta(n - 1 + j')]가 개시될 때까지 지속된다.
기록 기간[Ta(m + 1 + j')][Ta(n - 1 + j')]가 개시되면, 제(m + 1 ) 비트[제(n - 1) 비트]의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다.
본 실시형태에서는 기록 기간[Ta(m + 1 + j')][Ta(n - 1 + j')] 동안에 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력하지만, 본 발명은 그에 한정되지는 않는다. 인접 기록 기간가 서로 중첩되지 않을 경우에는 디지털 비디오 신호를 인접 기록 기간 동안에 화소에 입력하기 위한 구동회로 군은 양자의 기록 기간 모두에 대해 제1 구동회로 군(Dr_L) 또는 제2 구동회로 군(Dr_R)의 어느 것으로도 될 수 있다.
제(m + 1) 비트[제(n - 1) 비트]의 디지털 비디오 신호가 각각의 화소에 입력되면, 화소에 포함된 발광 소자가 제(m + 1) 비트[제(n - 1) 비트]의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간[Ta(m + 1 + j')][Ta(n - 1 + j')]의 시작과 동시에 화소가 표시를 실행하여 표시 기간[Td(m + j'][Td(n - 2 + j')]가 완료되고 표시 기간[Td(m + 1 + j')][Td(n - 1 + j')]가 개시된다.
그러한 표시 기간[Td(m + 1 + j')][Td(n - 1 + j')]는 기록 기간[Ta(m + 1 + j')][Ta(n - 1 + j')]가 완료되어 다음 기록 기간[Ta(m + 2 + j')][Ta(n + j')]가 개시될 때까지 지속된다. 기록 기간[Ta(m + 2 + j)][Ta(n + j)]의 시작과 동시에 표시 기간[Td(m + 2 + j][Td(n + j)]가 개시된다. 이어서, 다음 프레임 기간 내의 기록 기간(Ta1)의 시작과 동시에 표시 기간[Td(m + 2 + j][Td(n + j)]가 완료된다.부호 "j"는 1 프레임 기간 동안의 흑색 표시 기간의 수를 나타낸다. 본 실시형태의 경우에는 기록 기간[Ta(m + j'][Ta(n - 2 + j')]의 시작으로부터 흑색 표시 기간가 출현하지는 않기 때문에 "j' = j"로 설정된다.
모든 표시 기간[Td1 내지 Td(n + j)]가 완료되면, 1 프레임 기간가 완료되어 상을 표시 할 수 있게 된다.
1 프레임 기간의 완료 후에는 제1 비트의 디지털 비디오 신호를 다시 화소에 입력하여 표시 기간(Td1)를 개시한다. 이어서, 전술된 동작을 반복한다. 1 프레임 기간 후의 다음 프레임 기간 동안에는 제1 구동회로 군(Dr_L) 또는 제2 구동회로 군(Dr_R)이 제1 비트의 디지털 비디오 신호를 화소에 입력하는데 사용될 수 있다.
표시 기간[Td1, Td2, …, Td(n + j - 1), Td(n + j)]는 각각 기록 기간[Ta1, Ta2, …, Ta(n + j - 1), Ta(n + j)]가 시작된 때로부터 후속 기록 기간[Ta2, Ta3, …, Ta(n + j), Ta1]가 시작될 때까지의 기간에 해당한다.
흑색 표시 기간를 제외한 표시 기간(Td1 내지 Tdn)가 짧은 길이의 순서대로 배열될 경우에는 표시 기간의 길이의 비가 20:21:22…:2(n-2):2(n-1)로 된다.
표시 기간의 조합에 의해 2n계조로부터 원하는 계조의 표시가 실행될 수 있다. 1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻어 1 프레임 기간 중에 화소에 의해 표시 되는 계조를 결정하게 된다. 본 실시형태에서 발광 소자가 흑색 표시 기간를 제외한 모든 표시 기간 동안에 발광하는 경우에는 화소의 휘도가 100%이다.
본 실시형태에서는 표시가 그 동안 실행되지 않는 흑색 표시 기간를 제공함으로써 발광 소자가 항상 발광하는 것이 방지되어 유기 화합물 층의 열화가 억제된다.
본 실시형태에서는 1 프레임 기간 중에서 가장 긴 흑색 표시 기간인 표시 기간를 1 프레임 기간의 마지막에 제공할 경우에 가장 긴 흑색 표시 기간와 후속 표시 기간와의 사이에 프레임 기간의 간격이 있는 것처럼 사람의 눈으로 인식할 수 있게 된다. 그와 같이 하여, 중간 계조 표시가 실행될 때에 2개의 인접 프레임 기간의 인접 표시 기간로부터 유발되는 표시의 불균일함이 사람의 눈에 인식되기 어렵게 할 수 있다.
제1 및 제2 실시형태에서 전술된 바와 같이, 본 발명에 따라 표시 기간의 조합에 의해 계조 표시가 실행되게 된다. 따라서, 아날로그 구동 방법과 비교할 때에 계조 표시에 있어서의 스크린의 휘도가 TFT의 ID-VGS특성의 변동에 의해 거의 영향을 받지 않게 된다.
본 발명에서는 표시 기간와 기록 기간가 부분적으로 서로 중첩된다. 환언하면, 기록 기간 동안에도 화소가 표시를 실행할 수 있게 된다. 따라서, 1 프레임 기간 중에서의 표시 기간의 길이의 합의 백분율(능률 비)이 전적으로 기록 기간에 의해서만 결정되지는 않는다.
전술된 본 발명에 따른 구동 방법은 발광 장치에 적용될 수 있을 뿐만 아니라, 기타의 수동 소자를 사용하는 장치에도 적용될 수 있다. 또한, 응답 기간가 수십 ㎲ 이하인 높은 응답 속도의 액정이 개발될 경우에는 본 발명의 구동 방법을 액정 표시 장치에 적용하는 것도 가능할 것이다.
[실시예]
이하, 본 발명의 실시예를 설명하기로 한다.
[실시예 1]
본 실시예에서는 본 발명에 따른 발광 장치에서 6-비트 디지털 비디오 신호에 의해 26계조의 표시를 실행하는 경우에 관해 도 6을 참조하여 설명하기로 한다. 본 실시예의 발광 장치는 도 1 내지 도 3에 도시된 구조로 된다.
우선, 기록 기간(Ta1) 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 본 실시예에서는 디지털 비디오 신호를 화소에 입력하는 것이 제1 및 제2 실시형태에서와 동일한 형식으로 실행되기 때문에, 여기에서는 제1 및 제2 구동회로 군의 동작에 관한 설명을 생략하기로 한다.
제1 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta1)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 개시된다.
다음으로, 기록 기간(Ta1)를 완료하기 전에 기록 기간(Ta2)를 개시한다. 기록 기간(Ta2) 동안에는 제2 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다.
제2 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제2 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta2)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 개시된다.
전술된 동작을 제1 비트의 디지털 비디오 신호가 화소에 입력될 때까지 반복한다. 그 결과, 표시 기간(Td1 내지 Td6)가 모두 출현하게 된다(도 6). 모든 표시 기간(Td1 내지 Td6)의 완료는 1 프레임 기간의 완료에 해당하고, 그에 의해 하나의 상이 표시 될 수 있게 된다.
1 프레임 기간의 완료 후에는 제1 비트의 디지털 비디오 신호를 다시 화소에 입력하여 표시 기간(Td1)를 개시한다. 그와 같이 하여, 전술된 동작을 반복한다.
표시 기간(Td1, Td2, …, Td5, Td6)는 각각 기록 기간(Ta1, Ta2, …, Ta5, Ta6)가 시작된 때부터 후속 기록 기간(Ta2, Ta3, …, Ta6, Ta1)가 시작될 때까지의 기간에 해당한다.
본 실시예에서는 표시 기간(Td1 내지 Td6)의 길이의 비가 Td1:Td2:Td3:Td4:Td5:Td6 = 22:23:21:24:20:25로 된다. 표시 기간의 길이의 비는 그러한 순서에 한정되지는 않는다. 표시 기간(Td1 내지 Td6)를 짧은 길이의 순서대로 배열할 경우에 표시 기간의 길이의 비가 20:21:…:24:25로 되는 한에는 임의의 순서가 채택될 수 있다.
본 실시예에서는 표시 기간(Td1 내지 Td6)의 조합에 의해 26계조로부터 원하는 계조의 표시가 실행될 수 있다.
1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻음으로써 1 프레임 기간 동안에 화소에 의해 표시 되는 계조를 결정하게 된다. 예컨대, 화소가 모든 표시 기간 동안에 발광하는 경우의 휘도를 100%로 가정하면, 화소가 표시 기간(Td1, Td2) 동안에 발광하는 경우에는 19%의 휘도를 얻을 수 있고, 화소가 표시 기간(Td3, Td5, Td6) 동안에 발광하는 경우에는 56%의 휘도를 얻을 수 있다.
1 프레임 기간 중에서의 표시 기간의 길이의 합의 백분율(능률 비)이 100이기 때문에, 휘도가 높은 표시가 실행될 수 있다.
[실시예 2]
본 실시예에서는 10개의 표시 기간를 사용하여 8-비트 디지털 비디오 신호에 의해 28계조의 표시를 실행하는 경우에 관해 설명하기로 한다. 본 실시예의 발광 장치는 도 1 내지 도 3에 도시된 구조로 된다.
도 7을 참조하면, 우선 기록 기간(Ta1) 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 본 실시예에서는 디지털 비디오 신호를 화소에 입력하는 것이 전술된 실시형태에서와 동일한 형식으로 실행되기 때문에, 여기에서는 제1 및 제2 구동회로 군의 동작에 관한 설명을 생략하기로 한다.
제1 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta1)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 개시된다.
다음으로, 기록 기간(Ta1)를 완료하기 전에 기록 기간(Ta2)를 개시한다. 기록 기간(Ta2) 동안에는 제2 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다.
제2 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제2 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta2)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 개시된다.
다음으로, 기록 기간(Ta2)를 완료한 후에 기록 기간(Ta3)를 개시한다. 기록 기간(Ta3) 동안에는 제3 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 기록 기간(Ta3)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 완료되고 표시 기간(Td3)가 개시된다.
다음으로, 기록 기간(Ta3)를 완료한 후에 기록 기간(Ta4)를 개시한다. 기록 기간(Ta4) 동안에는 제4 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 그러면, 기록 기간(Ta4)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td3)가 완료되고 표시 기간(Td4)가 개시된다.
다음으로, 기록 기간(Ta4)를 완료한 후에 기록 기간(Ta5)를 개시한다. 기록 기간(Ta5) 동안에는 제5 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 기록 기간(Ta5)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td4)가 완료되고 표시 기간(Td5)가 개시된다.
전술된 동작을 반복하여 모든 표시 기간(Td1 내지 Td10)가 출현하도록 한다(도 7). 모든 표시 기간(Td1 내지 Td10)의 완료는 1 프레임 기간의 완료에 해당하고, 그에 의해 하나의 상이 표시 될 수 있게 된다.
1 프레임 기간의 완료 후에는 기록 기간(Ta1)를 개시한다. 그러면, 제1 비트의 디지털 비디오 신호가 다시 화소에 입력되어 표시 기간(Td1)가 개시된다. 그와 같이 하여, 전술된 동작을 반복한다.
표시 기간(Td1, Td2, …, Td9, Td10)는 각각 기록 기간(Ta1, Ta2, …, Ta9, Ta10)가 시작된 때부터 후속 기록 기간(Ta2, Ta3, …, Ta10, Ta1)가 시작될 때까지의 기간에 해당한다.
본 실시예에서는 기록 기간(Ta6, Ta8, Ta10) 동안에 동일한 비트 수의 디지털 비디오 신호를 화소에 입력하게 된다. 보다 더 구체적으로, 본 실시예에서는 기록 기간(Ta6, Ta8, Ta10) 동안에 제6 비트의 디지털 비디오 신호를 화소에 입력하게 된다.
또한, 본 실시예에서는 표시 기간(Td1 내지 Td10)의 길이의 비가Td9:Td7:Td5:Td3:Td1:Td2:Td4:(Td6 + Td8 + Td10) = 20:21:22: 23:24:25:26:27로 된다. 표시 기간의 길이의 비는 그러한 순서에 한정되지는 않는다. 표시 기간(Td1 내지 Td10)를 짧은 길이의 순서대로 배열할 경우에 표시 기간의 길이의 비가 20:21:…:24:27로 되는 한에는 임의의 순서가 채택될 수 있다.
즉, 본 실시예에서는 3개의 표시 기간(Td6, Td8, Td10)가 28계조 표시를 실현하는 표시 기간로서 기능한다. 또한, 표시 기간(Td1 내지 Td10)의 조합에 의해 28계조로부터 원하는 계조의 표시가 실행될 수 있다.
1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻음으로써 1 프레임 기간 동안에 화소에 의해 표시 되는 계조를 결정하게 된다. 예컨대, 화소가 모든 표시 기간 동안에 발광하는 경우의 휘도를 100%로 가정하면, 화소가 표시 기간(Td1, Td2) 동안에 발광하는 경우에는 19%의 휘도를 얻을 수 있고, 화소가 표시 기간(Td3, Td5, Td6, Td8, Td10) 동안에 발광하는 경우에는 55%의 휘도를 얻을 수 있다.
1 프레임 기간 중에서의 표시 기간의 길이의 합의 백분율(능률 비)이 100이기 때문에, 휘도가 높은 표시가 실행될 수 있다.
[실시예 3]
본 실시예에서는 10개의 표시 기간를 사용하여 6-비트 디지털 비디오 신호에의해 26계조의 표시를 실행하는 경우에 관해 설명하기로 한다. 본 실시예의 발광 장치는 도 1 내지 도 3에 도시된 구조로 된다.
도 8을 참조하면, 우선 기록 기간(Ta1) 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 본 실시예에서는 디지털 비디오 신호를 화소에 입력하는 것이 전술된 실시형태에서와 동일한 형식으로 실행되기 때문에, 여기에서는 제1 및 제2 구동회로 군의 동작에 관한 설명을 생략하기로 한다.
제1 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제1 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta1)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 개시된다.
다음으로, 기록 기간(Ta1)를 완료하기 전에 기록 기간(Ta2)를 개시한다. 기록 기간(Ta2) 동안에는 항상 "0"의 정보로 되는 디지털 비디오 신호(비 표시 신호)를 제2 구동회로 군(Dr_R)에 의해 각각의 화소(보다 구체적으로 각각의 화소에 포함된 전류 제어 TFT(202)의 게이트 전극)에 입력한다. 본 실시예에서는 디지털 비디오 신호가 "0"의 정보로 된 경우에 전류 제어용 TFT(202)가 오프(OFF)로 꺼지게 되고, 디지털 비디오 신호가 "1"의 정보로 된 경우에 전류 제어용 TFT(202)가 온(ON)으로 켜지게 된다. 그러나, 본 발명은 그러한 구조에 한정되지는 않는다.선택적으로, 전류 제어용 TFT(202)는 디지털 비디오 신호가 "0"의 정보로 된 경우에 온(ON)으로 켜지고 디지털 비디오 신호가 "1"의 정보로 된 경우에 오프(OFF)로 꺼질 수도 있다. 그 경우에는 항상 "1"의 정보로 되는 디지털 신호가 비 표시 신호로서 작용하게 된다.
비표시 신호가 각각의 화소에 입력되면, 모든 화소에 포함된 발광 소자가 비발광 상태로 되게 된다. 따라서, 기록 기간(Ta2)의 시작과 동시에 화소가 표시의 실행을 정지하여 표시 기간(Td1)이 종료되고 흑색 표시 기간인 표시 기간(Td2)가 개시된다.
다음으로, 기록 기간(Ta2)를 완료한 후에 기록 기간(Ta3)를 개시한다. 기록 기간(Ta3) 동안에는 제2 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제2 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta3)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 완료되고 표시 기간(Td3)가 개시된다.
전술된 동작을 제5 비트의 디지털 비디오 신호를 기록 기간(Ta9) 동안에 화소에 입력할 때까지 반복한다. 기록 기간(Ta9)의 완료 후에는 기록 기간(Ta10)를 개시한다.
기록 기간(Ta10) 동안에는 제6 비트의 디지털 비디오 신호가 각각의 화소에 입력된다. 그러면, 각각의 화소에 포함된 발광 소자가 제6 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta10)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td9)가 완료되고 표시 기간(Td10)가 개시된다.
모든 표시 기간(Td1 내지 Td10)의 완료는 1 프레임 기간의 완료에 해당하고, 그에 의해 하나의 상이 표시 될 수 있게 된다.
1 프레임 기간의 완료 후에는 제1 비트의 디지털 비디오 신호가 다시 화소에 입력되어 표시 기간(Ta1)가 개시된다. 그와 같이 하여, 전술된 동작을 반복한다.
표시 기간(Td1, Td2, …, Td9, Td10)는 각각 기록 기간(Ta1, Ta2, …, Ta9, Ta10)가 시작된 때부터 후속 기록 기간(Ta2, Ta3, …, Ta10, Ta1)가 시작될 때까지의 기간에 해당한다.
본 실시예에서는 표시 기간(Td1 내지 Td10) 중에서 표시 기간(Td2, Td4, Td6, Td8)가 흑색 표시 기간이다. 따라서, 6개의 표시 기간(Td1, Td3, Td5, Td7, Td9, Td10)가 26계조 표시를 실행하게 된다.
본 실시예에서는 흑색 표시 기간를 제외한 표시 기간(Td1, Td3, Td5, Td7, Td9, Td10)의 길이의 비가 Td1:Td3:Td5:Td7:Td9:Td10 = 20:21:22:23:24:25로 된다. 표시 기간의 길이의 비는 그러한 순서에 한정되지는 않는다. 표시 기간(Td1, Td3, Td5, Td7, Td9, Td10)를 짧은 길이의 순서대로 배열할 경우에 표시 기간의 길이의 비가 20:21:…:24:25로 되는 한에는 임의의 순서가 채택될 수 있다.
1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻음으로써 1 프레임 기간 동안에 화소에 의해 표시 되는 계조를 결정하게된다. 예컨대, 화소가 모든 표시 기간 동안에 발광하는 경우의 휘도를 100%로 가정하면, 화소가 표시 기간(Td1, Td5) 동안에 발광하는 경우에는 8%의 휘도를 얻을 수 있고, 화소가 표시 기간(Td3, Td5, Td10) 동안에 발광하는 경우에는 60%의 휘도를 얻을 수 있다.
본 실시예에서는 표시가 그 동안 실행되지 않게 되는 흑색 표시 기간를 제공함으로써 발광 소자가 항상 발광하는 것을 방지하여 유기 화합물 층의 열화를 억제할 수 있게 된다.
[실시예 4]
본 실시예에서는 7개의 표시 기간를 사용하여 6-비트 디지털 비디오 신호에 의해 26계조의 표시를 실행하는 경우에 관해 설명하기로 한다. 본 실시예의 발광 장치는 도 1 내지 도 3에 도시된 구조로 된다.
도 9를 참조하면, 우선 기록 기간(Ta1) 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 본 실시예에서는 디지털 비디오 신호를 화소에 입력하는 것이 전술된 실시형태에서와 동일한 형식으로 실행되기 때문에, 여기에서는 제1 및 제2 구동회로 군의 동작에 관한 설명을 생략하기로 한다.
제1 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제1 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta1)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 개시된다.
다음으로, 기록 기간(Ta1)를 완료한 후에 기록 기간(Ta2)를 개시한다. 기록 기간(Ta2) 동안에는 제2 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소(보다 구체적으로 각각의 화소에 포함된 전류 제어 TFT(202)의 게이트 전극)에 입력한다.
제2 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta2)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 종료되고 표시 기간(Td2)가 개시된다.
다음으로, 기록 기간(Ta2)를 완료한 후에 기록 기간(Ta3)를 개시한다. 기록 기간(Ta3) 동안에는 제3 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제3 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta3)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 완료되고 표시 기간(Td3)가 개시된다.
다음으로, 기록 기간(Ta3)를 완료하기 전에 기록 기간(Ta4)를 개시한다. 기록 기간(Ta4) 동안에는 항상 "0"의 정보로 되는 디지털 비디오 신호(비 표시 신호)를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 비 표시 신호가 각각의 화소에 입력되면, 모든 화소에 포함된 발광 소자가 비 표시 신호의 "0"의 정보에 의해 비발광 상태로 되게 된다. 따라서, 기록 기간(Ta4)의 시작과 동시에 화소가 표시의 실행을 정지하여 표시 기간(Td3)이 종료되고 흑색 표시 기간인 표시 기간(Td4)가 개시된다.
다음으로, 기록 기간(Ta4)의 완료와 동시에 기록 기간(Ta5)를 개시한다. 기록 기간(Ta5) 동안에는 제4 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제4 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta5)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td4)가 완료되고 표시 기간(Td5)가 개시된다.
다음으로, 기록 기간(Ta5)를 완료하기 전에 기록 기간(Ta6)를 개시한다. 기록 기간(Ta6) 동안에는 제5 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제5 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta6)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td5)가 완료되고 표시 기간(Td6)가 개시된다.
다음으로, 기록 기간(Ta6)를 완료한 후에 기록 기간(Ta7)를 개시한다. 기록 기간(Ta7) 동안에는 제6 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제6 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광상태로 되도록 선택된다. 따라서, 기록 기간(Ta7)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td6)가 완료되고 표시 기간(Td7)가 개시된다.
다음으로, 기록 기간(Ta7)를 완료하기 전에 기록 기간(Ta8)를 개시한다. 기록 기간(Ta8) 동안에는 항상 "0"의 정보로 되는 디지털 비디오 신호(비 표시 신호)를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 비 표시 신호가 각각의 화소에 입력되면, 모든 화소에 포함된 발광 소자가 비 표시 신호의 "0"의 정보에 의거하여 비발광 상태로 되게 된다. 따라서, 기록 기간(Ta8)의 시작과 동시에 화소가 표시의 실행을 정지하여 표시 기간(Td7)가 완료되고 표시 기간(Td8)가 개시된다.
모든 표시 기간(Td1 내지 Td8)의 완료는 1 프레임 기간의 완료에 해당하고, 그에 의해 하나의 상이 표시 될 수 있게 된다.
1 프레임 기간의 완료 후에는 제1 비트의 디지털 비디오 신호가 다시 화소에 입력되어 표시 기간(Ta1)가 개시된다. 그와 같이 하여, 전술된 동작을 반복한다.
표시 기간(Td1, Td2, …, Td7, Td8)는 각각 기록 기간(Ta1, Ta2, …, Ta7, Ta8)가 시작된 때부터 후속 기록 기간(Ta2, Ta3, …, Ta8, Ta1)가 시작될 때까지의 기간에 해당한다.
본 실시예에서는 표시 기간(Td1 내지 Td8) 중에서 표시 기간(Td4, Td8)가 흑색 표시 기간이다. 따라서, 6개의 표시 기간(Td1, Td2, Td3, Td5, Td6, Td7)가 26계조 표시를 실행하게 된다.
본 실시예에서는 흑색 표시 기간를 제외한 표시 기간(Td1, Td2, Td3, Td5, Td6, Td7)의 길이의 비가 Td7:Td5:Td3:Td1:Td2:Td6 = 20:21:22:23:24:25로 된다. 표시 기간의 길이의 비는 그러한 순서에 한정되지는 않는다. 표시 기간(Td1, Td2, Td3, Td5, Td6, Td7)를 짧은 길이의 순서대로 배열할 경우에 표시 기간의 길이의 비가 20:21:…:24:25로 되는 한에는 임의의 순서가 채택될 수 있다.
1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻음으로써 1 프레임 기간 동안에 화소에 의해 표시 되는 계조를 결정하게 된다. 예컨대, 화소가 모든 표시 기간 동안에 발광하는 경우의 휘도를 100%로 가정하면, 화소가 표시 기간(Td1) 동안에 발광하는 경우에는 13%의 휘도를 얻을 수 있고, 표시 기간(Td3, Td6)가 선택된 경우에는 56%의 휘도를 얻을 수 있다.
본 실시예에서는 표시가 그 동안 실행되지 않게 되는 흑색 표시 기간를 제공함으로써 발광 소자가 항상 발광하는 것을 방지하여 유기 화합물 층의 열화를 억제할 수 있게 된다.
[실시예 5]
본 실시예에서는 8개의 표시 기간를 사용하여 6-비트 디지털 비디오 신호에 의해 26계조의 표시를 실행하는 경우에 관해 설명하기로 한다. 본 실시예의 발광 장치는 도 1 내지 도 3에 도시된 구조로 된다.
도 10을 참조하면, 우선 기록 기간(Ta1) 동안에 제1 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소(보다 더 구체적으로 각각의 화소에 포함된 전류 제어용 TFT(202)의 게이트 전극)에 입력한다. 본 실시예에서는 디지털 비디오 신호를 화소에 입력하는 것이 전술된 실시형태에서와 동일한 형식으로 실행되기 때문에, 여기에서는 제1 및 제2 구동회로 군의 동작에 관한 설명을 생략하기로 한다.
제1 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 제1 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta1)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 개시된다.
다음으로, 기록 기간(Ta1)를 완료한 후에 기록 기간(Ta2)를 개시한다. 기록 기간(Ta2) 동안에는 제2 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다.
제2 비트의 디지털 비디오 신호가 각각의 화소에 입력되면, 각각의 화소에 포함된 발광 소자가 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta2)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td1)가 종료되고 표시 기간(Td2)가 개시된다.
다음으로, 기록 기간(Ta2)를 완료하기 전에 기록 기간(Ta3)를 개시한다. 기록 기간(Ta3) 동안에는 제3 비트의 디지털 비디오 신호를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제3 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta3)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td2)가 완료되고 표시 기간(Td3)가 개시된다.
다음으로, 기록 기간(Ta3)를 완료한 후에 기록 기간(Ta4)를 개시한다. 기록 기간(Ta4) 동안에는 제4 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제4 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta4)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td3)가 완료되고 표시 기간(Td4)가 개시된다.
다음으로, 기록 기간(Ta4)를 완료하기 전에 기록 기간(Ta5)를 개시한다. 기록 기간(Ta5) 동안에는 제5 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제5 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta5)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td4)가 완료되고 표시 기간(Td5)가 개시된다.
다음으로, 기록 기간(Ta5)를 완료한 후에 기록 기간(Ta6)를 개시한다. 기록 기간(Ta6) 동안에는 제6 비트의 디지털 비디오 신호를 제2 구동회로 군(Dr_R)에 의해 각각의 화소에 입력한다. 그러면, 각각의 화소에 포함된 발광 소자가 제6 비트의 디지털 비디오 신호의 "0" 또는 "1"의 정보에 의거하여 발광 상태 또는 비발광 상태로 되도록 선택된다. 따라서, 기록 기간(Ta6)의 시작과 동시에 화소가 표시를 실행하여 표시 기간(Td5)가 완료되고 표시 기간(Td6)가 개시된다.
다음으로, 기록 기간(Ta6)를 완료하기 전에 기록 기간(Ta7)를 개시한다. 기록 기간(Ta7) 동안에는 항상 "0"의 정보로 되는 디지털 비디오 신호(비 표시 신호)를 제1 구동회로 군(Dr_L)에 의해 각각의 화소에 입력한다. 비 표시 신호가 각각의 화소에 입력되면, 모든 화소에 포함된 발광 소자가 비 표시 신호의 "0"의 정보에 의거하여 비발광 상태로 되게 된다. 따라서, 기록 기간(Ta7)의 시작과 동시에 화소가 표시의 실행을 정지하여 표시 기간(Td6)가 완료되고 표시 기간(Td7)가 개시된다.
모든 표시 기간(Td1 내지 Td8)의 완료는 1 프레임 기간의 완료에 해당하고, 그에 의해 하나의 상이 표시 될 수 있게 된다.
1 프레임 기간의 완료 후에는 제1 비트의 디지털 비디오 신호가 다시 화소에 입력되어 표시 기간(Ta1)가 개시된다. 그와 같이 하여, 전술된 동작을 반복한다.
표시 기간(Td1, Td2, …, Td6, Td7)는 각각 기록 기간(Ta1, Ta2, …, Ta6, Ta7)가 시작된 때부터 후속 기록 기간(Ta2, Ta3, …, Ta7, Ta1)가 시작될 때까지의 기간에 해당한다.
본 실시예에서는 표시 기간(Td1 내지 Td7) 중에서 표시 기간(Td7)가 흑색 표시 기간이다. 따라서, 6개의 표시 기간(Td1 내지 T6)에 의해 26계조 표시가 실현되게 된다.
본 실시예에서는 흑색 표시 기간를 제외한 표시 기간(Td1 내지 Td6)의 길이의 비가 Td6:Td4:Td2:Td1:Td3:Td5 = 20:21:22:23:24:25로 된다. 표시 기간의 길이의비는 그러한 순서에 한정되지는 않는다. 표시 기간(Td1 내지 Td6)를 짧은 길이의 순서대로 배열할 경우에 표시 기간의 길이의 비가 20:21:…:24:25로 되는 한에는 임의의 순서가 채택될 수 있다.
1 프레임 기간 중에서 발광 소자가 그 동안 발광하게 되는 표시 기간의 길이의 합을 얻음으로써 1 프레임 기간 동안에 화소에 의해 표시 되는 계조를 결정하게 된다. 예컨대, 화소가 모든 표시 기간 동안에 발광하는 경우의 휘도를 100%로 가정하면, 화소가 표시 기간(Td1) 동안에 발광하는 경우에는 13%의 휘도를 얻을 수 있고, 표시 기간(Td3, Td5, Td6)가 선택된 경우에는 78%의 휘도를 얻을 수 있다.
본 실시예에서는 표시가 그 동안 실행되지 않게 되는 흑색 표시 기간를 제공함으로써 발광 소자가 항상 발광하는 것을 방지하여 유기 화합물 층의 열화를 억제할 수 있게 된다.
[실시예 6]
본 실시예에서는 도 1에 도시된 본 발명에 따른 발광 장치에서 제1 및 제2 소스 신호선 구동회로(102a, 102b)와 제1 및 제2 게이트 신호선 구동회로(103a, 103b)를 구동하는 방법에 관해 상세히 설명하기로 한다. 본 실시예에서는 설명을 용이하게 하기 위해 제1 구동회로 군(Dr_L)의 구동 방법에 관해서만 설명하지만, 제2 구동회로 군(Dr_R)도 역시 제1 구동회로 군(Dr_L)과 동일한 형식으로 구동될 수 있다.
제1 소스 신호선 구동회로(102a)에서는 클록 신호(CLK) 및 개시 펄스(SP)를시프트 레지스터(105)에 입력하게 된다. 시프트 레지스터(105)는 그러한 클록 신호(CLK) 및 개시 펄스(SP)에 의거한 타이밍 신호를 발생시켜 후속 단계로 그 타이밍 신호를 연속적으로 회로에 공급한다.
시프트 레지스터(105)로부터의 타이밍 신호를 버퍼 등(도시를 생략함)에 의해 버퍼 증폭시켜 그 버퍼 증폭된 타이밍 신호가 후속 단계로 연속적으로 회로에 공급되도록 할 수도 있다. 타이밍 신호가 공급되는 배선에는 다수의 회로 및 소자가 접속되기 때문에, 그 배선은 대량의 부하 용량(기생용량)을 보유한다. 버퍼는 타이밍 신호의 상승 에지 또는 하강 에지가 대량의 부하 용량으로 인해 "둔화"되는 것을 방지하기 위해 마련되는 것이다.
시프트 레지스터(105)로부터의 타이밍 신호는 래치(A)(106)에 입력된다. 래치(A)(106)는 디지털 신호를 처리하기 위한 다단의 래치를 포함한다. 타이밍 신호의 입력과 동시에 디지털 신호가 연속적으로 래치(A)(106)에 입력되어 그 속에 유지된다.
실시예 6에서는 디지털 신호를 래치(A)(106)에 포함된 다단의 래치에 연속적으로 입력한다. 그러나, 본 발명은 그러한 구조에 한정되지는 않는다. 선택적으로, 래치(A)(106)에 포함된 다단의 래치를 몇 개의 군으로 분할하여 디지털 신호를 그 군에 병렬로 동시에 입력하는 분할 구동을 실행할 수도 있다. 그러한 군의 수는 분할의 수로서 지칭된다. 예컨대, 래치를 4단의 군으로 분할된다면, 그러한 유형의 구동은 4 분할 구동으로서 지칭된다.
디지털 신호를 래치(A)(106)의 모든 단의 래치에 입력할 때까지의 기간는 라인 기간로서 지칭된다. 환언하면, 라인 기간는 디지털 신호를 래치(A)(106)의 가장 좌측의 단의 래치에 입력하기 시작할 때부터 디지털 신호를 가장 우측 단의 래치에 입력하는 것을 완료할 때까지의 기간에 해당한다. 실제로, 라인 기간는 수평 소거 기간를 추가로 포함할 수도 있다.
1 라인 기간가 완료되면, 래치 신호를 래치(B)(107)에 공급한다. 래치 신호의 공급 시에는 래치(A)(106)에 입력되어 그 속에 유지되는 디지털 신호가 단번에 래치(B)(107)에 전송되고, 그에 따라 래치(B)(107)의 모든 단의 래치에 입력되어 그 속에 유지된다.
래치(A)(106)가 디지털 신호를 래치(B)(107)에 전송하는 것을 완료한 후에는 시프트 레지스터(105)의 타이밍 신호에 의거하여 디지털 신호를 다시 래치(A)(106)에 연속적으로 입력하게 된다.
그러한 제2 라인 기간 동안에는 래치(B)(107)에 입력되어 그 속에 유지되는 디지털 신호를 제1 소스 신호선에 입력한다.
한편, 제2 게이트 신호선 구동 화로(103a)에서는 시프트 레지스터(도시를 생략함)로부터의 타이밍 신호를 버퍼(도시를 생략함)에 입력하고 나서 해당 게이트 신호선(GL1 내지 GLy)에 입력하게 된다. 하나의 라인의 화소의 제1 스위칭용 TFT(201a)의 게이트 전극은 각각 게이트 신호선 (GL1 내지 GLy)에 접속된다. 즉, 하나의 라인의 모든 화소의 제1 스위칭용 TFT가 단번에 구동되어야 하기 때문에, 대량의 전류가 흐를 수 있도록 하는 버퍼가 사용된다.
본 발명에서는 TFT의 사용에 의해 화소 영역(101), 제1 소스 신호선 구동회로(102a), 제2 소스 신호선 구동회로(102b), 제1 게이트 신호선 구동회로(103a), 및 제2 게이트 신호선 구동회로(103b)가 동일한 기판 상에 형성될 수 있다. 그럴 경우, 본 발명에 따른 발광 장치를 표시로서 구비하는 전기 기구의 크기가 감소될 수 있다.
실시예 6은 실시예 1 내지 5와 자유롭게 조합되어 실행될 수 있다.
[실시예 7]
본 발명의 실시예를 도 11 내지 도 13을 사용하여 설명하기로 한다. 본 실시예에서는 화소부와 그 화소부의 외주에 형성되는 구동회로의 TFT를 동시에 제조하는 방법에 관해 설명하기로 한다. 설명을 간단히 하기 위해, 구동회로용 기본 회로로서 CMOS 회로를 예시하였음을 유의해야 할 것이다. 제1 스위칭 TFT는 제2 스위칭 TFT와 동일한 방법으로 형성될 수 있으므로, 본 실시예에서는 제1 스위칭 TFT와 전류 제어 TFT를 화소 TFT로서 차례대로 예시하기로 한다.
우선, 도 11(A)에 도시된 바와 같이 예컨대 붕규산바륨 유리 또는 붕규산알루미늄 유리와 같은 유리, 전형적으로 예컨대 코닝사의 #7059 유리 또는 #1739 유리와 같은 유리로 이루어진 기판(400) 상에 예컨대 산화규소막, 질화규소막, 또는 산화질화규소막과 같은 절연막으로 이루어진 베이스막(401)을 형성한다. 예컨대, SiH4, NH3, 및 N2O로부터 플라즈마 CVD에 의해 제조되고 10 내지 200 ㎚(바람직하게는 50 내지 100 ㎚)로 형성되는 산화질화규소막과, 마찬가지로 SiH4및 N2O로부터 제조되고 50 내지 200 ㎚(바람직하게는 100 내지 150 ㎚)로 형성되는 수화된 산화질화규소막과의 적층막을 형성한다. 도 11(A)에는 2층 구조의 베이스막이 단층으로서 도시되어 있다. 실시예 7에서는 베이스막(401)에 대해 2층 구조를 예시하지만, 절연막의 단층막 및 2층 이상이 적층된 구조도 역시 형성될 수 있다.
비정질 구조로 된 반도체막으로부터 레이저 결정화 또는 공지의 열 결정화를 사용하여 제조되는 결정성 반도체막에 의해 반도체 층(402 내지 405)을 형성한다. 반도체 층(402 내지 405)의 두께는 25 내지 80 ㎚(바람직하게는 30 내지 60 ㎚)로 형성될 수 있다. 결정성 반도체막의 재료에 대해 한정이 있는 것은 아니지만, 규소 또는 규소 게르마늄(SiGe) 합금에 의해 결정성 반도체막을 형성하는 것이 바람직하다.
공지의 결정화 방법으로서는 전기로를 사용하는 열 결정화 방법, 레이저를 사용하는 레이저 어닐 결정화 방법, 적외선을 사용하는 램프 어닐 결정화 방법, 및 촉매 금속을 사용하는 결정화 방법이 있다.
예컨대 펄스 진동형 또는 연속 방출형 엑시머 레이저, YAG 레이저, 또는 YVO4레이저와 같은 레이저를 사용하여 레이저 결정화 방법에 의해 결정성 반도체막을 제조할 수 있다. 그러한 유형의 레이저를 사용할 때에는 레이저 발진기로부터 방출되는 레이저 광을 광학 시스템에 의해 선형으로 집속하는 방법을 사용할 수 있다. 결정화 조건은 조작자에 의해 적절히 선택될 수 있지만, 엑시머 레이저를 사용할 때에는 펄스 발진 주파수를 300 ㎐로 설정하고 레이저 에너지 밀도를 100 내지 400 mJ/㎠(전형적으로 200 내지 300 mJ/㎠)로 설정한다. 또한, YAG 레이저를사용할 때에는 제2 고조파를 사용하고 펄스 발진 주파수를 30 내지 3000 ㎐로 설정하며 레이저 에너지 밀도를 300 내지 600 mJ/㎠(전형적으로 350 내지 650 mJ/㎠)로 설정할 수도 있다. 이어서, 100 내지 1000 ㎛의 폭의 선형으로 집속된 레이저 광을 기판의 전 표면에 걸쳐 조사한다. 그것은 선형 레이저 광에 대해 50 내지 90%의 중첩율로 실행된다.
게이트 절연막(406)을 형성하여 반도체 층(402 내지 405)을 덮는다. 플라즈마 CVD 또는 스퍼터링에 의해 두께가 40 내지 150 ㎚인 규소 함유 절연막으로 게이트 절연막(406)을 형성한다. 실시예 7에서는 두께가 120 ㎚인 산화질화규소막을 형성한다. 물론, 게이트 절연막(4060은 그러한 유형의 산화질화규소막에 한정되지는 않고, 다른 규소 함유 절연막을 단층 또는 적층 구조로 사용할 수도 있다. 예컨대, 산화규소막을 사용할 때에는 그것을 TEOS(테트라에틸 올쏘실리케이트)와 O2와의 혼합물을 사용하여 40 Pa의 반응 압력에서 기판 온도를 300 내지 400℃로 설정한 채로 0.5 내지 0.8 W/㎠의 고주파(13.56 ㎒) 전력 밀도로 방전함으로써 플라즈마 CVD에 의해 형성할 수 있다. 그와 같이 제조된 산화규소를 후속적으로 400 내지 500℃로 열 어닐함으로써 게이트 절연막으로서의 우수한 특성을 얻을 수 있다.
이어서, 게이트 절연막(406) 상에 제1 전도막(407) 및 제2 전도막(408)을 형성하여 게이트 전극을 형성한다. 실시예 7에서는 두께가 50 내지 100 ㎚인 Ta막으로 제1 전도막(407)을 형성하고, 두께가 100 내지 300 ㎚인 W막으로 제2 전도막(408)을 형성한다.
스퍼터링에 의해 Ta막을 형성하는데, Ta 타깃의 스퍼터링을 Ar에 의해 실행한다. 적절한 양의 Xe 및 Kr을 Ar에 첨가하면, Ta막의 내부 응력이 완화되어막의 박리가 방지될 수 있다. α상 Ta막은 그 저항률이 약 20 μΩ㎝로서 게이트 전극에 사용될 수 있지만, β상 Ta막은 그 저항률이 180 μΩ㎝로서 게이트 전극용으로는 부적합하다. α상 Ta막은 그 결정 구조가 α상 Ta의 그것과 유사한 질화탄탈막이 α상 Ta막의 형성을 위해 Ta막의 베이스로서 10 내지 50 ㎚의 두께로 형성된다면 용이하게 얻어질 수 있다.
W 타깃에 의한 스퍼터링에 의해 W막을 생성하는데, 육불화텅스텐(WF6)을 사용하는 열 CVD에 의해서도 W막을 생성할 수 있다. 어느 것을 사용하든지 간에, 게이트 전극으로서 사용하려면막의 저항을 낮게 하는 것이 필요하고, W막의 저항률을 20 μΩ㎝ 이하로 하는 것이 바람직하다. W막의 결정립을 확대시킴으로써 저항률을 낮출 수 있지만, W막 중에 산소와 같은 다수의 불순물 입자가 존재할 경우에는 결정화가 억제됨으로써막의 저항이 높아진다. 따라서, 순도가 99.9999% 또는 99.99%인 W 타깃을 스퍼터링에 사용한다. 또한,막 형성 시에 가스 상으로부터 불순물이 도입되지 않도록 충분히 주의를 기울이면서 W막을 형성함으로써 9 내지 20 μΩ㎝의 저항률을 얻을 수 있다.
실시예 7에서는 제1 전도막(407)이 Ta막이고 제2 전도막(408)이 W막이지만, 양자를 Ta, W, Ti, Mo, Al, 및 Cu로 이루어진 군으로부터 선택된 원소 또는 그들 원소 중의 하나가 주 성분인 합금 재료 및 화학 화합물 재료로부터 형성할 수도 있음을 유의해야 할 것이다. 또한, 반도체막, 전형적으로 예컨대 인과 같은 불순물 원소가 그 중에 도핑된 다결정 규소막도 역시 사용할 수 있다. 실시예 7에 사용된 것 이외의 바람직한 조합의 예는 질화탄탈(TaN)에 의해 제1 전도막을 형성하여 그것을 W막으로 형성된 제2 전도막과 결합시키는 것; 질화탄탈(TaN)에 의해 제1 전도막을 형성하여 그것을 Al막으로 형성된 제2 전도막과 결합시키는 것; 및 질화탄탈(TaN)에 의해 제1 전도막을 형성하여 그것을 Cu막으로 형성된 제2 전도막과 결합시키는 것을 포함한다(도 11(B)).
이어서, 레지스트로부터 마스크(409 내지 412)를 형성하고, p1 에칭 처리를 실행하여 전극 및 배선을 형성한다. 본 실시예에서는 ICP(유도 결합 플라즈마) 에칭 방법을 사용한다. CF4와 Cl2와의 가스 혼합물을 에칭 가스로서 사용하고, 1 Pa에서 500 W RF 전력(13.56 ㎒)을 코일형 전극에 인가함으로써 플라즈마를 발생시킨다. 기판 측(시편 스테이지)에도 500 W RF 전력(13.56 ㎒)을 인가하여 효과적으로 음의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합시킬 경우에는 W막과 Ta막이 거의 동일한 수준으로 에칭된다.
도 11(C)에 도시되지는 않았지만, 제1 전도막과 제2 전도막의 에지부는 적절한 레지스트 마스크 형상을 사용함으로써 전술된 에칭 조건 하에서 기판 측에 인가되는 바이어스 전압의 효과에 따라 테이퍼 형상으로 된다. 테이퍼부의 각도는 15 내지 45°이다. 에칭 시간을 약 10 내지 20% 증가시켜 게이트 절연막 상에 잔류물을 전혀 남김이 없이 에칭을 실행할 수도 있다. W막에 대한 산화질화규소막의 선택도는 2 내지 4(전형적으로 3)이므로, 그러한 과도 에칭 공정에 의해 산화질화규소막의 노출 표면 중의 약 20 내지 50 ㎚가 에칭된다. 도 11(C)에 도시되지는 않았지만, 게이트 절연막(406) 및 제1 형상 전도 층(414 내지 417)에 의해 덮이지 않은 영역은 약 20 내지 50 ㎚의 에칭에 의해 보다 더 얇아지게 된다.
그와 같이 하여, 제1 에칭 공정에 따라 제1 전도 층 및 제2 전도 층으로 제1 형상 전도 층(414 내지 417)(제1 전도 층(41a 내지 417a) 및 제2 전도 층(414b 내지 417b))이 형성된다.
다음으로, 도 11(D)에 도시된 바와 같이 제2 에칭을 실행한다. 유사하게 ICP 에칭 방법을 사용하고, CF4, Cl2, 및 O2의 혼합물을 에칭 가스로서 사용하며, 1 Pa의 압력에서 500 W RF 전력(13.56 ㎒)을 코일형 전극에 공급함으로써 플라즈마를 발생시킨다. 50 W RF 전력(13.56 ㎒)을 기판 측(시편 스테이지)에 인가하여 제1 에칭 공정의 그것에 비해 낮은 자기 바이어스 전압을 인가한다. 그러한 에칭 조건 하에서 W막을 이방성으로 에칭하고, 보다 더 낮은 에칭 속도로 Ta막(제1 전도 층)을 이방성으로 에칭하여 제2 형상 전도막(419 내지 422)(제1 전도 층(419a 내지 422a) 및 제2 전도 층(419b 내지 422b))을 형성한다. 도 11(D)에 도시되지는 않았지만, 게이트 절연막 및 제2 형상 전도 층(419 내지 422)에 의해 덮이지 않은 영역은 약 20 내지 50 ㎚ 정도 추가로 에칭되어 보다 더 얇은 영역을 형성하게 된다.
CF4와 Cl2와의 혼합 가스에 따른 W막 또는 Ta막의 에칭 반응은 생성된 라디칼로부터, 그리고 반응 생성물의 이온 유형 및 증기압으로부터 평가될 수 있다. W와Ta의 불화물과 염화물의 증기압을 비교하면, 불화텅스텐 화합물 WF6의 증기압이 극히 높고, WCl5, TaF5, 및 TaCl5의 증기압은 비슷한 수준이다. 즉, W막과 Ta막의 양자가 모두 CF4와 Cl2와의 가스 혼합물에 의해 에칭된다. 그러나, 그러한 가스 혼합물에 적절한 양의 O2를 첨가하면 CF4와 O2가 반응하여 CO와 F를 형성하고, 다량의 F 라디칼 또는 F 이온이 생성된다. 그 결과, 높은 불화물 증기압을 수반하는 W막의 에칭 속도가 증대된다. 다른 한편으로, F가 증가됨에도 불구하고 Ta의 에칭 속도는 상대적으로 증대되지 않는다. Ta막의 에칭 속도는 Ta 산화물이 불소 또는 염소와 반응하지 않기 때문에 더욱 감소된다. 따라서, W막과 Ta막의 에칭 속도에 차이를 둘 수 있게 되고, W막의 에칭 속도를 Ta막의 그것보다 더 크게 할 수 있게 된다.
이어서, 마스크(409a 내지 412a)를 제거한 후에 도 12(A)에 도시된 바와 같이 제2 도핑 공정을 실행하여 n형 전도성을 부여하는 불순물 원소를 도핑한다. 예컨대, 70 내지 120 keV로 설정된 가속 전압으로 도핑을 실행한다. 제2 전도 층(419 내지 422)을 불순물 원소에 대한 마스크로서 사용하고, 제2 전도 층(419a 내지 422a)의 아래의 구역으로도 불순물 원소가 첨가되도록 도핑을 실행한다. 제1 불순물 영역(425 내지 428)은 제2 전도 층(419a 내지 422a)과 중첩된다. 본 실시예에서는 마스크(409a 내지 412a)를 제거한 후에 n형 전도성을 부여하는 불순물 원소를 도핑하지만, 본 발명은 그에 한정되지는 않는다. 도 12(A)에 도시된 공정에서는 마스크(409a 내지 412a)가 n형 전도성을 부여하는 불순물 원소의 도핑 후에제거될 수도 있다.
다음으로, 반도체 상(404)에 걸쳐 마스크(433)를 형성하여 제2 전도 층(421a, 421b)을 덮는다. 마스크(433)의 일부는 게이트 절연막(406)을 그 사이에 개재한 채로 제2 불순물 영역(431)과 중첩된다. 이어서, 제2 도핑 공정을 실행하여 n형 전도성을 부여하는 불순물 원소를 첨가한다. n형 전도성을 부여하는 불순물 원소의 도핑을 도즈량이 제1 도핑 공정의 그것보다 더 높이 증가된 조건에서 낮은 가속 전압으로 실행한다(도 12(B)를 참조). 이온 도핑 또는 이온 주입에 의해 도핑을 실행할 수 있다. 도즈량이 1 ×1013내지 5 ×1014원자/㎠이고 가속 전압이 60 내지 100 keV인 조건 하에서 이온 도핑을 실행한다. 주기율표 15족 원소, 전형적으로 인(P) 또는 비소(As)를 n형 전도성을 부여하는 불순물 원소로서 사용하는데, 본 실시예에서는 인(P)을 사용한다. 그 경우에 제2 전도 층(419 내지 422)은 n형 전도성을 부여하는 불순물 원소에 대한 마스크가 되고, 소스 영역(434 내지 437), 드레인 영역(438 내지 441), 및 Lov 영역(442 내지 445)이 자기정합적으로 형성된다. 또한, 마스크(433)에 따라 Loff 영역(446)이 형성된다. n형 전도성을 부여하는 불순물 원소를 1 ×1020내지 1 ×1021원자/㎤의 범위로 농도로 소스 영역(434 내지 437) 및 드레인 영역(438 내지 441)에 첨가한다.
본 발명에서는 마스크(433)의 크기를 제어함으로써 Loff 영역(446)의 길이를 자유롭게 설정할 수 있게 된다.
본 명세서에서는 게이트 절연막 사이에서 게이트 전극과 중첩되는 LDD 영역이 Lov 영역으로서 지칭된다. 게이트 절연막 사이에서 게이트 전극과 중첩되지 않는 LDD 영역은 Loff 영역으로서 지칭된다.
n형 전도성을 부여하는 불순물 원소를 Loff 영역에서는 1 ×1017내지 1 ×1019원자/㎤의 농도를 형성하고 Lov 영역에서는 1 ×1016내지 1 ×1018원자/㎤의 농도를 형성하도록 첨가한다.
도 12(B)에서는 n형 전도성을 부여하는 불순물 원소를 전술된 조건 하에서 도핑하기 전이나 후에 마스크(433)가 반도체 층(404) 상에 걸쳐 형성된 상태에서 그 n형 전도성을 부여하는 불순물 원소를 70 내지 120 keV의 가속 전압으로 도핑할 수도 있음을 유의해야 할 것이다. 전술된 공정에 의해 n형 전도성을 부여하는 불순물 원소의 농도가 스위칭 TFT의 Loff 영역이 되는 부분(446)에서는 억제되고, 구동회로에 사용되는 n채널형 TFT의 Lov 영역이 되는 부분(443)에서는 그 n형 전도성을 부여하는 불순물 원소의 농도가 증대될 수 있다. 스위칭 TFT의 Loff 영역이 되는 부분(446)에서 n형 전도성을 부여하는 불순물 원소의 농도를 억제함으로써 스위칭 TFT에서의 오프 전류를 감소시킬 수 있게 된다. 또한, 구동회로에 사용되는 n채널형 TFT의 Lov 영역이 되는 부분(443)에서 n형 전도성을 부여하는 불순물 원소의 농도를 증대시킴으로써 드레인 부근에서의 높은 전계에 따라 발생되는 핫 캐리어에 의해 핫 캐리어 효과에 기인하여 생기는 열화가 방지될 수 있다. 구동회로에 사용되는 n채널형 TFT의 Lov 영역이 되는 영역(443)에서는 n형 전도성을 부여하는 불순물 원소의 농도가 5 ×1017내지 5 ×1019원자/㎤로 되는 것이 바람직하다.
마스크(453)를 제거한 후에 도 12(C)에 도시된 바와 같이 하나의 전도성 유형과는 상반되는 소스 영역(447, 448), 드레인 영역(449, 450), 및 Lov 영역(451, 452)을 반도체 층(402, 405a) 상에 형성하여 p채널형 TFT를 제조한다. 제2 전도 층(419 sow 422)을 불순물 원소에 대한 마스크로서 사용하여 불순물 영역을 자기 정합 형식으로 형성한다. n채널형 TFT를 형성하는 반도체 층(402, 403)을 레지스트 마스크(453)에 의해 그 전 표면에 걸쳐 덮는다. 인을 소스 영역(447, 448), 드레인 영역(449, 450), 및 Lov 영역(451, 452)에 상이한 농도로 첨가하고, 본 경우에는 디보란(B2H6)을 사용하는 이온 도핑을 실행하여 각각의 불순물 영역의 불순뭉 농도가 2 ×1020내지 2 ×1021원자/㎤로 되도록 한다.
전술된 공정에 의해 각각의 반도체 층(402 내지 405a)에 불순물 영역(소스 영역, 드레인 영역, Lov 영역, 및 Loff 영역)을 형성한다. 반도체 층과 중첩되는 제2 전도 층(419 내지 422)은 게이트 전극으로서 작용하게 된다.
이어서, 전도성 유형을 제어할 목적으로 각각의 반도체 층에 첨가된 불순물 원소의 활성화 공정을 실행한다. 그러한 공정을 위해 어닐 노를 사용하는 열 어닐을 실행한다. 또한, 레이저 어닐 또는 급속 열 어닐(RTA)을 적용할 수도 있다. 열 어닐을 400 내지 700℃, 전형적으로 500 내지 600℃의 질소 분위기 중에서 1 ppm 이하, 바람직하게는 0.1 ppm 이하의 산소 농도로 실행한다. 제7 실시예에서는 4 시간 동안 500℃로 열처리를 실행한다. 그러나, 배선(419 내지 422)에 사용되는 배선 재료가 열에 취약할 경우에는 배선 등을 보호하기 위해 층간 절연막(규소를주 성분으로 하는)을 형성한 후에 활성화를 실행하는 것이 바람직하다.
또한, 3 내지 100%의 수소 함유 분위기 중에서 1 내지 12 시간 동안 300 내지 450℃로 열 처리를 하여 반도체 층의 첨가를 실행한다. 그러한 공정은 열로 활성화된 수소에 의해 반도체 층에 있는 댕글링 본드(dangling bond)를 종결 처리하는 공정 중의 하나이다. 수소 첨가의 다른 수단으로서 플라즈마 수소 첨가(플라즈마에 의해 활성화된 수소를 사용함)를 실행할 수도 있다.
다음으로, 두께가 100 내지 200 ㎚인 산빌화규소막으로 제1 층간 절연막(455)을 형성한다(도 13(A)를 참조). 이어서, 유기 절연 재료로 이루어진 제2 층간 절연막(458)을 제1 층간 절연막(455) 상에 형성한다.
이어서, 게이트 절연막(406), 제1 층간 절연막(455), 및 제2 층간 절연막(458)에 콘택트 홀을 형성하여 그 콘택트 홀을 통해 소스 영역(447, 435, 436, 448)을 접촉시키도록 소스 배선(459 내지 462)을 형성한다. 또한, 드레인 배선(463 내지 465)을 형성하여 유사하게 드레인 영역(449, 439, 440, 450)을 접촉시킨다(도 13(B)를 참조).
게이트 절연막(406), 제1 층간 절연막(455), 및 제2 층간 절연막(458)이 SiO2막 또는 SiON막인 경우에는 콘택트 홀을 CF4와 O2를 사용하는 건식 에칭에 의해 형성하는 것이 바람직함을 유의해야 할 것이다. 또한, 게이트 절연막(406), 제1 층간 절연막(455), 및 제2 층간 절연막(458)이 유기 수지막인 경우에는 콘택트 홀을 CHF3또는 BHF(완충된 불화수소, HF + NH4F)를 사용하는 건식 에칭에 의해 형성하는 것이 바람직하다. 아울러, 게이트 절연막(406), 제1 층간 절연막(455), 및 제2 층간 절연막(458)이 상이한 재료로 형성될 경우에는 각각의막에 대한 에칭 방법 및 에칭액 또는 에칭 가스의 유형을 변경하는 것이 바람직하다. 콘택트 홀을 동일한 에칭 방법 및 동일한 에칭액 또는 에칭 가스를 사용하여 형성할 수도 있다.
다음으로, 유기 수지로 제3 층간 절연막(467)을 형성한다. 예컨대 폴리이미드, 폴리아미드, 아크릴, 및 BCB(벤조시클로부텐)과 같은 유기 수지를 사용할 수 있다. 특히, 제3 중간 층 절연막(467)은 평탄화와 밀접히 연관되어 형성되기 때문에 평탄성이 우수한 아크릴을 사용하는 것이 바람직하다. 실시예 7에서는 TFT에 의해 형성된 단이 충분히 평탄화되는막 두께로 아크릴막을 형성한다. 그러한막 두께는 바람직하게는 1 내지 5 ㎛(더욱 바람직하게는 2 내지 4 ㎛)이다.
다음으로, 제3 중간 층 절연막(467)에 드레인 배선(465)에 도달하기 위한 콘택트 홀을 형성하고, 화소 전극(468)을 형성한다. 실시예 7에서는 인듐/산화주석(ITO)막을 110 ㎚의 두께로 형성한 후에 패터닝을 실행하여 화소 전극(468)을 형성한다. 또한, 2 내지 20% 사이에서 산화아연(ZnO)이 산화인듐과 혼합된 투명 전도막을 사용할 수도 있다. 그러한 화소 전극(468)은 EL 소자의 양극이 된다(도 13(C)를 참조).
다음으로, 수지 재료로 제1 뱅크(469) 및 제2 뱅크(470)을 형성한다. 제1 뱅크(469) 및 제2 뱅크(470)는 인접 화소의 추후에 형성되는 유기 화합물 층과 음극을 분리시키기 위해 형성되는 것이다. 따라서, 제2 뱅크(470)는 제1 뱅크(496)보다 더 멀리 수평으로 돌출되도록 형성되는 것이 바람직하다. 제1 뱅크(469)와제2 뱅크(470)의 결합 두께는 1 내지 2 ㎛인 것이 바람직하지만, 인접 화소의 추후에 형성되는 유기 화합물 층과 음극이 분리될 수 있다는 전제 하에서는 그러한 두께에 한정되지는 않음을 유의해야 할 것이다. 또한, 제1 뱅크(469)와 제2 뱅크(470)를 절연막에 의해 형성할 필요가 있으므로, 예컨대 산화물 또는 수지와 같은 재료를 사용할 수 있다. 제1 뱅크(469)와 제2 뱅크(470)를 모두 동일한 재료로 형성할 수도 있고, 상이한 재료로 형성할 수도 있다. 제1 뱅크(469)와 제2 뱅크9470)를 소스 배선(소스 신호선) 상에서 그것을 따라 형성할 수도 있고, 게이트 배선(게이트 신호선) 상에서 그것을 따라 형성할 수도 있다. 제1 뱅크(469)와 제2 뱅크(470)를 색소가 수지 중에 혼합된 재료에 의해 형성할 수도 있다(도 14(A)를 참조).
다음으로, 유기 화합물 층(471)과 음극(MgAg 전극)(472)을 진공 증착에 의해 대기에 노출시킴이 없이 연속적으로 형성한다. 유기 화합물 층(471)의막 두께는 80 내지 200 ㎚(전형적으로 100 내지 120 ㎚)로 될 수 있고, 음극(472)의막 두께는 180 내지 300 ㎚(전형적으로 200 내지 250 ㎚)로 될 수 있음을 유의해야 할 것이다. 또한, 제7 실시예는 단지 하나의 화소만이 도시되어 있지만, 그 경우에 적색 광을 발광하는 유기 화합물 층, 녹색 광을 발광하는 유기 화합물 층, 및 청색 광을 발광하는 유기 화합물 층이 동시에 형성됨을 유의해야 할 것이다. 또한, 유기 화합물 층과 음극을 형성하는 재료의 일부는 비록 그 재료가 최종적으로 유기 화합물 층(471)과 음극(472) 중에 포함되게 되지 않더라도 뱅크(470) 상에 적층되게 된다.
유기 화합물 층(471)과 음극(472)을 적색 컬러에 대응하는 화소, 녹색 컬러에 대응하는 화소, 및 청색 컬러에 대응하는 화소에 대해 순서대로 형성한다. 그러나, 유기 화합물 층(471)은 용액에 대한 저항이 부족하므로, 각각의 컬러를 사진인쇄 기술을 사용함이 없이 별개로 형성해야 한다. 금속 마스크를 사용하여 원하는 화소 이외의 화소를 덮고, 원하는 지점에서만 선택적으로 유기 화합물 층(471)을 형성하는 것이 바람직하다.
즉, 우선 마스크를 적색 컬러에 대응하는 화소를 제외한 모든 화소를 덮도록 세팅하고, 마스크를 사용하여 적색 발광 유기 화합물 층을 선택적으로 형성한다. 다음으로, 마스크를 녹색 컬러에 대응하는 화소를 제외한 모든 화소를 덮도록 세팅하고, 마스크를 사용하여 녹색 발광 유기 화합물 층을 선택적으로 형성한다. 마지막으로, 마스크를 청색 컬러에 대응하는 화소를 제외한 모든 화소를 덮도록 세팅하고, 마스크를 사용하여 청색 발광 유기 화합물 층을 선택적으로 형성한다. 본 실시예에서는 모두 상이한 마스크를 사용하는 것을 언급하였지만, 동일한 마스크를 재 사용할 수도 있음을 유의해야 할 것이다. 또한, 모든 화소의 유기 화합물 층이 형성될 때까지 진공을 해제함이 없이 처리를 실행하는 것이 바람직하다.
실시예 7에는 유기 화합물 층(471)에 대해 단지 하나의 발광 층으로만 이루어진 다일 층 구조가 예시되고 있지만, 발광 층에 추가하여 예컨대 홀 이송 층, 홀 주입 층, 전자 이송 층, 및 전자 주입 층과 같은 층을 구비하는 구조도 역시 유기 화합물 층에 사용될 수 있음을 유의해야 할 것이다. 그러한 유형의 조합의 다양한 예는 이미 보고된 바 있는 것으로, 보고된 그러한 모든 구조를 사용할 수 있다. 유기 화합물 층(471)으로서는 공지의 재료를 사용할 수 있다. 발광 구동 전압을고려하여 공지의 재료로서의 유기 재료를 사용하는 것이 바람직하다.
다음으로, 음극(472)을 형성한다. 실시예 7에서는 음극(472)으로서 MgAg 전극을 사용하는 예가 예시되어 있지만, 다른 공지의 재료를 사용할 수도 있다.
그와 같이 하여, 도 14(B)에 도시된 바와 같은 구조로 된 액티브 매트릭스 기판을 완성한다. 제1 뱅크(469)와 제2 뱅크(470)를 형성한 후에는 다중 챔버 방법(또는 인-라인 방법)의 박막 형성 장치를 사용함으로써 음극(472)의 형성에 이르기까지 대기에 노출시킴이 없이 연속적으로 처리를 실행하는 것이 효과적임을 유의해야 할 것이다.
실시예 7에서는 소스 영역(504), 드레인 영역(505), Loff 영역(506), Lov 영역(507), 및 채널 형성 구역(508)이 스위칭 TFT(501)의 반도체 층에 포함된다. Loff 영역(506)은 게이트 절연막(406)을 개재한 채로 게이트 전극(421)과 중첩되지 않도록 형성된다. 또한, Lov 영역(507)은 게이트 절연막(406)을 개재한 채로 게이트 전극(421)과 중첩되도록 형성된다. 이 타입의 구조는 오프 전류를 감소시키는데 매우 유효하다.
또한, 실시예 7에서는 스위칭 TFT(501)로서 단일 게이트 구조가 사용되지만, 이중 게이트 구조 또는 다른 유형의 다중 게이트 구조를 스위칭 TFT에 사용할 수도 있다. 이중 게이트 구조를 사용함으로써 2개의 TFT가 효과적으로 직렬 접속되어 추가로 오프 전류가 감소되는 이점이 제공된다.
또한, 실시예 7에서는 스위칭 TFT가 n채널형 TFT이지만, p채널형 TFT를 사용할 수도 있다.
전류 제어 TFT(502)의 반도체 층은 소스 영역(510), 드레인 영역(511), Lov 영역(512), 및 채널 형성 영역(513)을 포함한다. Lov 영역(512)은 게이트 절연막(406)을 개재한 채로 게이트 전극(422)과 중첩되도록 형성된다. 실시예 7에서는 전류 제어 TFT가 Loff 영역을 구비하지 않지만, Loff 영역을 구비한 구조도 역시 사용될 수 있음을 유의해야 할 것이다.
또한, 실시예 7에서는 전류 제어 TFT가 p채널형 TFT이지만, n채널형 TFT를 사용할 수도 있다.
실시예 7의 액티브 매트릭스 기판은 표시부는 물론 구동회로부에도 최적으로 구조로 된 TFT가 배치됨으로써 극히 높은 신뢰성을 나타내고 그 동작 특성도 역시 향상됨을 주목해야 할 것이다.
우선, 동작 속도를 급격히 떨어뜨리지 않으려고 핫 캐리어 주입을 감소시킨 구조로 된 TFT가 구동회로부를 형성하는 CMOS 회로의 n채널형 TFT(503)로서 사용된다. 예컨대 시프트 레지스터, 버퍼, 레벨 시프터, 및 샘플링 회로(샘플 및 홀드 회로)와 같은 회로가 본 실시예의 구동회로로서 포함됨을 유의해야 할 것이다. 디지털 구동을 실행할 때에는 예컨대 D/A 변환기와 같은 신호 변환 회로가 포함될 수도 있다.
실시예 7의 CMOS 회로의 n채널형 TFT(503)의 반도체 층은 소스 영역(521), 드레인 영역(522), Lov 영역(523), 및 채널 형성 영역(524)을 포함한다.
또한, CMOS 회로의 p채널형 TFT(504)의 반도체 층은 소스 영역(531), 드레인 영역(532), Lov 영역(533), 및 채널 형성 영역(534)을 포함한다.
실제로, 도 14(B)의 공정까지 완료되었을 때에는 기밀 특성이 높고 가스를 제거하는 성질이 적은 보호막(예컨대 적층물막 또는 자외선 경화 수지막) 또는 투명 밀봉 재료로 포장(밀봉)을 실행하여 대기에의 노출이 없도록 하는 것이 바람직함을 유의해야 할 것이다. 또한, 밀봉 재료의 내부에 불활성 가스를 배치하고, 건조제(예컨대 산화바륨)를 밀봉 재료의 내부에 배치하면, 발광 소자의 신뢰성이 개선된다.
또한, 포장 공정 등에 따라 기밀 특성을 향상시킨 후에는 기판 상에 형성된 소자를 회로로부터 연장된 단자에 의해 외부 신호 단자에 접속하기 위해 커넥터(가요성 인쇄 회로, FPC)를 부착한다. 그와 같이 하여, 제품을 완성시킨다. 본 명세서의 전체에 걸쳐 그러한 유형으로 제품을 인도할 수 있는 상태가 발광 표시 장치로서 지칭된다.
본 발명에서 전술된 바와 같이 게이트 전극의 장 방향의 채널 길이(이후로 게이트 전극의 폭으로서 지칭됨)는 상이하다. 따라서, 게이트 전극을 마스크로서 사용하여 이온 주입을 실행할 때에 게이트 전극 두께의 상이함에 기인한 이온 침투 깊이의 차이를 이용함으로써 제1 게이트 전극의 아래에 배치된 반도체 층 중의 이온 농도를 제2 게이트 전극의 아래에 배치된 반도체 층 중의 이온 농도보다 더 낮출 수 있게 된다.
또한, 마스크를 사용하여 Loff 영역을 형성하기 위해서는 단지 Lov 영역의 폭만을 덮으면 되기 때문에 Loff 영역과 Lov 영역의 위치 제어가 용이하게 된다.
실시예 7에는 유기 화합물 층으로부터 발광되는 광을 기판을 향해 인도하는예가 예시되어 있지만, 본 발명은 그에 한정되지는 않고 유기 화합물 층으로부터 발광되는 광이 기판의 위쪽으로 인도되는 구조도 역시 사용될 수 있음을 유의해야 할 것이다. 그 경우에는 발광 소자의 음극이 화소 전극이 되고, 전류 제어 TFT가 n채널형 TFT인 것이 바람직하다.
전술된 본 발명의 발광 장치의 형성 방법은 제7 실시예에 예시된 방법에 한정되지는 않고, 제반의 발광 장치의 형성 방법을 사용하는 것도 역시 가능하다.
실시예 7은 실시예 1 내지 6에 예시된 구조와 자유롭게 결합될 수 있다.
[실시예 8]
도 15(A)는 본 발명의 발광 장치의 평면도이다. 도 15(A)에서는 부호 "4010"이 기판을, 부호 "4011"이 화소부를, 부호 "4012a 및 4012b"가 제1 및 제2 소스 신호선 구동회로를, 그리고 부호 "4013a 및 4013b"가 제1 및 제2 게이트 신호선 구동회로를 각각 지시하고 있다. 구동회로는 FPC(4017)을 통해 배선(4016a, 4016b, 4014a, 4014b, 4015)을 경유하여 외부 기구에 접속된다.
덮개 재료(6000), 밀봉 재료(하우징 재료로서도 지칭됨)(7000), 및 기밀 밀봉 재료(제2 밀봉 재료)(7001)는 하나 이상의 화소부(4011), 바람직하게는 그 경우에 구동회로(4012a, 4012b, 4013a, 4013b)와 화소부(4011)를 모두 밀봉하도록 형성된다.
또한, 도 15(B)는 "A-A'"로서 지시된 절단 선을 따른 도 15(A)의 본 발명의 발광 장치의 단면도이다. 도 15(B)에서는 구동회로 TFT(4022a, 4022b)(본 도면에는 n채널형 TFT와 p채널형 TFT가 결합된 CMOS 회로가 도시되어 있음을 유의할 것)와 화소부 TFT(4023)(본 도면에는 EL 소자로 흐르는 전류를 제어하는 EL 구동 TFT만이 도시되어 있음을 유의할 것)가 기판(4010) 위의 베이스막(4021) 상에 형성되어 있다. TFT는 공지의 구조(상단 게이트 구조 또는 하단 게이트 구조)를 사용하여 형성될 수 있다.
구동회로 TFT(4022a, 4022b) 및 전류 제어 TFT(4023)를 완성한 후에 화소 전극(4027)을 수지 재료로 이루어진 층간 절연막(평탄화막)(4026) 상에 형성한다. 화소 전극(4027)을 전류 제어 TFT(4023)의 드레인에 전기 접속하기 위한 투명 전도막으로 형성한다. 산화 인듐과 산화주석과의 화합물(ITO로서 지칭됨) 또는 산화인듐과 산화아연과의 화합물을 투명 전도막으로서 사용할 수 있다. 화소 전극(4027)을 형성한 후에는 절연막(4028)을 형성하고, 화소 전극(4027) 상에 개구부를 형성한다.
다음으로, 유기 화합물 층(4029)을 형성한다. 유기 화합물 층(4029)을 공지의 유기 재료(예컨대 홀 주입 층, 홀 이송 층, 발광 층, 전자 이송 층, 및 전자 주입 층)를 자유롭게 조합함으로써 적층 구조 또는 단층 구조로 형성할 수 있다. 공지의 기술을 사용하여 어떤 구조를 사용할 것인지를 결정할 수 있다. 또한, 유기 재료는 저분자량 재료 및 고분자량(중합체) 재료로서 존재한다. 저분자량 재료를 사용할 때에는 증착을 사용하지만, 고분자량 재료를 채용할 때에는 예컨대 스핀 코팅, 프린팅, 잉크젯 프린팅과 같은 용이한 방법을 사용하는 것이 가능하다.
본 실시예에서는 유기 재료 층(4029)을 섀도우 마스크를 사용하여 증착에 의해 형성한다. 섀도우 마스크를 사용하여 각각의 화소에 대해 상이한 파장으로 발광할 있는 발광 층(적색 발광 층, 녹색 발광 층, 청색 발광 층)을 형성함으로써 컬러 표시가 가능하게 된다. 또한, 예컨대 전하 결합 층(CCM)과 컬러 필터를 결합시키는 방법 및 백색 발광 층과 컬러 필터를 결합시키는 방법과 같은 방법을 사용할 수도 있다. 물론, 발광 표시 장치는 단색 광을 발광할 수도 있다.
유기 화합물 층(4029)을 형성한 후에는 유기 화합물 층 상에 음극(4030)을 형성한다. 음극(4030)과 유기 화합물 층(4029)과의 사이의 계면에 존재하는 수분 및 산소를 최대한으로 제거하는 것이 바람직하다. 따라서, 유기 화합물 층(4029)과 음극(4030)을 진공 중에서 연속적으로 퇴적시키거나, 유기 화합물 층(4029)을 불활성 가스 분위기 중에서 형성하고 음극(4030)을 공기에 노출시킴이 없이 형성하는 방법을 사용하는 것이 필요하다. 본 실시예에서는 다중 챔버 방법(다단 기구 방법)의막 퇴적 장치를 사용함으로써 전술된막 퇴적이 가능하게 된다.
본 실시예에서는 LiF(불화 리튬)막과 Al(알루미늄)막과의 적층 구조를 음극(4030)으로서 사용함을 유의해야 할 것이다. 특히, 두께가 1 ㎚인 LiF를 증착에 의해 유기 화합물 층(4029) 상에 형성하고, 두께가 300 ㎚인 알루미늄막을 LiF막 상에 형성한다. 물론, 공지의 음극 재료인 MgAg 전극도 역시 사용될 수 있다. 이어서, 음극(4030)을 도면 부로 "4031"로 지시된 영역에 있는 배선(4016)에 접속시킨다. 배선(4016)은 음극(4030)에 미리 정해진 전압을 부여하기 위한 전원 공급선으로서, 전도 페이스트 재료(4032)를 통해 FPG(4017)에 접속된다.
음극(4030)과 도면 부로 "4031"로 지시된 영역에 있는 배선(4016)을 전기적으로 접속시키려면, 층간 절연막(4026)과 절연막(4028)에 콘택트 홀을 형성하는 것이 필요하다. 그러한 콘택트 홀을 층간 절연막(4026)의 에칭 시에(화소 전극용 콘택트 홀을 형성할 때에), 그리고 절연막(4028)의 에칭 시에(유기 화합물 층을 형성하기 전에 개구부를 형성할 때에) 형성할 수 있다. 또한, 절연막(4028)을 에칭할 때에 층간 절연막(4026)에 이르기까지 단번에 에칭을 할 수도 있다. 그 경우, 층간 절연막(4026)과 절연막(4028)이 동일한 수지 재료로 된다면, 양호한 콘택트 홀을 형성할 수 있다.
이어서, 그와 같이 제조된 발광 소자의 표면을 패시베이션막(6003), 충전 재료(6004Z), 및 덮개 부재(6000)를 형성하여 덮는다.
또한, 덮개 재료(6000)와 기판(4010)과의 사이에 밀봉 재료(7000)를 형성하여 발광 소자부를 둘러싸고, 기밀 밀봉 재료(제2 밀봉 재료)(7001)를 말봉 재료(7000)의 외부 상에 형성한다.
그 경우, 충전 재료(6004)는 덮개 재료(6000)를 접합하는 접착제로서 작용한다. 충전 재료(6004)로서는 PVC(폴리비닐 클로라이드), 에폭시 수지, 규소 수지, PVB(폴리비닐 부티랄), 및 EVA(에틸렌 비닐 아세테이트)를 사용할 수 있다. 충전 재료(6004)의 내부에 건조제를 형성하면, 수분 흡수 효과가 지속적으로 유지되어 바람직하다.
또한, 충전 재료(6004) 중에는 스페이서가 담길 수 있다. 스페이서는 예컨대 BaO와 같은 분말 물질로 되어 스페이서 그 자체에 수분 흡수 능력을 제공하도록 할 수도 있다.
스페이서를 사용할 때에는 패시베이션막(6003)이 스페이서의 압력을 완화시킬 수 있다. 또한, 예컨대 수지막과 같은막을 패시베이션막(6003)과는 별개로 형성하여 스페이서의 압력을 완화시키도록 할 수 있다.
또한, 덮개 재료(6000)로서는 유리 판, 알루미늄 판, 스테인리스 강판, FRP(유리 섬유 강화 플라스틱) 판, PVF(폴리비닐 플루오라이드)막, 마일라(Mylar)막, 폴리에스터막, 및 아크릴막을 사용할 수 있다. 충전 재료(6004)로서 PVB 또는 EVA를 사용할 경우에는 수십 장의 알루미늄 포일이 PVF막 또는 마일라막에 의해 개재된 구조의 시트를 사용하는 것이 바람직하다.
그러나, 발광 소자로부터의 발광 방향(광 방사 방향)에 의존하여 덮개 재료(6000)를 광 투과 특성이 있도록 하는 것이 필요하다.
또한, 배선(4015)을 기밀 밀봉 재료(7001)와 기판(4010)과의 사이의 틈새를 통해 FPC(4017)에 전기 접속한다. 여기에서는 배선(4015)에 관해 설명하지만, 배선(4014a, 4014b, 4016a, 4016b)도 역시 유사하게 밀봉 재료(7000)와 기밀 밀봉 재료(7001)의 아래로 통과시킴으로써 FPC(4017)에 전기 접속됨을 유의해야 할 것이다.
본 실시예에서는 충전 재료(6004)를 형성한 후에 덮개 재료(6000)를 접합하고 밀봉 재료(7000)를 충전 재료(6004)의 측면(노출 표면)을 덮도록 부착하지만, 충전 재료(6004)를 덮개 재료(6000)와 밀봉 재료(7000)의 부착 후에 형성할 수도 있음을 유의해야 할 것이다. 그 경우, 충전 재료 주입 개구는 기판(4010), 덮개 재료(6000), 및 프레임 재료(6001)에 의해 형성되는 틈새를 통해 형성된다. 그러한 틈새를 진공 상태(10-2Torr 이하의 압력)로 세팅하고, 충전 재료를 담고 있는 탱크 속에 주입 개구를 집어넣은 후에 틈새 외부의 공기 압력을 틈새 내부의 공기 압력 보다 더 높게 하여 충전 재료를 틈새 속에 충전시킨다.
실시예 8은 실시예 1 내지 6에 예시된 구조와 자유롭게 결합될 수 있다.
[실시예 9]
본 실시예에서는 본 발명을 사용하여 실시예 8에서와는 형태가 다른 발광 장치를 형성하는 예에 관해 도 16(A) 및 도 16(B)를 참조하여 설명하기로 한다. 도 15(A) 및 도 15(B)에서와 동일한 부호는 동일한 것을 지시하기 때문에 생략하기로 한다.
도 16(A)는 본 실시예의 발광 장치의 평면도이고, 도 16(B)는 "A-A'"로서 지시된 절단 선을 따른 도 16(A)의 단면도이다.
실시예 8에 따르면, 패시베이션막(6003)을 발광 소자를 덮도록 형성한다.
그 경우, 충전 재료(6004)는 덮개 재료(6000)를 접합하는 접착제로서 작용한다. 충전 재료(6004)로서는 PVC(폴리비닐 클로라이드), 에폭시 수지, 규소 수지, PVB(폴리비닐 부티랄), 및 EVA(에틸렌 비닐 아세테이트)를 사용할 수 있다. 충전 재료(6004)의 내부에 건조제를 형성하면, 수분 흡수 효과가 지속적으로 유지되어 바람직하다.
또한, 충전 재료(6004) 중에는 스페이서가 담길 수 있다. 스페이서는 예컨대 BaO와 같은 분말 물질로 되어 스페이서 그 자체에 수분 흡수 능력을 제공하도록할 수도 있다.
스페이서를 사용할 때에는 패시베이션막(6003)이 스페이서의 압력을 완화시킬 수 있다. 또한, 예컨대 수지막과 같은막을 패시베이션막(6003)과는 별개로 형성하여 스페이서의 압력을 완화시키도록 할 수 있다.
또한, 덮개 재료(6000)로서는 유리 판, 알루미늄 판, 스테인리스 강판, FRP(유리 섬유 강화 플라스틱) 판, PVF(폴리비닐 플루오라이드)막, 마일라(Mylar)막, 폴리에스터막, 및 아크릴막을 사용할 수 있다. 충전 재료(6004)로서 PVB 또는 EVA를 사용할 경우에는 수십 장의 알루미늄 포일이 PVF막 또는 마일라막에 의해 개재된 구조의 시트를 사용하는 것이 바람직하다.
그러나, 발광 소자로부터의 발광 방향(광 방사 방향)에 의존하여 덮개 재료(6000)를 광 투과 특성이 있도록 하는 것이 필요하다.
다음으로, 충전 재료(6001)를 사용하여 덮개 재료(6000)를 접합한 후에 프레임 재료(6001)를 충전 재료(6002)의 측면(노출 표면)을 덮도록 부착한다. 프레임 재료(6001)는 밀봉 재료(밀봉제로서의 역할을 함)에 의해 접합된다. 그 경우, 밀봉 재료(6002)로서는 광 경화성 수지를 사용하는 것이 바람직하지만, 유기 화합물 층의 열 저항이 허용하는 한에는 열 경화성 수지를 사용할 수도 있다. 밀봉 재료(6002)는 가능한 한 적은 수분과 산소가 그것을 통과할 수 있는 재료인 것이 바람직함을 유의해야 할 것이다. 또한, 건조제를 밀봉 재료(6002)의 내부에 첨가할 수도 있다.
또한, 배선(4015)을 기밀 밀봉 재료(7001)와 기판(4010)과의 사이의 틈새를통해 FPC(4017)에 전기 접속한다. 여기에서는 배선(4015)에 관해 설명하지만, 배선(4014a, 4014b, 4016a, 4016b)도 역시 유사하게 밀봉 재료(7000)와 기밀 밀봉 재료(7001)의 아래로 통과시킴으로써 FPC(4017)에 전기 접속됨을 유의해야 할 것이다.
본 실시예에서는 충전 재료(6004)를 형성한 후에 덮개 재료(6000)를 접합하고 밀봉 재료(7000)를 충전 재료(6004)의 측면(노출 표면)을 덮도록 부착하지만, 충전 재료(6004)를 덮개 재료(6000)와 밀봉 재료(7000)의 부착 후에 형성할 수도 있음을 유의해야 할 것이다. 그 경우, 충전 재료 주입 개구는 기판(4010), 덮개 재료(6000), 및 프레임 재료(6001)에 의해 형성되는 틈새를 통해 형성된다. 그러한 틈새를 진공 상태(10-2Torr 이하의 압력)로 세팅하고, 충전 재료를 담고 있는 탱크 속에 주입 개구를 집어넣은 후에 틈새 외부의 공기 압력을 틈새 내부의 공기 압력 보다 더 높게 하여 충전 재료를 틈새 속에 충전시킨다.
실시예 9는 실시예 1 내지 6에 예시된 구조와 자유롭게 결합될 수 있다.
[실시예 10]
도 17은 발광 장치의 화소부의 상세 단면도이다.
도 17에서는 공지의 방법으로 형성된 n채널형 TFT가 기판(3501) 상에 마련되는 제1 스위칭용 TFT(3502) 및 제2 스위칭용 TFT(3504)로서 사용된다. 본 실시예에서는 화소부가 이중 게이트 구조로 된다. 이중 게이트 구조는 2개의 TFT가 사실상 직렬로 접속되어 오프 전류 값을 감소시킬 수 있다는 이점이 있다. 본 실시예서는 이중 게이트 구조를 채용하지만, 단일 게이트 구조 또는 삼중 게이트 구조와 같은 다중 게이트 구조 또는 3개보다 더 많은 게이트를 구비한 구조가 선택적으로 사용될 수 있다.
전류 제어용 TFT(3503)로서는 공지의 방법으로 형성된 n채널형 TFT가 사용된다.
제2 스위칭용 TFT(3504)의 드레인 배선(31)은 배선(36)을 통해 제1 스위칭용 TFT(3502)의 드레인 배선(35)과 전류 제어용 TFT(3503)의 게이트 전극(37)에 전기 접속된다.
선택적으로, 제1 스위칭용 TFT(3502), 제2 스위칭용 TFT(3504), 및 전류 제어용 TFT(3503)로서 공지의 방법을 사용하여 형성된 p채널형 TFT가 사용될 수 있다. 제1 스위칭용 TFT(3502)와 제2 스위칭용 TFT(3504)와 동일한 극성으로 된 TFT를 사용하는 것이 바람직하다.
공지의 방법으로 형성된 n채널형 TFT는 전류 제어용 TFT(3505)로서 사용된다. 전류 제어용 TFT(3503)의 게이트 전극(37)은 배선(36)을 통해 제1 스위칭용 TFT(3502)의 드레인 배선(35)과 제2 스위칭용 TFT(3504)의 드레인 전극(31)에 전기 접속된다.
전류 제어용 TFT(3503)는 발광 소자를 통해 흐르는 전류의 양을 제어하기 위한 것이기 때문에, TFT(3503)를 통해 대량의 전류가 흐르게 된다. 그 결과, TFT(3503)가 열 또는 핫 캐리어로 인해 열화될 가능성이 높다. 따라서, 전류 제어용 TFT(3503)의 드레인 영역 측에 LDD 영역이 게이트 절연막을 개재한 채로 게이트전극과 중첩되도록 마련되는 본 실시예의 구조는 매우 효과적이다. 그러나, 본 발명은 그러한 구조에 한정되지는 않는다. LDD는 영역은 전류 제어용 TFT(3503)의 드레인 영역 측에 게이트 절연막을 개재한 채로 게이트 전극과 중첩되도록 마련될 수도 있다. 선택적으로, LDD 영역을 마련하는 것이 불가피한 것은 아니다. 그러한 경우에는 발광 소자의 구동 전압이 10 V 이하, 전형적으로 5 V 이하인 것이 바람직하다.
전류 제어용 TFT(3503)는 본 실시예에서는 단일 게이트 구조이지만, 다수의 TFT가 직렬로 접속되어 이중 게이트 구조 또는 2개를 넘는 게이트를 구비한 다중 게이트 구조로 될 수도 있다. 또한, 다수의 TFT가 병렬로 접속되어 높은 효율로 열을 방사할 수 있는 구조를 제공할 수도 있다. 그러한 구조는 열로 인한 열화에 대처하는데 효과적이다.
소스 배선(40)은 전원 공급선 (38)에 접속되어 그것을 항상 일정한 전위로 유지되도록 한다.
제1 패시베이션막(41)은 제1 스위치용 TFT(3502), 제2 스위칭용 TFT(3504), 및 전류 제어 TFT(3503) 상에 마련된다. 이어서, 수지 절연막으로 이루어진 평탄화막(42)이 그 위에 마련된다. 평탄화막(42)을 사용하여 TFT로 인한 레벨 차를 제거하는 것은 매우 중요하다. 추후의 단계에서 형성하려는 유기 화합물 층은 매우 얇기 때문에, 레벨 차의 존재로 인해 열악한 발광이 일어나는 경우가 있다. 따라서, 유기 화합물 층을 형성하기 전에 화소 전극을 평탄화시켜 가능한 한 평탄한 표면 상에 유기 화합물 층이 형성될 수 있도록 하는 것이 바람직하다.
부호 "43"은 고 반사 전기 전도막으로 이루어진 화소 전극(본 경우에는 발광 소자의 음극)을 지시하고 있는데, 그 화소 전극(43)은 전류 제어용 TFT(3503)의 드레인 영역에 전기 접속된다. 예컨대 알루미늄 합금막, 구리 합금막, 은 합금막, 또는 그들의 다층막과 같은 저항이 낮은 전기 전도막을 화소 전극(43)으로서 사용하는 것이 바람직하다. 화소 전극(43)은 추가의 다른 전기 전도막을 포함하는 다층 구조로 될 수도 있다.
발광 층(45)은 절연막(바람직하게는 수지)으로 이루어진 뱅크(44a, 44b)에 의해 형성되는 홈(화소에 대응하는)에 형성된다. 도 17에는 단지 하나의 화소만이 도시되어 있지만, R(적색), G(녹색), 및 B(청색)에 각각 해당하는 다수의 발광 층이 형성될 수 있다. 발광 층용의 유기 재료로서는 π짝 중합체 재료가 사용된다. 전형적인 중합체 재료로서는 폴리파라페닐렌 비닐렌(PPV), 폴리비닐카바졸(PVK), 폴리플루오렌을 들 수 있다.
각종의 유형의 PPV형 유기 재료가 있는데, 예컨대 "발광 다이오드용 중합체(Polymers for Light Emitting Diodes)", H. Schenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, 및 H. Spreitzer, Euro Display, Procedings, 1999, 제33면 내지 제37면과 일본 특허 공개 공보 평성 10년 제92576호에 개시된 재료를 들 수 있다.
특정의 발광 층에 있어서는 시아노폴리페닐렌비닐렌을 적색 광 발광 층으로서, 폴리페닐렌비닐렌을 녹색 광 발광 층으로서, 그리고 폴리페닐렌비닐렌 또는 폴리알킬페닐렌을 청색 광 발광 층으로서 각각 사용할 수 있다. 발광 층의막 두께는30 내지 150 ㎚(바람직하게는 40 내지 100 ㎚)로 될 수 있다.
그러나, 앞에서 열거된 발광 층은 발광 층에 사용될 수 있는 유기 재료의 예에 불과하고, 유기 재료를 그에 한정시킬 필요는 없다. 유기 화합물 층(발광 및 발광용 캐리어의 이동을 위한 층)은 발광 층, 전하 이송 층, 또는 전하 주입 층을 자유롭게 결합시킴으로써 형성될 수 있다.
예컨대, 본 실시예에서는 발광 층으로서 중합체가 사용되지만, 선택적으로 저분자 유기 재료가 사용될 수도 있다. 탄화규소와 같은 무기 재료는 전하 이송 층 또는 전하 주입 층으로서 사용될 수 있다. 그러한 유기 또는 무기 재료로서는 공지의 재료가 사용될 수 있다.
본 실시예에서는 PEDOT(폴리티오펜) 또는 PAni(폴리아닐린)로 이루어진 홀 주입 층(46)을 포함한 다층 구조가 발광 층(45) 상에 형성되는 유기 화합물 층이 제공된다. 이어서, 투명 전기 전도막으로 이루어진 양극을 홀 주입 층(46) 상에 마련한다. 본 실시예에서는 발광 층(45)에 의해 발생되는 광이 상부 표면 측을 향해(TFT의 상부 측을 향해) 방사되기 때문에, 양극(47)이 광 투과성이어야 한다. 산화인듐과 산화주석과의 화합물 또는 산화인듐과 산화아연과의 화합물이 투명 전기 전도막에 사용될 수 있지만, 열 저항이 낮은 발광 층과 홀 주입 층이 형성된 후에막이 형성되기 때문에 가능한 한 낮은 온도에서 형성될 수 있는 투명 전기 전도막이 바람직하다.
양극(47)을 형성함으로써 발광 소자(3505)가 완성된다. 여기에서, 발광 소자(3505)는 화소 전극(음극)943), 발광 층(45), 홀 주입 층(46), 및 양극(47)을 포함하는 소자를 지시한다. 화소 전극(43)의 영역은 사실상 화소의 그것과 마찬가지이기 때문에, 화소가 전체적으로 발광 소자로서 작용한다. 따라서, 발광의 사용 효율이 극히 높아져서 밝은 상 표시가 실현된다.
본 실시예에서는 제2 패시베이션막(48)을 양극(47) 상에 추가로 마련한다. 제2 패시베이션막(48)으로서는 질화규소막 또는 산화질화규소막이 바람직하다. 제1 패시베이션막(48)은 불가피한 것은 아니다. 그러나, 그 패시베이션막(48)은 발광 소자를 외부로부터 차단하여 유기 재료의 산화로 인한 열화를 방지하고 유기 재료로부터의 가스 제거를 억제하기 때문에 마련되는 것이 유리하다. 결과적으로, 발광 장치의 신뢰성이 향상될 수 있다.
전술된 바와 같이, 본 발명에 따른 발광 장치는 도 17에 도시된 바와 같은 구조로 된 화소를 포함한 화소부를 구비하고, 오프 전류 값이 충분히 낮은 제1 및 제2 스위칭용 TFT와 핫 캐리어의 주입에 대한 저항성이 있는 전류 제어용 TFT를 포함한다. 즉, 신뢰성이 높고 탁월한 상을 표시 할 수 있는 발광 장치를 얻을 수 있다.
본 실시예는 실시예 1 내지 6과 결합될 수 있다.
[실시예 11]
본 실시예에서는 실시예 10의 화소부에 있는 발광 소자를 역전시킴으로써 얻어지는 구조에 관해 설명하기로 한다. 그러한 구조의 설명을 위해 도 18을 참조하기로 한다. 도 18에 도시된 구조는 발광 소자와 전류 제어용 TFT에서만 도 17의 것과 상이하기 때문에, 여기에서는 다른 부분에 관한 설명을 생략하기로 한다.
도 18에서는 공지의 방법으로 형성된 p채널형 TFT가 전류 제어용 TFT(3503)로서 사용된다.
본 실시예에서는 투명 전기 전도막이 화소 전극(양극)(50)으로서 사용된다. 더 구체적으로는, 산화인듐과 산화아연과의 화합물로 이루어진 전기 전도막이 사용된다. 물론, 산화인듐과 산화주석과의 화합물로 이루어진 전기 전도막도 역시 사용될 수 있다.
절연막으로 이루어진 뱅크(51a, 51b)의 형성 후에 폴리비닐카바졸로 이루어진 발광 층(52)을 용액의 도포에 의해 형성한다. 아세틸아세트산칼륨(acacK로서 표시됨)으로 이루어진 전자 주입 층(53)과 알루미늄 합금으로 이루어진 음극(54)을 그 위에 형성한다. 그 경우, 음극(54)은 패시베이션막으로서의 역할도 한다. 그와 같이 하여, 발광 소자(3701)를 형성한다.
실시예 11에서는 발광 층(52)으로부터 발광되는 광이 도 18에 화살표로 지시된 바와 같이 TFT가 형성되어 있는 기판을 향해 방사된다.
실시예 11은 실시예 1 내지 6과 결합될 수 있다.
[실시예 12]
본 실시예에서는 도 3에 도시된 것과는 상이한 구조로 된 회로도가 도 19(A) 및 도 19(B)에 도시되어 있다. 본 실시예에서는 부호 "3801, 3801a, 3801b"가 제1 소스 신호선을, 부호 "3802, 3802a, 3802b"가 제2 소스 신호선을, 부호 "3803"이 제1 게이트 신호선을, 부호 "3804"가 제2 게이트 신호선을, 부호 "3805"가 제1 스위칭용 TFT를, 부호 "3806"이 제2 스위칭용 TFT를, 부호 "3807"이 전류 제어용 TFT를, 부호 "3808"이 발광 소자를, 부호 "3809"가 전원 공급선을, 그리고 부호 "3810"이 커패시터를 각각 지시하고 있다.
도 19(A)는 전원 공급선(3809)이 제1 및 제2 게이트 신호선(3801, 3802)와 병렬로 마련되는 예를 나타낸 회로도이다. 도 19(A)에는 전원 공급선(3809)과 제1 및 제2 게이트 신호선(3801, 3802)이 서로 중첩되지 않도록 마련되지만, 그들 배선이 상이한 층에 형성될 경우에는 제1 및 제2 게이트 신호선(3801, 3802) 중의 임의의 하나가 절연막을 개재한 채로 전원 공급선(3809)과 중첩되도록 마련될 수 있다. 그 경우, 전원 공급선(3809)과 제1 및 제2 게이트 신호선(3801, 3802)은 그들 라인이 차지하는 영역을 공유할 수 있기 때문에, 화소부가 더욱 미세하게 될 수 있다.
도 19(B)에 도시된 구조는 전원 공급선(3809)이 도 19(A)에 도시된 구조에서와 같이 제1 및 제2 게이트 신호선(3801a, 3801b, 3802a, 3802b)과 병렬로 마련되고, 2개의 화소가 중심으로서의 전원 공급선(3809)에 대해 축 대칭적으로 형성되는 것을 그 특징으로 한다. 전원 공급선(3809)을 제1 및 제2 게이트 신호선(3801a, 3801b, 3802a, 3802b) 중의 임의의 하나와 중첩되도록 마련하는 것도 효과적이다. 그럴 경우, 전원 공급선의 수가 감소되어 화소부의 미세성을 더욱 증진시킬 수 있게 된다.
실시예 12의 구조는 실시예 1 내지 11의 구조와 자유롭게 결합되어 실행될 수 있다.
[실시예 13]
본 실시예에서는 도 1에 도시된 제1 소스 신호선 구동회로(102a) 및 제2 소스 신호선 구동회로(102b)의 상세한 구조에 관해 설명하기로 한다. 제1 소스 신호선 구동회로(102a)의 구조는 실질적으로 제2 소스 신호선 구동회로(102b)의 그것과 동일하기 때문에, 본 실시예에서는 제1 소스 신호선 구동회로(102a)의 구조를 예로 들어 설명하기로 한다. 도 20은 본 발명에 사용되는 제1 소스 신호선 구동회로(102a)의 예를 나타낸 회로도이다.
도 20에 도시된 바와 같이, 시프트 레지스터(801), 래치(A)(802), 및 래치(B)(803)가 배치된다. 본 실시예에서는 일련의 래치(A)(802)와 일련의 래치(B)(803)가 4개의 제1 소스 신호선(GL_a 내지 GL_d)에 해당한다. 본 실시예에 마련되지는 않았지만, 설계자는 신호의 전압 증폭의 폭을 변경하기 위한 레벨 시프트를 적절히 마련할 수도 있다.
시프트 레지스터(801)에는 도 20에 도시된 배선을 통해 클록 신호(CLK), 그 클록 신호(CLK)와는 상반된 극성으로 된 클록 신호(CLKB), 개시 펄스 신호(SP), 및 구동 방향 스위칭 신호(SL/R)가 각각 입력된다. 래치(A)(802)에는 외부로부터 도 20에 도시된 배선(VD)을 통해 디지털 비디오 신호가 입력된다. 래치(B)(803)에는 도 20에 도시된 배선을 통해 래치 신호(S_LAT) 및 그 래치 신호(S_LAT)와는 상반된 극성으로 된 래치 신호(S_LATb)가 각각 입력된다.
래치(A)(802)의 상세한 구조와 관련하여, 소스 신호선(GL_a)에 해당하는 래치(A)의 부분(804)을 예로 들어 설명하기로 한다. 래치(A)(802)의 그 부분(804)은 2개의 클록 인버터와 2개의 인버터를 포함한다.
도 21은 래치(A)(802)의 그 부분(804)의 평면도를 나타낸 것이다.래치(A)(802)의 그 부분(804)에 포함된 인버터 중의 하나를 형성하는 TFT는 액티브 층(831a, 831b)과 그 인버터를 형성하는 TFT에 공통된 게이트 전극(836)을 구비한다. 래치(A)(802)의 그 부분(804)에 포함된 다른 인버터를 형성하는 TFT는 액티브 층(832a, 832b)을 구비한다. 액티브 층(832a, 832b) 상에는 각각 게이트 전극(837a, 837b)이 마련된다. 게이트 전극(837a, 837)은 서로 전기 접속된다.
래치(A)(802)의 그 부분(804)에 포함된 클록 인버터 중의 하나를 형성하는 TFT는 액티브 층(833a, 833b)을 구비한다. 액티브 층(833a) 상에는 게이트 전극(838a, 838b)이 마련되어 이중 게이트 구조를 제공한다. 마찬가지로, 액티브 층(833b) 상에는 게이트 전극(838b, 839)이 마련되어 이중 게이트 구조를 제공한다.
래치(A)(802)의 그 부분(804)에 포함된 다른 클록 인버터를 형성하는 TFT는 액티브 층(834a, 834b)을 구비한다. 액티브 층(834a) 상에는 게이트 전극(839, 840)이 마련되어 이중 게이트 구조를 제공한다. 마찬가지로, 액티브 층(843b) 상에는 게이트 전극(840, 841)이 마련되어 이중 게이트 구조를 제공한다.
[실시예 14]
본 발명에 따른 발광 장치는 자기 발광형의 장치이므로, 밝은 장소에서 표시 된 상을 액정 표시 장치에 비해 탁월하게 인지할 수 있는 능력을 보인다. 또한, 그러한 발광 장치의 시야 각이 넓다. 따라서, 그 발광 장치는 각종의 전기 장치에 잇는 표시부에 적용될 수 있다. 예컨대 대형 스크린 상에서 TV 프로그램을 관람하기 위해, 본 발명에 따른 발광 장치를 대각선 크기가 30 인치 이상(전형적으로 40인치 이상)인 전계 발광 표시 장치의 표시부(즉, EL 표시 장치가 프레임 내에 설치된 표시)로서 사용할 수 있다.
본 발명의 발광 장치는 예컨대 PC용 표시, TV 방송 프로그램 수신용 표시, 광고 전시용 표시와 같이 정보를 표시 하는데 사용되는 각종의 표시를 포함한다. 또한, 본 발명에 따른 발광 장치는 각종의 전자 장치의 표시부로서 사용될 수 있다.
본 발명의 다른 전자 장치로서는 비디오 카메라; 디지털 카메라; 고글형 표시(헤드 장착형 표시); 차량 항법 시스템; 음 재생 장치(카 오디오 스테레오 또는 오디오 스테레오 등); 노트북형 PC; 게임기; 휴대 정보 터미널(예컨대 이동 컴퓨터, 이동 전화, 휴대 게임기, 또는 전자 수첩); 및 녹화 매체를 구비한 상 재생 장치(특히, DVD와 같은 녹화 매체에 담긴 상을 재생하여 상을 표시 하는 표시가 마련된 장치). 그러한 전자 장치의 특정의 예는 도 22(A) 내지 도 23(B)에 도시되어 있다.
도 22(A)는 케이싱(2001), 지지 스탠드(2001), 및 표시부(2003)를 포함하는 전계 발광 표시 장치이다. 본 발명의 발광 장치는 표시부(2003)로서 사용될 수 있다. 그러한 발광 표시는 자기 발광형이므로, 배경 조명이 불필요하다. 즉, 표시부가 액정 표시의 그것보다 얇게 될 수 있다.
도 22(B)는 본체(2101), 표시부(2102), 음 입력부(2103), 조작 스위치(2104), 배터리(2105), 및 수상부(2106)를 포함하는 비디오 카메라이다. 본 발명의 발광 장치는 표시부(2102)로서 사용될 수 있다.
도 22(C)는 본체(2201), 신호 케이블(2202), 헤드 장착 밴드(2203), 표시부(2204), 광학 시스템(2205), 발광 표시 장치(2206) 등을 포함하는 헤드 장착형 발광 장치의 일부(우측 부분)이다. 본 발명의 발광 장치는 발광 표시 장치(2206)에 적용될 수 있다.
도 22(D)는 녹화 매체를 구비하고, 본체(2301), 녹화 매체(예컨대 DVD 등)(2302), 조작 스위치(2303), 표시부(a)(2304), 및 표시부(b)(2305)를 포함하는 상 재생 장치(특히, DVD 재생 장치)이다. 표시부(a)(2304)는 주로 상 정보의 표시에 사용되고, 표시부(b)(2305)는 주로 문자 정보의 표시에 사용된다. 본 발명의 발광 장치는 표시부(a)(2304) 및 표시부(b)(2305)로서 사용될 수 있다. 녹화 매체를 구비한 상 재생 장치는 예컨대 게임기와 같은 장치를 포함을 유의해야 할 것이다.
도 22(E)는 본체(2401), 표시부(2402), 및 암부(2403)를 포함하는 고글형 표시(헤드 장착 표시)이다. 본 발명의 발광 장치는 표시부(2402)에 적용될 수 있다.
도 22(F)는 본체(2501), 케이싱(2502), 표시부(2503), 및 키보드(2504)를 포함하는 PC이다. 본 발명의 발광 장치는 표시부(2503)로서 사용될 수 있다.
장래에 유기 화합물 재료의 휘도가 증대된다면 출력 상 정보를 포함한 광을 렌즈 등으로 확대 및 투사함으로써 본 발명의 발광 장치를 전방형 또는 후방형 프로젝터에 사용하는 것도 가능함을 유의해야 할 것이다.
또한, 전술된 전자 장치는 흔히 인터넷 및 CATV(케이블 TV)와 같은 전자 통신 회로를 통해 전송되는 정보를 표시 하게 되고, 특히 이동 상을 표시 할 상황이늘어가고 있다. 유기 화합물 재료의 응답 속도는 전술된 장치가 이동 상을 양호하게 표시 할 정도로 높다.
또한, 발광 장치는 발광부에 전력을 보존하기 때문에, 발광부가 가능한 한 작게 되도록 정보를 표시 하는 것이 바람직하다. 결과적으로, 발광 장치를 예컨대 휴대 정보 터미널, 특히 이동 전화나 오디오 스테레오와 같은 주로 문자 정보용의 표시에 사용할 경우에는 발광 장치를 비발광부를 배경으로 하여 발광부에 의해 문자 정보를 형성하도록 구동하는 것이 바람직하다.
도 23(A)는 본체(2601), 음 출력부(2602), 음 입력부(2603), 표시부(2604), 조작 스위치(2605), 및 안테나(2606)을 포함하는 이동 전화이다. 본 발명의 발광 장치는 표시부(2604)로서 사용될 수 있다. 흑색 배경에 백색 문자를 표시 함으로써 표시부(2604)가 이동 전화의 전력 소모를 억제시킬 수 있음을 유의해야 할 것이다.
도 23(B)는 본체(2701), 표시부(2702), 및 조작 스위치(2703, 2704)를 포함하는 음 재생 장치, 보다 더 구체적으로 카 오디오 스테레오이다. 본 발명의 발광 장치는 표시부(2702)로서 사용될 수 있다. 또한, 본 실시예에서는 차량에 장착되는 오디오 스테레오가 예시되어 있지만, 고정형 음 재생 장치도 사용될 수 있다. 흑색 배경에 백색 문자를 표시 함으로써 표시부(2702)가 전력 소모를 억제시킬 수 있음을 유의해야 할 것이다. 표시부(2702)에 사용되는 발광 장치에 스틱 구동 장치가 마련된다면 그것을 수개의 부분으로 분할하여 마련하는 것이 바람직함을 유의해야 할 것이다.
전술된 바와 같이, 본 발명의 적용 범위는 매우 광범위하여 본 발명을 각종의 분야의 전자 장치에 사용하는 것이 가능하다. 또한, 본 실시예의 전자 장치는 제1 내지 제13 실시예의 구조를 자유롭게 결합시킨 발광 장치를 사용함으로써 얻어질 수 있다.
[실시예 15]
본 실시예에서는 본 발명에 따른 발광 장치의 구동 방법에서 있어서 전류 제어용 TFT가 구동되는 영역의 전압-전류 특성에 관해 설명하기로 한다.
발광 장치에 인가되는 전압의 미세한 변화에 의해서 조차도 발광 소자를 통해 흐르는 전류가 지수 함수적으로 급격히 변하게 된다. 다른 관점에서, 발광 소자를 통해 흐르는 전류의 양이 변하면 발광 소자에 인가되는 전압 값이 크게 변하지 않는다. 발광 소자의 휘도는 발광 소자를 통해 흐르는 전류의 양에 따라 비례적으로 증가된다. 따라서, 발광 소자에 인가되는 전압(전압 값)을 제어하는 것에 의해서보다는 발광 소자를 통해 흐르는 전류(전류 값)를 제어하는 것에 의해 발광 소자의 휘도를 제어하는 것이 용이한데, 그 이유는 그러한 제어가 TFT 특성에 의한 영향을 거의 받지 않기 때문이다.
도 27(A) 및 도 27(B)를 참조하면, 도 27(A)는 도 3에 도시된 본 발명에 따른 발광 장치의 화소에 있는 전류 제어용 TFT(108)와 발광 소자(110)의 구조만을 도시한 것이고, 도 27(B)는 도 27(A)에 도시된 전류 제어용 TFT(108)와 발광 소자(110)의 전압-전류 특성을 나타낸 것이다. 도 27(B)에 도시된 전류 제어용 TFT(108)의 전압-전류 특성의 그래프는 소스 영역과 드레인 영역과의 사이의전압(VDS)에 대한 전류 제어용 TFT(108)의 드레인을 통해 흐르는 전류의 양을 나타내고 있다. 도 27(B)는 전류 제어용 TFT(108)의 소스 영역과 게이트 전극과의 사이의 전압(VGS)이 상이할 때의 다수의 그래프를 나타내고 있다.
도 27(A)에 도시된 바와 같이, 발광 소자(110)의 화소 전극과 대향 전극(111)과의 사이에 인가되는 전압은 "VEL"로 지시되고, 전원 공급선에 접속된 단자(2601)와 발광 소자(110)의 대향 전극(111)과의 사이에 인가되는 전압은 "VT"로 지시된다. "VT"의 값은 전원 공급선의 전위에 의해 고정된다. 전류 제어용 TFT(108)의 소스 영역과 드레인 영역과의 사이의 전압은 "VDS"로 지시되고, 전류 제어용 TFT(108)의 게이트 전극에 접속된 배선(2602) 사이, 즉 전류 제어용 TFT(108)의 게이트 전극과 소스 영역과의 사이의 전압은 "VGS"로 지시된다.
전류 제어용 TFT(108)는 n채널형 TFT와 p채널형 TFT 중의 임의의 것으로 될 수 있다.
전류 제어용 TFT(108)와 발광 소자(110)는 서로 직렬로 접속된다. 즉, 양자의 소자(전류 제어용 TFT(108) 및 발광 소자(110))를 통해 흐르는 전류는 동일하다. 따라서, 도 27(A)에 도시된 전류 제어용 TFT(108)와 발광 소자(110)는 양자의 소자의 전압-전류 특성을 나타내는 그래프의 교차점에서 구동된다. 도 27(B)에서는 전압(VEL)이 대향 전극(111)의 전위와 동작점에서의 전위와의 사이의 전압으로된다. 전압(VDS)은 전류 제어용 TFT(108)의 단자(2601)의 전위와 동작점에서의 전위와의 사이의 전압으로 된다. 따라서, 전압(VT)은 전압(VEL)과 전압(VDS)과의 합과 같다.
이어서, 전압(VGS)이 변하는 경우를 생각하기로 한다. 도 17(B)로부터 알 수 있는 바와 같이, 전류 제어용 TFT의 ｜VGS- VTH｜의 값의 증가에 따라, 환언하면 ｜VGS｜의 값의 증가에 따라 전류 제어용 TFT를 통해 흐르는 전류가 증가된다. 따라서, 도 27(B)로부터 알 수 있는 바와 같이, 동작점에서 발광 소자(110)를 통해 흐르는 전류 값도 자연히 증가된다. 발광 소자(110)의 휘도는 발광 소자(110)를 통해 흐르는 전류 값에 비례하여 증가된다.
｜VGS｜의 값이 증가되어 발광 소자(110)를 통해 흐르는 전류 값을 증가시키면, 전압(VEL)의 값도 역시 전류 값에 따라 증가된다. 전압(VT)의값은 전원 공급선의 전위에 의해 결정되므로, 전압(VDS)의 값은 전압(VEL)의 값의 증가에 상응하여 감소된다.
또한, 도 27(B)에 도시된 바와 같이, 전류 제어용 TFT(108)의 전압-전류 특성은 전압(VGS)과 전압(VDS)의 값에 의거하여 2개의 영역으로 구분된다. ｜VGS- VTH｜＜ ｜VDS｜의 관계를 만족하는 영역은 포화 영역이고, 그 반면에 ｜VGS- VTH｜ ＞ ｜VDS｜의 관계를 만족하는 영역은 선형 영역이다.
포화 영역에서는 다음의 수학식 1이 성립된다. 수학식 1에서 "ID"는 전류 제어용 TFT(108)의 채널 형성 영역을 통해 흐르는 전류 값이다. 또한, β= μC0W/L이 성립되는데, 여기에서 μ는 전류 제어용 TFT(108)의 이동도이고, C0은 단위 영역당 게이트 커패시턴스이며, W/L은 채널 형성 영역의 채널 길이(L)에 대한 채널 폭(W)의 비이다.
선형영역에서는 다음의 수학식 2가 성립된다.
수학식 1로부터 알 수 있는 바와 같이, 포화 영역에서는 전류 값이 전압(VDS)에 의해 거의 변하지 않고, 오직 전압(VGS)에 의해서만 결정된다.
반면에, 수학식 2로부터 알 수 있는 바와 같이 선형 영역에서는 전류 값이 전압(VDS)와 전압(VGS)에 의해 결정된다. ｜VGS｜의 값이 증가될수록 전류 제어용 TFT(108)는 선형 영역 내에서 동작된다. 결과적으로, 전압(VEL)이 점차 증가된다. 따라서, 전압(VDS)은 전압(VEL)이 증가량만큼 감소된다. 전압(VDS)이 선형 영역에서 감소되면, 전류의 양도 역시 감소된다. ｜VGS｜= ∞로 설정되면, 전류 값 = IMAX이다. 따라서, ｜VGS｜의 값이 최대이어도, IMAX보다 큰 전류는 흐르지 않는다. 여기에서, "IMAX"는 전압(VEL) = 전압(VT)로 설정될 때에 발광 소자(110)를 통해 흐르는 전류 값이다.
｜VGS｜를 제어함으로써 동작점을 포화 영역 또는 선형 영역에 포함시키는 것이 가능하게 된다.
모든 전류 제어용 TFT의 특성이 이상적으로 동일한 것이 바람직하지만, 실제로는 여러 경우에 임계 값(VTH)과 이동도(μ)가 각각의 전류 제어용 TFT마다 상이하다. 임계 값(VTH)과 이동도(μ)가 각각의 전류 제어용 TFT마다 상이하면, 전류 제어용 TFT(108)의 채널 형성 영역을 통해 흐르는 전류 값은 수학식 1 및 수학식 2로부터 알 수 있는 바와 같이 동일한 전압(VGS)에 의해서도 TFT마다 상이하게 된다.
도 28은 임계 값(VTH)과 이동도(μ)가 전이됨에 따른 전류 제어용의 전류-전압 특성을 나타낸 것이다. 실선(2701)은 이상적인 전류-전압 특성을 나타낸다. 실선(2702, 2703)은 각각 임계 값(VTH)과 이동도(μ)가 이상적인 값으로부터 변이되는 경우의 전류 제어용 TFT의 전류-전압 특성을 나타낸 것이다. 전류-전압 특성의 그래프(2702, 2703)는 이상적인 특성의 전류-전압 특성을 나타내는 그래프(2701)로부터 동일한 전류 값(ΔI1)만큼 포화 영역으로 변이되어 전류-전압 특성을 나타내는 그래프(2702)의 동작점(2705)이 포화 영역에 존재하고 전류-전압 특성을 나타내는그래프(2703)의 동작점(2706)이 선형 구역에 존재하게 되는 것을 상정하고 있다. 그 경우, 동작점(2705, 2706)에서의 전류 값의 변이의 양을 각각 "ΔI2" 및 "ΔI3"으로 나타내면, 전류 값이 변이의 양은 선형 영역에 있는 동작점(2706)에서가 포화 영역에 있는 동작점(2706)에서보다 더 작다.
따라서, 본 발명에 개시된 디지털 구동 방법을 채용할 경우, 전류 제어용 TFT와 발광 소자가 그 동작점이 선형 영역 내에 있도록 구동된다. 그 결과, 전류 제어용 TFT의 특성의 변이에 기인한 발광 소자의 휘도의 불균일성이 방지되면서 계조 표시가 실행될 수 있게 된다.
종래의 아날로그 구동의 경우에는 전류 제어용 TFT와 발광 소자를 그 동작점이 ｜VGS｜에 의해서만 전류 값이 제어되는 포화 영역 내에 있도록 구동하는 것이 선호되고 있다.
전술된 동작의 분석을 요약하기 위해, 도 29는 전류 제어용 TFT의 게이트 전압 ｜VGS｜에 대한 전류 값의 그래프를 나타내고 있다. ｜VGS｜의 값이 전류 제어용 TFT의 임계 전압의 절대 값 ｜VTH｜보다 더 크게 증가되면, 전류 제어용 TFT가 전도 상태로 되어 그것을 통한 전류 흐름을 허용한다. 본 명세서에서는 그 경우의 ｜VGS｜가 발광 개시점으로서 지칭된다. 이어서, ｜VGS｜가 더욱 증가되면, ｜VGS｜가 ｜VGS-VGS｜ = ｜VDS｜를 만족하는 그러한 값(그 값을 "A"라고 하기로 함)에 도달된다. 그 결과, ｜VGS｜가 포화 영역(2801)으로부터 선형 영역(2802)을 향해 변이된다. ｜VGS｜가 더욱 더 증가되면, 전류 값이 증가되어 마침내 포화되기에 이르게 된다. 그 경우,｜VGS｜= ∞가 성립된다.
도 29로부터 알 수 있는 바와 같이, ｜VGS｜ ≤ ｜VTH｜로 표현되는 영역을 통해서는 전류가 거의 흐르지 않는다. ｜VTH｜ ≤ ｜VGS｜ ≤ A로 표현되는 영역은 전류 값이 ｜VGS｜에 의해 변하는 포화 영역이다. 또한, A ≤｜VGS｜로 표현되는 영역은 발광 소자를 통해 흐르는 전류 값이 ｜VGS｜와 ｜VDS｜에 의해 변하는 선형 영역이다.
본 발명에 따른 디지털 구동 방법에서는 ｜VGS｜ ≤ ｜VTH｜로 표현되는 영역과 A ≤｜VGS｜로 표현되는 선형 영역을 사용하는 것이 바람직하다.
실시예 15는 다른 모든 실시예 중의 임의의 것과 결합될 수 있다.
[실시예 16]
본 발명에서는 삼중항 여기 상태로부터의 인광을 발광에 사용할 수 있는 유기 재료를 사용함으로써 외부 발광 양자 효율을 격별히 증대시킬 수 있다. 그 결과, 발광 소자의 전력 소모가 감소되고, 그 수명이 길어지며, 그 중량이 감소될 수 있게 된다.
삼중항 여기 상태를 사용하여 외부 발광 양자 효율을 증대시키는 것에 관한 보고서는 다음의 논문들에 예시되어 있다.
(T. Tsutsui, C. Adachi, and S. Saito, Photochemical Processes inOrganized Molecular Systems, Ed. Honda, K., (Elsevier Sci. Pub., Tokyo, 1991), p. 437)
그 논문에 보고된 유기 재료(쿠마린 색소)의 분자식을 아래에 나타낸다.
(M. A. Baldo, D. F. O'Brien, Y. You, A. Shoustikov, S. Sibley, M. E. Thompson, and S. R. Forrest, Nature 395 (1998) p. 151)
그 논문에 보고된 유기 재료(Pt 착체)의 분자식을 아래에 나타낸다.
(M. A. Baldo, S. Lamansky, P. E. Burrows, M. E. Thompson, and S. R. Forrest, Appl. Phys. Lett., 75 (1999) p.4), (T. Tsutui, M. -J. Yang, M. Yashiro, K. Nakamura, T. Watanabe, T. Tsuji, Y. Fukuda, T. Wakimoto, S. Mayagichi, Jpn. Appl. Phys., 38 (1999) L1502)
그 논문에 보고된 유기 재료(Ir 착체)의 분자식을 아래에 나타낸다.
전술된 바와 같이, 삼중항 여기 상태로부터의 인광을 사용할 수 있다면, 이론적으로 단일항 여기 상태로부터의 형광 발광을 사용하는 경우에 비해 3 내지 4배 더 높은 외부 발광 양자 효율을 실현하는 것이 가능하게 된다.
본 실시예의 구조는 제1 내지 제15 실시예 중의 임의의 구조와 자유롭게 결합되어 실행될 수 있다.
본 발명에 따르면, 표시 기간의 조합에 의해 계조 표시가 실현된다. 따라서, 계조 표시 시의 스크린의 휘도가 아날로그 구동 방법에 비해 TFT의 ID-VGS특성의 변동에 의한 영향을 거의 받지 않게 된다.
또한, 본 발명에서는 표시 기간와 기록 기간가 부분적으로 서로 중첩되도록 제공될 수 있다. 환언하면, 기록 기간 중에도 화소가 표시를 실행할 수 있게 된다. 따라서, 1 프레임 기간 중에서의 표시 기간의 길이의 합의 비(능률 비)가 전적으로 기록 기간의 길이에 의해서만 결정도지 않게 된다. 본 발명에서는 능률 비가 자유롭게 설정될 수 있다.
기록 기간의 길이를 제어함으로써 기록 기간가 서로 중첩되도록 하든지 그렇게 되지 않도록 하든지를 결정할 수 있다. 기록 기간의 길이가 짧아지면 기록 기간는 서로 중첩되지 않고, 기록 기간의 길이가 증가되면 기록 기간는 서로 중첩된다. 따라서, 본 명세서에서 제1 내지 제5 실시예로 전술된 구동 방법은 단지 예에 지나지 않는다. 기록 기간의 길이를 제어함으로써 각각의 실시예에서 어떠한 기록 기간가 서로 중첩되는지를 자유롭게 결정할 수 있다.
인접 기록 기간가 서로 중첩되지 않을 경우에는 인접 기록 기간 동안에 디지털 비디오 신호를 화소에 입력시키기 위한 구동회로 군이 제1 구동회로 군(Dr_L)과 제2 구동회로 군(Dr_R) 중의 임의의 것으로도 될 수 있다. 본 명세서에서의 제1 내지 제5 실시예에 예시된 구동 방법은 단지 본 발명의 예에 불과한 것이다. 서로 중첩되지 않는 2개의 인접 기록 기간 동안에는 양자의 기록 기간에 대해 제1 구동회로 군(Dr_L) 또는 제2 구동회로 군(Dr_R)에 의해 기록이 실행될 수 있다.
본 발명의 구조를 채용함으로써 능률 비가 100으로 증가되어 높은 휘도의 표시를 실현할 수 있게 된다.
반면에, 표시가 실행되지 않는 흑색 표시 기간가 제공될 경우에는 발광 소자가 항상 발광하는 것이 방지되어 유기 화합물 층의 열화를 억제할 수 있게 된다.

Claims (38)

  1. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 및 화소부로 이루어지고,
    화소부는 다수의 화소를 구비하며;
    다수의 화소는 각각 발광 소자, 발광 소자로부터의 발광을 제어하기 위한 전류 제어용 TFT, 전류 제어용 TFT의 구동을 제어하기 위한 제1 스위칭용 TFT, 및 제2 스위칭용 TFT를 포함하고;
    제1 스위칭용 TFT의 구동은 제1 소스 신호선 구동회로 및 제1 게이트 신호선 구동회로에 의해 제어되며;
    제2 스위칭용 TFT의 구동은 제2 소스 신호선 구동회로 및 제2 게이트 신호선 구동회로에 의해 제어되고;
    계조 표시는 발광 소자가 그 동안 발광하게 되는 기간의 길이에 의해 제어되는 것을 특징으로 하는 발광 장치.
  2. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 다수의 전원 공급선으로 이루어지고,
    화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하며;
    다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되고;
    다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되며;
    다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
    다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
    다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 발광 소자에 각각 접속되는 것을 특징으로 하는 발광 장치.
  3. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 일정한 전위로 유지되는 다수의 전원 공급선으로 이루어지고,
    화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하며;
    다수의 발광 소자는 각각 화소 전극, 일정한 전위로 유지되는 대향 전극, 및 화소 전극과 대향 전극과의 사이에 마련된 유기 화합물 층을 구비하고;
    다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되며;
    다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되고;
    다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
    다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
    다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 화소 전극에 각각 접속되는 것을 특징으로 하는 발광 장치.
  4. 제 3 항에 있어서, 유기 화합물 층은 저분자 유기 재료 또는 중합체 유기 재료로 형성되는 것을 특징으로 하는 발광 장치.
  5. 제 4 항에 있어서, 저분자 유기 재료는 Alq3(트리스-8-퀴놀리라이트-알루미늄) 또는 TPD(트리페닐아민 유도체)인 것을 특징으로 하는 발광 장치.
  6. 제 4 항에 있어서, 중합체 유기 재료는 PPV(폴리페닐렌 비닐렌), PVK(폴리비닐카바졸), 또는 폴리카보네이트인 것을 특징으로 하는 발광 장치.
  7. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 다수의 전원 공급선으로 이루어지고,
    화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하며;
    다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되고;
    다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되며;
    다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
    다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
    다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 발광 소자에 각각 접속되고;
    1 프레임 기간 중에는 n 개의 기록 기간(Ta1, Ta2, …, Tan)가 연속적으로 나타나고;
    n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 최종 기록 기간(Tan)에 후속되는 기록 기간는 n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 제1 기록 기간(Ta1)이며;
    개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 출현으로부터 그 개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)에 후속되는 기록 기간의 출현까지의 기간는 n 개의 표시 기간(Td1, Td2, …, Tdn)이고;
    n 개의 기록 기간(Ta1, Ta2, …Tan) 동안에는 디지털 신호가 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 또는 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되며;
    다수의 발광 소자는 n 개의 표시 기간(Td1, Td2, …, Tdn) 동안에 디지털 신호에 의해 발광 상태 또는 비발광 상태로 되도록 선택되는 것을 특징으로 하는 발광 장치.
  8. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 화소부, 제1 소스 신호선 구동회로에 접속된 다수의 제1 소스 신호선, 제2 소스 신호선 구동회로에 접속된 다수의 제2 소스 신호선, 제1 게이트 신호선 구동회로에 접속된 다수의 제1 게이트 신호선, 제2 게이트 신호선 구동회로에 접속된 다수의 제2 게이트 신호선, 및 일정한 전위로 유지되는 다수의 전원 공급선으로 이루어지고,
    화소부는 다수의 발광 소자, 다수의 전류 제어용 TFT, 다수의 제1 스위칭용 TFT, 및 다수의 제2 스위칭용 TFT를 포함한 다수의 화소를 구비하며;
    다수의 발광 소자는 각각 화소 전극, 일정한 전위로 유지되는 대향 전극, 및 화소 전극과 대향 전극과의 사이에 마련된 유기 화합물 층을 구비하고;
    다수의 제1 스위칭용 TFT에 포함된 게이트 전극은 다수의 제1 게이트 신호선에 접속되며;
    다수의 제2 스위칭용 TFT에 포함된 게이트 전극은 다수의 제2 게이트 신호선에 접속되고;
    다수의 제1 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제1 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되며;
    다수의 제2 스위칭용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 제2 소스 신호선에, 그리고 다른 하나는 다수의 전류 제어용 TFT에 포함된 게이트 전극에 각각 접속되고;
    다수의 전류 제어용 TFT에 포함된 소스 영역과 드레인 영역 중의 하나는 다수의 전원 공급선에, 그리고 다른 하나는 다수의 화소 전극에 각각 접속되며;
    1 프레임 기간 중에는 n 개의 기록 기간(Ta1, Ta2, …, Tan)가 연속적으로 나타나고;
    n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 최종 기록 기간(Tan)에 후속되는 기록 기간는 n 개의 기록 기간(Ta1, Ta2, …, Tan) 중의 제1 기록 기간(Ta1)이며;
    개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)의 출현으로부터 그 개개의 n 개의 기록 기간(Ta1, Ta2, …, Tan)에 후속되는 기록 기간의 출현까지의 기간는 n 개의 표시 기간(Td1, Td2, …, Tdn)이고;
    n 개의 기록 기간(Ta1, Ta2, …Tan) 동안에는 디지털 신호가 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 또는 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되며;
    다수의 발광 소자는 n 개의 표시 기간(Td1, Td2, …, Tdn) 동안에 디지털 신호에 의해 발광 상태 또는 비발광 상태로 되도록 선택되는 것을 특징으로 하는 발광 장치.
  9. 제 8 항에 있어서, 유기 화합물 층은 저분자 유기 재료 또는 중합체 유기 재료로 형성되는 것을 특징으로 하는 발광 장치.
  10. 제 9 항에 있어서, 저분자 유기 재료는 Alq3(트리스-8-퀴놀리라이트-알루미늄) 또는 TPD(트리페닐아민 유도체)인 것을 특징으로 하는 발광 장치.
  11. 제 9 항에 있어서, 중합체 유기 재료는 PPV(폴리페닐렌 비닐렌), PVK(폴리비닐카바졸), 또는 폴리카보네이트인 것을 특징으로 하는 발광 장치.
  12. 제 7 항에 있어서, 디지털 신호는 부분적으로 중첩된 인접 기록 기간 중의 하나의 기록 기간 동안에 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 다수의 화소로 입력되고, 디지털 신호는 다른 하나의 기록 기간 동안에 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되는 것을 특징으로 하는 발광 장치.
  13. 제 8 항에 있어서, 디지털 신호는 부분적으로 중첩된 인접 기록 기간 중의 하나의 기록 기간 동안에 제1 소스 신호선 구동회로로부터 다수의 제1 소스 신호선을 통해 다수의 화소로 입력되고, 디지털 신호는 다른 하나의 기록 기간 동안에 제2 소스 신호선 구동회로로부터 다수의 제2 소스 신호선을 통해 다수의 화소로 입력되는 것을 특징으로 하는 발광 장치.
  14. 제 7 항에 있어서, n 개의 표시 기간(Td1, Td2, …, Tdn) 중의 j 개의 표시 기간(j는 0 이상이거나 n 이하인 정수)는 그 동안에 모든 다수의 발광 소자가 비발광 상태로 되는 흑색 표시 기간인 것을 특징으로 하는 발광 장치.
  15. 제 8 항에 있어서, n 개의 표시 기간(Td1, Td2, …, Tdn) 중의 j 개의 표시 기간(j는 0 이상이거나 n 이하인 정수)는 그 동안에 모든 다수의 발광 소자가 비발광 상태로 되는 흑색 표시 기간인 것을 특징으로 하는 발광 장치.
  16. 제 7 항에 있어서, n 개의 기록 기간(Ta1, Ta2, …, Tan)의 길이는 동일하게 되는 것을 특징으로 하는 발광 장치.
  17. 제 8 항에 있어서, n 개의 기록 기간(Ta1, Ta2, …, Tan)의 길이는 동일하게 되는 것을 특징으로 하는 발광 장치.
  18. 제 7 항에 있어서, 짧은 길이의 순서대로 배열될 때에 n 개의 표시 기간(Td1, Td2, …, Tdn) 중에서 흑색 표시 기간를 제외한 (n-j) 개의 표시 기간의 비가 20:21:…2(n-j-1)로 되는 것을 특징으로 하는 발광 장치.
  19. 제 8 항에 있어서, 짧은 길이의 순서대로 배열될 때에 n 개의 표시 기간(Td1, Td2, …, Tdn) 중에서 흑색 표시 기간를 제외한 (n-j) 개의 표시 기간의 비가 20:21:…2(n-j-1)로 되는 것을 특징으로 하는 발광 장치.
  20. 제 1 항에 있어서, 제1 스위칭용 TFT 및 제2 스위칭용 TFT는 동일한 극성으로 되는 것을 특징으로 하는 발광 장치.
  21. 제 2 항에 있어서, 제1 스위칭용 TFT 및 제2 스위칭용 TFT는 동일한 극성으로 되는 것을 특징으로 하는 발광 장치.
  22. 제 3 항에 있어서, 제1 스위칭용 TFT 및 제2 스위칭용 TFT는 동일한 극성으로 되는 것을 특징으로 하는 발광 장치.
  23. 제 7 항에 있어서, 제1 스위칭용 TFT 및 제2 스위칭용 TFT는 동일한 극성으로 되는 것을 특징으로 하는 발광 장치.
  24. 제 8 항에 있어서, 제1 스위칭용 TFT 및 제2 스위칭용 TFT는 동일한 극성으로 되는 것을 특징으로 하는 발광 장치.
  25. 제 1 항에 있어서, 최종으로 나타나는 표시 기간는 1 프레임 기간 중에서 가장 긴 흑색 표시 기간로 되는 것을 특징으로 하는 발광 장치.
  26. 제 2 항에 있어서, 최종으로 나타나는 표시 기간는 1 프레임 기간 중에서 가장 긴 흑색 표시 기간로 되는 것을 특징으로 하는 발광 장치.
  27. 제 3 항에 있어서, 최종으로 나타나는 표시 기간는 1 프레임 기간 중에서 가장 긴 흑색 표시 기간로 되는 것을 특징으로 하는 발광 장치.
  28. 제 7 항에 있어서, 최종으로 나타나는 표시 기간는 1 프레임 기간 중에서 가장 긴 흑색 표시 기간로 되는 것을 특징으로 하는 발광 장치.
  29. 제 8 항에 있어서, 최종으로 나타나는 표시 기간는 1 프레임 기간 중에서 가장 긴 흑색 표시 기간로 되는 것을 특징으로 하는 발광 장치.
  30. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 및 화소부로 이루어지고,
    화소부는 다수의 화소를 구비하며;
    다수의 화소는 다수의 발광 소자를 포함하고;
    다수의 발광 소자의 구동은 제1 소스 신호선 구동회로 및 제2 소스 신호선구동회로부터의 디지털 신호 출력과 제1 게이트 신호선 구동회로 및 제2 게이트 신호선 구동회로부터의 선택 신호 출력에 의해 제어되는 것을 특징으로 하는 발광 장치.
  31. 제1 소스 신호선 구동회로, 제2 소스 신호선 구동회로, 제1 게이트 신호선 구동회로, 제2 게이트 신호선 구동회로, 및 화소부로 이루어지고,
    화소부는 다수의 화소를 구비하며;
    다수의 화소는 다수의 발광 소자를 포함하고;
    발광 소자가 그 동안 발광하게 되는 기간는 제1 소스 신호선 구동회로 및 제2 소스 신호선 구동회로부터의 디지털 신호 출력과 제1 게이트 신호선 구동회로 및 제2 게이트 신호선 구동회로부터의 선택 신호 출력에 의해 제어되어 계조 표시를 실행하는 것을 특징으로 하는 발광 장치.
  32. 제 1 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및 상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
  33. 제 2 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
  34. 제 3 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및 상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
  35. 제 7 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및 상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
  36. 제 8 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및 상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
  37. 제 30 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
  38. 제 31 항에 있어서, 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 표시, 차량 항법 시스템, 음 재생 장치, 노트북형 PC, 게임기, 휴대 정보 터미널, 및 상 재생 장치로 이루어진 군으로부터 선택된 전기 장치 중에 통합되는 것을 특징으로 하는 발광 장치.
KR1020010020645A 2000-04-18 2001-04-18 발광장치 KR100773823B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-116040 2000-04-18
JP2000116040 2000-04-18

Publications (2)

Publication Number Publication Date
KR20010098682A true KR20010098682A (ko) 2001-11-08
KR100773823B1 KR100773823B1 (ko) 2007-11-06

Family

ID=18627551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010020645A KR100773823B1 (ko) 2000-04-18 2001-04-18 발광장치

Country Status (5)

Country Link
US (1) US6903731B2 (ko)
EP (1) EP1148467B1 (ko)
KR (1) KR100773823B1 (ko)
CN (1) CN1251332C (ko)
TW (1) TW521237B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704438B2 (en) 2014-05-29 2017-07-11 Samsung Display Co., Ltd. Organic light-emitting diode display including a pixel circuit having a compensation unit

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
TW522454B (en) * 2000-06-22 2003-03-01 Semiconductor Energy Lab Display device
US6781742B2 (en) * 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
JP4014831B2 (ja) 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
KR100823047B1 (ko) 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
JP3969698B2 (ja) * 2001-05-21 2007-09-05 株式会社半導体エネルギー研究所 発光装置の作製方法
US20020197393A1 (en) * 2001-06-08 2002-12-26 Hideaki Kuwabara Process of manufacturing luminescent device
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
US7224333B2 (en) * 2002-01-18 2007-05-29 Semiconductor Energy Laboratory Co. Ltd. Display device and driving method thereof
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
US7170478B2 (en) * 2002-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of driving light-emitting device
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100979924B1 (ko) * 2002-11-27 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN1331237C (zh) * 2002-12-03 2007-08-08 友达光电股份有限公司 有源式有机发光二极管显示器及其制造方法
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
WO2004086344A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 表示装置及びその駆動方法
JP2004303522A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 表示装置及びその製造方法
KR100832613B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
CN1788301A (zh) * 2003-05-13 2006-06-14 东芝松下显示技术有限公司 有源矩阵显示设备
JP5121114B2 (ja) * 2003-05-29 2013-01-16 三洋電機株式会社 画素回路および表示装置
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
KR100497725B1 (ko) * 2003-08-22 2005-06-23 삼성전자주식회사 디스플레이용 신호 처리 장치 및 그 방법
US7928654B2 (en) 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI273541B (en) * 2003-09-08 2007-02-11 Tpo Displays Corp Circuit and method for driving active matrix OLED pixel with threshold voltage compensation
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
KR100666549B1 (ko) * 2003-11-27 2007-01-09 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 구동방법
JP5154033B2 (ja) * 2005-06-07 2013-02-27 三星電子株式会社 表示装置
US8519988B2 (en) * 2005-06-13 2013-08-27 Sharp Kabushiki Kaisha Display device and drive control device thereof, scan signal line driving method, and drive circuit
US7545348B2 (en) * 2006-01-04 2009-06-09 Tpo Displays Corp. Pixel unit and display and electronic device utilizing the same
KR101404582B1 (ko) 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
TWI675243B (zh) 2006-05-16 2019-10-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR20100058140A (ko) * 2008-11-24 2010-06-03 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
JP5562327B2 (ja) * 2009-05-22 2014-07-30 パナソニック株式会社 表示装置及びその駆動方法
US8399948B2 (en) * 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
WO2011125688A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
WO2011158948A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing power storage device
US8564529B2 (en) 2010-06-21 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9286848B2 (en) 2010-07-01 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
CN102971784B (zh) 2010-07-02 2016-08-03 株式会社半导体能源研究所 液晶显示装置及驱动液晶显示装置的方法
TWI543128B (zh) * 2012-03-19 2016-07-21 天鈺科技股份有限公司 電子裝置
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102328841B1 (ko) 2014-12-24 2021-11-19 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동 방법
EP4344389A2 (en) * 2017-06-30 2024-03-27 LG Display Co., Ltd. Display device and method for fabricating the same
CN111247630B (zh) * 2019-09-30 2022-03-01 重庆康佳光电技术研究院有限公司 一种发光二极管检测系统
KR20210156985A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
CN114708833B (zh) * 2022-03-31 2023-07-07 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
TWI831343B (zh) * 2022-08-25 2024-02-01 聚積科技股份有限公司 發光二極體顯示裝置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3724086A1 (de) 1986-07-22 1988-02-04 Sharp Kk Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige
US4982183A (en) 1988-03-10 1991-01-01 Planar Systems, Inc. Alternate polarity symmetric drive for scanning electrodes in a split-screen AC TFEL display device
US4996523A (en) 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
US5303072A (en) 1990-07-05 1994-04-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
US5714968A (en) 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
US5652600A (en) 1994-11-17 1997-07-29 Planar Systems, Inc. Time multiplexed gray scale approach
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
CN100538790C (zh) 1997-02-17 2009-09-09 精工爱普生株式会社 显示装置
KR100559078B1 (ko) 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US20030179168A1 (en) 1997-12-18 2003-09-25 Scott A. Rosenberg Voltage signal modulation scheme
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JPH11296131A (ja) 1998-04-13 1999-10-29 Fuji Electric Co Ltd マトリクス表示ディスプレイの階調表示方法及びこの方法を用いた表示装置
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
US6417825B1 (en) * 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
JP4092827B2 (ja) * 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP3353731B2 (ja) 1999-02-16 2002-12-03 日本電気株式会社 有機エレクトロルミネッセンス素子駆動装置
JP2000259124A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6166490A (en) * 1999-05-25 2000-12-26 Candescent Technologies Corporation Field emission display of uniform brightness independent of column trace-induced signal deterioration
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
WO2001020591A1 (en) * 1999-09-11 2001-03-22 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
TW482992B (en) * 1999-09-24 2002-04-11 Semiconductor Energy Lab El display device and driving method thereof
US6528950B2 (en) * 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704438B2 (en) 2014-05-29 2017-07-11 Samsung Display Co., Ltd. Organic light-emitting diode display including a pixel circuit having a compensation unit

Also Published As

Publication number Publication date
CN1251332C (zh) 2006-04-12
EP1148467A2 (en) 2001-10-24
EP1148467A3 (en) 2009-06-10
CN1318870A (zh) 2001-10-24
TW521237B (en) 2003-02-21
EP1148467B1 (en) 2013-09-25
US6903731B2 (en) 2005-06-07
KR100773823B1 (ko) 2007-11-06
US20020044140A1 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
KR100773823B1 (ko) 발광장치
JP6419229B2 (ja) 表示装置
KR100786546B1 (ko) 전자 디바이스
KR100806234B1 (ko) 표시장치
KR100813082B1 (ko) 디스플레이 장치
US6995520B2 (en) Active matrix light-emitting device and a driving method thereof
US7742020B2 (en) Display device
US6989805B2 (en) Light emitting device
JP3696116B2 (ja) 発光装置
US7623098B2 (en) Display device
JP4155389B2 (ja) 発光装置、その駆動方法及び電子機器
KR20010105273A (ko) 전자 장치 및 그의 구동 방법
JP4869491B2 (ja) 発光装置
JP4731846B2 (ja) 表示装置
JP4932209B2 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee