KR20010092676A - 플라즈마를 사용하여 반도체 웨이퍼를 처리하는반도체제조장치 및 처리방법 및 웨이퍼 전위프로브 - Google Patents

플라즈마를 사용하여 반도체 웨이퍼를 처리하는반도체제조장치 및 처리방법 및 웨이퍼 전위프로브 Download PDF

Info

Publication number
KR20010092676A
KR20010092676A KR1020010010584A KR20010010584A KR20010092676A KR 20010092676 A KR20010092676 A KR 20010092676A KR 1020010010584 A KR1020010010584 A KR 1020010010584A KR 20010010584 A KR20010010584 A KR 20010010584A KR 20010092676 A KR20010092676 A KR 20010092676A
Authority
KR
South Korea
Prior art keywords
wafer
voltage
impedance
plasma
semiconductor wafer
Prior art date
Application number
KR1020010010584A
Other languages
English (en)
Other versions
KR100532523B1 (ko
Inventor
간노세이이치로
니시오료지
데츠카츠토무
다나카준이치
야마모토히데유키
이케나가가즈유키
가나이사부로
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR20010092676A publication Critical patent/KR20010092676A/ko
Application granted granted Critical
Publication of KR100532523B1 publication Critical patent/KR100532523B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

반도체제조장치는 진공처리실내에 플라즈마를 발생시키는 유닛과, 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와, 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원과, 반도체 웨이퍼의 이면에 있어서 이 반도체 웨이퍼의 전압을 측정하는 웨이퍼전위프로브와, 고주파 전원으로부터 웨이퍼 스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 전류·전압프로브와, 제어부를 구비한다. 제어부는 웨이퍼 전위프로브에 의해 측정된 반도체 웨이퍼의 전압치와, 전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여 반도체 웨이퍼로부터 플라즈마를 거쳐 어스까지의 임피던스를 구하고, 그 구한 임피던스에 의거하는 처리를 행한다.

Description

플라즈마를 사용하여 반도체 웨이퍼를 처리하는 반도체제조장치 및 처리방법 및 웨이퍼 전위프로브{SEMICONDUCTOR MANUFACTURING APPARATUS AND METHOD OF PROCESSING SEMICONDUCTOR WAFER USING PLASMA, AND WAFER VOLTAGE PROBE}
본 발명은 플라즈마를 사용하여 반도체 웨이퍼를 처리하는 반도체제조장치 및 처리방법 및 웨이퍼 전위프로브에 관한 것이다.
최근의 반도체소자의 고집적화에 따라 회로패턴은 미세화의 일로를 걷고 있고, 요구되는 가공치수 정밀도는 점점 더 엄격해지고 있다. 또 생산성향상의 목적으로 웨이퍼크기의 대구경화가 진행되고 있는 외에도 소자의 성능을 향상하기 위하여 신재료의 적용이나 배선구조의 변경이 검토되고 있다. 또 이에 따라 새로운 공정기술의 개발이 진행되고 있나, 공정기술의 개발은 매우 곤란하고 또한 비용이 소요된다.
또 반도체제조장치중 플라즈마를 사용하여 웨이퍼의 처리를 하는 장치, 예를 들면 플라즈마 에처나 플라즈마 CVD 등에서는 기판에 입사하는 이온의 에너지를 정확하게 파악하여 제어하는 것이 매우 중요하며, 이는 나아가서는 공정 개시기간의 단축에도 연결된다. 반대로 이온에너지를 정확하게 파악할 수 없으면 제품의 성능에 불균일이 생기거나, 수율이 저하하는 등의 문제가 생긴다.
이와 같은 플라즈마처리중의 기판에 입사하는 이온의 에너지를 모니터하여 제어하는 방법의 일례는 예를 들면 일본국 특개평7-135180호 공보에 개시되어 있다. 이 개시예에서는 처리를 실시하는 기판을 얹어 놓는 전극을 콘덴서를 거쳐 접지하고, 이 콘덴서와 전극 사이의 전위를 측정하기 위한 전위측정수단을 설치함으로써 처리중인 기판의 전위를 측정하는 방법이 개시되어 있다.
또 미국특허 제5808415호 공보 및 6061006호 공보에는 플라즈마에 인가하는 전류와 전압을 측정하는 프로브의 제조방법과, 플라즈마챔버내의 플라즈마 임피던스를 구하는 방법이 개시되어 있다.
그러나 일본국 특개평7-135180호 공보의 개시예에서는 기판에 입사하는 이온의 에너지를 제어하기 위하여 기판의 표면 전위를 측정하는 방법으로서, 기판의 적재된 전극과, 이 전극에 접속된 콘덴서 사이의 전압을 전압계로 측정하고 있어, 직접 기판의 전위를 측정하고 있는 것은 아니므로 문제가 되는 경우가 있다. 예를 들면 기판을 정전척(chuck)으로 흡착 고정하여 에칭처리하고 있는 경우, 웨이퍼의 처리매수가 증가함에 따라 정전척의 표면에 퇴적물이 부착되는 것을 들 수 있다. 도 10을 사용하여 설명한다. 개시예에서는 기판의 표면전위(Vg)를 구하기 위하여 용량이 종래의 콘덴서(C1)를 기판을 적재하고 있는 전극에 접속하고 있다. 그리고 미리 기판의 용량(Cg)을 조사하여 두고 개시예에 나타내는 수단에 의해 전위(Vs)를 측정하여 Vg를 Vs +(C1/Cg) * Vs에 의해 계산하여 구하는 방법을 개시하고 있다. 전극이 정전척 기능을 가지고, 전극 표면에 유전막 등이 부착되어 있는 경우에는 Cg를 유전막의 용량을 고려하여 보정하면 되게 된다. 만약에 에칭처리를 개시한 직후와 비교하여 유전막의 표면에 퇴적물이 부착되면, 용량(Cg)이 변화되어 버리기 때문에 결과적으로 기판의 전위를 정확하게 구할 수 없다.
또 실제의 제조장치에서는 전극에 접속한 단자는 단지, 전극을 거쳐 전기적으로 기판과 접속하고 있을 뿐만 아니라, 콘덴서성분을 거쳐 어스에 접속되어 있는 전기회로나, 고주파 전력을 공급하는 급전라인의 인덕턴스성분이 존재하고 있다. 따라서 단순히 전극에 접속한 콘덴서의 양쪽 끝의 전위를 측정하였다 하더라도 실제의 기판의 전위를 정확하게 측정하고 있는 것은 아니다.
또 예를 들면 에칭처리 등에 있어서, 플라즈마를 가두고 있는 진공챔버의 내벽 등에 반응생성물 등이 부착된 경우, 가령 개시예의 방법에 의해 기판의 전위를 측정할 수 있었다 하더라도 부착물에 의해 플라즈마의 상태 그 자체가 변화되어 버린 경우에는 기판의 전압을 제어하였다 하더라도 처리결과가 변화될 가능성이 있다.
한편 미국특허 제5808415호 공보 및 6061006호 공보의 개시예에서는 플라즈마 챔버의 임피던스 네트워크를 챔버저항, 전극인덕턴스, 전극대 접지점 커패시턴스 및 표류 커패시턴스로 표현하고, 방전중에 존재하는 전류 및 전압파형으로부터 실제 플라즈마 임피던스를 구하는 방법이 개시되어 있다. 그러나 이 개시예에서는 플라즈마중에서 처리되고 있는 웨이퍼의 표면 전위를 구할 수는 없으므로, 웨이퍼에 입사하는 이온 에너지를 제어할 수는 없다는 문제가 있다.
이들 문제를 해결하기 위해서는 기판의 전위와 플라즈마 임피던스의 양쪽을 계측하거나 또는 계산에 의해 구하고, 경우에 따라서는 진공챔버내 벽에 부착된 부착물의 임피던스까지를 계측하거나 또는 계산에 의해 구하여 이들 정보를 기초로 에칭파라미터를 적절하게 제어하는 것이 필요하게 된다.
따라서 본 발명의 제 1 목적은, 플라즈마를 사용한 반도체제조장치에 있어서 처리중인 기판의 전위와 기판으로부터 플라즈마를 거친 어스까지의 임피던스를 계측하거나 또는 계산에 의해 구하도록 한 반도체제조장치 및 처리방법을 제공하는 것이다.
본 발명의 제 2 목적은, 플라즈마를 사용한 반도체제조장치에 있어서 처리중인 기판의 전위와 기판으로부터 플라즈마를 거친 어스까지의 임피던스를 계측하거나 또는 계산에 의해 구하여, 이들 정보를 기초로 에칭파라미터를 제어할 수 있는 반도체제조장치 및 처리방법을 제공하는 것이다.
본 발명의 제 3 목적은, 플라즈마를 사용한 반도체제조장치에 있어서 처리실내벽에 부착된 막의 두께를 모니터함으로써 적절한 클리닝시기를 용이하게 결정할 수 있는 반도체제조장치 및 처리방법을 제공하는 것이다.
본 발명의 제 4 목적은, 플라즈마를 사용한 반도체제조장치에 있어서 처리중인 기판의 전위와, 기판을 둘러싸도록 배치된 서셉터의 전위와, 처리중인 기판상의 플라즈마를 거친 어스까지의 임피던스와, 서셉터상의 플라즈마를 거친 어스까지의 임피던스를 계측하거나 또는 계산에 의해 구하여, 이들 정보를 기초로 기판과 서셉터에 인가하는 바이어스전압을 독립적으로 제어할 수 있는 반도체제조장치 및 처리방법을 제공하는 것이다.
본 발명의 제 5 목적은, 처리중인 기판 및 기판을 둘러싸도록 배치된 서셉터의 전위를 계측할 수 있는 프로브를 제공하는 것이다.
상기 제 1 목적은, 예를 들면 플라즈마를 사용하여 반도체 웨이퍼에 처리를 실시하는 반도체제조장치에 있어서 반도체 웨이퍼의 뒤면으로부터 그 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와, 고주파 전원으로부터 웨이퍼 스테이지에 인가되는 전압치와 전류치의 적어도 한쪽을 측정하는 전류·전압프로브를 가지고, 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와 전류·전압프로브에 의해 측정된 전압 또는 전류치로부터 반도체 웨이퍼상의 플라즈마를 거친 어스까지의 임피던스를 계산함으로써 달성할 수 있다.
또 제 2 목적은, 예를 들면 다시 이 구한 임피던스와 웨이퍼의 전위의 적어도 한쪽을 기초로 각종 처리 파라미터를 제어함으로써 달성할 수 있다.
또 예를 들면 전류·전압프로브에 의해 측정된 전압과 전류로부터 임피던스를 계산하여 이 임피던스와 사전에 구하여 놓은 고주파 전원(정확하게는 전류·전압프로브)으로부터 플라즈마를 거친 어스까지의 등가회로 모델의 합성임피던스의 연산처리에 의해, 웨이퍼로부터 플라즈마를 거친 어스까지의 임피던스와 웨이퍼의 전위를 계산하고, 이 임피던스와 웨이퍼의 전위를 기초로 각종 처리 파라미터를 제어함으로써 달성할 수 있다.
또 예를 들면, 진공처리실 내벽에 부착된 막의 막 두께를 계측 가능한 막두 께 프로브를 설치하고, 이 프로브로 측정한 막 두께의 임피던스를 계산하면, 웨이퍼로부터 처리실 내벽에 부착된 막의 표면까지의 임피던스(플라즈마 임피던스)를 정확하게 계산할 수 있으므로, 이 정보를 기초로 각종 파라미터를 제어하면 더욱 정밀도 좋게 에칭을 제어할 수 있게 된다.
상기 제 3 목적은, 예를 들면 플라즈마를 사용하여 반도체 웨이퍼에 처리를 실시하는 반도체제조장치에 있어서 진공처리실 내벽에 부착된 막의 막 두께를 측정할 수 있는 수단을 설치하여 처리중인 막 두께를 감시함으로써 달성할 수 있다.
상기 제 4 목적은, 예를 들면 플라즈마를 사용하여 반도체 웨이퍼에 처리를 실시하는 반도체제조장치에 있어서, 반도체 웨이퍼의 뒤면으로부터 그 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와, 고주파 전원으로부터 웨이퍼 스테이지에 인가되는 전압과 전류치의 적어도 한쪽을 측정하는 전류·전압프로브와, 반도체웨이퍼를 둘러싸도록 배치된 서셉터의 전압을 측정하는 서셉터 전위프로브를 가지고, 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와, 전류·전압프로브에 의해 측정된 전압 또는 전류치와, 서셉터 전위프로브에 의해 측정된 서셉터의 전압치로부터 반도체 웨이퍼상의 플라즈마를 거친 어스까지의 임피던스와 서셉터상의 플라즈마를 거친 어스까지의 임피던스를 계산하여, 반도체 웨이퍼와 서셉터에 인가하는 고주파 전압을 독립적으로 제어함으로써 달성할 수 있다.
또 예를 들면 빈 처리실 내벽에 부착된 막의 막 두께를 계측할 수 있는 막 두께 프로브를 설치하고, 이 프로브로 측정한 막 두께의 임피던스를 계산하면 웨이퍼로부터 처리실 내벽에 부착된 막의 표면까지의 임피던스와 서셉터로부터 처리실 내벽에 부착된 막의 표면까지의 임피던스를 계산할 수 있으므로 이 정보를 기초로 각종 파라미터를 제어하면 더욱 정밀도 좋게 에칭을 제어할 수 있다.
상기 제 5 목적은, 예를 들면 전압을 측정해야 할 반도체 웨이퍼의 뒤면에 접촉시키는 전기도전성을 가지는 촉침을 전기도전성을 가지는 탄성부재에 의해 지지하고, 이 탄성부재는 진공챔버에 고정하기 위한 플랜지로부터 전기적으로 절연된 상태로 대기측에 노출시키고 이 부분의 전압을 측정함으로써 달성할 수 있다.
또 예를 들면 촉침의 높이 방향의 위치는 대기측으로부터 조절가능함으로써 재현성 좋게 측정이 가능해진다. 또 촉침의 재질을 웨이퍼이면에 존재하는 실리콘 산화물의 경도보다도 단단하게 하면 더욱 재현성 좋게 측정이 가능해진다.
도 1은 본 발명의 제 1 실시예에 의한 플라즈마 에칭장치의 구성예를 나타내는 도,
도 2는 본 발명에 있어서 사용되는 웨이퍼 전위프로브의 구성예를 나타내는 단면도,
도 3은 본 발명의 제 1 실시예의 요부의 등가회로도,
도 4는 본 발명의 제 2 실시예에 의한 플라즈마 에칭장치의 구성예를 나타내는 도,
도 5는 본 발명의 제 2 실시예의 요부의 등가회로도,
도 6은 본 발명의 제 3 실시예에 의한 플라즈마 에칭장치의 구성예를 나타내는 도,
도 7은 본 발명의 제 3 실시예의 요부의 등가회로도,
도 8은 본 발명의 제 4 실시예에 의한 플라즈마 에칭장치의 구성예를 나타내는 도,
도 9는 본 발명의 제 4 실시예의 요부의 등가회로도,
도 10은 종래기술에 의한 플라즈마 에칭장치의 요부의 등가회로도,
도 11은 제 1 실시예에 있어서의 임피던스의 산출처리를 설명하는 도,
도 12는 제 1 실시예에 있어서의 임피던스의 다른 산출처리를 설명하는 플로우차트,
도 13은 제 1 실시예에 있어서의 웨이퍼 스테이지의 유전막 표면의 퇴적상태의 모니터처리를 설명하는 플로우차트로서 제 2 실시예에 있어서의 임피던스의 산출처리를 설명하는 플로우차트,
도 14는 제 1 실시예에 있어서의 구한 플라즈마 임피던스의 이용처리를 설명하는 플로우차트,
도 15는 제 2 실시예에 있어서의 임피던스의 산출처리를 설명하는 플로우차트,
도 16은 제 3 실시예에 있어서의 임피던스의 다른 산출처리를 설명하는 플로우차트이다.
이하에 본 발명을 플라즈마 에칭장치에 적용한 실시예를 첨부도면을 참조하여 설명한다.
먼저, 본 발명의 제 1 실시예에 대하여 도 1 내지 도 3을 사용하여 설명한다. 또한 이하의 설명에 있어서, 제 1 실시예의 구성요소와 동일한 기능을 가지는 구성요소에 있어서는, 제 1 실시예와 동일한 부호를 붙이고 그 설명을 생략한다.
도 1에 본 발명의 제 1 실시예인 플라즈마 에칭장치의 예를 나타낸다. 처리실내로 도입된 처리가스(1)는 고주파 전원(2)에 접속되어 양쪽 끝에 고주파 전압을 인가한 코일(3)이 만드는 자장과 전계에 의해 각각 유도결합과 용량결합하여 플라즈마(4)상태로 되어 있다. 반도체 웨이퍼(5)는 웨이퍼스테이지(6)상에 적재되어 있다. 웨이퍼스테이지(6)는 표면에 세라믹제의 유전막(7)이 부착되어 있고 정전척기능을 가지고 있다. 웨이퍼스테이지(6)는 전극(8)상에 볼트로 고정되어 있고, 절연판(9)에 의해 진공챔버(10)와 전기적으로 절연되어 있다. 또 웨이퍼스테이지(6)와 전기적으로 접속되어 있는 전극(8)은 플랜지(11)로부터 전기적으로 절연되어 있는 급전막대(12)와 접속되어 있고, 이 급전막대(12)를 사용하여 외부의 전원으로부터 급전할 수 있게 되어 있다. 본 실시예에서는 플라즈마중의 이온을 웨이퍼에 효과적으로 인입하기 위하여 웨이퍼에 바이어스전압을 인가하기 때문에 주파수가 800 kHz인 고주파 전원(13)을 매칭박스(14)를 거쳐 웨이퍼스테이지에 접속하고 있다. 15와 16은 임피던스 정합용 코일과 용량가변 콘덴서이다. 매칭박스(14)의 출구의 전압과 전류치는 전류·전압프로브(17)에 의해 모니터되고, 외부의 컴퓨터(18)에 입력되어 있다. 컴퓨터(18)는 측정된 전압치 또는 전류치 등에 의거하여 반도체 웨이퍼로부터 플라즈마를 거쳐 어스까지의 임피던스 등을 구하는 산출부와, 구한 임피던스 등에 의거하는 처리(예를 들면 표시처리, 파라미터제어처리 등)를 행하는 처리부를 가진다. 또 급전막대(12)에는 정전척을 기능시키기 위한 직류전원(19)도접속되어 있다. 이 직류전원은 고주파 전압을 차단하기 위한 코일(20)을 거쳐 접속되어 있고, 플라즈마(4)가 착화되어 있는 상태로 웨이퍼스테이지에 직류전압을 인가하면, 웨이퍼(7)는 진공챔버에 접촉하고 있기 때문에 접지전위로 되어 있는 플라즈마를 거쳐 직류 전압회로가 형성되고, 웨이퍼(7)와 전극(8) 사이에 전위차가 발생하여 유전막(7)에 전하가 대전되어 쿨롱힘에 의해 흡착된다. 21은 전극(8)과 웨이퍼스테이지(6)의 바깥 둘레를 플라즈마로부터 보호하기 위한 커버이다. 22, 23은 처리가스나 반응생성물을 배기하기 위한 터보 분자펌프와 드라이펌프이다. 24는 플라즈마처리중인 웨이퍼의 전위를 측정하기 위한 웨이퍼 전위프로브이다. 표시부(80)는 컴퓨터에 의해 구한 임피던스 등을 나타내어 모니터하기 위한 것으로, 예를 들면 CRT 등이다. 또 파라미터 제어장치(82)는 컴퓨터(18)로부터의 지시에 따라 반도체제조장치(플라즈마 에칭장치)의 각종 파라미터를 제어한다.
도 2에 웨이퍼 전위프로브(24)의 상세 구성도를 나타낸다. 도 2에 있어서 웨이퍼 전위프로브(24)는 부호 5 내지 10으로 나타내는 구성요소 이외의 구성요소로 구성된다. 본 발명에서 사용되는 웨이퍼 전위프로브는 측정해야 할 반도체 웨이퍼의 뒤면에 접촉하는 전기도전성을 가지는 촉침(36)과, 이 촉침을 지지하며 전기도전성을 가지는 탄성부재(35)와, 그 탄성부재를 지지하면서 플랜지구조를 가지는 전류도입단자(27)를 구비하고, 상기 촉침의 전위는 대기측에서 측정가능하며, 또한 상기 촉침의 높이방향의 위치는 대기측으로부터 조절가능하도록 구성된다. 이하에 그 구성의 상세를 설명한다.
진공챔버(10)와 절연판(9), 전극(8), 웨이퍼스테이지(6)에 동축의 관통구멍이 설치되어 있고, 이 관통구멍의 가운데에는 프로브를 전극이나 웨이퍼스테이지로부터 전기적으로 절연하기 위한 세라믹제의 절연파이프(69)가 매립되어 있다. 웨이퍼 전위프로브는 진공챔버에 부착 가능하도록 플랜지(25)구조를 하고 있고, O링(70)으로 진공 밀봉되어 있다. 이 플랜지의 중앙에는 관통구멍이 설치되어 있고, 이 관통구멍의 일부에는 암나사(26)가 설치되어 있다. 이 관통구멍에는 웨이퍼의 전압을 측정하기 위한 단자(27)가 부착되어 있다. 단자(27)는 내부에 중공의 절연파이프(71)가 매립되어 있고, 더욱 내부에는 도전성의 심선(71)이 매립된 구조를 하고 있다. 이 단자(27)의 바깥 둘레의 일부는 수나사(28)구조로 되어 있고, 플랜지에 설치된 암나사(26)에 부착된다. 또 단자의 상부에는 O링(29)이 설치되어 있고, 플랜지(25) 상부의 내면(30)을 밀봉할 수 있는 구성으로 되어 있다. 단자의 심선의 진공측의 종단에는 도전성을 가지는 연결막대(32)가 설치되어 있다. 이 연결막대(32)는 한쪽 끝이 심선을 영합(迎合)하도록 소켓(33)구조로 되어 있고, 또 한 쪽의 끝에는 스프링고정(34)을 사용하여 코일스프링(35)이 부착되어 있다. 이 코일스프링(35)의 상부에는 연결막대를 따라 상하로 구동가능하도록 촉침(36)이 설치되어 있다. 촉침은 웨이퍼스테이지면 보다도 선단이 돌출하도록 부착되어 웨이퍼가 얹히면 무게에 의해 아래 쪽으로 이동한다. 이 돌출량은 코일스프링의 스프링정수와의 균형으로 결정된다. 바람직하게는 반도체 웨이퍼가 웨이퍼스테이지에 적재된 경우에 스스로의 무게로 완전히 웨이퍼스테이지까지 내려 앉는 정도이면 된다. 또 촉침은 도전성의 재료로 구성되어 있고, 그 선단은 반도체 웨이퍼의 뒤면에 존재하는 산화막이나 질화막을 돌파하는 정도의 곡율반경 및 경도를 가지고 있다. 본 실시예에서는 촉침의 재질은 텅스텐 카바이트이나, 그 외에도 예를 들면 도전성 다이아몬드 등도 이용가능하다. 이 곡율반경의 값은 코일스프링의 스프링정수와 촉침의 돌출량, 즉 스프링의 변형량에 의해 결정되어야 하는 것으로, 실제로 측정대상이 되는 반도체웨이퍼의 상태에 따라 적절히 결정된다. 일례로서, 코일스프링(35)의 스프링정수가 k, 돌출량이 L로서, 8인치 웨이퍼의 뒤면에 두께(t)의 산화막이 부착되어 있는 경우에 필요한 곡율반경(R)을 나타낸다. 8인치 웨이퍼의 중량을 W라 하고, 촉침의 제로율과 프와송비를 각각 En, νn이라 하고, 산화막의 제로율과 프와송비를 각각 Ew, νw로 둔 경우, 촉침의 선단과 웨이퍼이면의 산화막의 접촉원의 반경(a)은 식(1)로 표시한다.
이 때의 접촉부 중심의 압력은 식(2)에 의해 계산된다.
이 압력(p)이 산화막의 경도보다도 커지면 촉침은 산화막을 돌파하여 도전성이 있는 실리콘과 전기적으로 접촉하여 웨이퍼의 전위를 측정하는 것이 가능해진다. 즉, 산화막의 비커스경도를 Hv라 하면, 식(3)을 만족하는 곡율반경(R)이면 되는 것을 알 수 있다.
웨이퍼가 얹혀져 있지 않은 상태에서의 촉침(36)의 돌출량은 먼저 설명한 단자(27)의 위치를 조정하여 행한다. 촉침의 선단이 웨이퍼스테이지(7)로부터 돌출하는 양을 대기측에서 판정하기 쉽게 단자의 대기측에 눈금을 부착해 두면 작업이더욱 용이해진다. 단자(27)의 대기(大氣)측에는 너트(31)를 부착하여 촉침의 위치를 결정후 고정할 수 있어 단자의 상하방향의 위치를 임의로 설정할 수 있다. 따라서 처리중인 웨이퍼의 전위와 거의 동일한 전위를 단자의 심선으로 관측할 수 있기 때문에 이 심선의 전압을 전압계로 측정함으로써 웨이퍼의 전위를 측정할 수 있다. 또 62는 프로브를 웨이퍼스테이지, 전극, 절연체로부터 전기적으로 절연하기 위한 절연통이다.
계속해서, 웨이퍼로부터 플라즈마를 거쳐 어스까지의 임피던스(플라즈마 임피던스)의 구하는 방법에 대하여 설명한다. 도 3에 본 발명의 제 1 실시예에 있어서의 고주파 전원(정확하게는 전류·전압프로브)으로부터 웨이퍼스테이지를 거친 어스까지의 등가회로 모델을 나타낸다. 이 등가회로 모델은 임피던스 측정기 등에 의해 미리 조사하여 두면 된다. 도면중의 번호를 설명하면, 37은 진공챔버(10)의 전위를 나타내고 있고 어스이다. 38은 웨이퍼상의 플라즈마 임피던스, 39는 유전막(7)의 저항성분, 40은 유전막(7)의 용량성분, 41은 블록킹콘덴서이고, 그외는 상기한 바와 같다. 웨이퍼 전위프로브(24)로 측정된 웨이퍼의 전위 (42Vw)와 매칭박스의 출구에 연결한 전극의 전압(43Ve)과 전극으로 흘러 드는 전류 (44Ie)의 측정치가 컴퓨터에 도입된다. 플라즈마 임피던스(38)를 Zp라 한 경우, 소정의 시간에 Zp에 인가하고 있는 전압은 웨이퍼 전위프로브(24)의 출력전압, 즉 웨이퍼전위(Vw)이며, Zp에 흐르는 전류는 전극으로 흘러 드는 전류(44Ie)이므로 Zp는 Vw/Ie 에 의해 계산할 수 있다. 이 Zp의 값은 컴퓨터내에서 차례로 연산처리되어 판독할 수 있다. 본 실시예에서는 Zp 를 구하기 위하여 전압치로서 매칭박스 출구의 전압, 즉 전극의 전위(43Ve)가 아니라 실제로 처리중인 웨이퍼의 전위 (42Vw)를 측정하고 있다. 그 이유는 본 실시예에서는 웨이퍼스테이지의 표면에 정전 척기능을 가지게 할 목적으로 유전막(7)을 부착하고 있고, 이 부분에서 전압강하가 발생하여 매칭박스 출구의 전압, 즉 전극의 전압(Ve)이 웨이퍼의 전압이 되지 않기 때문이다. 즉, 플라즈마 임피던스의 값을 구하기 위하여 매칭박스 출구에서 측정된 전압치(Ve)를 사용하여 Ve/Ie에 의해 계산하면 실제의 플라즈마 임피던스로는 되지 않는 것이다. 플라즈마임피던스를 Ve/Ie에 의해 계산한 경우의 문제의 일례를 들면, 웨이퍼의 처리매수가 증가하여 감에 따라 웨이퍼스테이지상의 유전막의 표면에 퇴적막이 부착된 경우를 생각할 수 있다. 퇴적성의 막이 부착되어 유전막의 용량이 저하하면 임피던스가 증가하기 때문에 매칭박스의 출구의 전압은 상승한다. 따라서 플라즈마상태는 아무것도 변화하지 않음에도 불구하고, 마치 플라즈마 임피던스가 상승한 것 같은 판단을 내려 버린다. 이 정보를 기초로 하여 에칭속도를 일정하게 유지하기 위하여 전극의 전압(Ve)을 내려 버리면, 에칭속도는 저하하게 되어 에칭불량을 야기한다. 반대로 플라즈마 임피던스를 저하시키기 위하여 플라즈마생성용 고주파 전원의 투입전력을 증가시켜 버리면, 에칭속도가 너무 상승하여 오버 에칭으로 이어진다. 그 결과 에칭불량을 야기하게 된다.
이에 대하여 본 실시예의 구성으로 플라즈마 임피던스(Zp)를 구한 경우, 플라즈마 임피던스를 계산하기 위하여 웨이퍼의 전압을 직접 측정한 결과를 이용하기때문에 더욱 정확한 임피던스와 웨이퍼의 전위를 측정 또는 계산에 의해 구할 수 있으므로, 예를 들면 처리중인 웨이퍼에 입사하는 이온 에너지, 즉 웨이퍼의 바이어스전압을 적절히 조절할 수 있어 에칭불량을 방지할 수 있다.
이상 본 발명의 제 1 실시예의 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 구하여 이용하기까지의 처리의 흐름을 나타내는 플로우차트를 도 11에 나타낸다. 또한 이하의 도 11 내지 도 16까지의 처리는 도 1, 도 4, 도 6, 도 8에 나타내는 컴퓨터(18)내의 프로그램에 의해 실행된다. 먼저, 제 1 실시예에 있어서의 고주파 전원(정확하게는 전류·전압프로브)으로부터 웨이퍼스테이지를 거쳐 어스까지의 등가회로 모델을 도 3에 나타내는 바와 같이 결정한다(단계 110). 다음으로, 웨이퍼전위프로브와 전류·전압프로브를 사용하여 웨이퍼전위(Vw), 웨이퍼스테이지의 전류(Ie), 전압(Ve)을 측정한다(단계 111). 다음으로, 측정결과를 도입한 컴퓨터 (18)에 의해 플라즈마 임피던스(Zp)를 계산한다(단계 112). 최종적으로는 이용자의 판단에 의해 결정되야 하는 것이므로, 웨이퍼전위(Vw)와 플라즈마 임피던스 (Zp)를 감시하는 경우에는 표시부(80)에 표시한다(단계 113). 또 얻어진 임피던스 등에 의거하여 공정파라미터를 제어하는 경우에는 컴퓨터(18)로부터 공정파라미터의 제어장치(82)에 신호, 정보 등을 보내어 제어장치(82)로부터 제어신호를 파라미터제어의 대상이 되는 부분, 예를 들면 고주파 전원(13) 등에 보내어 각종 파라미터를 제어한다(단계 114).
또한 플라즈마처리에 의해 처리실 내벽의 상태가 변화하지 않는 조건이거나또는 클리닝에 의해 일정한 조건을 유지하고 있는(처리실 내벽에 퇴적막이 없음) 경우에는,상기 연산한 임피던스를 반도체 웨이퍼로부터 플라즈마를 거친 진공처리실 내벽까지의 임피던스로 하고, 그 산출한 임피던스를 기초로 각종 처리파라미터를 제어함으로써 플라즈마로 처리중인 반도체 웨이퍼를 처리할 수 있다.
이상과 같이 본 발명에 의하면, 플라즈마임피던스에 의해 플라즈마의 상태를 모니터하면서 웨이퍼의 전위를 정확하게 측정하면서 처리할 수 있으므로, 이들의 결과를 기초로 웨이퍼의 전위를 제어하면 정확하게 웨이퍼에 입사하는 이온에너지를 이용할 수 있으므로 재현성이 좋은 에칭을 달성하여 수율 저하를 방지할 수있다.
본 실시예에서는 플라즈마 임피던스를 사용하여 제어한 파라미터로서 바이어스전압을 제어한 경우를 설명하였으나, 반드시 이것만에 한정하는 것은 아니다. 그 외의제어파라미터로서는 예를 들면, 플라즈마를 발생시키기 위한 고주파 전원의 주파수 또는 전력, 웨이퍼스테이지에 인가하는 고주파 전원의 주파수 또는 전압 또는 전력, 진공챔버의 벽의 온도나 온도분포, 웨이퍼의 온도나 온도분포, 처리압력, 처리가스의 가스종류나 유량이나 혼합비, 플라즈마에 인가하는 자장의 강도및 강도분포, 에칭시간 등을 들 수 있다. 또 이들 파라미터를 복수개 조합시켜 제어하는 것도 생각할 수 있다.
또 본 실시예에 기재된 처리방법으로 기재된 반도체제품에는 본 실시예의 방법을 적용하지 않고 제조된 제품에 비하여 중요한 이점이 있다. 그것은 항상 웨이퍼의 처리가 일정한 조건의 범위에서 행하여지므로 매우 재현성이 좋은 처리를 실시하기 때문에 제품 간의 성능의 불균일이 없는, 즉 신뢰성이 높은 제품이 되는 것이다. 따라서 제조시의 수율도 좋기 때문에 비용이 낮아 저가격의 제품이 된다.
본 실시예에서는 플라즈마 임피던스를 웨이퍼의 전위와 매칭박스 출구의 전압과 전류치를 기초하여 계산에 의해 구하고, 이 결과를 기초로 에칭파라미터를 제어하고 있었으나, 실제의 이용법으로서는 반드시 에칭파라미터를 제어하는 것만은 아니다. 예를 들면 에칭상태의 감시로서 플라즈마 임피던스를 이용하는 것도 생각할 수 있고, 경우에 따라서는 웨이퍼의 전위나 매칭박스의 출구의 전압이나 전류를 모니터하여 이 변화의 정보로 장치정지나 장치메인티넌스의 시기를 결정하는 것도 생각할 수 있다. 예를 들면 웨이퍼전위를 모니터하면서 에칭처리매수를 겹쳐 갈때 소정의 처리중에 급격한 웨이퍼전위의 변화가 인정된 경우, 어떠한 이상이 일어났었다고 용이하게 예상할 수 있다. 즉, 에칭처리가 정상으로 진행되고 있는 지의 여부의 모니터로서도 이용가능하고, 이 경우 장치에 이상이 발생한 것을 즉시 판단할 수 있으므로 웨이퍼의 낭비를 최소한으로 억제할 수 있다.
또 본 실시예에서는 촉침을 지지하는 탄성부재로서 코일스프링을 가지는 막대체(棒體)를 이용하였으나 반드시 그럴 필요는 없고, 판스프링을 이용하여도 된다. 중요한 점은 촉침이 상하방향으로 탄성을 가지는 것과, 촉침 전체의 위치를 상하방향으로 본체측으로부터 임의로 조절가능한 점이다.
또한 본 실시예에서는 웨이퍼의 전위를 측정하는 프로브는 웨이퍼 뒤면에 직접 접촉시키는 타입의 프로브를 사용하였으나, 반드시 이것만으로 한정하는 것은 아니다. 예를 들면 정전용량형의 비접촉의 전위계를 웨이퍼스테이지에 매립하여 두고 이에 의하여 웨이퍼의 전위를 측정하는 방법도 생각할 수 있다. 단, 이 경우에도 전위계의 부착위치에 따라 웨이퍼의 전압의 절대치가 변화되는 것을 생각할 수 있으므로, 본 실시예와 같이 진공챔버의 외부로부터 부착위치를 조정할 수 있는 구성으로 할 필요가 있다.
또 본 실시예에서는 웨이퍼로부터 플라즈마를 거쳐 어스까지의 임피던스(플라즈마 임피던스)를 구하기 위하여 웨이퍼의 전압을 실측하고 있었다. 그러나 임피던스나 웨이퍼의 전압을 등가회로 모델과 매칭박스의 출구에 연결한 전극의 전압(43Ve)와 전극으로 흘러 드는 전류(44Ie)로부터 계산에 의해 구하는 것도 가능하다. 이 방법은 웨이퍼 전위프로브(24)의 촉침이 웨이퍼 뒤면으로부터 접촉, 슬라이딩함으로써 발생하는 웨이퍼 뒤면으로부터의 마모분(이물)에 의한 청정도를 문제로 하는 경우의 공정에서 유효한 방법이다. 예를 들면 웨이퍼 뒤면에 부착된 이물이 플라즈마공정 다음에 행하여지는 처리(예를 들면 습식세정 등)에 의해 웨이퍼의 표면에 전사되어 버리는 경우 등이 이에 해당된다. 이하 설명한다.
먼저, 전극의 전압(43Ve)의 시간변화에 따른 파형 Ve(t)과 전류(44Ie)의 시간변화에 따른 파형 Ie(t)으로부터 도입한 컴퓨터의 연산처리에 의해 위상차(θ)를 구하여 둔다. 이 때 매칭박스 출구의 임피던스를 허수 표시하여 a + bj로 둔다. 여기서,
a = Z/(1+(tanθ)2)0.5,
b = Z * tanθ/(1+(tanθ)2)0.5,
Z = Ve/Ie
가 된다. 마찬가지로 플라즈마 임피던스를 허수 표시하여 c + dj로 둔다. 상기한 플라즈마 임피던스(Zp)는 허수 표시된 c + dj의 크기로서 이 경우 (c2+d2)0.5가 된다. 이 때 매칭박스 출구로부터 플라즈마를 거쳐 어스까지의 합성임피던스 (Ztotal)는 저항성분(39)(R(Ω)이하 한다)과 용량성분(40)(Xc(Ω)이라 한다)을 사용하여 하기식으로 표시한다.
Ztotal=(c+R*Xc2/(R2+Xc2))+(d-R2*Xc/(R2+Xc2))j
이 합성임피던스(Ztotal)는 매칭박스 출구에서의 임피던스(a+bj)와 같으므로 실수성분과 허수성분을 비교하여 하기식으로부터 c, d의 값을 구할 수 있다.
Z/(1+(tanθ)2)0.5=c+R*Xc2/(R2+Xc2)
Z*tanθ/(1+(tanθ)2)0.5=d-R2*XC/(R2+Xc2)
c, d의 값이 구해지면, 플라즈마 임피던스(Zp)와 웨이퍼전위(Vw)는 하기식으에 의해 계산된다.
Zp = (c2+ d2)0.5
Vw = Ie * Zp
이와 같은 순서에 의해 계산함으로써 웨이퍼의 전압(Vw)을 프로브(24)로 측정할 필요가 없어진다. 따라서 웨이퍼 전위프로브(24)의 촉침이 웨이퍼 뒤면에서 접촉, 슬라이딩함으로써 웨이퍼 뒤면으로부터의 마모분(이물)이 발생하고, 그것에 의하여 청정도가 저하된다는 일이 없어진다. 단, 본 실시예에서는 퇴적막이 웨이퍼스테이지상에 부착되는 등의 경우에는 등가회로 모델의 값 그 자체가 변화되게 되므로 정확하지 않게 된다는 문제가 있다. 그러나 웨이퍼스테이지의 표면을 플라즈마로 클리닝하면서 처리를 행하는 바와 같이, 컨디션이 일정하게 유지될 것 같은 조건에서는 청정한 플라즈마 임피던스의 모니터방법으로서 이용할 수 있다.
이상의 방법에 의해 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 구하여 이용하기까지의 흐름을 나타내는 플로우차트를 도 12에 나타낸다. 먼저 실시예에 있어서의 고주파 전원(정확하게는 전류·전압프로브)으로부터 웨이퍼스테이지를 거쳐 어스까지의 등가회로 모델을 도 3에 나타내는 바와 같이 결정한다(단계 120). 다음으로, 전류·전압프로브로부터 플라즈마를 거쳐 어스까지의 합성임피던스를 계산한다(단계 121). 다음으로, 전류·전압프로브를 사용하여 웨이퍼전위의 파형 Vw(t), 웨이퍼스테이지의 전류의 파형 Ie(t)을 측정하여 위상차를 구한다 (단계122). 다음으로, 이들 값에 의거하여 전류·전압프로브의 위치에서의 임피던스를 계산한다(단계 123). 다음으로, 먼저 계산하여 둔 합성임피던스와 단계 123에서 구한 임피던스를 비교하여 플라즈마 임피던스(Zp), 웨이퍼전위(Vw)를 계산한다(단계 124). 최종적으로는 이용자의 판단에 의해 결정되어야 하는 것이나, 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 감시하는 경우에는 그들을 표시부(80)에 표시하고(단계 125), 공정파라미터를 제어하는 경우에는 공정파라미터의 제어장치 (82)에 정보를 보내어 공정파라미터를 제어한다(단계 126).
이상의 방법에서는 전극으로 흘러 드는 전류(Ie)를 반드시 측정하게 되나, Ie를 계산에 의해 구하여 플라즈마 임피던스를 계산하는 것도 가능하다. 이 경우에는 웨이퍼 전위프로브로 웨이퍼의 전압파형 Vw(t)과 전극의 전압파형 Ve(t)을 구하고, 유전막부의 임피던스(Zm)로부터 회로를 흐르는 전류파형 Ie(t)을 계산하면 된다. 이 때 유전막부의 임피던스(Zd)와 전류파형 Ie(t)은 하기식에 의해 계산할 수 있다.
Zd=RXc2/(Xc2+R2)-jXcR2/(Xc2+R2)
Ie(t)=(Vw(t)-Ve(t))/Zd
이 결과로부터 플라즈마 임피던스(Zp)는 하기식에 의해 계산된다.
Zp = Vw/Ie
이상 플라즈마 임피던스의 계산방법을 3가지 나타내었으나, 어느쪽 방법에 의할 지는 공정 등에 따라 적절히 선택하면 된다.
이상의 방법에 의해 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 구하고 이용하기까지의 흐름을 나타내는 플로우차트를 도 14에 나타낸다. 먼저 등가회로 모델을 도 3과 같이 결정한다(단계 140). 다음으로, 웨이퍼 전위프로브와 전류·전압프로브로 웨이퍼의 전압파형 Vw(t)과 웨이퍼스테이지의 전압파형 Ve(t)을측정한다(단계 141). 다음으로, 등가회로 모델과 단계(141)에서 구한 전압파형으로부터 웨이퍼스테이지의 전류의 파형 Ie(t)을 계산한다(단계 142). 다음으로, 플라즈마 임피던스(Zp)를 계산한다(단계 143). 최종적으로는 이용자의 판단에 의해 결정되어야 하는 것이나, 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 감시하는 경우에는 표시부(80)에 표시하고(단계 145), 공정파라미터를 제어하는 경우에는 공정파라미터의 제어장치(82)에 정보를 보내어 공정파라미터를 제어한다(단계 146).
또 반대로 웨이퍼 전위프로브로 웨이퍼의 전위를 실측하면서 상기한 등가회로 모델에 의해 웨이퍼의 전위를 계산하면, 웨이퍼스테이지의 유전막 표면의 퇴적상태를 표시부(80)에 표시하는 것이 가능해진다. 도 13을 사용하여 순서를 설명한다. 먼저 웨이퍼 전위프로브로 웨이퍼전위(Vw)를 측정한다(단계 130). 다음으로, 전류·전압프로브로 웨이퍼스테이지의 전류파형 Ie(t)과 전압파형 Ve(t)을 측정하여 위상차(θ)를 구한다(단계 131). 다음으로, 도 3의 등가회로 모델을 사용하여 Ie, Ve, θ으로부터 웨이퍼의 전압(Vw')을 계산한다(단계 132). 다음으로 먼저 웨이퍼 전위프로브에 의해 측정한 웨이퍼전압(Vw)과 계산으로 구한 웨이퍼전압(Vw')의 차(Vw-Vw')를 구한다(단계 133). 만약에 유전막의 표면에 퇴적막이 부착되거나, 유전막의 표면이 에칭되어 감소되고 있다는 일이 없고 문제가 없는 상태이면, 웨이퍼 전위프로브에 의해 측정된 웨이퍼의 전위와 등가회로에 의해 계산으로 구한 웨이퍼전위는 거의 일치하기 때문에 Vw-Vw'는 0에 가까운 값이 된다. 구체적으로는 미리 Vw-Vw'의 값의 범위를 정하여 두고, 일정한 범위내이면 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 출력한다. 이 경우 유전막은 문제없음을 알 수 있다.만약에 유전막 표면에 퇴적막이 부착되어 막 두께가 증가하거나 에칭되어 막 두께가 감소되고 있는 경우, Vw와 Vw'의 차는 일정한 범위를 넘은 값이 된다. 이 경우는 등가회로 모델의 유전막의 용량(40)의 값(C)을 ΔC 만큼 변화시키고(단계 134),이 변화시킨 유전막의 용량(40)의 값(C')(= C + ΔC)에 의거하여 다시 Vw'를 계산하여 Vw-Vw'를 구한다(단계 132). 이 다시 구한 값(Vw')이 상기한 바와 같이 미리 정하여 놓은 범위내에 들어 간 경우, ΔC와 Vw와 Zp를 얻어 판정을 행한다(단계 135). 즉, 이 경우의 ΔC의 값이 양인 경우는, 유전막의 표면이 에칭되어 막 두께가 감소된 경우이며, ΔC의 값이 음인 값의 경우에는 유전막의 표면에 퇴적막이 부착되어 막 두께가 두꺼워졌다고 판단할 수 있다. 이상과 같이 유전막의 퇴적막 모니터로서 이용하는 것도 가능하다.
또한 이 처리는 도 6의 실시예에 있어서도 적용가능하다.
또 본 실시예에서는 등가회로 모델로서 웨이퍼스테이지의 유전막의 저항성분과 용량성분만을 고려하였으나, 반드시 이것에 한정하는 것이 아니고, 웨이퍼스테이지와 고주파 전원 사이의 인덕턴스성분이나, 웨이퍼스테이지와 예를 들면 진공챔버의 벽 사이의 용량성분 등을 포함시켜도 된다. 이 경우 더욱 상세한 플라즈마 임피던스의 계산을 행할 수 있어, 결과적으로 플라즈마처리의 모니터의 정밀도나 재현성의 향상으로 이어지는 효과를 기대할 수 있다.
이상, 제 1 실시예는 플라즈마처리에 의해 처리실 내벽의 상태가 변화되지 않는 조건이거나 또는 클리닝에 의해 일정한 조건을 유지하고 있는 경우에는 성립하나, 처리실 내벽에 퇴적막 등이 형성되는 것 같은 조건에서는 문제가 되는 경우가 있다. 그러나 그와 같은 경우에도 본 실시예를 발전시킨 구성에 의해 문제를 회피할 수 있다. 이하에 설명한다.
도 4에 본 발명의 제 2 실시예의 구성을 나타낸다. 도 5는 제 2 실시예에 있어서의 고주파 전원(정확하게는 전류·전압프로브)으로부터 웨이퍼스테이지를 거쳐 어스까지의 등가회로 모델을 나타낸다. 본 실시예에서는 진공챔버의 내벽에 부착막(65)이 부착되는 공정에 있어서 실시하고 있다. 이 부착막 때문에 웨이퍼로부터 어스까지의 임피던스가 변화되므로 제 1 실시예의 방법에서는 플라즈마 임피던스를 정확하게 구할 수 없다. 따라서 본 실시예에서는 부착막의 임피던스를 구하기 위하여 제 1 실시예의 장치구성에 부가하여, 처리중인 플라즈마의 전위를 측정하는 막 두께 프로브(63), 이 막 두께 프로브(63)에 측정된 전위 등의 신호에 의거하여 막 두께를 계산하는 연산회로(64)를 설치하고 있다. 막 두께 프로브(63)와 연산회로(64)로 막 두께 프로브부를 구성한다. 또한 연산회로(64)는 컴퓨터(18)내에 설치하여도 된다. 막 두께 프로브로서는 예를 들면 수정진동자식 막 두께 측정기나 간섭파 등을 이용한 광학식 막 두께 측정기 등을 들 수 있다. 막 두께 프로브를 사용하면 진공챔버 내벽에 부착되어 있는 막의 두께를 측정할 수 있고, 이 막의 두께로부터 막의 용량(67)과 임피던스를 계산할 수 있다. 예를 들면 비유전률이 ε인 부착막이 두께(T)로 면적(S)의 영역에 부착되어 있는 경우, 진공의 유전율을 ε0이라 하면 용량(Cm)은 εε0S/T가 된다. 고주파 전원(13)의 주파수가 f인 경우, 막의 임피던스(Zm)는 1/2πfCm이 된다. 이 때의 플라즈마 임피던스(Zp)를 c +dj로 두면 웨이퍼로부터 어스까지의 합성임피던스는 c + (d-Zm)j로 둘 수 있다. 등가회로 모델로부터 저항성분(39)[R(Ω)과 용량성분(40)(Xc(Ω)으로 한다]의 합성임피던스 (Ztota1)는 하기식으로 표시한다.
Ztota1=(c+R*Xc2/(R2+Xc2))+(d-Zm-R2*Xc/(R2+Xc2))j
이것이 전류·전압프로브에 의해 측정된 임피던스와 동일하므로 실수성분과 허수성분을 비교하여 하기식으로부터 c, d의 값을 구할 수 있다. 매칭박스 출구의 임피던스는 제 1 실시예와 같이 a + bj로 표기한 경우 아래와 같이 표시한다.
a = Z/(1+(tanθ)2)0.5,
b = Z*tanθ/(1+(tanθ)2)0.5,
Z = Ve/Ie
따라서, 실수성분과 허수성분을 비교하여 이하의 식을 풀음으로써 c, d가 구해진다.
Z/(1+(tanθ)2)0.5= c+R*Xc2/(R2+Xc2)
Z*tanθ/(1+(tanθ)2)0.5= d-Zm-R2*Xc/(R2+Xc 2)
이 때의 플라즈마 임피던스의 크기는(c2+ d2)0.5에 의해 계산할 수 있다. 따라서 제 1 실시예에 덧붙여 부착막의 두께를 계측하는 기능을 부가하면, 처리실 내벽에 부착물이 부착되어 플라즈마의 상태가 변화되는 경우이더라도 정확하게 플라즈마 임피던스를 계산할 수 있어 플라즈마의 상태를 모니터할 수 있다. 또 웨이퍼의 전위는 웨이퍼 전위프로브로 직접 측정하거나, 전류·전압프로브의 측정결과와 등가회로 모델에 의해 계산으로 구할 수 있으므로, 이들 정보에 의거하여 웨이퍼의 전위를 제어하면 웨이퍼에 입사하는 이온의 에너지를 제어할 수 있다.
이상의 방법에 의해 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 구하여 이용하기까지의 흐름을 나타내는 플로우차트를 도 15에 나타낸다. 먼저 막 두께 프로브(63)의 힘에 의거하여 처리실 내벽에 부착된 퇴적막의 두께를 측정한다(단계 150). 다음으로, 퇴적막의 임피던스를 계산한다(단계 151). 다음으로, 등가회로모델을 결정한다(단계 152). 다음으로, 전류·전압프로브로부터 플라즈마, 퇴적막을 거쳐 어스까지의 합성임피던스를 계산한다(단계 153). 다음으로, 전류·전압프로브를 사용하여 웨이퍼전위의 파형 Vw(t), 웨이퍼스테이지의 전류의 파형 Ie(t)을 측정하여 위상차를 구한다(단계 154). 다음으로, 전류·전압프로브의 위치에서의 임피던스를 계산한다(단계 155). 다음에 먼저 계산해 둔 합성임피던스와 단계(155)에서 구한 임피던스를 비교하여 플라즈마 임피던스(Zp), 웨이퍼전위(Vw)를 계산한다(단계 156). 최종적으로는 이용자의 판단에 의해 결정되어야 하는 것이나, 웨이퍼전위(Vw)와 플라즈마 임피던스(Zp)를 감시하는 경우에는 표시부(80)에 표시하고(단계 157), 공정파라미터를 제어하는 경우에는 공정파라미터의 제어장치(82)에 정보를 보내어 공정파라미터를 제어한다(단계 158).
따라서 본 실시예에서는 제 1 실시예와 같이 플라즈마 임피던스를 기초로 각종 처리 파라미터를 제어할 수 있어 재현성이 좋은 제조장치를 제공할 수 있다.또 이 처리방법으로 제조된 제품은 제 1 실시예와 같이 저가격으로 성능이 안정되어 있다는 특징이 있다.
또한 본 실시예의 경우에 기대할 수 있는 제 1 실시예와는 다른 효과를 설명한다. 처리실 내벽에 막이 부착되는 공정에서는 처리를 거듭해 가면 막의 두께가 서서히 두꺼워져 간다. 이 막은 소정의 일정한 두께에 도달하면 막 응력에 의해 벗겨져 떨어지고, 이것이 웨이퍼상에 얹혀지면 제품불량을 야기하는 일이 있어 문제가 된다. 이에 대하여 본 실시예에 나타내는 방법으로 부착막의 두께를 감시하면 클리닝시기를 용이하게 결정할 수 있어 이물에 의해 제품불량을 내지 않는 효과가 있다.
다음에 도 6에 본 발명의 제 3 실시예의 구성을 나타낸다. 본 실시예에서는 제1 실시예의 웨이퍼스테이지의 주위를 둘러싸도록 서셉터(45)를 배치한 구성으로 되어 있다. 이 서셉터(45)는 세라믹제의 커버 표면에 도너츠형상의 실리콘 플레이트(46)를 플라즈마(4)에 대향하는 면에 부착한 구성으로 되어 있다. 또 실리콘 플레이트(46)는 다른 부품과 전기적으로 절연(47)된 급전막대(48)에 접속되어 있고, 진공챔버의 외부에 설치된 용량가변 콘덴서(49)를 거쳐 매칭박스(14) 출구의 급전부에 접속되어 있다. 또 실리콘 플레이트의 뒤면측에는 전기적으로 접속된 단자(50)가 설치되어 있고, 이 단자(50)는 다른 부품과 전기적으로 절연된 소켓부(51)를 가지는 서셉터 전위프로브(66)에 연결되어 진공챔버의 바깥쪽으로 인출되어 제 1 실시예와 마찬가지로 컴퓨터(18)에 도입된다. 따라서 이 서셉터 전위프로브의 심선의 전위를 전압계로 계측하면 처리중인 실리콘 플레이트(46)의 전압을 측정할 수 있다. 또 실리콘 플레이트의 전압을 측정하기 위해서는 이와 같은 구성으로 하는 외에 실리콘 플레이트에 연결한 급전막대(48)의 전압을 계측하여도 좋다. 서셉터 표면에 실리콘 플레이트를 배치하는 이유는 산화막의 에칭처리등에서 플루오르계의 가스를 사용한 경우에 웨이퍼면내에 발생하는 플루오르 래디컬분포의 불균일을 해소하기 위함이다. 즉 플라즈마중의 플루오르 래디컬이 웨이퍼중의 실리콘과 반응하여 에칭이 진행되고 있는 것이나, 실제로 웨이퍼가 존재하고 있는 영역과 서셉터와 같이 실리콘이 존재하지 않는 영역에서는 소비되는 플루오르 래디컬의 양에 차이 있기 때문에 웨이퍼의 중심부근과 바깥 둘레부근에서는 플루오르 래디컬의 양이 달라 에칭속도에 차가 생기는 것이다. 따라서 서셉터상에도 실리콘을 배치함으로서 플루오르 래디컬을 웨이퍼가 존재하는 영역과 동일한 정도로 소비하여 균일분포로 하는 것이다. 52는 급전막대에 고주파 전압을 인가함으로써 이상방전이 발생하지 않도록 하기 위한 어스부재이다.
본 실시예에서는 웨이퍼 중심영역과 바깥 둘레 부근의 플루오르 래디컬의 분포를 적극적으로 제어하기 위하여 콘덴서(49)의 용량을 변화시켜 매칭박스로부터 공급되는 바이어스전력을 웨이퍼스테이지와 서셉터상의 실리콘 플레이트에 적절하게 분배하고 있다. 이하에 본 실시예에서의 웨이퍼상의 플라즈마 임피던스의 구하는 방법과, 바이어스전력의 분배방법을 설명한다.
도 7에 본 발명의 제 3 실시예의 등가회로 모델도를 나타낸다. 본 등가회로 모델에서는 어스부재(52)나 실리콘 플레이트(46)를 추가하였기 때문에 제 1 실시예의 등가회로 모델보다도 약간 복잡하게 되어 있다. 예를 들면 53은 전극과 어스부재 사이에 존재하고 있는 공간의 정전용량성분, 54는 실리콘 플레이트에 연결한 용량가변 콘덴서(49)의 용량성분, 55는 웨이퍼와 실리콘 플레이트(46) 사이의 정전용량성분이다. 이들 정전용량성분(40, 53, 55)의 값은 실제의 장치구성으로 웨이퍼스테이지에 인가하는 바이어스전압과 동일한 주파수의 고주파 전압을 인가한 경우에 대하여 용량센서를 사용하여 실험에 의해 구할 수 있다. 본 실시예에서는 실제로 용량을 측정한 바, 800 kHz 일 때에는 (40)은 3 nF, (53)은 0.3 nF, (55)는 0.1nF 이었다. 이와 같은 등가회로를 미리 파악하고 있는 경우, 웨이퍼상의 플라즈마 임피던스(56) Zw와 실리콘 플레이트상의 플라즈마 임피던스(57) Zs는 이하에 나타내는 순서에 의해 계산할 수 있다. 먼저 매칭박스의 출구와 전극 사이에 설치된 전류·전압프로브(17)에 의해 웨이퍼스테이지의 전위(43)의 파형 Ve(t)과 매칭박스로부터 흘러 나오고 있는 전류(44)의 파형 Ie(t)을 측정한다. 다음으로, 제 1 실시예의 프로브와 동일한 웨이퍼 전위프로브(24)를 사용하여 처리중인 웨이퍼 전압파형 Vw (t)을 측정한다. 또 단자(50)의 전압을 전압계에 의해 측정함으로써 처리중인 실리콘 플레이트의 전위(58)의 파형 Vs(t)이 구해진다. 전류(44) Ie(t)중, 실리콘 플레이트측으로 흘러 드는 전류(59) Is(t)는 콘덴서(54)의 임피던스를 Zc라 하면 하기식으로 구해진다.
Is(t)=(Vs(t)-Ve(t))/Zc
여기서 임피던스(Zc)는 바이어스전압의 주파수와 콘덴서(54)의 용량으로부터 용이하게 계산할 수 있다. 또 용량(53)을 거쳐 어스에 흐르는 전류는 용량(53)의 임피던스를 Z라 하면, Ve(t)/Z에 의해 계산할 수 있다.
따라서 전류(44) Ie(t)중, 웨이퍼측으로 흐르는 전류치(60) Iw(t)는 하기식으로 구해진다.
Iw(t)=Ie(t)-Is(t)-Ve(t)/Z
또 웨이퍼와 실리콘 플레이트 사이에서 흐르는 전류(61) Iws(t)는 웨이퍼와 실리콘 플레이트 사이의 임피던스를 Zws 라 하면 하기식으로 구해진다.
Iws(t)=(Vw(t)-Vs(t))/Zws
이상에 의해 웨이퍼상의 플라즈마 임피던스(56) Zw와 실리콘 플레이트상의 플라즈마 임피던스(57) Zs로 흘러 드는 전류치(62) Izw(t), (63) Izs(t)는 하기식과 같이 구해진다.
Izw(t)=Iw(t)-Iws(t)
Izs(t)=Is(t)+Iws(t)
또 전압 Vw(t), Vs(t)은 각각 측정되어 있으므로 Zw, Zs는 각각 하기식으로 구해진다.
Zw=Vw(t)/Izw(t)
Zs=VS(t)/Izs(t)
또 본 구성에서는 용량가변 콘덴서(54)의 용량을 변화시킴으로써 웨이퍼와 실리콘 플레이트에 인가되는 바이어스전력을 임의로 변화시킬 수 있다. 따라서 산화막의 에칭에서는 플루오르 래디컬의 소비를 제어할 수 있으므로 에칭의 웨이퍼면내 분포를 제어할 수 있다. 또 처리중인 웨이퍼와 실리콘 플레이트의 전위와 플라즈마를 거친 어스까지의 임피던스를 동시에 계측할 수 있으므로, 이 신호를 기초로에칭조건을 제어하는 것이 가능해진다.
이상의 방법에 의해 플라즈마 임피던스(Zw와 Zs) 및 웨이퍼전위(Vw)와 서셉터전위(Vs)를 구하여 이용하기까지의 흐름을 나타내는 플로우차트를 도 16에 나타낸다. 먼저 도 7에 나타내는 본 실시예에 있어서의 등가회로 모델을 결정한다(단계 16O). 다음으로, 웨이퍼 전위프로브와 서셉터 전위프로브 및 전류·전압프로브로 웨이퍼의 전압파형 Vw(t)과 서셉터의 전압파형 Vs(t) 및 웨이퍼스테이지의 전류파형 Ie(t), 전압파형 Ve(t)을 측정한다(단계 161). 다음으로, 웨이퍼로부터 플라즈마로 흘러 드는 전류파형 Izw(t)과 서셉터로부터 플라즈마로 흘러 드는 전류파형 Izs(t)을 계산한다(단계 162). 다음으로, 플라즈마 임피던스(Zw, Zs)를 계산한다(단계 163). 최종적으로는 이용자의 판단에 의해 결정되어야 하는 것이나, 웨이퍼전위(Vw)와 서셉터전위(Vs) 및 플라즈마 임피던스(Zw, Zs)를 감시하는 경우에는 표시부(80)에 표시하고(단계 165), 공정파라미터를 제어하는 경우에는 공정파라미터의 제어장치(82)에 정보를 보내어 공정파라미터를 제어한다(단계 166).
플루오르계의 가스를 사용하여 산화막의 에칭을 행하고 있는 경우에, 실제로 적용한 일례를 설명한다. 처리중인 웨이퍼전위, 실리콘 플레이트전위, 웨이퍼상의 플라즈마 임피던스, 실리콘 플레이트상의 플라즈마 임피던스를 동시에 모니터하면서 에칭처리를 연속해 가자, 소정의 처리매수를 경과한 후부터 실리콘 플레이트의 전위가 서서히 상승하는 현상을 볼 수 있었다. 과거의 경험으로부터, 전위가 상승하기 시작한 처리매수 정도에서는 실리콘 플레이트에 약간씩은 있으나 퇴적물이 부착되어 있을 가능성이 높은 것을 알고 있었으므로, 이 경우 용량가변 콘덴서의 용량을 크게 하여, 전극에 인가한 고주파 바이어스중 실리콘 플레이트에 의해 큰 전력을 투입시켜 퇴적물을 클리닝하였다. 그 결과 통상의 처리조건으로 신속하게 복귀할 수 있었다. 이 예에서는 종래의 방법에서는 에칭불량이 발생하고 나서 비로소 원인을 조사하여 대책한다는 순서를 밟고 있었으므로 시간이 걸린다는 것 외에 불필요한 웨이퍼의 비용이 제조비용에 영향을 미치는 문제가 있었으나, 본 실시예에서는 에칭을 하면서 에칭의 진행상황을 파악할 수 있어 신속하게 대응할 수 있는 이점이 있다. 따라서 장치가동율이 높고 제조비용도 낮게 억제하는 것이 가능해진다.
또한 에칭중인 플라즈마 임피던스나, 웨이퍼나 실리콘 서셉터의 전압을 모니터하고 있어 급격한 변화를 관찰한 경우에는 어떠한 문제가 발생하고 있을 가능성이 높으나, 이와 같은 경우에도 곧 장치를 정지시키는 등의 처치를 행할 수 있으므로 웨이퍼의 낭비를 최소한으로 억제할 수 있다. 즉 장치가동율을 향상시켜 제조비용을 저감하는 효과를 기대할 수 있다.
본 실시예에서는 매칭박스 출구로부터의 웨이퍼스테이지와 실리콘 플레이트에 대한 바이어스전력의 분배량을 제어하는 데 용량가변식 콘덴서를 사용하고 있으나 반드시 그럴 필요는 없다. 예를 들면 웨이퍼스테이지에 바이어스전압을 인가하는 전원과는 다른 별도의 전원을 사용하여 바이어스전압을 인가하는 것도 가능하다. 단, 공정제어의 관점에서 웨이퍼스테이지에 인가하는 바이어스전압과 실리콘플레이트에 인가하는 바이어스전압의 위상을 구비할 필요가 있는 경우에는 따로 위상 제어기를 설치하여 위상을 일치시키는 것도 가능하다.
이상의 실시예의 설명에서는 웨이퍼의 전위 또는 웨이퍼로부터 어스까지의 임피던스, 또는 서셉터의 전압과 서셉터로부터 어스까지의 임피던스를 모니터하여 이상발생의 검출이나 웨이퍼스테이지와 서셉터상의 실리콘 플레이트중 어느 하나 또는 양쪽에 인가하는 고주파 전력을 제어하였으나, 반드시 이것에 한정되는 것은 아니다. 예를 들면 에칭속도나 웨이퍼면내의 에칭속도분포, 진공챔버에 퇴적한 퇴적막의 두께, 웨이퍼의 정전척에 의한 흡착의 상태, 소자손상의 발생 등의 현상과 웨이퍼전위나 플라즈마 임피던스와의 상관을 미리 파악해 두면 웨이퍼 처리중의 웨이퍼전위나 플라즈마 임피던스와 차례로 비교함으로써 적극적으로 에칭 파라미터를 변경하거나, 클리닝시기를 결정할 수 있다. 따라서 수율의 향상, 제조비용저감의 효과를 기대할 수 있다.
또한 본 실시예에서는 제 1 실시예나 제 2 실시예에서 나타낸 바와 같이, Zs, Zw를 뒤면으로부터 전압(42, 58)을 측정하지 않고 등가회로 모델로부터 계산에 의해 구할 수는 없다. 이유는 Zw와 Zs의 실수성분, 허수성분이 2개씩 모두 4개있는 것에 대하여, Ve(43)와 Ie(44)를 측정한 포인트의 실수성분과 허수성분이 각 1개씩밖에 얻어지지 않기 때문이다. 그러나 실용상은 예를 들면 Zw와 Zs를 플라즈마에 대향하는 면적의 비로 배분하는 등의 가정을 함으로써 간이적으로 계산할 수있다. 이 경우 제 1, 제 2 실시예에서 설명한 바와 같이 전체의 합성임피던스를 계산으로 구하여 이것을 Ve, Ie의 측정포인트에서의 임피던스와 비교함으로써 계산할 수 있다. 이와 같이 하면 웨이퍼의 전압이나 실리콘 플레이트의 전압을 직접 측정할 필요가 없기 때문에 더욱 청정한 모니터방법을 제공할 수 있다.
도 8에 본 발명의 제 4 실시예의 구성을 나타낸다. 도 9는 제 4 실시예에 있어서의 고주파 전원(정확하게는 전류·전압프로브)으로부터 웨이퍼스테이지를 거친 어스까지의 등가회로 모델을 나타낸다. 본 실시예에서는 진공챔버의 내벽에 제2 실시예와 마찬가지로 부착막(65)이 부착되는 공정을 실시하고 있다. 따라서 제 2 실시예와 동일한 이유에 의해 본 실시예에서는 부착막의 임피던스를 구하기 위하여 제 3 실시예의 장치구성에 덧붙여 진공챔버 내벽에 부착된 막의 막 두께를 측정하는 막 두께 프로브(63)와, 연산회로(64)를 설치하고 있다. 막 두께 프로브를 사용하면 막 두께를 측정할 수 있어, 제 2 실시예에서 설명한 것과 동일한 순서에 의해 용량(Cm)과 임피던스(Zm)를 계산할 수 있다. 따라서 제 3 실시예의 등가회로 모델에 용량(Cm)을 추가하여 계산함으로써 웨이퍼상의 플라즈마 임피던스와 서셉터상의 플라즈마 임피던스를 계산할 수 있다.
따라서 부착막의 두께를 계측하는 기능을 부가하면, 처리실 내벽에 부착물이 부착되어 플라즈마의 상태가 변화되는 경우이더라도 정확하게 플라즈마 임피던스를 계산할 수 있어 플라즈마의 상태를 모니터할 수 있다. 또 웨이퍼의 전위와 서셉터의 전위는 전위프로브로 직접 측정하거나 전류·전압프로브의 측정결과와 등가회로모델에 의해 계산으로 구할 수 있으므로 웨이퍼에 입사하는 이온의 에너지를 제어할 수 있다.
지금까지 본 발명을 드라이에칭에 적용한 예를 사용하여 설명하여 왔으나, 플라즈마 CVD 장치에 적용한 경우에도 큰 효과를 기대할 수 있다. 예를 들면 플라즈마 CVD 장치에서는 웨이퍼상에 플라즈마를 사용하여 성막하기 때문에 진공챔버의내벽에도 퇴적물이 대량으로 부착된다. 이 퇴적물은 소정의 일정한 두께를 넘으면챔버 내벽으로부터 벗겨져 웨이퍼의 이물오염을 야기하는 문제가 있다. 그러나 본 실시예의 방법에 의해 처리실 내벽에 부착된 막의 두께를 예측할 수 있으므로 제품불량을 내기 전에 클리닝시기를 결정할 수 있다. 이 경우 웨이퍼를 낭비하는 일이 없으므로 제조비용을 낮게 억제하는 것이 가능해진다. 또 웨이퍼전위와 플라즈마임피던스를 정밀도 좋게 모니터할 수 있으므로, 이것을 기초로 인가하는 고주파 전압을 제어하면 웨이퍼에 입사하는 이온에너지를 제어할 수 있으므로 재현성이 좋은 에칭을 실현할 수 있다. 이에 의하여 수율의 향상을 기대할 수 있고, 그 결과 비용절감의 효과가 있다.
이상과 같이 본 발명에 의하면, 플라즈마로 처리중인 웨이퍼의 전위와 플라즈마로 흐르고 있는 전류를 측정할 수 있으므로 정확하게 웨이퍼전위와 플라즈마 임피던스를 구할 수 있어, 이 정보를 기초로 에칭 파라미터를 제어하여 이온에너지를 제어함으로써 재현성이 좋은 에칭을 달성하여 수율의 저하를 방지할 수 있다. 즉, 제조비용이 낮은 반도체제조장치를 제공할 수 있다.
또 처리중인 웨이퍼의 전위를 직접 모니터할 수 있으므로, 웨이퍼전위의 급격한 변화를 관측한 경우에는 에칭이상이 발생되어 있다는 판단을 신속하게 행할 수 있어 웨이퍼의 낭비를 최소한으로 억제하는, 즉 제조비용을 낮게 하는 효과를 기대할 수 있다.
또 본 발명에 의하면, 플라즈마로 처리중인 웨이퍼전위와 웨이퍼주위에 배치된 실리콘 서셉터의 전위, 웨이퍼로부터 플라즈마로 흘러 드는 전류, 실리콘 서셉터로부터 플라즈마로 흘러 드는 전류를 측정할 수 있으므로 웨이퍼의 플라즈마 임피던스와 실리콘 서셉터상의 플라즈마 임피던스를 계산할 수 있다. 따라서 웨이퍼전위와 플라즈마 임피던스의 정보를 기초로 에칭조건을 제어함으로써, 재현성이 좋은 에칭을 할 수 있는 반도체제조장치를 제공할 수 있다.
또 본 발명에 의하면 웨이퍼에 인가하는 고주파 전압과 실리콘 플레이트에 인가하는 고주파 전압을 분배할 수 있으므로, 웨이퍼에 입사하는 플라즈마의 분포를 제어할 수 있다. 따라서 웨이퍼면내의 에칭분포가 제어 가능한 반도체제조장치를 제공할 수 있다.
또한 본 발명에 의하면 플라즈마로 처리중인 웨이퍼전위를 웨이퍼 뒤면으로부터 측정 가능한 프로브를 제공할 수 있다.

Claims (29)

  1. 진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 반도체 웨이퍼의 뒤면으로부터 상기 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 전류·전압프로브와;
    상기 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와, 상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 임피던스를 구하는 산출부와;
    상기 구한 임피던스에 의거하는 처리를 행하는 처리부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  2. 제 1항에 있어서,
    상기 처리부는 상기 구한 임피던스를 표시부에 표시하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  3. 제 1항에 있어서,
    상기 처리부는 상기 구한 임피던스를 기초로 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  4. 제 3항에 있어서,
    상기 처리부는 상기 구한 임피던스를 상기 반도체 웨이퍼로부터 플라즈마를 거친 상기 진공처리실 내벽까지의 임피던스로 하고, 상기 구한 임피던스를 기초로 상기 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  5. 제 3항에 있어서,
    상기 각종 처리 파라미터는 상기 플라즈마를 발생시키기 위한 고주파 전압의 주파수 또는 전력, 또는 상기 웨이퍼스테이지에 인가하는 고주파 전압의 주파수 또는 전력, 또는 상기 진공처리실을 형성하는 벽의 온도 또는 온도분포, 또는 상기 반도체 웨이퍼의 온도 또는 온도분포, 또는 상기 진공처리실의 압력, 상기 진공처리실로 흘려 넣는 처리가스의 종류 또는 유량 또는 처리가스의 혼합비의 적어도 어느 하나 또는상기 진공처리실내에 인가하는 자장, 또는 에칭시간중의 적어도 1종류이상인 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  6. 반도체 웨이퍼를 처리하는 반도체제조장치는,
    진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류를 측정하는 전류·전압프로브와;
    상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여 상기전류·전압프로브의 위치에서의 임피던스를 구하고, 상기 구한 임피던스와 미리 준비해 둔 상기 전류·전압프로브로부터 상기 웨이퍼스테이지를 거친 어스까지의 등가회로 모델의 합성임피던스를 연산처리하여, 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 임피던스를 산출하는 산출부와;
    상기 산출한 임피던스에 의거하는 처리를 행하는 처리부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  7. 제 6항에 있어서,
    상기 처리부는 상기 산출한 임피던스를 표시부에 표시하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  8. 제 6항에 있어서,
    상기 처리부는 상기 산출한 임피던스를 기초로 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  9. 제 8항에 있어서,
    상기 처리부는 상기 산출한 임피던스를 상기 반도체 웨이퍼로부터 플라즈마를 거친 상기 진공처리실 내벽까지의 임피던스로 하고, 상기 산출한 임피던스를 기초로 상기 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  10. 제 6항에 있어서,
    상기 각종 처리 파라미터는 상기 플라즈마를 발생시키기 위한 고주파 전압의 주파수 또는 전력, 또는 상기 웨이퍼스테이지에 인가하는 고주파 전압의 주파수 또는 전력, 또는 상기 진공처리실을 형성하는 벽의 온도 또는 온도분포, 또는 상기 반도체 웨이퍼의 온도 또는 온도분포, 또는 상기 진공처리실의 압력, 상기 진공처리실로 흘려 넣는 처리가스의 종류 또는 유량 또는 처리가스의 혼합비중의 적어도 어느 하나, 또는 상기 진공처리실내에 인가하는 자장, 또는 에칭시간의 적어도 1종류이상인 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  11. 진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 반도체 웨이퍼의 뒤면으로부터 상기 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 전류·전압프로브와;
    상기 진공처리실의 내벽에 부착된 막의 두께를 측정하는 막 두께 프로브부와;
    상기 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와, 상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 제 1 임피던스를 구하고, 다시 상기 막 두께 프로브부에 의해 측정된 처리실 내벽에 부착된 막의 두께로부터 상기 부착막의 제 2 임피던스를 구하고, 상기 제 1과 제 2 임피던스를 사용하여 상기 플라즈마의 임피던스를 구하는 산출부와;
    상기 구한 제 1, 제 2 임피던스의 적어도 한쪽에 의거하는 처리를 행하는 처리부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  12. 제 11항에 있어서,
    상기 처리부는 상기 구한 제 1, 제 2 임피단스의 적어도 한쪽을 표시부에 표시하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  13. 제 11항에 있어서,
    상기 처리부는 상기 구한 제 1, 제 2 임피단스의 적어도 한쪽을 기초로 각종처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  14. 제 13항에 있어서,
    상기 처리부는 상기 구한 제 1 임피던스를 상기 반도체 웨이퍼로부터 플라즈마를 거친 상기 진공처리실 내벽까지의 임피던스로 하고, 상기 구한 제 1 임피던스를 기초로 상기 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  15. 진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 전류·전압프로브와;
    상기 진공처리실의 내벽에 부착된 막의 두께를 측정하는 막 두께 프로브부와;
    상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여 상기반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 제 1 임피던스를 구하고, 상기 막 두께 프로브부에 의해 측정된 처리실 내벽에 부착된 막의 두께로부터 상기 부착막의 제 2 임피던스를 구하고, 상기 제 1과 제 2 임피던스와 미리 준비하여 둔 상기 전류·전압프로브로부터 상기 웨이퍼스테이즈를 거친 어스까지의 등가회로 모델의 합성임피던스를 연산처리하여, 상기 반도체 웨이퍼로부터 플라즈마를 거친 상기진공처리실 내벽까지의 임피던스를 산출하는 산출부와;
    상기 산출한 임피던스에 의거하는 처리를 행하는 처리부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  16. 제 15항에 있어서,
    상기 처리부는 상기 산출한 임피던스를 표시부에 표시하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  17. 제 15항에 있어서,
    상기 처리부는 상기 산출한 임피던스를 기초로 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  18. 진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지의 바깥 둘레를 둘러싸도록 배치된 서셉터와;
    상기 웨이퍼스테이지와 상기 서셉터의 적어도 한쪽에 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 반도체 웨이퍼의 뒤면으로부터 상기 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 전류·전압프로브와;
    상기 서셉터의 전압을 측정하는 서셉터 전위프로브와;
    상기 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와, 상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치와, 상기 서셉터 전위프로브에 의해 측정된 전압치에 의거하여, 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 제 1 임피던스와, 상기 서셉터로부터 플라즈마를 거친 어스까지의 제2 임피던스를 구하는 산출부와;
    상기 구한 제 1, 제 2 임피던스의 적어도 한쪽에 의거하는 처리를 행하는 처리부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  19. 제 18항에 있어서,
    상기 처리부는 상기 구한 제 1, 제 2 임피던스의 적어도 한쪽을 표시부에 표시하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  20. 제 18항에 있어서,
    상기 처리부는 상기 구한 제 1, 제 2 임피던스의 적어도 한쪽을 기초로 각종처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체 제조장치.
  21. 제 20항에 있어서,
    상기 처리부는 상기 구한 제 1 임피던스를 상기 반도체 웨이퍼로부터 플라즈마를 거친 상기 진공처리실 내벽까지의 임피던스로 하고, 상기 구한 제 1 임피던스를 기초로 상기 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  22. 진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지의 바깥 둘레를 둘러싸도록 배치된 서셉터와;
    상기 웨이퍼스테이지와 상기 서셉터의 적어도 한쪽에 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 반도체 웨이퍼의 뒤면으로부터 상기 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도한쪽을 측정하는 전류·전압프로브와;
    상기 서셉터의 전압을 측정하는 서셉터 전위프로브와;
    상기 진공처리실의 내벽에 부착된 막의 두께를 측정하는 막 두께 프로브부 와;
    상기 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와, 상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치와, 상기 서셉터 전위프로브에 의해 측정된 전압치에 의거하여 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 제 1 임피던스와, 상기 서셉터로부터 플라즈마를 거친 어스까지의 제 2임피던스와, 상기 막 두께 프로브부에 의해 측정된 처리실 내벽에 부착된 막의 두께로부터 상기 부착막의 제 3 임피던스를 구하고, 상기 제 1과 제 2와 제 3 임피던스를 사용하여 상기 웨이퍼 표면으로부터 상기 진공처리실의 내벽에 부착된 막까지의 제 4 임피던스와 상기 서셉터 표면으로부터 상기 진공처리실의 내벽에 부착된 막까지의 제 5 임피던스를 구하는 산출부와;
    상기 구한 제 4, 제 5 임피던스의 적어도 한쪽에 의거하는 처리를 행하는 처리부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  23. 제 22항에 있어서,
    상기 처리부는 상기 구한 제 4, 제 5 임피던스의 적어도 한쪽을 표시부에 표시하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  24. 제 22항에 있어서,
    상기 처리부는 상기 구한 제 4, 제 5 임피던스의 적어도 한쪽을 기초로 각종처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  25. 제 24항에 있어서,
    상기 처리부는 상기 구한 제 4와 제 5 임피던스를 상기 반도체 웨이퍼로부터 플라즈마를 거친 상기 진공처리실 내벽까지의 임피던스로 하고, 상기 구한 제 1 임피던스를 기초로 상기 각종 처리 파라미터를 제어하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  26. 진공처리실내에 플라즈마를 발생시키는 유닛과;
    상기 진공처리실내로 도입하는 반도체웨이퍼를 유지하기 위한 웨이퍼스테이지와;
    상기 웨이퍼스테이지의 바깥 둘레를 둘러싸도록 배치된 서셉터와;
    상기 웨이퍼스테이지와 상기 서셉터에 독립적으로 고주파 전압을 인가하기 위한 고주파 전원과;
    상기 반도체 웨이퍼의 뒤면으로부터 상기 반도체 웨이퍼의 전압을 측정하는 웨이퍼 전위프로브와;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도한쪽을 측정하는 전류·전압프로브와;
    상기 서셉터의 전압을 측정하는 서셉터 전위프로브와;
    상기 웨이퍼 전위프로브에 의해 측정된 상기 반도체 웨이퍼의 전압치와, 상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치와, 상기 서셉터 전위프로브에 의해 측정된 전압치에 의거하여 상기 웨이퍼스테이지와 상기 서셉터에 인가하는 고주파 전압을 독립적으로 제어하는 제어부를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 반도체제조장치.
  27. 진공처리실내에 플라즈마를 발생시키는 유닛과, 상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와, 상기 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원을 구비하는 반도체제조장치에 있어서의 반도체 웨이퍼를 처리하는 방법으로서,
    상기 반도체 웨이퍼의 뒤면으로부터 상기 반도체 웨이퍼의 전압을 측정하는 단계와;
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 단계와;
    상기 웨이퍼 전위프로브에 의해 측정된 상기 반도체웨이퍼의 전압치와, 상기전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여, 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 임피던스를 구하는 단계와;
    상기 구한 임피던스에 의거하는 처리를 행하는 단계를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 방법.
  28. 진공처리실내에 플라즈마를 발생시키는 유닛과, 상기 진공처리실내로 도입하는 반도체 웨이퍼를 유지하기 위한 웨이퍼스테이지와, 상기 웨이퍼스테이지에 고주파 전압을 인가하기 위한 고주파 전원을 구비하는 반도체제조장치에 있어서의 반도체 웨이퍼를 처리하는 방법으로서,
    상기 고주파 전원으로부터 웨이퍼스테이지에 인가되는 전압과 전류의 적어도 한쪽을 측정하는 단계와;
    상기 전류·전압프로브에 의해 측정된 전압치 또는 전류치에 의거하여 상기전류·전압프로브의 위치에서의 임피던스를 구하고, 상기 구한 임피던스와 미리 준비해 둔 상기 전류·전압프로브로부터 상기 웨이퍼스테이지를 거친 어스까지의 등가회로 모델의 합성임피던스를 연산처리하고, 상기 반도체 웨이퍼로부터 플라즈마를 거친 어스까지의 임피던스를 산출하는 단계와;
    상기 산출한 임피던스에 의거하는 처리를 행하는 단계를 구비하는 것을 특징으로 하는 반도체 웨이퍼를 처리하는 방법.
  29. 플라즈마를 사용하여 반도체 웨이퍼를 처리하는 반도체제조장치에 있어서의 웨이퍼 전위프로브로서,
    측정해야 할 반도체 웨이퍼의 뒤면에 접촉하는, 전기도전성을 가지는 촉침과;
    상기 촉침을 지지하는 전기도전성을 가지는 탄성부재와;
    상기 탄성부재를 지지하면서 플랜지구조를 가지는 전류도입단자를 구비하고,
    상기 촉침의 전위는 대기측에서 측정가능하며, 또한 상기 촉침의 높이 방향의 위치는 대기측에서 조절가능한 것을 특징으로 하는 반도체 웨이퍼를 처리하는 웨이퍼 전위프로브.
KR10-2001-0010584A 2000-03-24 2001-02-28 플라즈마를 사용하여 반도체 웨이퍼를 처리하는반도체제조장치 및 처리방법 및 웨이퍼 전위프로브 KR100532523B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000088503 2000-03-24
JP2000-088503 2000-03-24

Publications (2)

Publication Number Publication Date
KR20010092676A true KR20010092676A (ko) 2001-10-26
KR100532523B1 KR100532523B1 (ko) 2005-11-30

Family

ID=18604376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0010584A KR100532523B1 (ko) 2000-03-24 2001-02-28 플라즈마를 사용하여 반도체 웨이퍼를 처리하는반도체제조장치 및 처리방법 및 웨이퍼 전위프로브

Country Status (3)

Country Link
US (2) US6716301B2 (ko)
KR (1) KR100532523B1 (ko)
TW (1) TW483037B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005460A (ko) * 2002-07-10 2004-01-16 엘지전자 주식회사 무선 랜 기능을 갖는 이동 통신 단말기
KR100810704B1 (ko) * 2001-12-05 2008-03-07 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리장치의 감시장치 및 감시방법
KR101045621B1 (ko) * 2008-12-31 2011-06-30 엘아이지에이디피 주식회사 정전척 및 상기 정전척을 이용한 기판의 바이어스 전압 측정방법
KR20110110006A (ko) * 2010-03-30 2011-10-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 반도체 장치의 제조 방법
KR20160090940A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 플라즈마 발생장치의 오염측정장비
KR20170058638A (ko) * 2015-11-19 2017-05-29 주식회사 원익아이피에스 기판처리장치의 제어방법 및 제어장치
KR20170058628A (ko) * 2015-11-19 2017-05-29 주식회사 원익아이피에스 기판처리장치의 제어방법 및 제어장치
KR20190032969A (ko) * 2017-09-20 2019-03-28 세메스 주식회사 기판 처리 장치

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308065A (ja) * 2000-04-19 2001-11-02 Nec Corp ドライエッチング装置およびドライエッチング方法
JP4819244B2 (ja) * 2001-05-15 2011-11-24 東京エレクトロン株式会社 プラズマ処理装置
JP4219628B2 (ja) * 2001-07-27 2009-02-04 東京エレクトロン株式会社 プラズマ処理装置および基板載置台
US6853953B2 (en) * 2001-08-07 2005-02-08 Tokyo Electron Limited Method for characterizing the performance of an electrostatic chuck
US7214289B2 (en) * 2001-10-24 2007-05-08 Tokyo Electron Limited Method and apparatus for wall film monitoring
KR100476460B1 (ko) * 2001-11-05 2005-03-17 주성엔지니어링(주) 플라즈마 공정챔버 모니터링 방법 및 그 시스템
TW200300649A (en) * 2001-11-27 2003-06-01 Alps Electric Co Ltd Plasma processing apparatus, its driving method, matching circuit design system, and plasma processing method
US6624642B1 (en) * 2001-12-10 2003-09-23 Advanced Micro Devices, Inc. Metal bridging monitor for etch and CMP endpoint detection
US20030139043A1 (en) * 2001-12-11 2003-07-24 Steve Marcus Apparatus and method for monitoring a plasma etch process
JP4455887B2 (ja) * 2002-03-28 2010-04-21 東京エレクトロン株式会社 電気的特性を利用して、プラズマ反応炉内の膜の状態を判断するシステムおよび方法
DE60218643D1 (de) * 2002-06-28 2007-04-19 St Microelectronics Srl Herstellungsverfahren für Gräben mit schrägem Profil und gerundeten Oberkanten
JP4370789B2 (ja) * 2002-07-12 2009-11-25 東京エレクトロン株式会社 プラズマ処理装置及び可変インピーダンス手段の校正方法
US6919689B2 (en) * 2002-09-26 2005-07-19 Lam Research Corporation Method for toolmatching and troubleshooting a plasma processing system
US7452824B2 (en) * 2003-05-16 2008-11-18 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters
JP3748559B2 (ja) * 2003-06-30 2006-02-22 キヤノン株式会社 ステージ装置、露光装置、荷電ビーム描画装置、デバイス製造方法、基板電位測定方法及び静電チャック
JP4607517B2 (ja) * 2003-09-03 2011-01-05 東京エレクトロン株式会社 プラズマ処理装置
US7115210B2 (en) * 2004-02-02 2006-10-03 International Business Machines Corporation Measurement to determine plasma leakage
US7435926B2 (en) * 2004-03-31 2008-10-14 Lam Research Corporation Methods and array for creating a mathematical model of a plasma processing system
JP2006059701A (ja) * 2004-08-20 2006-03-02 Sii Nanotechnology Inc 荷電粒子ビーム装置およびそれを用いた狭ギャップ電極形成方法
JP4637684B2 (ja) * 2004-09-10 2011-02-23 株式会社日立ハイテクノロジーズ 荷電粒子線応用装置
US20060065631A1 (en) * 2004-09-27 2006-03-30 Chia-Cheng Cheng Methods and apparatus for monitoring a process in a plasma processing system by measuring impedance
US20060065632A1 (en) * 2004-09-27 2006-03-30 Chia-Cheng Cheng Methods and apparatus for monitoring a process in a plasma processing system by measuring a plasma frequency
US7578301B2 (en) * 2005-03-28 2009-08-25 Lam Research Corporation Methods and apparatus for determining the endpoint of a cleaning or conditioning process in a plasma processing system
US7794615B2 (en) * 2005-03-31 2010-09-14 Tokyo Electron Limited Plasma processing method and apparatus, and autorunning program for variable matching unit
JP5150053B2 (ja) * 2006-02-03 2013-02-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP4674177B2 (ja) * 2006-03-15 2011-04-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7833358B2 (en) * 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
US20080084650A1 (en) 2006-10-04 2008-04-10 Applied Materials, Inc. Apparatus and method for substrate clamping in a plasma chamber
US8129283B2 (en) 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US8073646B2 (en) * 2007-03-30 2011-12-06 Tokyo Electron Limited Plasma processing apparatus, radio frequency generator and correction method therefor
JP2008311351A (ja) * 2007-06-13 2008-12-25 Hitachi High-Technologies Corp 荷電粒子線装置
US7737702B2 (en) * 2007-08-15 2010-06-15 Applied Materials, Inc. Apparatus for wafer level arc detection at an electrostatic chuck electrode
US7750645B2 (en) * 2007-08-15 2010-07-06 Applied Materials, Inc. Method of wafer level transient sensing, threshold comparison and arc flag generation/deactivation
US7733095B2 (en) 2007-08-15 2010-06-08 Applied Materials, Inc. Apparatus for wafer level arc detection at an RF bias impedance match to the pedestal electrode
US7768269B2 (en) * 2007-08-15 2010-08-03 Applied Materials, Inc. Method of multi-location ARC sensing with adaptive threshold comparison
DE112008002223T5 (de) * 2007-08-21 2010-08-05 Panasonic Corp., Kadoma Plasmabearbeitungsvorrichtung und Plasmaentladungszustand-Überwachungsvorrichtung
EP2144026B1 (de) * 2008-06-20 2016-04-13 Volker Probst Prozessvorrichtung und verfahren zum prozessieren von gestapelten prozessgütern
US8849585B2 (en) * 2008-06-26 2014-09-30 Lam Research Corporation Methods for automatically characterizing a plasma
US8547085B2 (en) * 2008-07-07 2013-10-01 Lam Research Corporation Plasma-facing probe arrangement including vacuum gap for use in a plasma processing chamber
KR20110039239A (ko) 2008-07-07 2011-04-15 램 리써치 코포레이션 플라즈마 처리 챔버에서의 스트라이크 단계를 검출하기 위한 용량 결합형 정전 (ｃｃｅ) 프로브 장치 및 그 방법
KR101606734B1 (ko) 2008-07-07 2016-03-28 램 리써치 코포레이션 플라즈마 프로세싱 챔버에서 인시츄 아킹 이벤트들을 검출하기 위한 패시브 용량성-커플링된 정전식 (ｃｃｅ) 프로브 장치
JP5265770B2 (ja) * 2008-07-07 2013-08-14 ラム リサーチ コーポレーション プラズマ処理チャンバ内のデチャックを検出するための容量結合静電（ｃｃｅ）プローブ構成、それに関連する方法、及び、その方法を実行するコンピュータ可読コードを格納するプログラム格納媒体
US8179152B2 (en) 2008-07-07 2012-05-15 Lam Research Corporation Passive capacitively-coupled electrostatic (CCE) probe arrangement for detecting plasma instabilities in a plasma processing chamber
KR20110046437A (ko) * 2008-07-07 2011-05-04 램 리써치 코포레이션 플라즈마 처리 챔버 내의 막을 특성화하기 위한 ｒｆ 바이어스된 용량-결합형 정전 프로브 장치
KR20110097908A (ko) 2008-11-28 2011-08-31 볼커 프로브스트 반도체 층 또는 원소 셀레늄 및/또는 황으로 처리된 코팅 기판, 특히 평면 기판의 제조 방법
JP2010199429A (ja) * 2009-02-26 2010-09-09 Fujifilm Corp プラズマエッチング方法及びプラズマエッチング装置並びに液体吐出ヘッドの製造方法
JP5227264B2 (ja) * 2009-06-02 2013-07-03 東京エレクトロン株式会社 プラズマ処理装置，プラズマ処理方法，プログラム
US9299539B2 (en) 2009-08-21 2016-03-29 Lam Research Corporation Method and apparatus for measuring wafer bias potential
JP5689483B2 (ja) * 2011-01-18 2015-03-25 株式会社日立国際電気 基板処理装置、基板支持具及び半導体装置の製造方法
JP5996340B2 (ja) * 2012-09-07 2016-09-21 東京エレクトロン株式会社 プラズマエッチング装置
JP6047756B2 (ja) * 2012-10-12 2016-12-21 株式会社タニタ 蔓巻バネ、コネクタ、電極及び電位計
US9017513B2 (en) * 2012-11-07 2015-04-28 Lam Research Corporation Plasma monitoring probe assembly and processing chamber incorporating the same
JP6026306B2 (ja) * 2013-02-05 2016-11-16 株式会社東栄科学産業 磁気メモリ用プローバチャック及びそれを備えた磁気メモリ用プローバ
CN107004628B (zh) * 2014-12-11 2020-09-15 应用材料公司 用于高温rf应用的静电吸盘
US9702906B2 (en) * 2015-06-26 2017-07-11 International Business Machines Corporation Non-permanent termination structure for microprobe measurements
WO2017100132A1 (en) * 2015-12-10 2017-06-15 Ioneer, Llc Apparatus and method for determining parameters of process operation
KR20180116225A (ko) * 2016-01-22 2018-10-24 에스피피 테크놀로지스 컴퍼니 리미티드 플라즈마 제어 장치
US10665433B2 (en) 2016-09-19 2020-05-26 Varian Semiconductor Equipment Associates, Inc. Extreme edge uniformity control
JP7241663B2 (ja) * 2019-11-01 2023-03-17 東京エレクトロン株式会社 情報処理装置、情報処理方法、情報処理プログラム及び半導体製造装置
CN116207020B (zh) * 2023-05-06 2023-08-18 无锡邑文电子科技有限公司 一种去胶设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3236111B2 (ja) * 1993-03-31 2001-12-10 キヤノン株式会社 プラズマ処理装置及び処理方法
JP2654340B2 (ja) 1993-11-11 1997-09-17 株式会社フロンテック 基板表面電位測定方法及びプラズマ装置
US5576629A (en) * 1994-10-24 1996-11-19 Fourth State Technology, Inc. Plasma monitoring and control method and system
JPH09129594A (ja) * 1995-03-23 1997-05-16 Sharp Corp ドライエッチング方法及び装置
US6197116B1 (en) * 1996-08-29 2001-03-06 Fujitsu Limited Plasma processing system
US5808415A (en) 1997-03-19 1998-09-15 Scientific Systems Research Limited Apparatus for sensing RF current delivered to a plasma with two inductive loops
US6091257A (en) * 1998-02-26 2000-07-18 Verkuil; Roger L. Vacuum activated backside contact

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810704B1 (ko) * 2001-12-05 2008-03-07 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리장치의 감시장치 및 감시방법
KR20040005460A (ko) * 2002-07-10 2004-01-16 엘지전자 주식회사 무선 랜 기능을 갖는 이동 통신 단말기
KR101045621B1 (ko) * 2008-12-31 2011-06-30 엘아이지에이디피 주식회사 정전척 및 상기 정전척을 이용한 기판의 바이어스 전압 측정방법
KR20110110006A (ko) * 2010-03-30 2011-10-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 반도체 장치의 제조 방법
KR20160090940A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 플라즈마 발생장치의 오염측정장비
KR20170058638A (ko) * 2015-11-19 2017-05-29 주식회사 원익아이피에스 기판처리장치의 제어방법 및 제어장치
KR20170058628A (ko) * 2015-11-19 2017-05-29 주식회사 원익아이피에스 기판처리장치의 제어방법 및 제어장치
KR20190032969A (ko) * 2017-09-20 2019-03-28 세메스 주식회사 기판 처리 장치

Also Published As

Publication number Publication date
US20010025691A1 (en) 2001-10-04
KR100532523B1 (ko) 2005-11-30
US20040149384A1 (en) 2004-08-05
US6716301B2 (en) 2004-04-06
TW483037B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
KR100532523B1 (ko) 플라즈마를 사용하여 반도체 웨이퍼를 처리하는반도체제조장치 및 처리방법 및 웨이퍼 전위프로브
JP3659180B2 (ja) 半導体製造装置および処理方法、およびウエハ電位プローブ
TWI529844B (zh) 電漿處理系統中之電漿侷限狀態的偵測方法與設備
TWI484530B (zh) 在電漿處理系統中決定清洗或調整處理端點的方法
US6771481B2 (en) Plasma processing apparatus for processing semiconductor wafer using plasma
TWI612852B (zh) 用於電漿腔室之處理條件感測裝置及方法
US20060171093A1 (en) Plasma processing method and plasma processing apparatus
KR20010080047A (ko) 플라스마 처리실에서 웨이퍼의 바이어스를 보상하는방법과 장치
US9941133B2 (en) Plasma processing apparatus and plasma processing method
KR0163223B1 (ko) 기판 표면 전위 측정방법 및 플라즈마 장치
JP4633881B2 (ja) プラズマ処理装置及びそれを用いた処理方法
JP2005142582A (ja) 半導体製造装置および処理方法
JP7138497B2 (ja) 測定装置、測定方法及びプラズマ処理装置
CN110610843B (zh) 等离子体处理装置和等离子体处理方法
Yin et al. The origins of self-bias on dielectric substrates in RF plasma processing
CN112345814A (zh) 直流偏压检测方法、装置、治具以及下电极系统
KR101000939B1 (ko) 공정 모니터링 장치와 그 방법
JP2005310945A (ja) 半導体製造装置およびウェハの静電吸着方法・除電方法
KR102103949B1 (ko) 비접촉식 메탈전극을 이용하는 정전용량 방식의 상태 측정 장치
TW201344821A (zh) 晶圓表面電荷量測
JP2000241787A (ja) 液晶表示装置の製造装置および製造方法
JPH10154600A (ja) プラズマパラメータ測定装置
Kasashima et al. Practical Load Impedance Monitoring System Externally Installed in Plasma Etching Equipment
Yen et al. Abnormal metal oxide formation induced by residual charging in plasma etch process
KR20050053191A (ko) 정전력을 측정 할수 있는 정전척

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee