KR20010091908A - 컬럼 상호접속의 구조 및 방법 - Google Patents

컬럼 상호접속의 구조 및 방법 Download PDF

Info

Publication number
KR20010091908A
KR20010091908A KR1020010009443A KR20010009443A KR20010091908A KR 20010091908 A KR20010091908 A KR 20010091908A KR 1020010009443 A KR1020010009443 A KR 1020010009443A KR 20010009443 A KR20010009443 A KR 20010009443A KR 20010091908 A KR20010091908 A KR 20010091908A
Authority
KR
South Korea
Prior art keywords
dielectric
metal
integrated circuit
layer
circuit chip
Prior art date
Application number
KR1020010009443A
Other languages
English (en)
Other versions
KR100406846B1 (ko
Inventor
엘리스-모나간존제이.
피니폴엠.
제프켄로버트엠.
랜디스하워드에스.
프리비티-켈리로즈메리에이.
브래그만루터베틀엘.
러턴메츄제이.
스탬퍼앤쏘니케이.
양키샐리제이.
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20010091908A publication Critical patent/KR20010091908A/ko
Application granted granted Critical
Publication of KR100406846B1 publication Critical patent/KR100406846B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

복수개의 상호접속 금속층과, 상호접속 금속 위의 적어도 하나의 변형가능한 유전체 물질과, 적어도 하나의 입력/출력 접합 패드와, 패드를 지지하는 실질적으로 단단한 유전체를 포함하며 변형가능한 유전체 물질의 파쇄를 방지하는 지지 구조물을 포함하는 반도체 칩의 구조 및 방법이 제공된다.

Description

컬럼 상호접속의 구조 및 방법{METHOD AND STRUCTURE OF COLUMN INTERCONNECT}
본 발명은 반도체 칩에 관한 것으로 보다 구체적으로는 접합 공정(bonding process) 동안에 칩을 보호하는 구조에 관한 것이다.
저유전성 포텐셜(k) 층간 유전체(ILD) 물질(예를 들어, 스핀-온-글래스(SOG), Hydrogensilsesquioxane(HSQ), (Methylisilane(MSQ), (Benzocyclobutene(BCB)등)의 사용은 이전에 제조된 반도체 칩에 적용된 기계적 지지 구조물과 입력/출력(I/O)을 위해 대단히 널리 쓰여왔다. 따라서, 이와 같은 구조/공정은, 생산 라인의 후위(back end)에서 형성되기 되기 때문에, 때때로 백 엔드 오브 라인(Back End of Line; BEOL) 구조/공정이라 불린다.
그러나, 많은 낮은 k 물질들은 실리콘 이산화물(silicon dioxide)에 비해 깨지기 쉽고 부드러우며, 접합력이 가해질 때 낮은 k 물질들은 쉽게 손상받는다. 보다 구체적으로, (초음파 와이어본딩과 같은) 접합 공정 또는 땜납볼(C4) 접속부의 형성 동안에 가해지는 힘은 낮은 k 유전체 물질을 손상시킬 수 있다. 따라서, 초음파 에너지(와이어본딩)로부터의 손상, 모세관 압력 및 온도는 낮은 k 절연체를 약화시키거나 파괴시킨다.
또한, 폴리아릴린에테르(polyaryleneether)(미국 미시간주 미드랜드 다우 케미칼에 의해 제조되는 상표명 SILK, 및 미국 캘리포니아주 서니베일 허니웰에 의해 제조되는 상표명 FLARE)와 같은 극저 유전 상수 물질(k<3) 또는 실리카 에어로겔(silica aerogel), 탄소함유 CVD 유전체, 메틸시스콕세인(Methylsisquoxiane; MSQ), 수소-시스콕세인(HSQ)는 실리콘 이산화물에 비해 기계적 강도가 약하다. 금속간 유전체로서 극저 유전 상수 물질을 사용하는 상보형 금속 산화물 반도체(CMOS)로 와이어본딩된 접속에 있어서, 기계적 강도가 불충분하면 심각한 문제를 일으킨다. 따라서, 낮은 k 절연체와 C4/와이어본드 구조물간에 호환성을 제공하는 새로운 공정과 구조가 필요하다.
상기 문제점을 해결하기 위한 현재의 노력으로, 낮은 k 유전체의 물질 특성을 향상시키고, 현재의 C4/와이어본드 공정과의 호환성을 제공하기 위해 구리상에 복수개의 금속막을 통합시키고, 질화물 접착력을 개선시키기 위해 구리를 실리사이드화하는 방법이 있다.
(본 명세서에서 참고로 인용하는) Mukul Saran등에 의한 최근의 간행물 1998 IEEE 38th Annual IRPS-Reno, NV, March 31, 1998, 225-231면에는 알루미늄 패드에 Al 또는 Au 와이어를 와이어본딩하는 동안 본드-패드 손상을 없애도록 유전체 스택의 기계적 강성도를 제공하는 금속 그리드의 이용에 관해 기술되어 있다.
따라서, 본 발명의 목적은 복수개의 상호접속 금속층과, 상호접속 금속 위의 적어도 하나의 변형가능한 유전체 물질과, 적어도 하나의 입력/출력 접합 패드와, 패드를 지지하는 실질적으로 단단한 유전체를 포함하며 변형가능한 유전체 물질의 파쇄를 방지하는 지지 구조물을 포함한다.
지지 구조물은 변형가능한 유전체 물질 위에 캡(cap)을 포함한다. 여기서, 캡은 패터닝된 마지막 금속층과 동일평면을 이루며, 패터닝된 마지막 금속층의 두께보다 더 두텁다. 지지 구조물은 단단한 유전체(rigid dielectric)에 의해 분리된 패터닝된 금속층을 포함할 수도 있다. 여기서, 패터닝된 금속층은 단단한 유전체를 관통하는 복수개의 금속 접속부에 의해 결합되거나, 마지막 금속층으로부터 변형가능한 유전체 물질 내로 연장되는 금속 레그 구조물을 포함할 수도 있다. 레그 구조물은 변형가능한 유전체 물질 내에 누진적 레벨(progressive level)로 형성된 복수개의 금속 블럭일 수도 있다. 금속 블럭은 단면이 헤링본 패턴(herringbone pattern)을 형성하거나, 단면이 계단형(step-shaped)을 형성할 수도 있다.
본 발명의 또 다른 실시예는 논리 회로와, 논리 회로를 피복하는 외부 절연체와, 논리 회로로의 전기적 접속을 허용하는 상기 절연체 위의 접촉부(contact)를 포함하는 집적 회로칩이다. 외부 절연체는 제1 유전 상수를 갖는 제1 유전층과, 제1 유전 상수보다 큰 제2 유전 상수를 갖는 지지 구조물을 포함한다.
본 발명의 역시 또 다른 실시예는 논리 회로와, 논리 회로를 피복하는 외부 절연체와, 논리 회로로의 전기적 접속을 허용하는 상기 절연체 위의 접촉부를 포함하는 집적 회로칩이다. 이 접촉부는 외부 절연체 위로 연장되는 금속 구조물을 포함한다. 금속 구조물은 기둥(pillar) 또는 피라미드(pyramid) 형상을 가진다.
본 발명의 역시 또 다른 실시예는 논리 회로와, 논리 회로를 피복하는 외부 절연체와, 논리 회로로의 전기적 접속을 허용하는 상기 절연체 위의 접촉부와, 제1 유전 상수를 갖는 제1 유전체와 제1 유전 상수보다 큰 제2 유전 상수를 갖는 제2 유전체를 포함하는 격자 구조물(lattice structure)을 포함하는 집적 회로칩이다. 격자 구조물은, 제1 유전체층과 제2 유전체가 십자로 교차하는 패턴이거나, 제1 유전체와 제2 유전체가 교번하는 구조이거나, 제1 유전체 일부분 사이에 제2 유전체의 측벽 스페이서(sidewall spacer)가 있는 구조일 수도 있다.
본 발명의 역시 또 다른 실시예는 논리 회로와, 논리 회로를 피복하는 외부 절연체와, 논리 회로로의 전기적 접속을 허용하는 상기 절연체 위의 접촉부를 포함하는 집적 회로칩이다. 외부 절연체는 논리 회로와 접촉부 사이에 지지 컬럼(support column)을 포함한다. 지지 컬럼들은 금속화부 및 비아 레벨이며 절연체로 채워진 속이 빈 컬럼일 수 있다. 지지 컬럼은 히트 싱크를 포함할 수 있으며, 와이어링이 외부 절연체 내에 위치하도록 허용하기 위해 간격을 가지며 배치된다.
본 발명은 상술한 종래의 BEOL 구조물에 관련된 문제를 극복한다. 보다 구체적으로, 본 발명은, 와이어 또는 C4 접합 공정 동에서 층간 유전체(ILD)를 지지하며 BEOL 내부나 그 상부에 위치하는 추가적인 구조물을 포함한다.
도 1은 마지막 금속(LM) 레벨 위에 있는 본 발명의 캡에 대한 개략도.
도 2는 마지막 금속(LM) 레벨 위에 있으며 패드를 갖는 본 발명의 캡에 대한 개략도.
도 3은 LM과 동일한 두께를 가지며 LM과 동일 평면을 이루는 LM 레벨에 있는 본 발명의 캡의 개략도.
도 4는 LM보다 두께가 두터우며 LM 레벨과 동일 평면을 이루는 본 발명의 캡의 개략도.
도 5는 LM-1과 LM 사이에 있는 본 발명의 캡과 리벳 설계의 개략도.
도 6은 레그를 갖는 본 발명의 캡의 개략도.
도 7은 본 발명의 수직 스택의 개략도.
도 8은 본 발명의 헤링본 스택의 개략도.
도 9는 본 발명의 계단형 스택의 개략도.
도 10은 금속 기둥을 포함하는 본 발명의 접합 패드의 개략도.
도 11은 에칭된 도 10에 도시된 구조물의 개략도.
도 12는 단일 레벨로 된 베이스용 혼합 유전체 물질과 격자의 개략도.
도 13은 본 발명의 십자 패턴 격자를 도시하는 개략도.
도 14는 서로 다른 유전체의 단일선을 도시하는 개략도.
도 15는 본 발명의 격자를 구축하는 초기 단계의 개략도.
도 16은 형성된 본 발명의 격자 구조의 개략도.
도 17은 본 발명의 격자 구조물을 구축하는 또 다른 단계의 개략도.
도 18은 본 발명의 격자를 구축하는 마지막 단계의 개략도.
도 19는 본 발명의 격자 구조를 제조하는 초기 단계의 개략도.
도 20은 본 발명의 격자 구조의 개략도.
도 21은 본 발명의 격자 구조의 개략도.
도 22는 본 발명의 격자 구조의 개략도.
도 23은 본 발명의 격자 구조의 개략도.
도 24는 본 발명의 금속 컬럼들을 도시하는 개략도.
도 25는 본 발명의 접합 패드 컬럼 지지물을 도시하는 개략도.
도 26은 본 발명의 접합 패드 컬럼 지지물의 개략도.
도 27은 본 발명의 접합 패드 컬럼 지지물의 확대 개략도.
도 28은 본 발명의 접합 패드 컬럼 지지물의 개략도.
도 29는 본 발명의 접합 패드 컬럼 구조물의 개략도.
도 30은 본 발명의 접합 패드 컬럼 구조물의 개략도.
도 31는 본 발명의 접합 패드 컬럼 구조물의 단면 개략도.
도 32는 본 발명의 접합 패드 컬럼 구조물의 단면 확대 개략도.
도 33은 구리 패드와 마지막 구리 레벨 사이에 추가 금속층을 갖는 구조물의 한 예를 도시하는 개략도.
도 34는 도 34에 도시된 추가 금속층을 제거한 구조물을 도시하는 개략도.
도 35는 본 발명에 따른 와이어링 채널을 제공하기 위해 루트사이에 이루어진 간격의 상부도면의 개략도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 보호캡
11 : 마지막 금속화(LM)층
12 : 도전성 비아
13 : 제2 마지막 금속화층
14 : 층간 유전체
도면을 참조한 본 발명의 양호한 실시예의 상세한 설명으로부터 본 발명의 앞서 기술한 목적, 및 다른 목적들과, 특징, 및 이점을 보다 잘 이해할 수 있을 것이다.
본 발명은 상술한 종래의 BEOL 구조물에 관련된 문제점들을 극복한다. 보다 구체적으로, 본 발명은 와이어 또는 C4 접합 공정 동안 층간 유전체(inter-layer dielectric, ILD)를 지지하며 BEOL 구조물 내부 또는 그 상부에 위치하는 추가적인 구조물을 포함한다.
본 발명의 제1 실시예가 도 1에 도시되어 있으며, 마지막 금속화층(LM, 11)과, 제2 마지막 금속화층(LM-1, 13)과, 2개의 금속화층(11, 13)를 접속시키는 도전성 비아(12), 및 전기적 절연을 제공하지만 충분한 기계적 지지를 제공하기에는 너무 약한 층간 유전체(14)를 포함한다. 종래의 구조에 추가하여, 본 발명은 보호캡(10)을 포함한다.
본 발명은 마지막 금속화(LM)층(11) 위에 보호캡(10)을 추가한다. 캡(10)의 두께는 1 내지 20 미크론 사이이며, 양호하게는 두께가 10미크론이다. 캡(10)은,예를 들어, 실리콘 이산화물(SiO2), 스핀-온-글래스(SOG), 실리콘 질화물, 도핑된 SiO2(즉, F, B, P), HSQ, MSQ 또는 다른 유사한 보호성 물질이다. 양호한 실시예는 50㎚의 질화물, 1㎛의 산화물, 1㎛의 질화물, 10㎛의 산화물(질화물 = SixNyHz이고 산화물 = SiO2)를 포함할 수 있지만, 다른 유사한 구조물일 수도 있다. 산화물이 마지막 금속에 대한 접착력이 부실한 경우에만 처음 50㎚의 질화물이 필요하고 마지막 10㎛의 산화물은 우수한 기계적 특성을 가진 임의의 유전체라도 좋다는 것에 유의한다.
캡(10)은 스퍼터링, 화학적 증기 피착(CVD)등과 같은 표준 피착 기법을 이용하여 LM층(11) 위에 피착된다. 추가하여, 도전 패드(20)이 도 2에 도시된 바와 같이 피착될 수 있다. 패드(20)은 피착되어 패터닝될 수 있는 Al(99.5%)Cu(0.5%)와 같은 임의의 표준 금속을 포함한다. 양호하게는, 패드(20)은 50㎚의 TaN, 3㎛의 Al(99.5%)Cu(0.5%), 및 100㎚의 TiN으로된 스택을 포함할 것이다. 이렇게 하여 와이어본딩 또는 C4 접합 공정을 위한 구조물이 제공된다.
표준의 최종 패시베이션 산화물/질화물은 그 두께가 전형적으로 1㎛ 이하인 반면 캡(10)은 양호하게는 그 두께가 10㎛이상이다. 상대적으로 두터운 캡층(10)은 와이어본딩, 땜납 범핑, 패키징등과 연관된 힘을 흡수하도록 단단한 표면(rigid surface)을 제공한다.
또 다른 실시예가 도3 에 도시되어 있다. 이 실시예에서, 캡(30)은 LM(11) 레벨에서 형성된다. 캡(30) 내에 LM(11)을 만들기 위해 다마신(damascene) 공정이나 다른 유사한 공정이 이용될 수 있다. 이 실시예에서, 캡(30)은 마지막 레벨 유전체의 일부가 된다. 이 실시예는 마지막 레벨 금속(11)과 동일 평면을 이루는 충격 흡수층(30)을 추가하고 있다. 따라서, 이 실시예는 동일한 토포그래피(topography)를 갖는 더 강한 구조물을 제공하기 위해 단독으로 이용되거나, 도 2에 도시된 구조물과 결합될 수 있다. LM(11) 레벨은 도 4에 도시된 바와 같이 캡(30)과 동일한 두께를 갖거나 더 두터울 수 있다.
도 5에 도시된 추가적인 실시예는 LM-1 및 LM 사이에 위치한 캡(51)을 포함한다. 이것은 LM-1이 도전성 금속(스템, 12)를 통해 LM에 부착된 '벨벳' 설계이다. 캡(51)층은, 도 5에 도시된 바와 같이, 베이스(13)과 리벳의 헤드(11)사이에 있다. 캡(51) 및 리벳(52) 구조를 형성하기 위해 양호하게는 다마신 공정이 사용되지만, 당업자라면 알 수 있는 바와 같이, 임의의 유사한 공정도 사용될 수 있다. LM(11) 및 관련된 ILD(14)는, 양호하게는 표준 금속 피착 기법을 사용하여 캡(51)을 형성한 후에 제공된다. 이 실시예는 마지막 금속(12)가 낮은 k 유전체로 제조될 수 있도록 해준다.
본 발명의 다른 실시예는 도 6에 도시된 바와 같이 캡 및 레그 구조를 포함한다. 지지 구조물(레그, 60)은 양호하게는 캡(61)과 유사한 물질로 형성된다. 레그(60)은 깊은 비아/홀을 에칭하고 이 홀을 캡(61) 물질로 채워 형성될 수 있다. 그 대안으로, 도 7-9에 도시된 바와 같이, 레그(70, 80, 90)은 각각의 레벨에서 물질 기둥(a stud of material)위치시켜 적층된 빌딩 블럭 구조물이 만들어지도록 함으로써 형성된다.
빌딩 블럭은, 다른 블럭의 상부에 바로 위에 적층될 수도 있고(도 7), 헤링본 패턴으로 적층될 수도 있고(도 8), 계단형으로 적층될 수 있다(도 9). 당업자라면 알 수 있는 바와 같이, 빌딩 블럭의 배치는 각각의 연속층의 피착/에칭 공정을 수정하여 제어될 수 있다.
이 실시예를 이용하여, 레그 구조(90)은, BEOL 구조와 인터페이싱하지 않도록 설계 요건이 허용하는 어떠한 곳이라도 위치할 수 있다. 레그는 마지막 금속 패드 표면으로부터 실리콘 기판까지 단단한 경로를 제공한다. 이 단단한 경로는 낮은 k 유전체위에 제조되는 마지막 금속 패드들을 지지한다.
본 발명의 또 다른 실시예는, 깨지기 쉬운 낮은 k 유전체 물질에 손상을 가할 수 있는 와이어본딩 또는 C4 공정 동안에 나타나는 힘을 발산하는 금속 접합 패드를 위한 설계를 포함한다. 도 10에 도시된 바와 같이, 본 발명의 이 실시예는 원형의 금속 기둥, 사각형의 금속 기둥, 또는 다른 형상의 금속 기둥일 수 있는 구조물(100)을 포함하며 LM 또는 접합 패드(11) 위에 위치한다. 와이어본딩 또는 C4 접합은, 접합 공정에 관련된 힘을 발산하거나 흡수하도록 역할하는 이 구조물(100)에서 이루어질 것이다.
보다 구체적으로, 금속 기둥(100)(예를 들어, 구리, 알루미늄 또는 텅스텐)은 도 10에 도시된 바와 같이 앞서 형성된 접합 패드(11) 상에 만들어진다. 기둥(100)을 LM 또는 접합 패드(11)에 부착하기 위해, 필요하다면 계면 금속막/패드(102)가 피착될 수 있다.
기둥(100)은 임의의 개수의 잘 알려진 공정을 이용하여 형성될 수 있다. 예를 들어, 희생 마스킹 물질(103)로 된 막(예를 들어, 두께가 0.1 내지 50㎛, 양호하게는 10㎛)이 피착될 수 있다. 이 마스킹 물질(103)은 포토레지스트, 폴리이미드, 포토-폴리이미드등일 수 있다. 금속 기둥(100)이 위치할 영역을 노출시키도록 마스크 막(103)을 패터닝하기 위해 포토리쏘그래픽 및 (건식, 습식) 에칭 기법이 이용될 수 있다. 금속 기둥(100) 물질은 스퍼터링 또는 증기 기법을 이용하여 피착된다. 마스크 물질(103)은 습식 화학적 또는 건식 에칭 기법을 이용하여 제거될 수 있다. 도 11에 도시된 바와 같이, 접합 물질로의 보다 나은 접착을 허용하기 위해 금속 기둥(100)의 상부에 추가적인 금속 패드 또는 계면 금속(110)이 추가될 수 있다. 이 기둥은 프로브(probe)가 다음 레벨(11)을 관통하여 낮은 k 유전체 속으로 돌출하는 것을 방지한다.
도 12에 도시된 다음 실시예는 BEOL 구조(130) 내에 건축된 격자 구조물(131)을 포함한다. 격자 구조물(131)은 표준의, 보다 높은 k 유전체(예를 들어, SiO2, P, B, F등, 도핑된 글래스, SixNyHz, SixCyHz)를 포함하며, BEOL의 하나 또는 수개의 레벨 내에 설계될 수 있다. 본 발명은 ILD의 원하는 특성을 최대화시키고 격자를 지지하기 위해 BEOL 내의 가변 유전체 물질과 혼합되어 정합될 수 있다. 격자선은 어떠한 패턴으로도 배치될 수 있다. 예를 들어, 도 13은 격자의 십자 패턴을 도시하고 도 14는 서로 다른 유전체의 단일선을 도시하고 있다.
격자 구조(131)은 BEOL 구조물의 유효 유전 상수 k를 증가시키는 반면, 후속된 공정, 테스팅, 와이어본딩, 땜납볼 범핑 동안에 깨지기 쉬운 낮은 k유전체(131)에 손상을 주는 것을 방지하는 단단한 프레임(rigid frame)으로서의 역할도 한다.
본 실시예는 당업자라면 알 수 있는 바와 같이 다수의 종래의 공정을 이용하여 형성될 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 높은 k 유전체 막(131)이 피착될 수 있다. 포토리쏘그래픽 또는 다른 유사한 기법을 이용하여, 도 16에 도시된 바와 같이 격자 구조가 정의될 수 있다. 각각 도 17 및 18에 도시된 바와 같이, 낮은 k 물질(130)이 피착되어 (예를 들어, 화학적 기계적 폴리싱(CMP)을 이용하여) 평탄화 또는 에칭될 수 있다. 대안으로, 낮은 k 유전체(130)이 패터닝되고 표준 유전체(131)은 피착 및 평탄화될 수 있다. 추가적으로, 필요하다면, 하드 마스크(hard mask)가 에칭 또는 CMP 정치층(stop)으로서 상부에 이용될 수 있다.
또한, 본 실시예는 도19에 도시된 바와 같이, 낮은 k 유전체(130)을 피착하여 패터닝함으로써 형성될 수 있다(즉, 포토레지스트를 스핀-온, 포토레지스트를 패터닝, 유전체(131)을 에칭, 포토레지스트를 스트립). 도 20에 도시된 바와 같이, 표준의 높은 k 플라즈마 CVD 또는 PVD 유전체 물질(131)이 패턴에 순응하도록 피착된다. 이방성 건식 에칭은 도 21에 도시된 바와 같이 표준 유전체(131)을 에칭하여, 격자를 이루는 표준 유전체의 측벽(220)을 남긴다. 도 22에 도시된 바와 같이, 이 패턴을 채우기 위해 더 낮은 k 유전체(130)이 재피착된 후, 후속해서 도 23에 도시된 바와 같이, 평탄화 에칭 또는 CMP이 수행된다. 다시 한번, 에칭 또는 CMP 정지층으로서 하드 마스크가 사용될 수 있다.
도 24에 도시된 또 다른 실시예는, C4(251) 또는 와이어본딩 패드(256)를 지지하는 일련의 적층된 금속 필 형상(예를 들어, 컬럼, 250)이다. 이들 금속 컬럼(250)은 접촉부(252), 금속(253), 및 비아 레벨(254)에서 형성된 금속 기둥(stud)를 포함한다. 접촉 레벨(252)에서 형성된 초기 기둥(stud)는, 텅스텐 비아/상호접속부 및/또는 국부 상호접속부를 이용하여 무기 유전체(즉, BPSG, PSG, SiO2, SixNyHz, SixCyHz등)상에 또는 샐로우 트렌치 격리(STI) 위에 놓인다. 컬럼(250)은 최종 패드(256)까지 계속되며 패드 구조물에 기계적 안정성을 제공한다. 컬럼들은 와이어(259)가 패드(256) 아래를 지날수 있도록 해주는 영역에 위치한다. 따라서, 본 발명은 와이어(259)의 능력을 제한하지 않으며, 도24에 도시된 바와 같이 튼튼한 C4 구조물(251)을 제공한다.
금속 컬럼(250)은 듀얼 다마신 공정(dual damascene process)과 호환된다. 금속 컬럼과 연관된 비아는 임의의 크기일 수 있으며 양호하게는 직경이 2 미크론 이상이다. 기계적 강도를 제공하는 것 이외에도, 금속 러너(257)은 금속 레벨(253)의 형성 동안에 형성될 수 있다. 러너들은 열을 모아 C4 패드(251)을 통해 열을 발산한다. 러너(257)은 히트 싱크로서 역할하며 (설계상 허용하는 범위에서) 컬럼(250)을 지나 연장되는 금속 라인들이다. 나아가, 안정화 영역을 최대화하기 위해 막대 비아(예를 들어, 길이 대 폭 비율이 2이상이 비아)가 사용될 수 있다. 도 25에 도시된 바와 같이, 충분한 기계적 강도를 허용하기 위해 컬럼들은 적절하게 간격을 가질 수 있다.
도 26에 도시된 또 다른 실시예는 상술한 방법을 이용하여 형성된 "계단형" 구조를 갖는 "복합" 컬럼을 포함한다. 복합 컬럼(270)은, 표준 와이어 및 비아의 일부로서 낮은 k 유전체(271) 주변에서 금속 케이스를 구축한다. 도 27에 도시된 구조물은 질화물층(272), 산화물층(273), 및 질화물층(274)와 같은 일련의 절연체층에 의해 캡(cap)된다. 층(275)는 또 다른 절연체, 저항, 패드등이 될 수 있다.
도 27에 보다 상세히 도시된 바와 같이, 복합 컬럼(270)의 각각의 "층"은 금속(예를 들어, Cu, Al등) 계단부(280)와, 표준 절연체(예를 들어, SiO2, SixNyHz, SixCyHz등, 283)와 질화물, SixNyHz, SixCyHz등(284)의 교대층에 의해 둘러싸인 라이너(281)(예를 들어, 질화 또는 실리콘 도핑된 합금등을 포함하는 Ta, Ti, W)을 포함한다. 무기 절연체(283, 284)는 폴리머 낮은 k 유전체와 연계하여 사용되며 모든 낮은 k 유전체에 대해 필요한 것은 아니다.
이들 복합 컬럼 구조물(270)은 히트 싱크(heat sink)로서 역시 사용될 수 있다. 낮은 k 유전체의 열전도성은 중요하다. 이들 복합 컬럼 구조물(270)은 표 1에 도시된 바와 같이, 칩 면적의 비교적 작은 부분을 점유한다.
실시예컬럼 @패드 칩 면적 컬럼 영역 컬럼/패드 수 컬럼에 의해 사용되는 %M1-M6
도25-26 10,000 1㎠ 4㎛2 20 0.8%
도27-29 10,000 1㎠ 46㎛2 5 2.3%
도 28은 낮은 k 유전체를 영역(291)로부터 제거하기 위해 사용되는 저항(290)을 도시하고 있다. 그 다음, 도 29는 도 27 및 28에 도시된 다양한 구조물들의 상대적 크기에 대한 예를 도시하고 있다. 도 29에서, 저항(290) 및 질화물층(274)의 일부는 위치(300)까지 에칭된다. 그 다음, 도 30에서, 개구(291)은 하드 스핀-온-글래스(310)과 같은 단단한 물질로 채워지고 패드(311)이 이 구조물 위에 형성된다. 스핀-온-글래스(또는 다른 단단한 물질)은 컬럼 구조물의 기계적 강도를 추가시켜준다.
도 31은, 도 26에 도시된 바와 같은 상술한 본 발명에 따른 5개의 컬럼 구조물(320)의 상부면도를 도시하고 있다. 컬럼(320)의 위치 지정은 구조물의 강도를 최대화하도록 선택된다. 도 31에는 하나의 실시예가 도시되어 있지만, 당업자라면 알 수 있는 바와 같이, 구조물의 강도를 변경하기 위해 서로 다른 패턴의 컬럼들이 이용될 수도 있다.
도 32는 (예를 들어 도 26에 도시된 컬럼들과 같은) 컬럼들중 한 컬럼의 상부면도를 도시하고 있다. 예를 들어, 스핀-온-글래스부(291)은 중심을 점유하며, 구리부(270)은 스핀-온-글래스(291)을 둘러싸며, 낮은 k 유전체(271)은 외곽부를 형성한다.
도 33 및 34를 참조하여, 추가 금속층을 제거하기 위한 본 발명의 이용이 설명된다. 도34의 구조물은 (질화물 유전체와 같은) 장벽 유전체(340), 유전체층(341, 342), (구리 패드와 같은) 패드층(343), 및 땜남볼 C4 와이어링층(345)를 포함한다. 또한, 도 34에 도시된 구조물은 패드층(343) 위에 금속층(344)(예를 들어, 알루미늄)을 포함한다. 금속층(344)의 협곡형 형상(notched shape)는 장벽 유전체(340)를 마주하여 패드(343)을 유지하는데 도움을 준다.
도 35 및 36을 참조하여, 본 발명의 또 다른 실시예가 도시된다. 보다 구체적으로, 도 35는 구조물의 상부면을 도시하고 있으며, 도 37은 도 35의 라인 A-A를 따른 구조물의 단면을 도시하고 있다. C4 구조는 항목(360)으로 도시되어 있다. 마지막 금속화층은 항목(361)로 도시되어 있다. 제2 마지막 금속화층은 항목(363)으로 도시되어 있다. 그리고, 도 35 및 36에서, 마지막 금속화층(361)을 제2 마지막 금속화층(363)에 접속시키는 막대 비아는 항목(362)로 도시되어 있다. 또한, 도 36은 앞선 실시예들에서 논의된 바와 같이 이용되는 다양한 유전체 절연층(364)를 도시한다. 앞선 실시예들에서 논의된 바와 같이, 이 구조물은 마지막 금속화층(361)과 그 인접한 유전체 사이에 우수한 접착력을 제공한다.
따라서, 본 발명은 마지막 금속화층과 그 인접한 유전체 사이에 접착력을 증가시키기 위한 많은 대안들을 제공한다. 당업자라면 알 수 있는 바와 같이, 본 발명은 상술한 구조물에만 한정되는 것은 아니다. 대신에, 본 발명은 다양하게 변형된 상술한 지지 구조물을 이용하는 임의의 유사한 구조물도 포함한다. 따라서, 비록 본 발명이 양호한 실시예의 관점에서 기술되었지만, 당업자는 첨부된 청구범위의 정신과 영역 내에 포함되는 수정물도 본 발명에 포함된다는 것을 이해할 것이다.

Claims (32)

  1. 반도체 칩에 있어서,
    복수개의 상호접속 금속층들(layers of interconnect metallurgy)과,
    상기 상호접속 금속 위의 적어도 하나의 변형가능한 유전체 물질층(deformable dielectric)과,
    상기 변형가능한 유전체에 접속된 실질적으로 단단한 유전체(rigid dielectric)를 포함하는 지지 구조물과,
    상기 지지 구조물에 접속된 적어도 하나의 입력/출력 접합 패드
    를 포함하고,
    상기 지지 구조물은 상기 변형가능한 유전체 물질의 파쇄를 방지하도록 상기 패드를 지지하는 관계에 있는 반도체 칩.
  2. 제1항에 있어서, 상기 지지 구조물은 상기 변형가능한 유전체 물질 위에 캡(cap)을 포함하는 반도체 칩.
  3. 제2항에 있어서, 상기 지지 구조물은 상기 상호접속 금속의 패터닝된 마지막 금속층(patterned last metal layer)을 포함하고 상기 캡은 상기 패터닝된 마지막 금속층과 동일 평면을 이루는 반도체 칩.
  4. 제2항에 있어서, 상기 지지 구조물은 상기 상호접속 금속의 패터닝된 마지막 금속층을 포함하고 상기 캡은 상기 패터닝된 마지막 금속층보다 더 두터운 두께를 갖는 반도체 칩.
  5. 제1항에 있어서, 상기 지지 구조물은 상기 단단한 유전체에 의해 분리된 패터닝된 금속층들을 포함하고, 상기 패터닝된 금속층들은 상기 단단한 유전체를 관통하는 복수개의 금속 접속부들에 의해 결합되는 반도체 칩.
  6. 제1항에 있어서, 상기 지지 구조물은 상기 상호접속 금속의 마지막 금속층으로부터 상기 변형가능한 유전체 물질로 연장되는 금속 레그 구조물(metallic leg structure)을 포함하는 반도체 칩.
  7. 제6항에 있어서, 상기 금속 레그 구조물은 상기 변형가능한 유전체 물질 내에서 누진적 레벨(progressive level)로 형성된 복수개의 금속 블럭을 포함하는 반도체 칩.
  8. 제7항에 있어서, 상기 금속 블럭은 그 단면이 헤링본 패턴(herringbone pattern)을 형성하는 반도체 칩.
  9. 제7항에 있어서, 상기 금속 블럭은 그 단면이 계단형(step-shaped)을 형성하는 반도체 칩.
  10. 집적 회로 칩에 있어서,
    논리 회로와,
    상기 논리 회로를 피복하는 외부 절연체와,
    상기 논리 회로에 전기적으로 접속되며 상기 절연체 위에 있는 접촉부(contact)
    를 포함하고,
    상기 외부 절연체는, 제1 유전 상수를 갖는 제1 유전체층과, 상기 제1 유전 상수보다 높은 제2 유전 상수를 가지며 상기 제1 유전체에 접속된 지지 구조물을 포함하는 집적 회로 칩.
  11. 제10항에 있어서, 상기 지지 구조물은 상기 제1 유전체층 위에 캡을 포함하는 집적 회로 칩.
  12. 제11항에 있어서, 상기 외부 절연체는 패터닝된 마지막 금속층을 포함하고, 상기 캡은 상기 패터닝된 금속층과 동일 평면을 이루는 집적 회로 칩.
  13. 제11항에 있어서, 상기 외부 절연체는 패터닝된 마지막 금속층을 포함하고 상기 캡은 상기 패터닝된 마지막 금속층보다 그 두께가 더 두터운 집적 회로 칩.
  14. 제10항에 있어서, 상기 지지 구조물은 상기 제2 유전 상수를 갖는 제2 유전체층에 의해 분리된 패터닝된 금속층들을 포함하며, 상기 패터닝된 금속층들은 상기 제2 유전체층을 관통하는 복수개의 금속 접속부들에 의해 결합되는 집적 회로 칩.
  15. 제10항에 있어서, 상기 지지 구조물은,
    상기 제2 유전 상수를 가지며 패터닝된 마지막 금속층을 포함하는 제2 유전체층과,
    상기 마지막 금속층으로부터 상기 제1 유전체로 연장되는 금속 레그 구조물
    을 포함하는 집적 회로 칩.
  16. 제15항에 있어서, 상기 레그 구조물은 상기 제1 유전체 내에서 누진적 레벨(progressive level)로 형성된 복수개의 금속 블럭을 포함하는 집적 회로 칩.
  17. 제16항에 있어서, 상기 금속 블럭은 그 단면이 헤링본 패턴을 형성하는 집적 회로 칩.
  18. 제16항에 있어서, 상기 금속 블럭은 그 단면이 계단형 구조를 형성하는 집적 회로 칩.
  19. 집적 회로 칩에 있어서,
    논리 회로와,
    상기 논리 회로를 피복하는 외부 절연체와,
    상기 논리 회로로의 전기 접속을 허용하며 상기 절연체 위에 있는 접촉부
    를 포함하고,
    상기 접촉부는 상기 외부 절연체 위로 연장되는 금속 구조물을 포함하는 집적 회로 칩.
  20. 제19항에 있어서, 상기 금속 구조물은 원형의 기둥 형상(circular pillar shape)을 갖는 집적 회로 칩.
  21. 제19항에 있어서, 상기 금속 구조물은 사각형의 기둥 형상(square pillar shape)을 갖는 집적 회로 칩.
  22. 집적 회로 칩에 있어서,
    논리 회로와,
    상기 논리 회로를 피복하는 외부 절연체와,
    상기 논리 회로에 전기적으로 접속된 상기 절연체 위의 접촉부
    를 포함하고,
    상기 외부 절연체는 제1 유전 상수를 갖는 제1 유전체와 상기 제1 유전 상수보다 큰 제2 유전 상수를 갖는 제2 유전체를 포함하는 격자 구조물을 갖는 집적 회로 칩.
  23. 제22항에 있어서, 상기 격자 구조물은 상기 제1 유전체층과 상기 제2 유전체가 십자로 교차하는 패턴을 갖는 집적 회로 칩.
  24. 제22항에 있어서, 상기 격자 구조물은 상기 제1 유전체 및 상기 제2 유전체가 교번하는 층을 포함하는 집적 회로 칩.
  25. 제22항에 있어서, 상기 격자 구조물은 상기 제1 유전체 부분들 사이에 상기 제2 유전체의 측벽 스페이서를 포함하는 집적 회로 칩.
  26. 집적 회로 칩에 있어서,
    논리 회로와,
    상기 논리 회로를 피복하는 외부 절연체와,
    상기 논리 회로에 전기적으로 접속되며 상기 외부 절연체 위에 있는 접촉부
    를 포함하고,
    상기 외부 절연체는 상기 논리 회로와 상기 접촉부 사이에 지지 컬럼(support column)들을 포함하는 집적 회로 칩.
  27. 제26항에 있어서, 상기 지지 컬럼들은 상기 외부 절연체 내부에 금속화부와 비아 레벨을 포함하는 집적 회로 칩.
  28. 제26항에 있어서, 상기 지지 컬럼들은, 와이어링이 상기 외부 절연체 내에 위치하도록 허용하기 위해 간격을 가지며 배치된 집적 회로 칩.
  29. 제26항에 있어서, 상기 지지 컬럼들은 절연체로 채워진 복합 금속 컬럼들을 포함하는 집적 회로 칩.
  30. 제26항에 있어서, 상기 지지 컬럼은 히트 싱크(heat sink)를 포함하는 집적 회로 칩.
  31. 반도체 칩을 생성하기 위한 방법에 있어서,
    복수개의 상호접속 금속층들을 형성하는 단계와,
    상기 상호접속 금속 위에 적어도 하나의 변형가능한 유전체 물질층을 형성하는 단계와,
    상기 변형가능한 유전체 물질에 접속된 실질적으로 단단한 유전체를 포함하는 지지 구조물을 형성하는 단계와,
    적어도 하나의 입력/출력 접합 패드를 형성하는 단계
    를 포함하고,
    상기 지지 구조물은 상기 변형가능한 유전체 물질의 파쇄를 방지하도록 상기 패드를 지지하는 관계로 형성되는 반도체 칩 생성 방법.
  32. 집적 회로 칩을 형성하기 위한 방법에 있어서,
    논리 회로를 형성하는 단계와,
    상기 논리 회로를 피복하는 외부 절연체를 형성하는 단계와,
    상기 논리 회로에 전기적으로 접속된 접촉부를 상기 절연체 위에 형성하는 단계를 포함하고,
    상기 외부 절연체를 형성하는 단계는,
    제1 유전 상수를 갖는 제1 유전체층을 형성하는 단계와,
    상기 제1 유전 상수보다 큰 제2 유전 상수를 갖는 지지 구조물을 형성하는 단계를 포함하는 집적 회로 칩 형성 방법.
KR10-2001-0009443A 2000-03-17 2001-02-24 컬럼 상호접속의 구조 및 방법 KR100406846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/527,276 US6495917B1 (en) 2000-03-17 2000-03-17 Method and structure of column interconnect
US09/527,276 2000-03-17

Publications (2)

Publication Number Publication Date
KR20010091908A true KR20010091908A (ko) 2001-10-23
KR100406846B1 KR100406846B1 (ko) 2003-11-21

Family

ID=24100818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009443A KR100406846B1 (ko) 2000-03-17 2001-02-24 컬럼 상호접속의 구조 및 방법

Country Status (6)

Country Link
US (1) US6495917B1 (ko)
JP (1) JP2001308100A (ko)
KR (1) KR100406846B1 (ko)
CN (1) CN1188910C (ko)
DE (1) DE10110566B4 (ko)
MY (1) MY117703A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454989B1 (ko) * 2012-09-28 2014-10-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패드 구조물 및 패드 구조물과 연관된 박리를 완화시키기 위한 방법
KR101476947B1 (ko) * 2011-01-14 2014-12-24 해리스 코포레이션 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6664563B2 (en) * 2001-03-30 2003-12-16 Sanyo Electric Co., Ltd. Electroluminescence device with shock buffer function and sealing member with shock buffer function for the same
US7064447B2 (en) * 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
DE10249192A1 (de) * 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
US6902954B2 (en) * 2003-03-31 2005-06-07 Intel Corporation Temperature sustaining flip chip assembly process
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
JP2005085939A (ja) 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
JP4206885B2 (ja) 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
WO2005096364A1 (ja) * 2004-03-31 2005-10-13 Nec Corporation 半導体装置及びその製造方法
FR2894716A1 (fr) * 2005-12-09 2007-06-15 St Microelectronics Sa Puce de circuits integres a plots externes et procede de fabrication d'une telle puce
JP5280840B2 (ja) * 2006-03-31 2013-09-04 富士通株式会社 半導体装置
US7456099B2 (en) * 2006-05-25 2008-11-25 International Business Machines Corporation Method of forming a structure for reducing lateral fringe capacitance in semiconductor devices
US20080296758A1 (en) * 2007-05-30 2008-12-04 Texas Instruments Incorporated Protection and Connection of Devices Underneath Bondpads
EP2183775A2 (en) * 2007-07-26 2010-05-12 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
US8258629B2 (en) * 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
US8138607B2 (en) * 2009-04-15 2012-03-20 International Business Machines Corporation Metal fill structures for reducing parasitic capacitance
US8125072B2 (en) 2009-08-13 2012-02-28 Infineon Technologies Ag Device including a ring-shaped metal structure and method
US8261229B2 (en) * 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
CN101834153B (zh) * 2010-04-22 2015-05-20 上海华虹宏力半导体制造有限公司 增强芯片封装时抗压能力的方法及其芯片
US11673155B2 (en) 2012-12-27 2023-06-13 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
US11141752B2 (en) 2012-12-27 2021-10-12 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
KR20220001519A (ko) 2012-12-27 2022-01-05 카티바, 인크. 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피 제어를 위한 기법
CN107364237B (zh) * 2013-04-26 2019-09-10 科迪华公司 用于用以在精确容限内沉积流体的打印油墨液滴测量和控制的方法和设备
EP3079911B1 (en) 2013-12-12 2020-07-29 Kateeva, Inc. Ink-based layer fabrication using halftoning to control thickness
TWI559413B (zh) * 2014-07-25 2016-11-21 力智電子股份有限公司 可攜式裝置及其積體電路的封裝結構、封裝體與封裝方法
JP6454514B2 (ja) 2014-10-30 2019-01-16 株式会社ディーアンドエムホールディングス オーディオ装置およびコンピュータで読み取り可能なプログラム
CN105489581B (zh) * 2015-12-25 2018-06-29 上海华虹宏力半导体制造有限公司 半导体结构及其制作方法
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11139201B2 (en) 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
US20210159198A1 (en) * 2019-11-24 2021-05-27 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179548A (ja) * 1987-01-21 1988-07-23 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US5814555A (en) * 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
JP3121311B2 (ja) * 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476947B1 (ko) * 2011-01-14 2014-12-24 해리스 코포레이션 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스
KR101454989B1 (ko) * 2012-09-28 2014-10-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패드 구조물 및 패드 구조물과 연관된 박리를 완화시키기 위한 방법

Also Published As

Publication number Publication date
DE10110566A1 (de) 2001-09-27
US6495917B1 (en) 2002-12-17
CN1188910C (zh) 2005-02-09
MY117703A (en) 2004-07-31
CN1314710A (zh) 2001-09-26
DE10110566B4 (de) 2007-03-01
KR100406846B1 (ko) 2003-11-21
JP2001308100A (ja) 2001-11-02

Similar Documents

Publication Publication Date Title
KR100406846B1 (ko) 컬럼 상호접속의 구조 및 방법
KR101133625B1 (ko) 반도체 장치용 패드 구조
US10707149B2 (en) Through-silicon via with low-K dielectric liner
US11398405B2 (en) Method and apparatus for back end of line semiconductor device processing
CN101504935B (zh) 焊垫结构
US8436448B2 (en) Through-silicon via with air gap
US6861754B2 (en) Semiconductor device with anchor type seal ring
US7494912B2 (en) Terminal pad structures and methods of fabricating same
US8643149B2 (en) Stress barrier structures for semiconductor chips
US8501587B2 (en) Stacked integrated chips and methods of fabrication thereof
US8853830B2 (en) System, structure, and method of manufacturing a semiconductor substrate stack
US6998335B2 (en) Structure and method for fabricating a bond pad structure
US7250681B2 (en) Semiconductor device and a method of manufacturing the semiconductor device
US7094689B2 (en) Air gap interconnect structure and method thereof
WO2010125682A1 (ja) 半導体装置およびその製造方法
US20060163734A1 (en) Fuse structure and method for making the same
TWI423406B (zh) 積體電路晶片
KR20050035894A (ko) 반도체 장치 및 그 제조 방법
US20200335427A1 (en) Semiconductor structure and manufacturing method for the same
KR20150061924A (ko) 고전압 소자 및 이의 제조방법
US20230343640A1 (en) Method for forming conductive feature
TW507326B (en) Interconnect structure with cap layer on inter-metal layer and its manufacture method
TW202418532A (zh) 內連線結構及其製造方法
JPH08195437A (ja) 線間容量低減用の平坦化構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee