KR20010087718A - 반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법 - Google Patents

반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법 Download PDF

Info

Publication number
KR20010087718A
KR20010087718A KR1020000011620A KR20000011620A KR20010087718A KR 20010087718 A KR20010087718 A KR 20010087718A KR 1020000011620 A KR1020000011620 A KR 1020000011620A KR 20000011620 A KR20000011620 A KR 20000011620A KR 20010087718 A KR20010087718 A KR 20010087718A
Authority
KR
South Korea
Prior art keywords
etching
semiconductor
wet etching
etching solution
metal wire
Prior art date
Application number
KR1020000011620A
Other languages
English (en)
Other versions
KR100397390B1 (ko
Inventor
장영일
엄일호
Original Assignee
엄일호
삼본티엘지(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엄일호, 삼본티엘지(주) filed Critical 엄일호
Priority to KR10-2000-0011620A priority Critical patent/KR100397390B1/ko
Priority to TW089107409A priority patent/TW457575B/zh
Priority to AU2001241232A priority patent/AU2001241232A1/en
Priority to PCT/KR2001/000363 priority patent/WO2001073833A1/en
Publication of KR20010087718A publication Critical patent/KR20010087718A/ko
Application granted granted Critical
Publication of KR100397390B1 publication Critical patent/KR100397390B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관 제조 방법에 관한 것으로서, 본 발명의 반도체 회로 국부 습식 에칭기는 에칭액을 저장하는 에칭액 저장부와 에칭액 저장부의 일단면과 연결되고 에칭액을 반도체 기판 상의 일부 영역에 노출시키기 위한 소정 반경을 구비하는 에칭액 투입관과 에칭하고자 하는 상기 반도체 기판을 지지하는 기판 지지 장치 및 에칭액 투입관 또는 상기 반도체 기판 중 적어도 하나를 에칭하고자 하는 반도체 기판 상의 일부 영역으로 이동시키기 위한 이동 수단으로 구성된다.

Description

반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관 제조 방법{Wet etching apparatus for semiconductor circuit and manufacturing method for minute tip used in its apparatus}
본 발명은 반도체 회로 국부 습식 에칭기 및 이에 사용되는 이에 사용되는 미세관 제조 방법에 관한 것으로서, 구체적으로는 반도체 웨이퍼 상에 형성된 적층막을 국부적으로 습식 에칭할 수 있는 에칭기 및 이에 사용되는 관 끝부분의 직경 또는 폭이 수nm ~ 수백㎛인 다이아몬드 미세관을 제조하고, 이를 이용하여 극미량의 강산성 또는 강염기성 화학물질을 공급하는 장치를 제작하는 방법과, 이 장치를 이용하여 미량의 화학물질을 반도체 회로의 국부 영역에 공급하는 반도체 회로 국부 습식 에칭기 및 이에 사용되는 이에 사용되는 미세관 제조 방법에 대한 것이다.
종래에는 반도체 기판상에 형성된 일부 패턴을 부분 에칭하기 위해서 리소그래피 법을 사용하였다. 예를 들어 반도체 기판 상의 적층 공정 중에 키 패턴지역에 불투명한 막이 적층된 경우 이를 제거하여 하부의 얼라인 키 패턴을 보이게 하는 키 오픈 식각을 하기 위해서는 1) 포토 레지스트 코팅공정 2) 키 오픈 마스크 노출공정 3) 현상 (development) 공정 4) 키 오픈 에칭공정 5) 포토 레지스트 스트립 공정 6) 포스트 에칭 클리닝 공정의 일련의 6 가지 공정을 진행하여야 했다.
종래의 키패턴을 오픈시키는 방법은 도 1a 내지 도 1d 에서 도시되어 있다. 도 1a 은 종래의 반도체 제조공정에 있어서, 소자분리 공정후 질화막 (20) 을 화학 기계적 연마한 상태를 도시한다. 반도체 기판 (10) 상에 산화막이 키 패턴에 적층되고 그 사이사이에 질화막 (20)이 잔존한다. 도 1b 는 종래의 반도체 제조공정에 있어서 소자분리 공정후 질화막층을 제거된 후의 도시한 도이다. 도 1c 는 키패턴에 적층된 산화막을 제거하기 위하여 키 오픈 마스크를 설치한 것을 도시한다. 전술한 바와 같이 도 1b에 도시된 바와 같이 키패턴에 적층된 산화막을 제거하기 위하여 종래의 리소그래피법을 적용하면, 1) 포토 레지스트 코팅공정 2) 키 오픈 마스크 노출공정 (도 1c에 도시) 3) 현상 (development) 공정 4) 키 오픈 에칭공정 5) 포토 레지스트 제거 공정 6) 포스트 에칭 클리닝 공정을 거친 후, 도 1d에 도시한 바와 같이 키패턴이 노출되게 할 수 있다.
그러나 반도체 기판 상의 일부 영역을 노출시키기 위해 리소그래피법을 사용할 경우에는 TAT (Turn Around Time) 시간을 증가시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 반도체 기판 또는 기판상에 형성된 패턴의 일부 영역을 부분 습식 에칭할 수 있는 반도체 회로 국부 습식 에칭기를 제공함을 목적으로 한다.
또한 상기 반도체 회로 국부 습식 에칭기를 가능하게 하는 에칭액 투입관 및 그 제조 방법을 제시함을 목적으로 한다.
즉, 강한 염기성 액체와 산성 액체를 담을 수 있는 지름이 수㎛인 미세관을 제조함으로써, 미량의 화학물질을 안정적으로 공급할 수 있는 방법을 제시하고, 다이아몬드의 물리적 화학적 안정성을 기반으로 반도체 공정의 부분에칭과 미소량 액체 공급을 가능하도록 하는 반도체 회로 국부 습식 에칭기 및 이에 사용되는 다이아몬드 미세관 및 그 제조 방법을 제시함을 목적으로 한다.
도 1a 은 종래의 반도체 제조공정에 있어서, 소자분리 공정후 화학 기계적 연마후의 키 패턴을 도시한 도.
도 1b 는 종래의 반도체 제조공정에 있어서 소자분리 공정후 질화막층을 제거된 후의 공정 상태를 도시한 도.
도 1c 은 종래의 반도체 제조공정에 있어서 질화막층 제거후 키 오픈 마스크를 형성한 것을 도시한 도.
도 1d 는 종래의 반도체 제조공정에 있어서 옥사이드가 에칭된 것을 도시한 도.
도 2는 에칭액 투입관이 제작되는 제조 공정을 도시한 제조 공정도.
도 3은 습식 식각에 의한 금속선 제조 공정도.
도 4는 다이아몬드가 코팅된 금속선.
도 5는 확산에 의한 에칭액 투입관 제조 공정도.
도 6은 확산에 의한 에칭액 투입관 제조법 확대도.
도 7은 레이저 에브레이션에 의한 에칭액 투입관 개구 제조도.
도 8은 본 발명에서 사용하는 에칭액 투입관의 횡단면도.
도 9는 본 발명의 에칭액 투입관이 사용되는 반도체 회로 국부 습식 에칭기의 개략도.
도 10은 본 발명의 반도체 회로 국부 습식 에칭기.
도 11는 본 발명 장치의 적용예의 하나인 패턴 검사 방법의 절차를 도시한 절차 흐름도.
본 발명의 상기 목적은 에칭액을 저장하는 에칭액 저장부와 에칭액 저장부의 일단면과 연결되고 에칭액을 반도체 기판 상의 일부 영역에 노출시키기 위한 소정 반경을 구비하는 에칭액 투입관과 에칭하고자 하는 상기 반도체 기판을 지지하는 기판 지지 장치 및 에칭액 투입관 또는 상기 반도체 기판 중 적어도 하나를 에칭하고자 하는 반도체 기판 상의 일부 영역으로 이동시키기 위한 이동 수단을 구비하는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치에 의하여 달성 가능하다.
본 발명의 또 다른 목적은 습식 식각에 의하여 한쪽 끝부분의 반경이 1nm 내지 500um 미만인 금속선을 제작하는 금속선 제작 단계와 금속선의 외주면에 다이아몬드, 큐빅 보론 나이트 라이드 또는 사파이어에서 선택된 적어도 하나 이상의 물질을 코팅하는 물질 코팅 단계와 금속선의 일부분에 코팅된 물질를 제거하는 코팅 물질 제거 단계와 금속선을 식각하여 제거하는 금속선 제거 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법에 의해서도 달성 가능하다.
반도체 공정에 사용되는 액상의 화학물질을 저장하기 위한 장치들은 대부분 화학적으로 안정하면서도 가격이 낮은 고분자 물질(예 : Teflon, PTFE 등)을 사용해 왔으며, 강산이나 강염기에 강한 내성을 갖는 금이나 백금 등의 귀금속 등도 화학적 안정성이 요구되는 응용분야에 적용되고 있다. 그러나 실리콘 기판을 가공하는 종래의 반도체 공정 중에는 내경 50㎛ 미만의 미세관의 응용사례를 찾아볼 수 없으며, 또한 다이아몬드 탐침을 사용하여 표면 굴곡을 측정하는 장비는 있으나 공정 관련 부품 중 관을 이루고 있는 재료가 다이아몬드인 경우는 아직까지 알려진 바 없다. 기존의 내산성, 내염기성 재료인 고분자 물질이나 백금 등의 재료는 다이아몬드에 비하여 현저히 경도가 떨어지기 때문에 수 ㎛ 미만의 크기일 때 경미한 접촉에 의하여서도 쉽게 변형되어 버린다. 그러나 다이아몬드의 경우 매우 경도가 높고 크기가 수 ㎛ 미만일 때의 변형 회복력도 우수한 특징이 있다.
다이아몬드는 상온에서 모든 종류의 산성 화합물과, 염기성 화합물에 의한 손상을 받지 않는 화학적으로 매우 안정된 물질이다. 본 발명은 수십 ㎛ 이상의두께를 갖는 금속선 또는 금속판의 끝부분을 수 nm 의 곡률반경을 갖도록 미세 가공한 후, 여기에 다이아몬드 등의 물질을 코팅하고 이러한 물질이 코팅 된 끝부분을 제거하여 관의 한쪽 끝 열린 부분을 만들고, 다시 기판물질인 금속을 제거함으로써 에칭액 투입관을 제조하는 방법에 대한 것이다.
도 2는 에칭액 투입관이 제작되는 제조 공정을 도시한다. 우선 습식 식각에 의한 금속선을 제작한다. (s1 단계) 이 공정에서 형성되는 금속선의 형상은 원통형의 몸체와 상기 몸체부로부터 끝단으로 갈수록 끝부분이 첨예한 형상을 가지게 된다. 이러한 방식으로 형성된 금속선에 다이아몬드 등의 물질을 코팅한다. (s2 단계) 금속 팁의 끝부분에 코팅된 물질을 제거하여 에칭액 투입관을 제작한 후, (s3 단계) 금속선을 식각하여 에칭액 투입관 (s4 단계)을 제조할 수 있다.
본 발명에서 제시하는 에칭액 투입관 제조 방법을 상세하게 설명하면 다음과 같다.
1. 습식 식각에 의한 금속선 제조
매우 날카로운 금속부위를 만들기 위해서 본 발명은 부분 식각에 의한 가공 방법을 사용한다. 즉, 도 3에서 보는 것처럼 단지 식각 보호층에 둘러 싸인 상태로 금속선이 식각액에 담구어지면, 초기에는 금속면 전체에 식각이 일어나지만 액체의 대류현상에 의해 시간이 경과 할수록 금속선의 가운데 부분의 식각 속도가 금속선과 식각 방지층의 계면에 가까운 부분의 식각 속도보다 느려지게 된다. 이런식각 속도의 차이에 의해 금속선의 날카로운 끝부분을 만들 수 있다. 따라서 기계적인 연마 없이도 끝이 날카로운 금속선을 대량 생산할 수 있다.
이때 사용되는 금속선의 재질은 W, Si, Mo, Ta, Ti, Glass, SiO2, Al2O3, Si3N4, ZrO2, CeO, MgO, CaO 중에서 선택된 적어도 하나의 재료를 사용하며, 금속선의 원통 바디부 직경은 현재의 기술상 50um 이상이어야 하며, 뾰족한 팁이 형성되는 가는 쪽 끝부분의 직경은 1nm 내지 500um 미만인 형태로 가공하는 것이 바람직하다.
식각 보호층으로 글래스, 다이아몬드, 금, 백금, 분자량이 3000 이상인 물질, 파라핀, 에폭시 중에서 선택된 적어도 하나의 재료를 사용하며, 식각액으로는 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수 중에서 선택된 적어도 하나 이상의 물질을 사용할 수 있다.
2. 다이아몬드 등의 물질 코팅
도 3의 공정으로 만들어진 날카로운 끝부분이 500um 미만을 갖는 금속선 또는 금속판을 화학 기상 증착법 (CVD:ChemicalVaporDeposition)법을 이용하여 다결정 상의 다이아몬드 등의 물질로 코팅을 한 후의 단면도는 도 4와 같다.
코딩되는 물질은 다이아몬드 외에도 큐빅 보론 나이트 라이드 또는 사파이어를 사용될 수 있으며, 코팅막의 두께는 0.5um 내지 1mm 두께인 것이 바람직하다.
3. 에칭액 투입관 제작
에칭액 투입관을 만들기 위해서는 도 4의 맨 아래 부분에 코팅된 물질을 제거해 주어야 하는데, 코팅된 물질이 다이아몬드일 경우에는 다이아몬드 입자를 포함하지 않은 기계석 연마 방법으로는 효과적인 가공이 불가능하다.
본 발명에서는 탄소의 확산 계수가 큰 금속 (Fe, Co, Ni, Mo, Mn, V, W, Ti) 에 코팅 물질의 한쪽 끝 부분을 접촉 시킨 후 300℃ 이상으로 온도를 올려 줌으로써 다이아몬드 결합을 이루고 있는 탄소가 금속 내부로 확산되어 소모되는 방법을 사용한다. 일반적인 연마 방법으로는 취성이 큰 다이아몬드 관 끝에 나노 미터 단위의 개구 (Nano Opening)를 만들기 어렵다. 따라서 탄소 원자의 확산에 의한 연마 방법은 매우 효과적인 미세 연마 방법이다.
도 5는 확산 계수가 큰 금속블록에 금속선에 코팅된 다이아몬드의 한쪽 끝 부분을 접촉시킨 상태를 표시한 상태 도면이고, 도 6은 도 5의 네모 블록 부분을 상세히 설명하기 위해 확대한 도면이다.
도 6 (a)는 확산이 시작되기 전 상태를 도시하고, 도 6(b)는 확산이 진행되는 상태를 도시한다. 도 6 (b)에서 도시한 바와 같이 확산에 의한 다이아몬드 미세 연마가 진행되다가 다이아몬드가 증착된 금속선과 탄소에 대한 피확산제인 금속블록이 만나면, 두 금속 사이에서는 가시적 확산이 일어나지 않으므로 탄소의 확산 경로가 차단되면서 미세 연마가 정지하게 된다.
다이아몬드를 연마할 때 피확산재인 금속블록의 재질로는 CO, Ni, Mo, Mn, V, W, Ti 중 어느 한 가지 이상의 원소를 포함하는 금속을 사용하는 것이 바람직하다.
도 5에서 금속 블록과 다이아몬드가 증착된 금속선에 각각 전기 도선을 연결하고 각각에 연결된 도선을 다시 전기적으로 접촉시켜 이 도선의 저항이 기가오옴 이하이거나, 외부에서 전류를 인가했을 때 이 도선에 전류가 흐르거나 또는 외부에서 이 도선에 전압을 인가한 상태에서 이 도선에 일정 전압의 전류가 흐를 때 이 사실을 근거로 금속 블록과 다이아몬드가 증착된 금속이 전기적 접촉을 했다는 사실. 즉, 다이아몬드 미세관의 한쪽 부분이 열렸다는 사실의 판단 근거로 사용할 수 있다.
대량 생산을 위하여 도 7에 도시된 레이저에 의한 탄소 원자의 증발로 미세관의 한쪽 끝부분을 열어줄 수 있고, 산소를 포함한 플라즈마에 끝부분을 노출시키거나 산소를 포함한 400℃ 이상의 고온분위기에서 탄소를 이산화 탄소로 연소시키는 방법을 사용할 수 있다. 다이아몬드를 증착한 금속선의 중심선과 레이저 광의 중심선 간의 사이각 (c)이 2도 내지 170도를 이루게 하여 미세관의 한쪽 끝부분을 레이저를 연마하는 것이 바람직하다.
4. 금속선 제거
상기 과정을 거친후, 에칭액 투입관 내의 금속선을 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수이 적어도 하나 이상 포함된 수용액으로 식각하여 제거한다. 이와 같은 공정을 거쳐 만들어진 에칭액 투입관의 개략도는 도 8과 같다.
도 8은 본 발명에서 사용하는 에칭액 투입관의 횡단면도를 도시한다. 에칭액 투입관 내부에는 습식 에칭액이 저장되며, 에칭액 투입관의 몸체는 도 8(a)에 도시된 바와 같이 원통부의 단면으로 구비되고, 에칭액 투입관의 끝 부분은 도 8(b)에 도시된 바와 같이 끝부분이 점점 좁아지는 형상으로 구비된다. 에칭액 투입관의 끝 부분은 10 nm 내지 1mm 의 직경을 구비하는 것이 바람직하다.
본 발명에 적용하는 에칭액 투입관는 습식 에칭액에 식각되지 않아야 하며 기판에 형성된 광학적 (Optically) 불투명막에 자주 접촉하여도 에칭액 투입관가 무디어지지 않아야 하므로 다이아몬드 또는 큐빅 보론 나이트라이드 (c-BN; Cubic Boron Nitride) 또는 사파이어 (Sapphire, 산화 Al) 로 형성하는 것이 바람직하다.
도 9는 본 발명의 에칭액 투입관이 구비되는 반도체 회로 국부 습식 에칭기의 개략도를 도시한다. 웨이퍼 카세트 (210)에 복수 개 웨이퍼를 보관하고 있다가 웨이퍼 핸들러 (230)를 이용하여 하나의 웨이퍼를 꺼낸 후, 웨이퍼 어라이너 (220)를 이용하여 정확한 위치로 웨이퍼를 탑재한 후 상기 웨이퍼를 프로세스 스테이지 (190)상에 위치시킨다.
도 10은 본 발명의 반도체 회로 국부 습식 에칭기를 도시한다. 반도체 회로 국부 습식 에칭기는 웨이퍼 (210)를 탑재하고 탑재된 웨이퍼를 x, y 방향으로 이동시키는 기능을 담당하는 프로세스 스테이지(190), 에칭액을 보관하는 에칭액 카트리지(110), 상기 에칭액을 반도체 기판 상의 국부 영역에 노출시키기 위한 에칭액 투입관(100), 에칭액 카트리지를 지지하는 에칭액 카트리지 지지 수단(120), 상기 에칭액 카트리지 지지 수단 (120)과 연결되고 반도체 회로 국부 습식 에칭기 본체 (150)와 연결되는 z축 이동바(130)와 상기 z축 이동바(130)를 이동시키는 z축 이동모터(140), 프로세스 스테이지 (190)를 지지하고 이를 x축 및 y축 방향으로 이동시키는 프로세스 스테이지 지지 및 이동부 (170) 및 이를 구동하기 위한 x축 y축 이동모터 (160)로 구성된다. 이때 경우에 따라서는 Z축 이동바 (160)을 x, y, z축으로 모두 이동 가능하게 하고 프로세스 스테이지를 고정하거나 또는 Z축 이동바 (160) 는 고정시키고 프로세스 스테이지 (190)를 x, y, z축으로 이동시킬 수도 있다.
반도체 회로 국부 습식 에칭기는 수직 분리벽 (180)에 의해 분리되는 챔버 (chamber) 내에 위치하게 된다. 로봇 암 (230)을 이용하여 웨이퍼를 챔버 내부로 이동시킨 후, 프로세스 스테이지 (190) 상에 위치시킨다. 습식 에칭하고자 하는 부분을 x축 y축 이동모터 (160) 및 z축 이동모터 (140)를 구동하여 부분 상부에 에칭액 투입관 (100)을 위치시킨다.
도 11은 본 발명 장치의 적용예의 하나인 패턴 검사 방법의 절차를 도시한 절차 흐름도이다. 분석하고자 하는 패턴이 형성된 반도체 기판을 장비에 로딩 (loading) 한다. (s1 단계) 분석 위치를 지정하고 에칭액 투입관을 분석 위치로 이동한다. (s2 단계) 물론 이 경우에 에칭액 투입관을 이동시키는 대신 반도체 기판 또는 반도체 기판과 함께 에칭액 투입관을 이동시킬 수도 있다. 다음으로 습식 에칭을 하기 위하여 에칭액을 분석하고자 하는 부분에 노출시킨다. (s3 단계) 다음 단계에서 초순수 (De-ionized Water)를 주입한다. (s4 단계) 초순수를 주입하는 이유는 에칭액이 웨이퍼 표면에 존재하게 되면 계속해서 패턴을 식각하게 되므로 이를 초순수로 희석시켜 식각 정도를 조절하기 위함이다. 이때 초순수의 주입량은 에칭액 주입량의 1 배에서 100 배까지 사용하는 것이 바람직하다. 다음으로 주입된 초순수를 다시 흡입하는 단계 (s5 단계) 가 필요하다. 이는 패턴 상에 존재하는 화학 찌꺼기 (chemical residue)를 제거하기 위한 것이며, 이때 적용되는 원리는 압력 차이를 이용하는 것이다. 최종적으로 부분 습식 에칭된 기판을 상기 장비로부터 제거한다. (s6 단계) 상기와 같은 방법을 이용하여 기판상에 형성된 패턴의 부분 에칭을 실시함으로써 형성된 패턴 형상을 검사할 수 있게 한다.
에칭액 투입관으로부터 기판상에 형성되는 패턴에 습식 에칭액을 노출시키는 방법은 모세관 현상을 이용하는 것이다. 습식 에칭액의 표면장력에 의하여 발생하는 모세관 현상을 이용하여 에칭액 투입관의 외부에 대하여 오목한 에칭액 표면을 유지하도록 함으로써, 에칭이 시작되기 전까지 에칭액이 피에칭재인 웨이퍼에 형성된 패턴에 접촉되지 않게 하면서, 에칭액에 직접 압력을 가하거나 또는 에칭 부위의 반대편 에칭액 표면에 접촉한 기체에 압력을 가하는 방법 또는 에칭액의 온도를 상승시키는 수단 (도 10의 200 및 에칭액 카트리지 또는 에칭액 투입관에 구비되는 열전달 수단) 액칭액의 부피를 증가시킴으로써 액칭액이 에칭액 투입관의 밖으로 노출되게 하여 에칭이 진행되도록 한다.
본 발명에 의하여 제시된 다이아몬드 미세관에 의하여 미량의 산성 또는 염기성 액체를 공급하여 실리콘 기판의 부분적인 식각을 실시함으로써 기존 반도체 공정의 리소그라피 공정을 생략한 부분 식각이 이루어질 수 있어 반도체 공정 비용과 공정개발 시간 공정관리 시간을 크게 절약할 수 있다.
또한 본 발명에 의하여 반도체 공정 중인 실리콘 기판의 공정 진행상태를 부분 식각을 이용하여 확인할 수 있으므로 이렇게 부분 식각을 한 실리콘 기판은 달리 오염되지 않기 때문에 다음 공정을 진행하는데 다시 사용되어질 수 있다.
다이아몬드 미세관은 화학적으로 매우 안정해서 DNA 검사시약과 전혀 반응을 일으키지 않으므로 DNA 칩, Bio 칩, Gene 칩을 양산할 때 시약을 공급하는 부분의 핵심 부품으로 사용되어질 수 있다. 또한, 화학물질의 미량 공급이 가능해지면서 미세한 산도(Ph값)의 조절이 가능해진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며 본 발명의 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해하여야 한다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (17)

  1. 임의의 회로 패턴이 적층된 반도체 기판을 국부 습식 에칭 가능하도록 하는 반도체 회로 기판 국부 습식 에칭 장치에 있어서,
    에칭액을 저장하는 에칭액 저장부;
    상기 에칭액 저장부의 일단면과 연결되고 상기 에칭액을 반도체 기판 상의 일부 영역에 노출시키기 위한 소정 반경을 구비하는 에칭액 투입관;
    에칭하고자 하는 상기 반도체 기판을 지지하는 기판 지지 장치; 및
    상기 에칭액 투입관 또는 상기 반도체 기판 중 적어도 하나를 에칭하고자 하는 상기 반도체 기판 상의 일부 영역으로 이동시키기 위한 이동 수단을 구비하는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.
  2. 제 1항에 있어서, 상기 에칭액 투입관을 통해 상기 반도체 회로 기판에 에칭액을 공급하기 위한 에칭액 공급 수단이 구비되는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.
  3. 제 2항에 있어서, 상기 에칭액 공급 수단이 가열 방식 또는 가압 방식으로 작동하는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.
  4. 제 1항에 있어서, 상기 에칭액 투입관이 다이아몬드, 큐빅 보론 나이트 라이드 또는 사파이어 중에서 선택된 적어도 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.
  5. 제 1항에 있어서, 상기 에칭액 투입관의 소정 반경이 10nm 내지 1000um 인 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.
  6. 제 5항에 있어서, 상기 에칭액 투입관이 에칭액 저장부의 일단면과 연결되는 부분은 직경이 50um 이상인 원통형상으로 구성되고, 상기 소정 반경은 상기 원통 형상의 직경보다 작게 구비되는 것을 특징으로 하는 반도체 회로 기판 국부 습식 에칭 장치.
  7. 반도체 기판을 국부 습식 에칭이 가능하도록 하는 반도체 국부 습식 에칭 장치의 에칭액 투입관 제조 방법에 있어서,
    습식 식각에 의하여 한쪽 끝부분의 반경이 1nm 내지 500um 미만인 금속선을 제작하는 금속선 제작 단계;
    상기 금속선의 외주면에 다이아몬드, 큐빅 보론 나이트 라이드 또는 사파이어 중에서 선택된 적어도 하나 이상의 물질을 코팅하는 물질 코팅 단계;
    상기 금속선의 일부분에 코팅된 물질를 제거하는 코팅 물질 제거 단계;
    상기 금속선을 식각하여 제거하는 금속선 제거 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  8. 제 7항에 있어서, 상기 금속선 제작 단계가 부분 식각하고자 하는 금속선을 식각 보호층으로 피복하는 단계; 및
    상기 식각 보호층으로 피복된 금속선을 식각액에 담구는 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  9. 제 8항에 있어서, 상기 식각 보호층으로 글래스, 다이아몬드, 금, 백금, 분자량이 3000 이상인 물질, 파라핀, 에폭시 중에서 선택된 적어도 하나의 재료를 사용하며, 상기 식각액으로는 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수 중에서 선택된 적어도 하나 이상의 물질을 사용하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  10. 제 7항에 있어서, 상기 물질 코팅 단계가 화학 기상 증착법에 의해 이루어지고, 코팅되는 물질의 두께가 0.5um 내지 1nm인 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  11. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 확산 계수가 상기 코팅 물질보다 큰 금속 피확산재에 상기 코팅 물질을 접촉하여 상기 코팅 물질을 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  12. 제 11항의 상기 확산 단계가 300℃ 이상의 고온에서 이루어지는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  13. 제 11항에 있어서, 상기 금속 피확산재로서 CO, Ni, Mo, Mn, V, W, Ti 중에서 선택된 적어도 하나의 재료를 사용하는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  14. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 레이저 광을 이용하고, 상기 레이저 관의 중심선과 상기 금속선의 중심선이 2도 내지 170도를 이루는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  15. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 산소를 포함한 플라즈마에 끝부분을 노출시키는 것에 의해 이루어지는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  16. 제 7항에 있어서, 상기 코팅 물질 제거 단계가 산소를 포함한 400℃ 이상의 고온분위기에서 탄소를 이산화탄소로 연소시키는 방법에 의해 이루어지는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
  17. 제 7항에 있어서, 상기 금속선 제거 단계가 염산, 질산, 황산, 플르오르산(불산), 초산, 과산화수소수, 암모니아수 중에서 선택된 적어도 하나이상으로 구성된 식각액에 의해 식각되는 것을 특징으로 하는 반도체 국부 습식 에칭 장치의 미세관 제조 방법.
KR10-2000-0011620A 2000-03-08 2000-03-08 반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법 KR100397390B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0011620A KR100397390B1 (ko) 2000-03-08 2000-03-08 반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법
TW089107409A TW457575B (en) 2000-03-08 2000-04-20 Wet etching apparatus for semiconductor circuit and method for manufacturing minute tip used in its apparatus
AU2001241232A AU2001241232A1 (en) 2000-03-08 2001-03-08 Wet etching apparatus for semiconductor circuit and method for manufacturing etching needle used in apparatus
PCT/KR2001/000363 WO2001073833A1 (en) 2000-03-08 2001-03-08 Wet etching apparatus for semiconductor circuit and method for manufacturing etching needle used in apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0011620A KR100397390B1 (ko) 2000-03-08 2000-03-08 반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법

Publications (2)

Publication Number Publication Date
KR20010087718A true KR20010087718A (ko) 2001-09-21
KR100397390B1 KR100397390B1 (ko) 2003-09-13

Family

ID=19653383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0011620A KR100397390B1 (ko) 2000-03-08 2000-03-08 반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법

Country Status (4)

Country Link
KR (1) KR100397390B1 (ko)
AU (1) AU2001241232A1 (ko)
TW (1) TW457575B (ko)
WO (1) WO2001073833A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103658980A (zh) * 2013-11-27 2014-03-26 武汉法利莱切割系统工程有限责任公司 一种激光方管切割机主机装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150042017A1 (en) * 2013-08-06 2015-02-12 Applied Materials, Inc. Three-dimensional (3d) processing and printing with plasma sources
CN106363307A (zh) * 2016-11-24 2017-02-01 京磁材料科技股份有限公司 钕铁硼的新型加工方法
CN108557887B (zh) * 2018-06-01 2020-02-14 中科院合肥技术创新工程院 一种含钼酸根溶液的制备方法
CN110373708B (zh) * 2019-07-31 2021-04-30 东南大学 调整浓度实现针尖锥角控制的纳米针尖制备平台及方法
TWI783693B (zh) * 2021-09-22 2022-11-11 財團法人工業技術研究院 削尖毛細管製作方法及裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041229A (en) * 1988-12-21 1991-08-20 Board Of Regents, The University Of Texas System Aerosol jet etching
JPH07245287A (ja) * 1994-03-04 1995-09-19 Fuji Xerox Co Ltd ウエットエッチング装置
JP2871614B2 (ja) * 1996-09-05 1999-03-17 芝浦メカトロニクス株式会社 ウエットエッチング処理方法およびその装置
JPH10209112A (ja) * 1997-01-27 1998-08-07 Tera Tec:Kk エッチング方法および装置
JPH10270414A (ja) * 1997-03-25 1998-10-09 Tera Tec:Kk エッチング方法および装置
DE19854743A1 (de) * 1998-11-27 2000-06-08 Sez Semiconduct Equip Zubehoer Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103658980A (zh) * 2013-11-27 2014-03-26 武汉法利莱切割系统工程有限责任公司 一种激光方管切割机主机装置

Also Published As

Publication number Publication date
TW457575B (en) 2001-10-01
KR100397390B1 (ko) 2003-09-13
WO2001073833A1 (en) 2001-10-04
AU2001241232A1 (en) 2001-10-08

Similar Documents

Publication Publication Date Title
US5932027A (en) Cleaning and drying photoresist coated wafers
JP4611097B2 (ja) 基板処理装置および基板処理方法
AU721781B2 (en) Substrate processing method and apparatus and Soi substrate
US6158446A (en) Ultra-low particle semiconductor cleaner
JP4506399B2 (ja) 触媒支援型化学加工方法
US6004399A (en) Ultra-low particle semiconductor cleaner for removal of particle contamination and residues from surface oxide formation on semiconductor wafers
US6376390B1 (en) Methods and apparatuses for removing material from discrete areas on a semiconductor wafer
US5958146A (en) Ultra-low particle semiconductor cleaner using heated fluids
KR100397390B1 (ko) 반도체 회로 국부 습식 에칭기 및 이에 사용되는 미세관제조 방법
US7029801B2 (en) Method of manufacturing mask for electron beam lithography and mask blank for electron beam lithography
US20040069321A1 (en) Method and a device for producing an adhesive surface on a substrate
JP7311988B2 (ja) 基板処理方法、半導体製造方法、および、基板処理装置
US20080053478A1 (en) Substrate-processing method and method of manufacturing electronic device
KR102714308B1 (ko) 기판 처리 방법 및 기판 처리 장치
WO2006076272A2 (en) Topographically indexed support substrates
TWI819601B (zh) 基板處理方法及基板處理裝置
JP2004335695A (ja) 薄膜soiウェーハの製造方法および薄膜soiウェーハの欠陥評価方法
WO2024135462A1 (ja) 基板処理方法及び基板処理装置
KR20020072725A (ko) 전기분해법에 의한 미세 투입관 제조 방법
JPH085526A (ja) 溶液試料サンプリング治具
WO2000024687A1 (en) Method and apparatus for cleaning objects using dilute ammonium bearing solutions
TW202431420A (zh) 基板處理方法以及基板處理裝置
Jorgensen et al. Silicon and cleanroom processing
KR20040004932A (ko) 분석용 시편의 제조 장치 및 이를 이용한 제조 방법
CN112563146A (zh) 污染物检测工具及相关方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
N231 Notification of change of applicant
B701 Decision to grant
N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180827

Year of fee payment: 16