TWI819601B - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TWI819601B
TWI819601B TW111117673A TW111117673A TWI819601B TW I819601 B TWI819601 B TW I819601B TW 111117673 A TW111117673 A TW 111117673A TW 111117673 A TW111117673 A TW 111117673A TW I819601 B TWI819601 B TW I819601B
Authority
TW
Taiwan
Prior art keywords
silicon
substrate
phosphoric acid
etching liquid
concentration
Prior art date
Application number
TW111117673A
Other languages
English (en)
Other versions
TW202310051A (zh
Inventor
秋山剛志
高橋朋宏
佐佐木光敏
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW202310051A publication Critical patent/TW202310051A/zh
Application granted granted Critical
Publication of TWI819601B publication Critical patent/TWI819601B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本發明提供一種基板處理方法及基板處理裝置。基板處理方法係於處理槽(3)中，以含有磷酸之蝕刻液(E)蝕刻具有交替積層之矽氧化膜(Ma)與矽氮化膜(Mb)之基板(W)之方法。基板處理方法包含以下步驟：將基板(W)浸漬於蝕刻液(E)中(S1)；及於蝕刻基板(W)之期間，對處理槽(3)內之蝕刻液(E)補充磷酸，使蝕刻液(E)之矽濃度變化(S2)。

Description

基板處理方法及基板處理裝置
本發明係關於一種基板處理方法及基板處理裝置。
已知有對具有將矽氧化膜與矽氮化膜交替積層之積層結構之基板進行蝕刻之基板處理裝置。例如，專利文獻1中，揭示有由含有磷酸之蝕刻液蝕刻基板之批量式基板處理裝置。具體而言，專利文獻1之基板處理裝置主要藉由選擇性蝕刻矽氧化膜與矽氮化膜中之矽氮化膜，而將矽氮化膜去除。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2020-47886號公報
[發明所欲解決之問題]
專利文獻1之基板處理裝置由於基本上不蝕刻矽氧化膜，而用於將蝕刻後之積層結構設為複數個平坦之矽氧化膜梳子狀排列之結構之處理。然而，藉由半導體器件之細微化及高積體化，謀求將基板加工成複雜之形狀。
本發明係鑑於上述問題而完成者，其目的在於提供一種可將基板加工成更複雜形狀之基板處理方法及基板處理裝置。 [解決問題之技術手段]
根據本發明之一態樣，基板處理方法係於處理槽中，以含有磷酸之蝕刻液蝕刻具有交替積層之矽氧化膜與矽氮化膜之基板之方法。該基板處理方法包含以下步驟：將上述基板浸漬於上述蝕刻液中；及於蝕刻上述基板之期間，對上述處理槽內之上述蝕刻液補充磷酸，使上述蝕刻液之矽濃度變化。
某實施形態中，於使上述蝕刻液之矽濃度變化之步驟中，基於根據使用上述基板製造之半導體器件之結構設定之磷酸之補充流量之設定值，控制補充至上述蝕刻液之上述磷酸之補充流量。
某實施形態中，於使上述蝕刻液之矽濃度變化之步驟中，基於在蝕刻上述基板之期間測量出之上述蝕刻液之矽濃度，控制上述磷酸之補充流量。
某實施形態中，於使上述蝕刻液之矽濃度變化之步驟中，對補充至上述蝕刻液之上述磷酸供給含有矽之含矽液。
某實施形態中，於使上述蝕刻液之矽濃度變化之步驟中，基於根據使用上述基板製造之半導體器件之結構設定之含矽液之供給流量之設定值，控制供給至上述磷酸之上述含矽液之供給流量。
某實施形態中，於使上述蝕刻液之矽濃度變化之步驟中，基於在蝕刻上述基板之期間測量出之上述蝕刻液之矽濃度，控制上述含矽液之供給流量。
某實施形態中，上述半導體器件之上述結構表示上述半導體器件中積層方向上相鄰之上述矽氧化膜之間之間隙大小。
根據本發明之另一態樣，基板處理裝置以含有磷酸之蝕刻液，蝕刻具有交替積層之矽氧化膜與矽氮化膜之基板。該基板處理裝置具備處理槽、基板保持部、磷酸補充機構及控制部。上述處理槽貯存上述蝕刻液。上述基板保持部將上述基板保持於貯存於上述處理槽之上述蝕刻液內。上述磷酸補充機構對上述處理槽內之上述蝕刻液補充磷酸。上述控制部於蝕刻上述基板之期間，控制上述磷酸補充機構，使上述蝕刻液之矽濃度變化。
某實施形態中，上述控制部基於根據使用上述基板製造之半導體器件之結構設定之磷酸之補充流量之設定值，於蝕刻上述基板之期間，控制上述磷酸補充機構。
某實施形態中，上述基板處理裝置進而具備：測量上述蝕刻液之矽濃度之矽濃度計。上述控制部基於在蝕刻上述基板之期間由上述矽濃度計測量出之矽濃度，於蝕刻上述基板之期間，控制上述磷酸補充機構。
某實施形態中，上述基板處理裝置進而具備矽供給機構。上述矽供給機構對補充至上述蝕刻液之上述磷酸供給含有矽之含矽液。
某實施形態中，上述控制部基於根據使用上述基板製造之半導體器件之結構設定之含矽液之供給流量之設定值，於蝕刻上述基板之期間，控制上述矽供給機構。
某實施形態中，上述基板處理裝置進而具備：測量上述蝕刻液之矽濃度之矽濃度計。上述控制部基於在蝕刻上述基板之期間由上述矽濃度計測量出之矽濃度，於蝕刻上述基板之期間，控制上述矽供給機構。
某實施形態中，上述半導體器件之上述結構表示上述半導體器件中積層方向上相鄰之上述矽氧化膜之間之間隙大小。 [發明之效果]
根據本發明之基板處理方法及基板處理裝置，可將基板加工成特殊形狀。
以下，參照圖式(圖1～圖24)，說明本發明之基板處理方法及基板處理裝置之實施形態。但，本發明不限定於以下實施形態。另，有對於說明重複之部位，適當省略說明之情形。又，圖中，對相同或相當部分標注相同參照符號，不重複說明。
本說明書中，為了容易理解，有時記載互相正交之X方向、Y方向及Z方向。典型而言，X方向及Y方向與水平方向平行，Z方向與鉛直方向平行。但，並非意欲藉由定義該等方向，而限定執行本發明之基板處理方法時之方向，及使用本發明之基板處理裝置時之方向。
本發明之實施形態之「基板」可應用半導體晶圓、光罩用玻璃基板、液晶顯示用玻璃基板、電漿顯示用玻璃基板、FED(Field Emission Display：場發射顯示器)用基板、光碟用基板、磁碟用基板、及磁光碟用基板等各種基板。以下，主要以用於圓盤狀之半導體晶圓之處理之基板處理方法及基板處理裝置為例，說明本發明之實施形態，但亦可同樣應用於以上所例示之各種基板之處理中。又，對於基板之形狀，亦可應用各種形狀。
[實施形態1] 以下，參照圖1～圖16，說明本發明之實施形態1。首先，參照圖1(a)及圖1(b)，說明本實施形態之基板處理裝置100。本實施形態之基板處理裝置100係批量式蝕刻裝置。因此，基板處理裝置100一次蝕刻複數塊基板W。例如，基板處理裝置100以批次單位蝕刻複數塊基板W。1批次例如包含25塊基板W。
圖1(a)及圖1(b)係顯示本實施形態之基板處理裝置100之圖。詳細而言，圖1(a)顯示將基板W投入至處理槽3前之基板處理裝置100。圖1(b)顯示將基板W投入至處理槽3後之基板處理裝置100。如圖1(a)及圖1(b)所示，基板處理裝置100具備處理槽3、控制裝置110、升降部120及基板保持部130。
處理槽3貯存蝕刻液E。蝕刻液E含有磷酸(H 3PO 4)及矽。蝕刻液E可進而含有稀釋液。稀釋液例如為DIW(Deionized Water：去離子水)。DIW為純水之一種。稀釋液亦可為碳酸水、電解離子水、氫水、臭氧水、或稀釋濃度(例如，10 ppm左右～100 ppm左右)之鹽酸水。另，蝕刻液E可進而含有與矽不同之添加劑。
處理槽3具有內槽31與外槽32。外槽32包圍內槽31。換言之，處理槽3具有雙層槽結構。內槽31及外槽32皆具有朝上打開之上部開口。
內槽31及外槽32皆貯存蝕刻液E。內槽31收容複數塊基板W。詳細而言，保持於基板保持部130之複數個基板W收容於內槽31。複數塊基板W藉由收容於內槽31，而浸漬於內槽31內之蝕刻液E中。
基板保持部130將複數個基板W保持於處理槽3(內槽31)之蝕刻液E內。具體而言，基板保持部130具有多根保持棒131與本體板132。本體板132係板狀之構件，於鉛直方向(Z方向)延伸。多根保持棒131自本體板132之一主面朝水平方向(Y方向)延伸。另，本實施形態中，基板保持部130具有3根保持棒131(參照圖2)。
複數塊基板W由多根保持棒131保持。詳細而言，藉由各基板W之下緣與複數個保持棒131抵接，而將複數塊基板W由多根保持棒131以豎立姿勢(鉛直姿勢)保持。由基板保持部130保持之複數塊基板W沿Y方向空開間隔排列。即，複數塊基板W沿Y方向排列成一行。又，複數塊基板W各自以與XZ平面大致平行之姿勢，保持於基板保持部130。
控制裝置110控制基板處理裝置100之各部之動作。控制裝置110例如控制升降部120之動作。升降部120由控制裝置110控制，使基板保持部130升降。藉由升降部120使基板保持部130升降，基板保持部130以保持有複數個基板W之狀態朝鉛直上方或鉛直下方移動。升降部120具有驅動源及升降機構，由驅動源驅動升降機構，使基板保持部130上升及下降。驅動源例如包含馬達。升降機構例如包含齒輪齒條機構或滾珠螺桿。
更具體而言，升降部120使基板保持部130於處理位置(圖1(b)所示之位置)與退避位置(圖1(a)所示之位置)之間升降。如圖1(b)所示，若基板保持部130於保持有複數塊基板W之狀態下，朝鉛直下方(Z方向)下降並移動至處理位置，則將複數塊基板W投入至處理槽3。即，保持於基板保持部130之複數塊基板W移動至內槽31內。其結果，複數塊基板W浸漬於內槽31內之蝕刻液E中，由蝕刻液E蝕刻。另一方面，如圖1(a)所示，當基板保持部130移動至退避位置時，保持於基板保持部130之複數塊基板W移動至處理槽3之上方，而將其自蝕刻液E提起。
接著，參照圖2，說明本實施形態之基板處理裝置100之構成。圖2係顯示本實施形態之基板處理裝置100之構成之剖視圖。如圖2所示，控制裝置110包含控制部111與記憶部112。
控制部111可包含有處理器。例如，控制部111包含CPU(Central Processing Unit：中央處理單元)、或MPU(Micro Processing Unit：微處理單元)。控制部111基於記憶於記憶部112之電腦程式及資料，控制基板處理裝置100之各部之動作。或者，控制部111可包含通用運算機，亦可包含專用運算機。通用運算機及專用運算機包含積體電路。積體電路構成邏輯電路。
記憶部112記憶資料及電腦程式。資料包含製程資料。製程資料顯示複數個製程。複數個製程各自規定基板W之處理內容及處理順序。記憶部112具有主記憶裝置。主記憶裝置例如為半導體記憶體。主記憶裝置例如包含ROM(Read Only Memory：唯讀記憶體)及RAM(Random Access Memory：隨機存取記憶體)。記憶部112可進而具有輔助記憶裝置。輔助記憶裝置例如包含半導體記憶體及硬碟驅動器之至少一者。記憶部112亦可包含有可移除式媒體。
參照圖2，進而說明本實施形態之基板處理裝置100之構成。如圖2所示，基板處理裝置100進而具備磷酸補充機構4、稀釋液供給機構5、鼓泡部7、蝕刻液循環部8及自動罩21。
自動罩21將處理槽3之上部開口開閉。具體而言，自動罩21將內槽31之上部開口及外槽32之上部開口開閉。本實施形態中，自動罩21具有第1罩片22與第2罩片23。第1罩片22對於處理槽3之上部開口開閉自如。第2罩片23對於處理槽3之上部開口開閉自如。自動罩21藉由使第1罩片22及第2罩片22開閉，而雙開式開閉。
詳細而言，第1罩片22以第1旋轉軸P1為中心，旋動自如。第1旋轉軸P1於Y方向延伸。第1旋轉軸P1支持第1罩片22中與自動罩21之中心側為相反側之端部。第2罩片23以第2旋轉軸P2為中心，旋動自如。第2旋轉軸P2於Y方向延伸。第2旋轉軸P2支持第2罩片23中與自動罩21之中心側為相反側之端部。
控制裝置110(控制部111)使基板保持部130自退避位置(圖1(a)所示位置)移動至處理位置(圖1(b)所示位置)時，將自動罩21設為打開狀態。藉由使自動罩21成為打開狀態，處理槽3之上部開口成為開放狀態，而可向處理槽3(內槽31)投入基板W。控制裝置110(控制部111)於基板W之蝕刻處理時，將自動罩21設為關閉狀態。藉由使自動罩21成為關閉狀態，處理槽3之上部開口成為封閉狀態。其結果，處理槽3之內部成為密閉空間。
控制裝置110(控制部111)使基板保持部130自處理位置(圖1(b)所示位置)移動至退避位置(圖1(a)所示位置)時，將自動罩21設為打開狀態。藉由使自動罩21成為打開狀態，處理槽3之上部開口成為開放狀態，而可自處理槽3(內槽31)提起基板W。
接著，參照圖2，說明磷酸補充機構4。磷酸補充機構4對處理槽3內之蝕刻液E補充磷酸。本實施形態中，磷酸補充機構4補充之磷酸為新液。因此，磷酸補充機構4補充之磷酸不含有矽。
控制裝置110(控制部111)藉由於蝕刻基板W之期間控制磷酸補充機構4，對處理槽3內之蝕刻液E補充磷酸，而使蝕刻液E之矽濃度C變化。具體而言，控制部111於蝕刻基板W之期間，使蝕刻液E之矽濃度C自第1矽濃度C1變化為第2矽濃度C2。此處，第1矽濃度C1表示蝕刻處理開始時之矽濃度C。第2矽濃度C2只要為與第1矽濃度C1不同之濃度即可，例如第2矽濃度C2大於第1矽濃度C1。
詳細而言，當基板W浸漬於蝕刻液E中時，基板W中包含之矽氮化膜Mb(參照圖7)與磷酸反應，而蝕刻矽氮化膜Mb。此時，產生矽作為反應物。產生之矽於蝕刻液E中析出。因此，於蝕刻基板W之期間未對蝕刻液E補充磷酸之情形時，蝕刻液E之矽濃度C以一定速度增加，直至去除矽氮化膜Mb為止。相對於此，本實施形態中，於蝕刻基板W之期間，磷酸補充機構4對蝕刻液E適當補充磷酸，控制蝕刻液E之矽濃度C。
本實施形態中，磷酸補充機構4具有磷酸供給噴嘴41與磷酸供給配管42。磷酸供給噴嘴41對處理槽3供給磷酸。磷酸供給配管42使磷酸流通至磷酸供給噴嘴41。磷酸供給噴嘴41為磷酸供給部之一例。
更具體而言，磷酸供給噴嘴41配置於處理槽3之上方。磷酸供給噴嘴41為中空之管狀構件。於磷酸供給噴嘴41，形成有複數個噴出孔。本實施形態中，磷酸供給噴嘴41於Y方向延伸。磷酸供給噴嘴41之複數個噴出孔於Y方向等間隔形成。當經由磷酸供給配管42對磷酸供給噴嘴41供給磷酸時，自磷酸供給噴嘴41之複數個噴出孔向處理槽3噴出磷酸。其結果，對處理槽3供給磷酸。本實施形態中，磷酸供給噴嘴41配置於外槽32之上方。因此，自磷酸供給噴嘴41向外槽32噴出磷酸，對外槽32供給磷酸。
接著，參照圖2，說明稀釋液供給機構5。稀釋液供給機構5對處理槽3供給稀釋液。其結果，對處理槽3內之蝕刻液E供給稀釋液。詳細而言，稀釋液供給機構5具有稀釋液供給噴嘴51與稀釋液供給配管52。
稀釋液供給噴嘴51配置於處理槽3之上方。稀釋液供給噴嘴51為中空之管狀構件。於稀釋液供給噴嘴51，形成有複數個噴出孔。本實施形態中，稀釋液供給噴嘴51於Y方向延伸。稀釋液供給噴嘴51之複數個噴出孔於Y方向等間隔形成。
稀釋液供給配管52使稀釋液流通至稀釋液供給噴嘴51。當經由稀釋液供給配管52對稀釋液供給噴嘴51供給稀釋液時，自稀釋液供給噴嘴51之複數個噴出孔噴出稀釋液。
蝕刻液E受到加熱。例如，蝕刻液E之溫度為120°C以上160°C以下。因此，蝕刻液E中包含之水分蒸發。對蝕刻液E適當供給稀釋液，以將蝕刻液E中之磷酸之濃度值或比重值維持於目標值。
接著，參照圖2，說明鼓泡部7。鼓泡部7向浸漬於內槽31之蝕刻液E內之複數個基板W供給氣泡。詳細而言，鼓泡部7具有複數個氣體供給噴嘴71與氣體供給配管72。另，本實施形態中，鼓泡部7具有2根氣體供給噴嘴71，但鼓泡部7亦可具有1根氣體供給噴嘴71，又可具有3根以上氣體供給噴嘴71。
複數個氣體供給噴嘴71配置於內槽31之底部側。更具體而言，複數個氣體供給噴嘴71以位於較浸漬於內槽31之蝕刻液E內之複數個基板W為下方之方式，配置於內槽31內。
氣體供給噴嘴71各自為中空之管狀構件。於各氣體供給噴嘴71，形成有複數個噴出孔。本實施形態中，氣體供給噴嘴71於Y方向延伸。氣體供給噴嘴71之複數個噴出孔於Y方向等間隔形成。
藉由自氣體供給噴嘴71各者之各噴出孔吹出氣體，向浸漬於內槽31之蝕刻液E內之複數個基板W供給氣泡。氣體例如為惰性氣體。具體而言，氣體可為氮氣。
氣體供給配管72使氣體流通至複數個氣體供給噴嘴71。氣體供給配管72藉由使氣體流通，向浸漬於內槽31之蝕刻液E內之複數個基板W供給氣泡。其結果，可抑制蝕刻液E中之矽濃度C之不均一性，而均一地蝕刻基板W。
接著，參照圖2，說明蝕刻液循環部8。蝕刻液循環部8使蝕刻液E於外槽32與內槽31之間循環。詳細而言，蝕刻液循環部8具有複數個蝕刻液供給噴嘴81、循環配管82、循環泵83、循環加熱器84及循環過濾器85。另，本實施形態中，蝕刻液循環部8具有2根蝕刻液供給噴嘴81，但蝕刻液循環部8可具有1根蝕刻液供給噴嘴81，亦可具有3根以上蝕刻液供給噴嘴81。
複數個蝕刻液供給噴嘴81配置於內槽31之底部側。蝕刻液供給噴嘴81各自為中空之管狀構件。於各蝕刻液供給噴嘴81，形成有複數個噴出孔。本實施形態中，蝕刻液供給噴嘴81於Y方向延伸。蝕刻液供給噴嘴81之複數個噴出孔於Y方向等間隔形成。
循環配管82之一端連接於外槽32，蝕刻液E自外槽32流入至循環配管82。循環配管82使蝕刻液E流通至複數個蝕刻液供給噴嘴81。
循環泵83介裝於循環配管82。循環泵83以於循環配管82流通之方式，藉由流體之壓力驅動蝕刻液E。其結果，蝕刻液E經由循環配管82自外槽32流動至內槽31。具體而言，蝕刻液E於循環配管82流通，自蝕刻液供給噴嘴81之噴出孔向內槽31內噴出蝕刻液E。即，自蝕刻液供給噴嘴81向內槽31內供給蝕刻液E。又，藉由自蝕刻液供給噴嘴81向內槽31內噴出蝕刻液E，蝕刻液E經由內槽31之側壁之上端面，自內槽31流動至外槽32。
循環加熱器84及循環過濾器85介裝於循環配管82。循環加熱器84將循環配管82中流動之蝕刻液E加熱。詳細而言，循環加熱器84以120°C以上160°C以下之溫度將蝕刻液E加熱。循環過濾器85自循環配管82中流通之蝕刻液E去除異物。
接著，參照圖3，說明磷酸補充機構4之構成。圖3係顯示本實施形態之基板處理裝置100中包含之磷酸補充機構4之圖。如圖3所示，磷酸補充機構4進而具有開閉閥43。開閉閥43介裝於磷酸供給配管42。
開閉閥43例如為電磁閥。開閉閥43將磷酸供給配管42之流路開閉，控制於磷酸供給配管42中流動之磷酸之流通。詳細而言，當開閉閥43打開時，磷酸經由磷酸供給配管42流動至磷酸供給噴嘴41。其結果，自磷酸供給噴嘴41噴出磷酸。另一方面，當開閉閥43關閉時，切斷磷酸之流通，停止磷酸供給噴嘴41之磷酸噴出。
開閉閥43由控制裝置110(控制部111)控制。控制部111於蝕刻基板W之期間，將開閉閥43開閉，使蝕刻液E之矽濃度C變化。具體而言，控制部111於蝕刻基板W之期間將開閉閥43開閉，控制補充至蝕刻液E之磷酸之流量即磷酸補充流量F。其結果，蝕刻液E之矽濃度C變化。
詳細而言，磷酸補充機構4進而具有流量計44。流量計44介裝於磷酸供給配管42。流量計44測量磷酸供給配管42中流通之磷酸之流量。流量計44將表示測量結果之信號輸出至控制部111。流量計44例如可為積算流量計。
記憶部112記憶磷酸補充流量F之設定值。控制部111基於由流量計44測量出之磷酸之流量，及磷酸補充流量F之設定值，控制開閉閥43之開閉。其結果，基於由流量計44測量出之磷酸之流量，及磷酸補充流量F之設定值，控制補充至蝕刻液E之磷酸之流量(磷酸補充流量F)。
接著，參照圖4，說明本實施形態之基板處理方法。圖4係顯示本實施形態之基板處理方法之流程圖。本實施形態之基板處理方法亦可由參照圖1～圖3說明之基板處理裝置100實施。以下，說明由參照圖1～圖3說明之基板處理裝置100實施之基板處理方法。如圖4所示，本實施形態之基板處理方法包含步驟S1～步驟S3。
首先，當開始基板W之蝕刻處理時，將複數塊基板W浸漬於蝕刻液E中(步驟S1)。具體而言，基板保持部130移動至處理位置。其結果，保持於基板保持部130之複數個基板W收容於內槽31內，複數塊基板W浸漬於內槽31之蝕刻液E內。此時，收容於處理槽3之蝕刻液E之矽濃度C為第1矽濃度C1。
當複數塊基板W浸漬於蝕刻液E中時，由蝕刻液E蝕刻基板W。控制部111於蝕刻基板W之期間，使蝕刻液E之矽濃度C變化。具體而言，控制部111控制磷酸補充機構4之開閉閥43，對處理槽3內之蝕刻液E補充磷酸，藉此使蝕刻液E之矽濃度C變化(步驟S2)。更詳細而言，控制部111藉由補充磷酸，使蝕刻液E之矽濃度C自第1矽濃度C1變化為第2矽濃度C2。
當複數塊基板W浸漬於蝕刻液E後經過特定時間時，將複數個基板W自蝕刻液E提起(步驟S3)，圖4所示之蝕刻處理結束。具體而言，基板保持部130自處理位置移動至退避位置。其結果，將保持於基板保持部130之複數塊基板W自內槽31內之蝕刻液E提起。
接著，參照圖1～圖6，說明矽濃度C之變化之一例。圖5係顯示本實施形態之基板處理裝置100之蝕刻處理時之矽濃度C之變化之一例之圖。圖6係顯示本實施形態之基板處理裝置100之蝕刻處理時之磷酸補充流量F之推移之一例之圖。
圖5中，縱軸表示矽濃度C。橫軸表示處理時間t。又，圖表CP1(實線)表示磷酸補充機構4對蝕刻液E補充磷酸時之矽濃度C之變化之一例。圖表CP2(虛線)表示未對蝕刻液E補充磷酸時之矽濃度C之變化。圖6中，縱軸表示磷酸補充流量F。橫軸表示處理時間t。又，圖表FP表示磷酸補充機構4對蝕刻液E補充之磷酸之流量(磷酸補充流量F)之推移之一例。
如圖5所示，蝕刻開始時間ts之矽濃度C為第1矽濃度C1，蝕刻結束時間te之矽濃度C為第2矽濃度C2。圖5所示之例中，第1矽濃度C1為低濃度，第2矽濃度C2為高濃度。例如，於蝕刻液E之溫度為160°C之情形時，低濃度為40 ppm以上50 ppm以下。於蝕刻液E為160°C之情形時，高濃度為60 ppm。
開始蝕刻處理將複數塊基板W浸漬於蝕刻液E後，矽濃度C增加。如圖表CP2所示，於蝕刻基板W之期間，未對蝕刻液E補充磷酸之情形時，蝕刻液E之矽濃度C急劇增加。相對於此，本實施形態中，於蝕刻基板W之期間，磷酸補充機構4對蝕刻液E補充磷酸，藉由補充之磷酸，將矽濃度C稀釋。其結果，如圖表CP1所示，矽濃度C緩慢增加。
例如，如圖6之圖表FP所示，當開始蝕刻處理時，控制部111以將磷酸補充流量F維持第1補充流量F1(固定值)之方式，驅動磷酸補充機構4之開閉閥43。其結果，如圖5所示，矽濃度C緩慢增加。另，第1補充流量F1表示基板W之蝕刻開始時之磷酸補充流量F。圖6所示之例中，第1補充流量F1設定為使矽濃度C自低濃度緩慢增加至高濃度之流量。
如圖5所示，當矽濃度C增加至第2矽濃度C2附近時，如圖6所示，控制部111以磷酸補充流量F增加之方式，驅動磷酸補充機構4之開閉閥43。其結果，如圖5所示，矽濃度C於第2矽濃度C2附近更緩慢地增加。
如圖5所示，處理時間t達到蝕刻結束時間te附近之時間t1時，矽濃度C達到第2矽濃度C2。此時，磷酸補充流量F如圖6所示，增加至第2補充流量F2。控制部111於磷酸補充流量F達到第2補充流量F2後，以磷酸補充流量F維持第2補充流量F2之方式，驅動磷酸補充機構4之開閉閥43。其結果，如圖5所示，矽濃度C維持第2矽濃度C2。第2補充流量F2係將矽濃度C維持固定值之流量。
接著，參照圖7，針對由本實施形態之基板處理裝置100蝕刻之基板W進行說明。圖7係顯示由本實施形態之基板處理裝置100蝕刻前之基板W之圖。由本實施形態之基板處理裝置100蝕刻之基板W例如用於三維快閃記憶體(例如三維NAND(Not and：與非)快閃記憶體)。
如圖7所示，基板W包含基材S與積層結構M。基材S係於XZ平面展開之薄膜狀。基材S例如包含矽。積層結構M形成於基材S之上表面。積層結構M以自基材S之上表面朝Y方向延伸之方式形成。積層結構M具有沿Y方向交替積層之矽氧化膜Ma與矽氮化膜Mb。矽氧化膜Ma各者分別與基材S之上表面平行展開。矽氮化膜Mb各者分別與基材S之上表面平行展開。
積層結構M具有1個以上之凹部RE。凹部RE自積層結構M之上表面到達基材S，基材S之上表面之一部分自凹部RE露出。又，矽氧化膜Ma及矽氮化膜Mb之側面自凹部RE之界面露出。凹部RE於將基板W用於半導體製品之情形時，例如作為溝槽或孔發揮功能。
接著，參照圖7及圖8，說明本實施形態之基板處理裝置100之蝕刻處理。圖8係顯示由本實施形態之基板處理裝置100蝕刻後之基板W之一例之圖。
當基板W浸漬於蝕刻液E時，蝕刻液E滲入凹部RE。其結果，蝕刻液E於凹部RE之界面與矽氧化膜Ma及矽氮化膜Mb接觸。
蝕刻液E對矽氧化膜Ma及矽氮化膜Mb之蝕刻量(選擇比)於蝕刻液E之溫度與磷酸之比重值(濃度)固定之條件下，可藉由蝕刻液E之矽濃度C控制。具體而言，蝕刻液E之矽濃度C為高濃度之情形時，矽氧化膜Ma之蝕刻量充分小，於積層結構M中，幾乎僅蝕刻矽氮化膜Mb。另一方面，蝕刻液E之矽濃度C為低於高濃度之濃度之情形時，矽氧化膜Ma與矽氮化膜Mb一起被蝕刻。矽濃度C愈高，矽氧化膜Ma之蝕刻量愈少。另，矽氮化膜Mb之蝕刻量不受矽濃度C之影響大致固定。
例如，如參照圖5及圖6所說明，使矽濃度C自低濃度變化為高濃度之情形時，於蝕刻處理之初始階段，由於矽濃度C為低濃度，故矽氧化膜Ma與矽氮化膜Mb一起被蝕刻。具體而言，自與蝕刻液E接觸之凹部RE側之部分，依序蝕刻矽氧化膜Ma及矽氮化膜Mb。但，由於矽氮化膜Mb之蝕刻速度較矽氧化膜Ma快，故矽氧化膜Ma之蝕刻量少於矽氮化膜Mb之蝕刻量。
其後，藉由使矽濃度C緩慢增加，矽氧化膜Ma中距凹部RE愈遠之部分，與矽濃度C愈高之蝕刻液E接觸。其結果，如圖8所示，矽氧化膜Ma之凹部RE側部分之Y方向之寬度變小，距凹部RE愈遠之部分，Y方向之寬度愈大。因此，蝕刻後之基板W中，積層方向上相鄰之矽氧化膜Ma之間之間隙G愈靠近凹部RE而愈寬，距凹部RE愈遠而愈窄。
接著，參照圖9，說明控制裝置110之構成。圖9係顯示本實施形態之基板處理裝置100中包含之控制裝置110之構成之方塊圖。如圖9所示，控制裝置110進而包含輸入部113。
輸入部113受理作業者之資料輸入。輸入部113為作業者操作之使用者介面裝置。輸入部113將對應於作業者之操作之資料輸入至控制部111。控制部111將由輸入部113輸入之資料記憶於記憶部112。輸入部113例如具有鍵盤及滑鼠。輸入部113亦可不具有觸控感測器。
輸入部113受理磷酸補充流量F之設定值之輸入。具體而言，作業者操作輸入部113，輸入與使用由基板處理裝置100處理後之基板W製造之半導體器件之結構對應之設定值。例如，作業者輸入與參照圖8所說明之間隙G之大小對應之磷酸補充流量F之設定值。
更詳細而言，作業者輸入表示蝕刻處理之處理時間t與磷酸補充流量F之關係之資料，作為磷酸補充流量F之設定值。例如，作業者亦可輸入與參照圖6所說明之圖表FP對應之資料，作為磷酸補充流量F之設定值。具體而言，作業者輸入表示第1補充流量F1之資料、表示第2補充流量F2之資料、表示自第1補充流量F1變化至第2補充流量之時點之資料，作為磷酸補充流量F之設定值。控制部111基於由流量計44測量出之磷酸之流量，及磷酸補充流量F之設定值，控制磷酸補充機構4之開閉閥43。其結果，磷酸補充流量F如圖6之圖表FP所示般推移。因此，蝕刻液E之矽濃度C如圖5之圖表CP1所示般變化，基板W之形狀成為圖8所示之形狀。
接著，參照圖1～圖14，說明矽濃度C之變化之第1例～第3例。圖10係顯示本實施形態之基板處理裝置100之蝕刻處理時之矽濃度C之變化之第1例～第3例之圖。圖11係顯示本實施形態之基板處理裝置100之蝕刻處理時之磷酸補充流量F之推移之第1例～第3例之圖。圖12～圖14分別係顯示由本實施形態之基板處理裝置100蝕刻後之基板W之第1例～第3例之圖。
圖10中，縱軸表示矽濃度C。橫軸表示處理時間t。又，圖表CP11～CP13分別表示矽濃度C之變化之第1例～第3例。圖11中，縱軸表示磷酸補充流量F。橫軸表示處理時間t。又，圖表FP1～FP3分別表示磷酸補充機構4對蝕刻液E補充之磷酸之流量(磷酸補充流量F)之推移之第1例～第3例。
如圖10所示，第1例～第3例(圖表CP11～CP13)之第2矽濃度C2(C21～C23)互不相同。具體而言，第1例(圖表CP11)之第2矽濃度C21高於第2例(圖表CP12)之第2矽濃度C22，第2例(圖表CP12)之第2矽濃度C22高於第3例(圖表CP13)之第2矽濃度C23。如圖11所示，第1例～第3例(圖表FP1～FP3)之第1補充流量F1(F11～F13)互不相同。具體而言，第1例(圖表FP1)之第1補充流量F11小於第2例(圖表FP2)之第1補充流量F12，第2例(圖表FP2)之第1補充流量F12小於第3例(圖表FP3)之第1補充流量F13。
如圖10及圖11所示，第1補充流量F1愈大，第2矽濃度C2愈小。且，如圖12～圖14所示，第2矽濃度C2愈小，間隙G愈寬。具體而言，第2矽濃度C2愈小，矽氧化膜Ma之蝕刻量愈增加。因此，愈為與蝕刻液E之接觸時間更長之凹部RE側，矽氧化膜Ma之蝕刻量愈多，間隙G之凹部RE側更寬。例如，圖12所示之第1例之基板W與圖13所示之第2例之基板W相比，間隙G之凹部RE側變窄。圖13所示之第2例之基板W與圖14所示之第3例之基板W相比，間隙G之凹部RE側變窄。
接著，參照圖15及圖16，說明矽濃度C之變化之第4例。圖15係顯示本實施形態之基板處理裝置100之蝕刻處理時之矽濃度C之變化之第4例之圖。圖16係顯示由本實施形態之基板處理裝置100蝕刻後之基板W之第4例之圖。
圖15中，縱軸表示矽濃度C。橫軸表示處理時間t。又，圖表CP14顯示矽濃度C之變化之第4例。如圖15所示，第4例中，第1矽濃度C1高於第2矽濃度C2。具體而言，第1矽濃度C1為高濃度，第2矽濃度C2為低濃度。該情形時，於蝕刻處理之初始階段，由於矽濃度C為高濃度，故於積層結構M中，幾乎僅蝕刻矽氮化膜Mb。其後，矽濃度C緩慢減少。其結果，如圖16所示，與蝕刻液E之接觸時間更長之凹部RE側，矽氧化膜Ma之蝕刻量更多。其結果，矽氧化膜Ma之凹部RE側部分之Y方向之寬度變小，距凹部RE愈遠之部分，Y方向之寬度愈大。
以上，已參照圖1～圖16說明本發明之實施形態1。根據本實施形態，可於蝕刻基板W之期間，使蝕刻液E之矽濃度C變化。因此，根據本實施形態，可控制矽氧化膜Ma之形狀，將基板W加工成特殊形狀。
[實施形態2] 接著，參照圖17，說明本發明之實施形態2。但，說明與實施形態1不同之事項，省略與實施形態1相同事項相關之說明。實施形態2於基板處理裝置100具備矽濃度計86之點上，與實施形態1不同。
圖17係顯示本實施形態之基板處理裝置100之構成之剖視圖。如圖17所示，本實施形態之基板處理裝置100進而具備矽濃度計86。矽濃度計86測量蝕刻液E之矽濃度C。矽濃度計86將表示測量結果之信號輸出至控制部111。
本實施形態中，矽濃度計86介裝於循環配管82。因此，矽濃度計86測量循環配管82中流通之蝕刻液E之矽濃度C。詳細而言，矽濃度計86相對於循環過濾器85配置於下游側(內槽31側)。因此，矽濃度計86測量去除異物後之蝕刻液E之矽濃度C。藉此，可提高矽濃度計86對蝕刻液E之矽濃度C之測量結果之精度。
本實施形態中，控制部111基於由矽濃度計86測量出之矽濃度C，控制磷酸補充機構4之開閉閥43(參照圖3)之開閉。換言之，控制部111基於由矽濃度計86測量出之矽濃度C，控制自磷酸補充機構4補充至蝕刻液E之磷酸之流量(磷酸補充流量F)。
更具體而言，控制部111基於記憶於記憶部112之矽濃度C相關之設定值，及由矽濃度計86測量出之矽濃度C，控制磷酸補充流量F。
詳細而言，記憶部112記憶表示蝕刻處理之處理時間t與矽濃度C之關係之資料，作為矽濃度C相關之設定值。或者，記憶部112記憶表示蝕刻處理之處理時間t與矽濃度C之變化率之關係之資料。例如，記憶部112亦可記憶與參照圖5所說明之圖表CP1對應之資料。該情形時，控制部111以由矽濃度計86測量出之矽濃度C追隨圖5之圖表CP1所示之矽濃度C之變化之方式，控制磷酸補充機構4之開閉閥43(參照圖3)之開閉。其結果，基板W之形狀成為圖8所示之形狀。
以上，已參照圖17說明本發明之實施形態2。根據本實施形態，與實施形態1同樣，可於蝕刻基板W之期間，使蝕刻液E之矽濃度C變化。因此，根據本實施形態，可控制矽氧化膜Ma之形狀，將基板W加工成特殊形狀。
[實施形態3] 接著，參照圖18～圖24，說明本發明之實施形態3。但，說明與實施形態1、2不同之事項，省略與實施形態1、2相同事項相關之說明。實施形態3於基板處理裝置100具備矽供給機構45之點上，與實施形態1、2不同。
圖18係顯示本實施形態之基板處理裝置100之構成之剖視圖。如圖18所示，本實施形態之基板處理裝置100進而具備矽供給機構45。矽供給機構45對補充至蝕刻液E之磷酸供給含有矽之含矽液。另，含矽液例如為含有矽之懸浮液。以下，有時將補充至蝕刻液E之磷酸記作「補充磷酸」。
具體而言，矽供給機構45具有矽供給配管451。矽供給配管451之一端連接於磷酸供給配管42。矽供給配管451使含矽液流通至磷酸供給配管42。因此，對磷酸供給配管42中流通之補充磷酸供給含矽液。其結果，自磷酸供給噴嘴41向外槽32噴出含有矽之補充磷酸。以下，有時將含有矽之補充磷酸記作「含矽磷酸」。
接著，參照圖19，說明矽供給機構45之構成。圖19係顯示本實施形態之基板處理裝置100中包含之磷酸補充機構4及矽供給機構45之圖。如圖19所示，矽供給機構45進而具有開閉閥452。開閉閥452介裝於矽供給配管451。另，以下之說明中，有時將磷酸補充機構4之開閉閥43記作「第1開閉閥43」，將矽供給機構45之開閉閥452記作「第2開閉閥452」。
第2開閉閥452例如為電磁閥。第2開閉閥452將矽供給配管451之流路開閉，控制矽供給配管451中流動之含矽液之流通。詳細而言，當第2開閉閥452打開時，含矽液經由矽供給配管451流動至磷酸供給配管42。其結果，自磷酸供給噴嘴41噴出含矽磷酸。另一方面，當第2開閉閥452關閉時，切斷含矽液之流通，停止對磷酸供給配管42中流通之磷酸供給矽(含矽液)。
第2開閉閥452由控制裝置110(控制部111)控制。控制部111於蝕刻基板W之期間，將第1開閉閥43及第2開閉閥452開閉，使蝕刻液E之矽濃度C變化。具體而言，控制部111於蝕刻基板W之期間，將第2開閉閥452開閉，控制供給至補充磷酸之含矽液之流量即矽供給流量R。又，控制部111於蝕刻基板W之期間，將第1開閉閥43開閉，控制含矽磷酸之流量與補充磷酸(新液)之流量。
詳細而言，矽供給機構45進而具有流量計453。流量計453介裝於矽供給配管451。流量計453測量矽供給配管451中流通之含矽液之流量。流量計453將表示測量結果之信號輸出至控制部111。流量計453例如可為積算流量計。
記憶部112記憶有矽供給流量R之設定值。控制部111基於由流量計453測量出之含矽液之流量，及矽供給流量R之設定值，控制第2開閉閥452之開閉。換言之，控制部111基於由流量計453測量出之含矽液之流量，及矽供給流量R之設定值，控制供給至補充磷酸之含矽液之供給流量(矽供給流量R)。
接著，參照圖18～圖24，說明矽濃度C之變化之第1例～第3例。圖20係顯示本實施形態之基板處理裝置100之蝕刻處理時之矽濃度C之變化之第1例～第3例之圖。圖21係顯示本實施形態之基板處理裝置100之蝕刻處理時之矽供給流量R之推移之第1例～第3例之圖。圖22～圖24分別係顯示由本實施形態之基板處理裝置100蝕刻後之基板W之第1例～第3例之圖。
圖20中，縱軸表示矽濃度C。橫軸表示處理時間t。又，圖表CP21～CP23分別表示矽濃度C之變化之第1例～第3例。圖21中，縱軸表示矽供給流量R。橫軸表示處理時間t。又，圖表RP1～RP3分別表示含矽液之供給流量(矽供給流量R)之推移之第1例～第3例。
如圖20所示，矽濃度C於蝕刻基板W時，自第1矽濃度C1變化為第2矽濃度C2。圖20所示之例中，第2矽濃度C2表示高於第1矽濃度C1之濃度。
開始蝕刻處理將複數個基板W浸漬於蝕刻液E後，矽濃度C增加。第1例～第3例中，矽濃度C自第1矽濃度C1變化為第2矽濃度C2所需之時間長度互不相同。以下，有時將矽濃度C自第1矽濃度C1變化為第2矽濃度C2所需之時間長度記作「矽濃度變化期間」。
具體而言，第1例(圖表CP21)之矽濃度變化期間(ts～t11)短於第2例(圖表CP22)之矽濃度變化期間(ts～t21)。換言之，第1例於早於第2例之時點，矽濃度C自第1矽濃度C1達到第2矽濃度C2。因此，第1例之矽濃度C之變化率大於第2例之矽濃度C之變化率。
第2例(圖表CP22)之矽濃度變化期間(ts～t21)短於第3例(圖表CP23)之矽濃度變化期間(ts～t31)。換言之，第2例於早於第3例之時點，矽濃度C自第1矽濃度C1達到第2矽濃度C2。因此，第2例之矽濃度C之變化率大於第3例之矽濃度C之變化率。
如圖21所示，含矽液自蝕刻開始時(蝕刻開始時間ts)供給至補充磷酸。因此，自蝕刻開始時(蝕刻開始時間ts)，對蝕刻液E補充含矽磷酸。具體而言，矽供給機構45於開始蝕刻處理將複數個基板W浸漬於蝕刻液E時，以固定供給流量對補充磷酸供給含矽液，經過規定時間後，停止含矽液之供給。
如圖表RP1～RP3所示，第1例～第3例之供給含矽液之時間長度即矽供給期間、及矽供給流量R互不相同。
具體而言，第1例(圖表RP1)之矽供給期間(ts～t11)短於第2例(圖表RP2)之矽供給期間(ts～t21)，第1例(圖表RP1)之矽供給流量R1大於第2例(圖表RP2)之矽供給流量R2。其結果，如參照圖20所說明，第1例於早於第2例之時點，矽濃度C自第1矽濃度C1達到第2矽濃度，第1例之矽濃度C之變化率大於第2例之矽濃度C之變化率。
第2例(圖表RP2)之矽供給期間(ts～t21)短於第3例(圖表RP3)之矽供給期間(ts～t31)，第2例(圖表RP2)之矽供給流量R2大於第3例(圖表RP3)之矽供給流量R3。其結果，如參照圖20所說明，第2例於早於第3例之時點，矽濃度C自第1矽濃度C1達到第2矽濃度C2，第2例之矽濃度C之變化率大於第3例之矽濃度C之變化率。
另，於矽供給期間結束後，為了將矽濃度C維持第2矽濃度C2，自磷酸補充機構4對蝕刻液E供給磷酸新液。
如參照圖20及圖21所說明，第1例於早於第2例之時點，矽濃度C自第1矽濃度C1達到第2矽濃度C2。其結果，如圖22及圖23所示，第1例之基板W(圖22)之間隙G窄於第2例之基板W(圖23)之間隙G。又，第2例於早於第3例之時點，矽濃度C自第1矽濃度C1達到第2矽濃度C2。其結果，如圖23及圖24所示，第2例之基板W(圖23)之間隙G窄於第3例之基板W(圖24)之間隙G。
此處，參照圖9，說明由作業者輸入至控制裝置110之資料。本實施形態中，作業者輸入表示蝕刻處理之處理時間t與矽供給流量R之關係之資料，作為矽供給流量R之設定值。例如，作業者亦可輸入與參照圖21所說明之圖表RP1對應之資料，作為矽供給流量R之設定值。該情形時，控制部111基於由矽供給機構45之流量計453測量出之含矽液之流量，及矽供給流量R之設定值，如圖21之圖表RP1所示般控制矽供給流量R。其結果，蝕刻液E之矽濃度C如圖20之圖表CP21所示般變化，基板W之形狀成為圖22所示之形狀。
以上，已參照圖28～圖24說明本發明之實施形態3。根據本實施形態，與實施形態1同樣，可於蝕刻基板W之期間，使蝕刻液E之矽濃度C變化。因此，根據本實施形態，可控制矽氧化膜Ma之形狀，將基板W加工成特殊形狀。
另，基板處理裝置100亦可與實施形態2同樣具備矽濃度計86。該情形時，控制部111基於由矽濃度計86測量出之矽濃度C，控制矽供給機構45之開閉閥452之開閉。換言之，控制部111基於由矽濃度計86測量出之矽濃度C，控制供給至補充磷酸之含矽液之流量(矽供給流量R)。
更具體而言，控制部111基於記憶於記憶部112之矽濃度C相關之設定值，及由矽濃度計86測量出之矽濃度C，控制矽供給流量R。
詳細而言，記憶部112記憶表示蝕刻處理之處理時間t與矽濃度C之關係之資料，作為矽濃度C相關之設定值。或者，記憶部112記憶表示蝕刻處理之處理時間t與矽濃度C之變化率之關係之資料。例如，記憶部112亦可記憶與參照圖20所說明之圖表CP21對應之資料。該情形時，控制部111以由矽濃度計86測量出之矽濃度C追隨圖20之圖表CP21所示之矽濃度C之變化之方式，控制矽供給機構45之開閉閥452之開閉。
以上，已參照圖式(圖1～圖24)說明本發明之實施形態。但，本發明並非限於上述實施形態者，可於不脫離其主旨之範圍內，以各種態樣實施。又，上述實施形態所揭示之複數個構成要件可適當改變。例如，可將某實施形態所示之所有構成要件中之某構成要件追加至另外實施形態之構成要件中，或者，亦可自實施形態刪除某實施形態所示之所有構成要件中之若干個構成要件。
圖式為了容易理解發明而主體模式性顯示各構成要件，為了方便製作圖式，亦有圖示之各構成要件之厚度、長度、個數、間隔等與實際不同之情形。又，上述實施形態所示之各構成要件之構成為一例，並非特別限定者，當然於實質上不脫離本發明之效果之範圍內，可進行各種變更。
例如，參照圖1～圖24說明之實施形態中，補充磷酸自處理槽3之外側補充至處理槽3內之蝕刻液E，但補充磷酸亦可於處理槽3之內側供給至蝕刻液E。 [產業上之可利用性]
本發明於處理基板之領域有用。
3:處理槽 4:磷酸補充機構 5:稀釋液供給機構 7:鼓泡部 8:蝕刻液循環部 21:自動罩 22:第1罩片 23:第2罩片 31:內槽 32:外槽 41:磷酸供給噴嘴 42:磷酸供給配管 43:開閉閥、第1開閉閥 44:流量計 45:矽供給機構 51:稀釋液供給噴嘴 52:稀釋液供給配管 71:氣體供給噴嘴 72:氣體供給配管 81:蝕刻液供給噴嘴 82:循環配管 83:循環泵 84:循環加熱器 85:循環過濾器 86:矽濃度計 100:基板處理裝置 110:控制裝置 111:控制部 112:記憶部 113:輸入部 120:升降部 130:基板保持部 131:保持棒 132:本體板 451:矽供給配管 452:開閉閥、第2開閉閥 453:流量計 C1:第1矽濃度 C2:第2矽濃度 C21:第2矽濃度 C22:第2矽濃度 C23:第2矽濃度 CP1:圖表 CP2:圖表 CP11:圖表 CP12:圖表 CP13:圖表 CP14:圖表 CP21:圖表 CP22:圖表 CP23:圖表 E:蝕刻液 F1:第1補充流量 F2:第2補充流量 F11:第1補充流量 F12:第1補充流量 F13:第1補充流量 FP:圖表 FP1:圖表 FP2:圖表 FP3:圖表 G:間隙 M:積層結構 Ma:矽氧化膜 Mb:矽氮化膜 P1:第1旋轉軸 P2:第2旋轉軸 R1:矽供給流量 R2:矽供給流量 R3:矽供給流量 RE:凹部 RP1:圖表 RP2:圖表 RP3:圖表 S:基材 S1~S3:步驟 t1:時間 t11:矽濃度變化期間 t21:矽濃度變化期間 t31:矽濃度變化期間 te:蝕刻結束時間 ts:矽濃度變化期間 W:基板
圖1(a)及(b)係顯示本發明之實施形態1之基板處理裝置之圖。 圖2係顯示本發明之實施形態1之基板處理裝置之構成之剖視圖。 圖3係顯示本發明之實施形態1之基板處理裝置中包含之磷酸補充機構之圖。 圖4係顯示本發明之實施形態1之基板處理方法之流程圖。 圖5係顯示本發明之實施形態1之基板處理裝置之蝕刻處理時之矽濃度變化之一例之圖。 圖6係顯示本發明之實施形態1之基板處理裝置之蝕刻處理時之磷酸補充流量之推移之一例之圖。 圖7係顯示由本發明之實施形態1之基板處理裝置蝕刻前之基板之圖。 圖8係顯示由本發明之實施形態1之基板處理裝置蝕刻後之基板之圖。 圖9係顯示本發明之實施形態1之基板處理裝置中包含之控制裝置之構成之方塊圖。 圖10係顯示本發明之實施形態1之基板處理裝置之蝕刻處理時之矽濃度變化之第1例～第3例之圖。 圖11係顯示本發明之實施形態1之基板處理裝置之蝕刻處理時之磷酸補充流量之推移之第1例～第3例之圖。 圖12係顯示由本發明之實施形態1之基板處理裝置蝕刻後之基板之第1例之圖。 圖13係顯示由本發明之實施形態1之基板處理裝置蝕刻後之基板之第2例之圖。 圖14係顯示由本發明之實施形態1之基板處理裝置蝕刻後之基板之第3例之圖。 圖15係顯示本發明之實施形態1之基板處理裝置之蝕刻處理時之矽濃度變化之第4例之圖。 圖16係顯示由本發明之實施形態1之基板處理裝置蝕刻後之基板之第4例之圖。 圖17係顯示本發明之實施形態2之基板處理裝置之構成之剖視圖。 圖18係顯示本發明之實施形態3之基板處理裝置之構成之剖視圖。 圖19係顯示本發明之實施形態3之基板處理裝置中包含之磷酸補充機構及矽供給機構之圖。 圖20係顯示本發明之實施形態3之基板處理裝置之蝕刻處理時之矽濃度變化之第1例～第3例之圖。 圖21係顯示本發明之實施形態3之基板處理裝置之蝕刻處理時之矽供給流量之推移之第1例～第3例之圖。 圖22係顯示由本發明之實施形態3之基板處理裝置蝕刻後之基板之第1例之圖。 圖23係顯示由本發明之實施形態3之基板處理裝置蝕刻後之基板之第2例之圖。 圖24係顯示由本發明之實施形態3之基板處理裝置蝕刻後之基板之第3例之圖。
S1~S3:步驟

Claims (14)

  1. 一種基板處理方法，其係於處理槽中，以含有磷酸之蝕刻液蝕刻具有交替積層之矽氧化膜與矽氮化膜之基板者，其包含以下步驟：將上述基板浸漬於上述蝕刻液中；及於上述基板浸漬於上述處理槽內之上述蝕刻液中時，以上述處理槽內之上述蝕刻液之矽濃度自第1濃度緩慢變化為第2濃度之方式對上述處理槽內之上述蝕刻液補充磷酸，且上述矽濃度自上述第1濃度至上述第2濃度之變化不同於未對上述蝕刻液補充上述磷酸之情形時之上述矽濃度之變化。
  2. 如請求項1之基板處理方法，其中於對上述處理槽內之上述蝕刻液補充磷酸之步驟中，基於根據使用上述基板製造之半導體器件之結構設定之磷酸之補充流量之設定值，控制補充至上述蝕刻液之上述磷酸之補充流量。
  3. 如請求項1之基板處理方法，其中於對上述處理槽內之上述蝕刻液補充磷酸之步驟中，基於在蝕刻上述基板之期間測量出之上述蝕刻液之矽濃度，控制上述磷酸之補充流量。
  4. 如請求項1之基板處理方法，其中於對上述處理槽內之上述蝕刻液補充磷酸之步驟中，對補充至上述蝕刻液之上述磷酸供給含有矽之含矽液。
  5. 如請求項4之基板處理方法，其中於對上述處理槽內之上述蝕刻液補充磷酸之步驟中，基於根據使用上述基板製造之半導體器件之結構設定之含矽液之供給流量之設定值，控制供給至上述磷酸之上述含矽液之供給流量。
  6. 如請求項4之基板處理方法，其中於對上述處理槽內之上述蝕刻液補充磷酸之步驟中，基於在蝕刻上述基板之期間測量出之上述蝕刻液之矽濃度，控制上述含矽液之供給流量。
  7. 如請求項2或5之基板處理方法，其中上述半導體器件之上述結構表示上述半導體器件中積層方向上相鄰之上述矽氧化膜之間之間隙大小。
  8. 一種基板處理裝置，其係以含有磷酸之蝕刻液，蝕刻具有交替積層之矽氧化膜與矽氮化膜之基板者，其具備：處理槽，其貯存上述蝕刻液；基板保持部，其將上述基板保持於貯存於上述處理槽之上述蝕刻液內；磷酸補充機構，其對上述處理槽內之上述蝕刻液補充磷酸；及控制部，其於上述基板保持於上述處理槽內之上述蝕刻液內時，控制上述磷酸補充機構，使其以上述處理槽內之上述蝕刻液之矽濃度自第1濃度緩慢變化為第2濃度之方式對上述處理槽內之上述蝕刻液補充上述磷酸，且上述矽濃度自上述第1濃度至上述第2濃度之變化不同於未對上述蝕 刻液補充上述磷酸之情形時之上述矽濃度之變化。
  9. 如請求項8之基板處理裝置，其中上述控制部基於根據使用上述基板製造之半導體器件之結構設定之磷酸之補充流量之設定值，於蝕刻上述基板之期間，控制上述磷酸補充機構。
  10. 如請求項8之基板處理裝置，其進而具備：測量上述蝕刻液之矽濃度之矽濃度計，上述控制部基於在蝕刻上述基板之期間由上述矽濃度計測量出之矽濃度，於蝕刻上述基板之期間，控制上述磷酸補充機構。
  11. 如請求項8之基板處理裝置，其進而具備矽供給機構，其對補充至上述蝕刻液之上述磷酸供給含有矽之含矽液。
  12. 如請求項11之基板處理裝置，其中上述控制部基於根據使用上述基板製造之半導體器件之結構設定之含矽液之供給流量之設定值，於蝕刻上述基板之期間控制上述矽供給機構。
  13. 如請求項11之基板處理裝置，其進而具備：測量上述蝕刻液之矽濃度之矽濃度計，上述控制部基於在蝕刻上述基板之期間由上述矽濃度計測量出之矽濃度，於蝕刻上述基板之期間，控制上述矽供給機構。
  14. 如請求項9或12之基板處理裝置，其中上述半導體器件之上述結構表示上述半導體器件中積層方向上相鄰之上述矽氧化膜之間之間隙大小。
TW111117673A 2021-05-17 2022-05-11 基板處理方法及基板處理裝置 TWI819601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-083202 2021-05-17
JP2021083202A JP2022176662A (ja) 2021-05-17 2021-05-17 基板処理方法、及び基板処理装置

Publications (2)

Publication Number Publication Date
TW202310051A TW202310051A (zh) 2023-03-01
TWI819601B true TWI819601B (zh) 2023-10-21

Family

ID=83998942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117673A TWI819601B (zh) 2021-05-17 2022-05-11 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US20220367203A1 (zh)
JP (1) JP2022176662A (zh)
KR (1) KR20220155916A (zh)
CN (1) CN115360118A (zh)
TW (1) TWI819601B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202013492A (zh) * 2018-09-21 2020-04-01 日商斯庫林集團股份有限公司 基板處理裝置以及基板處理方法
TW202036710A (zh) * 2018-11-09 2020-10-01 日商東京威力科創股份有限公司 基板處理方法、基板處理裝置及記錄媒體

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202013492A (zh) * 2018-09-21 2020-04-01 日商斯庫林集團股份有限公司 基板處理裝置以及基板處理方法
TW202036710A (zh) * 2018-11-09 2020-10-01 日商東京威力科創股份有限公司 基板處理方法、基板處理裝置及記錄媒體

Also Published As

Publication number Publication date
CN115360118A (zh) 2022-11-18
JP2022176662A (ja) 2022-11-30
TW202310051A (zh) 2023-03-01
US20220367203A1 (en) 2022-11-17
KR20220155916A (ko) 2022-11-24

Similar Documents

Publication Publication Date Title
TWI681440B (zh) 基板處理裝置及基板處理方法
US6491043B2 (en) Ultra-low particle semiconductor cleaner
US6158446A (en) Ultra-low particle semiconductor cleaner
KR101505266B1 (ko) 기판 처리용 약액 생성 방법, 기판 처리용 약액 생성 유닛, 및 기판 처리 시스템
US20180301345A1 (en) Substrate liquid processing apparatus, substrate liquid processing method, and computer-readable storage medium storing substrate liquid processing program
JP2018164000A (ja) 基板処理装置、および、基板処理方法
TWI819601B (zh) 基板處理方法及基板處理裝置
JP7458965B2 (ja) 基板処理方法、及び基板処理装置
US20220134375A1 (en) Substrate processing apparatus and substrate processing method
TWI805045B (zh) 基板處理裝置及基板處理方法
TW202220087A (zh) 基板處理裝置
KR102670179B1 (ko) 기판 처리 방법, 및 기판 처리 장치
US20080083427A1 (en) Post etch residue removal from substrates
KR102625932B1 (ko) 기판 처리 장치 및 기판 처리 방법
TWI839163B (zh) 基板處理裝置以及基板處理方法
JP2024046592A (ja) 基板処理装置及び基板処理方法
TW202412098A (zh) 基板處理裝置以及基板處理方法
KR20240041253A (ko) 기판 처리 장치 및 기판 처리 방법