KR20010083402A - 반도체 장치의 커패시터 제조 방법 - Google Patents
반도체 장치의 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR20010083402A KR20010083402A KR1020000006635A KR20000006635A KR20010083402A KR 20010083402 A KR20010083402 A KR 20010083402A KR 1020000006635 A KR1020000006635 A KR 1020000006635A KR 20000006635 A KR20000006635 A KR 20000006635A KR 20010083402 A KR20010083402 A KR 20010083402A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- layers
- storage electrode
- capacitor
- node hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 장치의 커패시터 제조 방법에 관한 것으로, 반도체 기판 상에 서로 다른 불순물 함유량을 갖는 주형층들을 교대로 적층시킨다. 주형층들을 패터닝하여 스토리지 노드 홀을 형성한다. 스토리지 노드 홀이 형성된 결과물의 주형층들을 습식 식각하여 요철형태의 측벽을 갖는 변형된 스토리지 노드 홀을 형성한다. 변형된 스토리지 노드 홀의 바닥 및 측벽 상에 실린더형 스토리지 전극을 형성한다. 따라서 실린더형 스토리지 전극의 외측벽이 요철형태로 형성되어 표면적이 증가한다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀더 구체적으로는 고집적 DRAM(dynamic random access memory) 소자에 응용 가능한 커패시터의 제조 방법에 관한 것이다.
반도체 메모리 장치가 고집적화 됨에 따라 단위 메모리 셀의 면적도 감소하여 셀 정전용량이 감소하고 있다. 특히 커패시터와 스위칭 트랜지스터로 구성된 DRAM 셀의 면적 감소에 따른 커패시터의 정전 용량 감소로 인하여 독출(read out) 능력이 저하되고 소프트 에러가 증가되는 등의 문제점들이 발생하고 있다.
이에 따라, 커패시터의 용량을 증가시키기 위해, 커패시터 하부 전극인 스토리지 전극의 표면적을 증가시키거나 유전체 막의 두께를 감소시키는 방법 또는 높은 유전율을 갖는 고유전체 막을 사용하는 방법들이 제안되었다. 그러나 유전체막의 두께를 감소시키는 방법은 누설 전류의 증가와 파괴 전압의 감소로 인한 한계에 직면하고 있으며, 고유전체 막의 경우는 아직 개발 단계에 있으므로, 커패시터의 표면적을 증가시키는 방법이 주로 사용되고 있다.
스토리지 전극의 표면적을 증가시키기 위하여 스토리지 전극 구조를 스택(stack)형, 실린더(cylinder)형, 핀(fin)형 및 트렌치(trench)형으로 형성하는 방법이 사용되고 있으며 특히, 실린더형의 구조를 주로 사용하고 있다. 그러나 상기 실린더형 구조를 사용하는 경우도, DRAM 소자의 고집적화에 따라 더 큰 표면적이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 실린더형 스토리지 전극의 표면적을 극대화시킬 수 있는 커패시터 제조 방법을 제공하는 데 있다.
도 1a 내지 1h는 본 발명의 실시예에 따른 반도체 장치의 커패시터 제조 방법을 순차적으로 설명하기 위한 단면도들이다.
도 2는 본 발명의 실시예를 수행하기 위한 연속적인 타입의 화학기상증착 장비의 개략적인 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
100 : 반도체 기판 101 : 소자분리층
102 : 게이트 패턴 103 : 소오스/드레인
104, 107 : 절연층 105 : 비트 라인 콘택 플러그
106 : 비트 라인 108 : 식각저지막
111 : 스토리지 전극 콘택 플러그 113 : 주형층
115 : 스토리지 노드 홀 116 : 변형된 스토리지 노드 홀
118, 118a : 스토리지 전극 119 : 희생절연층
121 : 커패시터 유전막 122 : 플레이트 전극
200 : 연속적인 타입의 화학기상증착 장비
200a - 200e : 화학기상증착 장비의 헤드
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 커패시터의 제조 방법은, 반도체 기판 상에 서로 다른 불순물 함유량을 갖는 제 1 및 제 2 주형층을 적어도 2회 교대로 적층시키는 단계; 상기 제 1 주형층들 및 상기 제 2 주형층들을 연속적으로 패터닝하여 상기 반도체 기판의 소정영역을 노출시키는 스토리지 노드 홀을 형성하는 단계; 상기 스토리지 노드 홀이 형성된 결과물의 상기 제 1 및 제 2 주형층들을 습식 식각하여 요철형태의 측벽을 갖는 변형된 스토리지 노드 홀을 형성하는 단계; 상기 변형된 스토리지 노드 홀의 바닥 및 측벽 상에 실린더형 스토리지 전극을 형성하는 단계; 및 상기 제 1 및 제 2 주형층들을 제거하여 상기 실린더형 스토리지 전극의 외측벽을 노출시키는 단계를 포함한다.
(실시예)
이하, 도 1a 내지 도 1h 및 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 장치의 커패시터 제조 방법을 설명하기 위한 단면도들이다.
도 1a 를 참조하면, 커패시터의 제조 방법은 먼저, 반도체 기판(100)의 소정영역에 활성영역을 한정하기 위한 소자분리층(isolation layer : 101)을 형성한 후 상기 반도체 기판(100)의 활성영역에 트렌지스터를 형성한다. 상기 트렌지스터는 게이트 산화막(102a), 게이트 전극(102b) 및 캐핑층(102c)이 차례로 적층되어 형성된 게이트 패턴(102)과 상기 게이트 패턴(102) 양측의 반도체 기판에 형성된 소오스/드레인 영역(103)을 포함한다.
상기 트렌지스터를 포함하여 상기 반도체 기판 전면에 제 1 절연층(104)을 형성한다. 상기 제 1 절연층(104) 내에 비트 라인 콘택 플러그(105)를 형성하고, 상기 비트 라인 콘택 플러그(105)를 덮는 비트 라인(106)을 형성한다. 이때, 상기 비트 라인 콘택 플러그(105) 및 비트 라인(106)은 일반적인 사진 식각 및 도전층 증착 공정을 사용하여 형성한다. 상기 비트 라인(106)이 형성된 결과물 전면에 제 2 절연층(107) 및 식각저지막(108)을 차례로 형성한다. 예를 들어, 상기 제 1 절연층 및 제 2 절연층은 BPSG (borophosphosilicate glass)막으로 형성하고, 상기 식각저지막은 후속 공정시 형성되는 주형층과 식각 선택비를 갖도록 실리콘 질화막으로 형성한다.
도 1b를 참조하면, 스토리지 콘택 홀 형성 마스크를 사용하여 상기 소오스/드레인 영역의 일부가 노출되도록 상기 식각저지막(108),제 2 절연층(107), 그리고 제 1 절연층(104)을 연속적으로 식각하여 스토리지 전극 콘택 홀(110)을 형성한다. 통상의 방법을 사용하여 상기 스토리지 전극 콘택 홀(110) 내에 스토리지 전극 콘택 플러그(111)를 형성한다. 상기 스토리지 전극 콘택 플러그(111)는 예를 들어,상기 스토리지 콘택 홀(110)을 채울 때까지 상기 식각저지막(108) 상에 폴리실리콘막을 증착한 후 에치백(etch-back)하여 형성한다.
도 1c를 참조하면, 상기 스토리지 전극 콘택 플러그(111)를 포함하는 상기 식각저지막(108) 상에 스토리지 전극 형성용 주형층(mold layer : 113)을 증착한다. 상기 주형층(113)은 서로 다른 불순물 함유량을 갖는 제 1 주형층(113a,113c,113e) 및 제 2 주형층(113b, 113d)을 교대로 적층하여 형성한다. 상기 제 1 주형층들(113a, 113c, 113e)의 조성을 동일하게 하고 상기 제 2 주형층들(113b,113d)의 조성을 동일하게 하여, 조성이 다른 층이 교대로 형성되도록 하는 것이 바람직하다. 상기 제 1 및 제 2 주형층들은, 도 2에 도시된 바와 같이, 증착 장비 내의 각 헤드(200a,200b,200c,200d,200e)별로 공정 기체의 조성을 달리하여 증착할 수 있는 연속적인 타입(continuous type)의 화학기상증착(chemical vapor depositon : CVD) 장비(200)를 사용하여 형성한다. 예를 들어, 상기 제 1 및 제 2 주형층들은 BPSG막으로 형성하고, 상기 각 BPSG막은 상기 화학기상증착 장비(200)의 각 헤드(200a,200b,200c,200d,200e)별로 공정 기체 내의 붕소 또는 인의 첨가량을 달리하여 연속적으로 증착한다. 상기 주형층(113)의 두께는 7000 내지 16000 Å 범위로 형성하는 것이 바람직하다.
도 1d 및 1e를 참조하면, 스토리지 전극 형성용 마스크를 사용하여 상기 스토리지 전극 콘택 플러그(111)의 상부 표면이 노출될 때까지 상기 주형층(113)을 건식 식각하여 스토리지 노드 홀(115)을 형성한다. 상기 스토리지 노드 홀(115)이 형성된 결과물의 상기 제 1 및 제 2 주형층들(113a,113b,113c,113d,113e)을 습식식각하여 변형된 스토리지 노드 홀(116)을 형성한다. 이때, 불순물의 함유량이 다른 상기 제 1 및 제 2 주형층들의 식각속도가 다르므로 요철형태의 내벽이 형성된다. 상기 습식 식각공정은, 예를 들어, 불산(HF) 또는 완충 산화막 식각용액(buffered oxide etchant ; BOE)을 사용한다.
도 1f를 참조하면, 상기 변형된 스토리지 노드 홀의(116)의 바닥 및 측벽 상에 도전 물질을 증착하여 스토리지 전극막(118)을 형성한다. 예를 들어, 상기 도전 물질은 폴리실리콘으로 사용하며 500 내지 1500 Å의 두께를 갖도록 형성한다.
도 1 g를 참조하면, 상기 스토리지 전극막(118)이 형성된 결과물 전면에 스토리지 노드 홀을 채우는 희생절연층(119)을 형성한다. 상기 스토리지 노드 홀(116) 주변의 상기 주형층(113)의 상부 표면이 노출될 때까지 상기 희생절연층(119) 및 상기 스토리지 전극막(118)의 일부를 평탄화 식각하여 실린더형 스토리지 전극(118a)을 형성한다. 상기 평탄화 식각 공정은 에치백이나 CMP(chemical mechanical polishing) 공정으로 수행한다.
도 1h를 참조하면, 상기 주형층(113)과 상기 희생절연층(119)을 습식 식각 공정으로 제거하여 상기 스토리지 전극(118a)을 노출시킨다. 상기 스토리지 전극(118a) 상에 커패시터 유전막(121) 및 플레이트 전극(122)을 차례로 형성하면 커패시터가 완성된다. 결과적으로, 상기 실린더형 스토리지 전극(118a)의 외측벽은 상기 변형된 스토리지 노드 홀(116)의 측벽과 동일한 표면요철을 갖게 되므로 종래의 스토리지 전극에 비해 표면적을 증가시킬 수 있다.
본 발명은 실린더형 스토리지 전극이 요철형태의 외측벽을 갖도록 형성함으로써 스토리지 전극의 표면적을 증가시킬 수 있고, 따라서 커패시터의 정전 용량을 증대시키는 효과가 있다.
Claims (3)
- 반도체 기판 상에 서로 다른 불순물 함유량을 갖는 제 1 및 제 2 주형층을 적어도 2회 교대로 적층시키는 단계;상기 제 1 주형층들 및 상기 제 2 주형층들을 연속적으로 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 노드 홀을 형성하는 단계;상기 스토리지 노드 홀이 형성된 결과물의 상기 제 1 및 제 2 주형층들을 습식 식각하여 요철형태의 측벽을 갖는 변형된 스토리지 노드 홀을 형성하는 단계;상기 변형된 스토리지 노드 홀의 바닥 및 측벽 상에 실린더형 스토리지 전극을 형성하는 단계; 및상기 제 1 및 제 2 주형층들을 제거하여 상기 실리더형 스토리지 전극의 외측벽을 노출시키는 단계를 포함하되, 상기 실리더형 스토리지 전극의 외측벽은 상기 변형된 스토리지 노드 홀의 측벽과 동일한 표면요철을 갖는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 주형층은 인 함유량 또는 붕소 함유량이 서로 다른 BPSG 층인 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 변형된 스토리지 노드 홀은 상기 제 1 및 제 2 주형층을 불산(HF) 또는 완충 산화막 식각용액(buffered oxide etchant ; BOE)으로 습식 식각하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006635A KR20010083402A (ko) | 2000-02-12 | 2000-02-12 | 반도체 장치의 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006635A KR20010083402A (ko) | 2000-02-12 | 2000-02-12 | 반도체 장치의 커패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010083402A true KR20010083402A (ko) | 2001-09-01 |
Family
ID=19645919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006635A KR20010083402A (ko) | 2000-02-12 | 2000-02-12 | 반도체 장치의 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010083402A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109081B2 (en) | 2003-11-29 | 2006-09-19 | Samsung Electronics Co., Ltd. | Capacitor for semiconductor device and method of forming the same |
| KR100745059B1 (ko) * | 2001-06-28 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 및 그 제조방법 |
| KR100846383B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| KR100897247B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
-
2000
- 2000-02-12 KR KR1020000006635A patent/KR20010083402A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745059B1 (ko) * | 2001-06-28 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 및 그 제조방법 |
| KR100846383B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| KR100897247B1 (ko) * | 2002-12-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| US7109081B2 (en) | 2003-11-29 | 2006-09-19 | Samsung Electronics Co., Ltd. | Capacitor for semiconductor device and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0123751B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20050253179A1 (en) | Capacitor and method of manufacturing the same | |
| KR100334577B1 (ko) | 사진공정의 해상도를 능가하는 트렌치를 절연막내에 형성하는방법 | |
| KR100376188B1 (ko) | 원통형 스택 전극 제조 방법 | |
| KR20010083402A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR100226481B1 (ko) | 커패시터의 제조방법 | |
| KR960015526B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH056975A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100269625B1 (ko) | 캐패시터 제조방법 | |
| KR0151193B1 (ko) | 반도체장치의 제조방법 | |
| KR100226754B1 (ko) | 커패시터의 제조방법 | |
| KR100269621B1 (ko) | 캐패시터 형성방법 | |
| KR100269626B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100380279B1 (ko) | 커패시터의 제조방법 | |
| TW202147420A (zh) | 半導體元件的製造方法 | |
| KR100480903B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR940000503B1 (ko) | 다이나믹 랜덤 억세스 메모리 셀의 제조방법 | |
| KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
| KR940006677B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| KR0165387B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| CN114068536A (zh) | 一种半导体器件及其制造方法 | |
| KR20010005040A (ko) | 반도체 메모리소자의 커패시터 전하저장전극 형성방법 | |
| KR20010084064A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010103978A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR20030014832A (ko) | 트렌치 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |