KR20010082110A

KR20010082110A - Ｂｉｓｔ 기능을 가진 모듈에서 규정된 펄스 길이를 가진신호 펄스를 발생시키기 위한 장치

Info

Publication number: KR20010082110A
Application number: KR1020010006463A
Authority: KR
Inventors: 로버트 카이저; 한스-위르겐 크라써; 플로리안 샴버거; 헬무트 슈나이더
Original assignee: 추후제출; 인피니언 테크놀로지스 아게
Priority date: 2000-02-11
Filing date: 2001-02-09
Publication date: 2001-08-29
Also published as: DE10006236C2; KR100776855B1; US6715118B2; US20010018754A1; EP1126609A1; DE10006236A1; JP2001257568A

Abstract

본 발명은 BIST 기능을 가진 모듈에서 규정된 펄스 길이를 가진 신호 펄스를 발생시키기 위한 장치로서, 신호 펄스가 외부로부터 테스터에 의해 상기 모듈에 공급되고, 상기 모듈에 가변 지연 엘리먼트(1)가 제공되고, 상기 지연 엘리먼트는 학습 위상에서 외부로부터 공급된 신호 펄스의 펄스 길이를 측정하고, 이렇게 측정된 펄스 길이는 각 하나의 레지스터(Reg1, Reg2, ..., Reg k)에 저장되도록 구성된 장치에 관한 것이다. 상기 가변 지연 엘리먼트(1)는 인버터(2)의 직렬 연결로 이루어지고, 지연되지 않는 하나의 신호 구간(5,10)이 상기 레지스터(Reg1, Reg2, ..., Reg k)에 기록 및 상기 레지스터(Reg1, Reg2, ..., Reg k)로부터 판독을 위해 상기 인버터에 대해 평행으로 놓인다.

Description

ＢＩＳＴ 기능을 가진 모듈에서 규정된 펄스 길이를 가진 신호 펄스를 발생시키기 위한 장치 {ARRANGEMENT FOR GENERATING SIGNAL PULSES WITH DEFINED PULS LENGTH IN A MODULE WITH BIST-FUNCTION}

본 발명은 청구항 제 1 항의 서문에 따른 BIST 기능을 가진 모듈에서 규정된 펄스 길이를 가진 신호 펄스를 발생시키기 위한 장치에 관한 것이다.

BIST 기능(BIST = "Built-In Self-Test")은 모듈의 능력으로 해석되고, 소위 DUT(DUT = "Device-Under-Test" 또는 테스트된 장치)는 상기 모듈 또는 상기 모듈의 한 부분을 상기 모듈에 집적된 로직 중 하나를 사용하여 셀프 테스트되도록 한다. 이러한 셀프 테스트는 종종 상기 DUT 가 내부에 필요한, 규정된 펄스 길이를 가진 신호 펄스를 저장한다는 것을 전제로 한다. 상기 펄스 길이는 "분리된 시간 값"이라고도 하며, 예컨대 Trcd(rcd = RAS CAS Delay), 즉 워드 라인이 개방된 직후에 어떻게 셀 필드로부터 정보가 판독될 수 있는가를 제공하는 시간 값이고, 또는 Tas(as = address set-up), 즉 어드레스 세팅 시간 값이다.

지금까지 규정된 펄스 길이 또는 시간 값을 가진 신호 펄스는 외부로부터 테스터의 DUT 에 공급되고, 이것은 여러 가지 단점과 결부된다 : 즉 상기 테스터는 규정된 펄스 길이를 가진 신호 펄스가 요구되는 각 테스트를 위해 다시 상기 DUT 에 설치되어야 한다. 규정된 펄스 길이를 가진 개별 신호 펄스를 인가하기 위해 상이한 핀(단자)이 요구되는 경우, 경우에 따라 이를 위해 다수의 테스터 채널이 필요하다. 기술적- 및 프로세스 변동은 예컨대 다수의 DUT 를 테스트하기 위해 다수의 테스터를 사용할 경우 측정 에러를 일으킬 수 있다.

독일 특허 제 4244696 C2 호에 정확하게 제어된 시간 에지를 가진 출력 신호가 개략적인(coarse) 시간 에지를 가진 입력 신호에 의해 형성되는, 시간 미세 세팅 회로가 공지되어 있다. 데이터 버스를 통해, 소정의 프로그래밍된 디지털 지연을 결정하는 입력 데이터 신호가 알파 레지스터에 기록된다. 개략적인 지연 시간을 프리세팅하기 위해, 상기 알파 레지스터에 저장된 값의 가장 높은 값의 비트가탭(tap) 지연 라인에 제공된다. 상기 알파 레지스터에 저장된 값의 낮은 값의 비트가 어드레스로서 RAM 에 제공되고, 상기 RAM 은 관련된 미세한 지연을 위한 보정 데이터를 레지스터를 통해, 마찬가지로 탭 지연 라인에 제공한다. 상기 탭 지연 라인이 여기에 공급된 2 개의 데이터에 의해 개략적인(coarse) 지연 시간과 미세한(fine) 지연 시간을 결합시킴으로써, 소정의 지연 시간이 발생된다. 미세하게 세팅된 에지를 가진 출력 신호의 신호 에지 및 클록 신호의 에지가 서로 조절되도록 Flip-Flop 및 위상 검출기에 의해 지연 라인이 조정된다. 이러한 보정 프로세스의 결과는 RAM 및 레지스터에 저장된다. 상기 보정에 의해, 회로의 셀프 테스트는 제조 테스트 과정에서 실행될 수 있다.

또한 미국 특허 제 5621739 A 호에 세팅 가능한 지연을 가진 지연 라인을 포함한 버퍼 회로가 공지되어 있다. 상기 지연 라인은 인버터의 직렬 연결로 이루어진다.

본 발명의 목적은 서두에 언급된 방식의 장치가 규정된 펄스 길이를 가진 신호 펄스를 모듈 상에서 스스로 발생시킬 수 있고, 간단하게 형성되도록 개선하는데 있다.

도면은 가변 지연 엘리먼트를 포함한 본 발명에 따른 장치의 실시예를 도시한다.

*도면의 주요 부호에 대한 설명*

1 : 가변 지연 엘리먼트 2 : 인버터

3,4 : 멀티플렉서 5,10 : 지연되지 않는 신호 구간

6,9 : AND 게이트 7 : 디코더

8 :(1 from n(n 개 중 1 개를 선택하는))-디코더

OUT : 출력부

sig_ext : 외부 신호 sig_int : 내부 신호

상기 목적은 본 발명에 따른 청구항 제 1 항의 서문에 따른 장치에서 상기 청구항의 특징부에 포함된 특징에 의해 달성된다. 본 발명의 바람직한 개선예는 종속항에 제시된다.

본 장치는 아주 간단한 방식으로, 규정된 펄스 길이를 가진 신호 펄스 또는 분리된 시간 값의 제공을 가능하게 한다 : 외부 테스터는 우선 테스트의 시작시 규정된 펄스 길이를 가진 필요한 신호 펄스를 모듈(또는 DUT)에 제공한다. 상기 모듈은 상기 신호 펄스로부터 제 1 시간 간격을 그의 가변 지연 엘리먼트에서 측정하고, 그 결과를 상응하는 레지스터에 저장한다. 이것은 필요한 모든 규정된 펄스 길이, 즉 예컨대 Trcd, Tas 등을 위해 실행된다. 이 경우 전체적으로 다수의 레지스터 및 규정된 펄스 길이가 요구된다.

상기 모듈은 테스터를 사용하지 않고, 필요한 및 규정된 펄스 길이를 조절시킬 목적으로, 그리고 신호 전파 시간을 측정하기 위해, 필요한 경우 스스로 발생시킬 수 있다. 그러나 상기 모듈이 신호 전파 시간을 단독으로 측정하고, 이어서 테스터에 아날로그 또는 디지털 형태로 전달하는 것도 가능하다.

본 장치는 규정된 펄스 길이를 가진 신호 펄스가 단지 외부 테스터로부터 전달되는 종래의 장치에 의해서는 달성될 수 없는 일련의 장점을 가능하게 한다.

상기 외부 테스터는 규정된 펄스 길이를 가진 각 신호 펄스를 단 한번만 발생시켜야만 한다. 상기 장치를 조절하기 위해, 테스트 채널이 절약될 수 있다. 왜냐하면 이를 위해 최대한 2 개의 핀이 필요하고, 상기 핀을 통해 모든 규정된 펄스 길이 또는 분리된 시간 값이 외부 테스터로부터 발생되기 때문이다. 상기 모듈상에서 한번 저장된 펄스 길이 또는 시간은 다음 테스트 과정까지 저장되고 나서 재생산된다. 상이한 테스터 및 모듈을 생산할 경우 발생되는 기술적 또는 프로세스 변동에 의한 측정 에러는 실제로 존재하지 않는다. 기준 척도로서 및 측정을위해 가변 지연 엘리먼트만 모듈상에서 필요하고, 상기 엘리먼트는 그 밖에 상이한 규정된 펄스 길이 또는 분리된 시간 값의 모든 측정을 위해 사용된다. 상기 레지스터를 사용하여 상기 모듈은 상이한 규정된 펄스 길이 또는 분리된 시간 값을 저장하고, 필요한 경우, 경우에 따라 심지어 외부 테스터로 출력한다.

본 장치에서 우선 가변 지연 엘리먼트의 사용이 중요하다. 상기 엘리먼트는 외부 테스터로부터 모듈에 저장된 펄스 길이 또는 시간을 측정하거나, 또는 내부에 발생된 펄스 길이 또는 시간을 측정하고, 그 결과를 각 레지스터에 저장한다. 상기 가변 지연 엘리먼트 및 상응하는 레지스터 값에 의해, 반대로 다시 소정의 시간 간격이 모듈상에서 스스로 재생산될 수 있다. 상기 가변 지연 엘리먼트는 본 발명에 따라 인버터 실행 시간을 사용하여 구현된다. 예컨대 개별 인버터의 설계는 분해도에 따라 좌우된다 : 인버터가 짧은 실행 시간으로 더 많이 사용될수록, 시간 분해도는 더 높아진다. 경우에 따라, 큰 시간 간격이 매우 정확하게 측정되어야만 하는 경우 "혼합된" 방식으로 형성된 가변 지연 엘리먼트도 바람직할 수 있다. 여기서 큰 시간 간격을 위한 긴 실행 시간 이후에 짧은 실행 시간이 큰 시간 간격의 시작 및 끝부분에 제공되는 것은 합목적적이며, 따라서 짧은 실행 시간이 정확하게 측정될 수 있다.

예컨대 관련 모듈이 시간 특성 값을 초과하는지 또는 미달하는지가 평가되어야만 하는 경우에, 본 발명에 따른 장치에서 상기 모듈은 외부 테스터로부터 하나 또는 다수의 시간 간격을 "학습하고", 이어서 내부에서 반복하거나 또는 자신의 내부에서 측정한 시간 간격과 비교한다. 최종적으로 상기 모듈은 하나 또는 다수의내부 시간 간격을 측정할 수 있고, 저장할 수 있고, 이어서 디지털 또는 아날로그 형태로 외부 테스터에 전달할 수 있다.

본 발명에 따른 장치는 바람직한 방법으로 모듈 또는 칩의 정상적인 작동을 위해 사용될 수 있다. 따라서 칩에서 소정의 시간 특성이 외부로부터 프리세팅되는 것이 가능하고, 이것은 경우에 따라 칩이 작동하는 동안에도 발생할 수 있다.

본 발명에 따른 장치는 직렬로 연속적으로 연결된 다수의 인버터(2)로 이루어진 가변 지연 엘리먼트(1)를 포함하고, 상기 직렬 연결에서 각 짝수개의 인버터(2) 다음에 탭(tap)이 존재하고, 상기 탭에 의해, 상기 탭까지 상기 인버터(2)에 의해 지연된 신호가 각각 외부로 안내된다.

외부 테스터는 상기 장치의 "학습"을 위해 외부 신호(sig_ext)를, 제어 신호를 통해 선택적으로 내부 신호(sig_int)로 전환할 수 있는 멀티플렉서(3,4)에 인가하고, 상기 외부 신호는 하기에 더 자세히 설명된다.

펄스 길이가 시간 값 또는 시간 간격으로서 규정되기 위해, 상기 외부 신호(sig_ext)는 예컨대 규정된 간격으로 하강 에지를 뒤따르는 상승 에지를 가진 펄스로 이루어진다. 상기 신호(sig_ext)는 상기 멀티플렉서(3)를 통해, 가변 지연 엘리먼트(1)의 입력부에 도달하고, 동시에 상기 멀티플렉서(4)를 통해, 가변 지연 엘리먼트(1)에 대해 평행으로 연장된 지연되지 않는 신호 구간(5)에 도달한다. 이로 인해, 가변 지연 엘리먼트(1)의 입력부 또는 상기 엘리먼트의 탭과 지연되지 않는 신호 구간(5) 사이에 접속된 AND 게이트(6)에, 한편으로는 상기 가변 지연 엘리먼트(1)를 통해 지연된 외부 신호(sig_ext)가 인가되고, 다른 한편으로는 상기 신호 구간(5)을 통해 지연되지 않은 외부 신호(sig_ext)가 인가된다. 즉, 상기 가변 지연 엘리먼트(1)에서 상기 외부 신호(sig_ext)가 지연되어 통과하고, 그 반면에 지연되지 않는 신호 구간(5)에서는 지연이 일어나지 않는다. 상기 외부 신호(sig_ext)의 간격 또는 펄스 길이는 탭이 결정됨으로써 측정된다. 상기 탭에서 상응되는 AND 게이트(6)는 여기서 외부 신호가 다시 0 으로 하강하는데도 불구하고, 동일한 입력 신호, 즉 예컨대 "0"을 수신한다. 즉, 상기 외부 신호(sig_ext)가 0 으로 상기 지연 엘리먼트(1)내 탭에 도달하는 즉시, 상응하는 AND 게이트(6)는 출력 신호를, 측정된 시간 값에 상응하는 데이터를 관련 레지스터(Reg 1, Reg2,..., Reg k)에 저장하는 디코더(7)에 공급한다.

입력 신호(sig_int)를 통해, 모듈상에서 발생된 내부 신호가 상기 멀티플렉서(3 또는 4)에 저장될 수 있고, 이미 상기 레지스터(Reg 1, Reg2,..., Reg k)에 저장된 시간 값과 비교될 수 있다. 이것은 특히 우선 상응하는 외부 신호(sig_ext)의 인가에 의해 충분히 길게 규정된 펄스 길이 또는 시간 값이 상기 레지스터(Reg 1, Reg2,..., Reg k)에 저장되는 경우에 가능함으로써, 충분히 정확한 비교가 가능하다. 판독-및 기록 명령 신호(RD 또는 WR)를 통해 제어 가능한 상기 레지스터(Reg 1, Reg2,..., Reg k)의 판독은 기록하기 위한 "전도된"방법으로 이루어진다 : 상기 판독-명령 신호(RD)의 인가 이후에 상기 레지스터(Reg 1, Reg2,..., Reg k)는 (1 from n)디코더(8)를 통해 판독되고, 상기 디코더는 레지스터에 할당된 AND 게이트(9)의 내용을 지연되지 않는 추가 신호 구간(10)에 공급한다. 이로 인해, 관련 레지스터(Reg 1, Reg2,..., Reg k)에 저장된 지속시간이 상응하는 AND 게이트(9)를 개방함으로써, 출력부(OUT)에서 가변 지연 엘리먼트(i)를 통해 저장된 지속 시간을 가진 신호가 수신된다.

본 발명의 목적에 따라 서두에 언급된 방식의 장치가 규정된 펄스 길이를 가진 신호 펄스를 모듈상에서 스스로 발생시킬 수 있고, 이 경우 간단하게 형성되도록 개선된다.

Claims

BIST 기능을 가진 모듈에서 규정된 펄스 길이를 가진 신호 펄스를 발생시키기 위한 장치로서, 신호 펄스가 외부로부터 테스터에 의해 상기 모듈에 공급되고,

상기 모듈에 가변 지연 엘리먼트(1)가 제공되고, 상기 지연 엘리먼트는 학습 위상에서 외부로부터 공급된 신호 펄스의 펄스 길이를 측정하고,

이렇게 측정된 펄스 길이는 각 하나의 레지스터(Reg1, Reg2, ..., Reg k)에 저장되도록 구성된 장치에 있어서,

상기 가변 지연 엘리먼트(1)는 인버터(2)의 직렬 연결로 이루어지고, 각각 지연되지 않는 하나의 신호 구간(5,10)이 상기 레지스터(Reg1, Reg2, ..., Reg k)에 기록 및 상기 레지스터(Reg1, Reg2, ..., Reg k)로부터 판독을 위해 상기 인버터에 대해 평행으로 놓이는 것을 특징으로 하는 장치.
제 1 항에 있어서,

상기 지연되지 않는 기록 신호 구간(5)과 상기 가변 지연 엘리먼트(1) 사이에서 짝수개의 상기 인버터(2) 다음에 각각 AND 게이트(6)가 놓이고, 상기 게이트(6)의 입력부가 디코더(7)를 통해, 상기 레지스터(Reg1, Reg2, ..., Reg k)에 접속되는 것을 특징으로 하는 장치.
제 1 항 또는 제 2 항에 있어서,

상기 지연되지 않는 기록 신호 구간(5)과 상기 가변 지연 엘리먼트(1) 사이에서 짝수개의 상기 인버터(2) 다음에 각각 AND 게이트(9)가 놓이고, 상기 게이트(9)의 제 1 입력부는 (1 from n)-디코더(8)를 통해 상기 레지스터와 접속되고(n : AND 게이트의 수), 상기 게이트(9)의 제 2 입력부는 상기 가변 지연 엘리먼트(1)와 접속되고, 상기 게이트(9)의 출력부는 지연되지 않는 판독-신호 구간(10)과 접속되는 것을 특징으로 하는 장치.