KR20010080916A

KR20010080916A - 디지털신호 처리장치 및 그 제어방법

Info

Publication number: KR20010080916A
Application number: KR1020017005296A
Authority: KR
Inventors: 이마무라야수시; 이노우에타카오; 와타나베타카히로
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 1999-08-31
Filing date: 2000-08-30
Publication date: 2001-08-25
Also published as: WO2001016712A1; CN1321272A; JP3534737B2; CN1229718C; KR100396189B1; US6704853B1; ID29154A; TWI226015B

Abstract

본 발명은, 회로규모를 저감하여 소비전력의 증대 및 비용증가를 억제할 수 있고, 또한, 신호처리속도를 보다 고속화할 수 있는 디지털신호 처리장치 및 그 제어방법을 제공한다. 이 때문에, 본 발명은 외부상태신호(10)를 가공하는 인코더 (51) 등의 비교적 소규모의 회로와, 조건판정 데이터 선택명령 디코드기능을 추가함으로써, 비교명령, 조건점프명령, 점프명령을 실행하는 것에 종래 필요하였던 회로구성, 및 프로그램 메모리(3)의 용량을 삭제한다.

Description

디지털신호 처리장치 및 그 제어방법{DIGITAL SIGNAL PROCESSING APPARATUS AND METHOD FOR CONTROLLING THE SAME}

일반적으로, 서보제어 등의 시스템 제어분야에 있어서는, 제어대상의 실제의 출력과, 기대되는 목적치와의 사이의 오차를 항상 최소로 하도록 노력이 되고 있다. 이 때, 최근에는, 상기 오차량을 디지털값으로서 거둬들이고, 이 디지털값에 대해서 연산을 행하고, 제어대상으로의 최적의 조작량을 생성하는 장치인 디지털 시그널 프로세서(약칭을 DSP라 한다)가, 매우 잘 이용되고 있다.

이와 같은 DSP는, 어느 용도에 특화하여 그 연산처리가 하드웨어화된 것이지만, 대개는 프로그램에 의해서 제어되는 구성이고, 이 DSP는, 주어진 프로그램에 따라서, 그 처리를 행하는 것에서는 마이크로 프로세서와 마찬가지이지만, 보다 고속으로 고기능의 연산처리를 특징으로 하고 있다.

도 5에 종래의 DSP의 내부구성을 나타낸다. 도 5에 있어서, 프로그램 카운터(2)는, 외부 버스(1)로부터 임의의 값을 설정할 수 있고, DSP의 처리기동에 수반하여, 프로그램 메모리(3)의 판독 어드레스를 생성한다. 또한, 프로그램 카운터(2)는 명령디코더(4)에 있어서 점프명령을 검출하면, 점프 목적지 어드레스가 프로그램 카운터(2)에 세트되지만, 그 이외의 경우는, 시스템 클럭에 동기하여 +1 카운트업된다.

프로그램 메모리(3)는, 외부 버스(1)로부터 프로그램이 기록하고, 프로그램 카운터(2)가 출력하는 어드레스의 프로그램 워드를 출력한다.

명령 디코더(4)는, DSP의 처리기동에 수반하여, 프로그램 메모리(3)로부터의 프로그램 워드를 해석하고, 내부 각부를 제어하는 제어신호(9), 지연부(8)로의 데이터 메모리 저장 어드레스, 및 연산기(6)에 입력되는 데이터(X, Y)를 데이터 메모리(5)로부터 판독하기 위한 데이터 메모리 판독 어드레스를 생성한다.

여기에, 제어신호(9)는, DSP 내부의 연산기(6), 데이터 메모리(5), 지연부 (8)를 제어하기 위한 신호이다.

지연부(8)는, 명령 디코더(4)가 생성된 데이터 메모리 저장 어드레스를 일시적으로 기억하고, 소정시간 대기 후에 데이터 메모리(5)에 전송한다. 이 소정시간이란, 명령이 지정된 연산처리에 대하여, 연산기(6)가 연산결과 데이터 출력하기까지의 지연시간만큼에 상당하다.

데이터 메모리(5)는, 외부 버스(1)로부터 데이터를 저장 가능한 구성으로 하고, 또한, 상기 데이터 메모리 판독 어드레스에 따라서 연산기(6)로 데이터를 출력하는 기능, 및, 지연부(6)로부터의 데이터 메모리 저장 어드레스에 따라서 연산기 (6)가 출력한 데이터를 기억하는 기능을 보유한다.

연산기(6)는, 프로그램 메모리(3)에 저장되는 프로그램의 연산명령에 대응한연산기능을 보유한다.

MUX7는, 명령 디코더(4)가 연산명령을 검출한 후에, 그 연산결과가 데이터 메모리(5)에 기록되는 시점에서는, 연산기(6)의 연산결과를 선택하여 데이터 메모리(5)에 전송하는 것이고, 명령 데이터(4)가 외부입력명령을 검출한 후에, 외부상태신호(10)가 데이터 메모리(5)에 기록되는 시점에서는, 외부상태신호(10)를 선택하여 데이터 메모리(5)에 전송하는 것이다.

도 6에 서보제어처리에 있어서 연산 이외에 처리시간이 걸리는 처리형태의 일예를 나타낸다. 도 6에 있어서, 오차량(11)은, 제어대상의 실제의 출력과 기대되는 출력 간의 차이고, 조작량(13)은 제어대상을 조작시키기 위한 정보이다.

오차량(11)은 어느 일정한 주기로 처리(A)에 입력되기 때문에, 오차량(11)을 기초로 조작량(13)을 생성하기까지의 시간에는 제한이 있고, 그 제한시간 내에, 이하의 처리를 행할 필요가 있다.

우선, 오차량(11)을 기초로 처리(A)로 연산처리가 행해지고, 상기 연산결과와 변수(1)(Z1)의 값으로부터 그 1개가, 선택부(12)에 의해 선택되어서 처리(B)에 주어진다.

처리(B)는, 선택부(12)에 의해 선택된 값을 기초로 연산을 행하고, 상기 연산결과를 기초로, 처리(1)의 중간결과가 변수(1)(Z1)에 저장되고, 처리(1)의 최종결과가 조작량(13)으로서 출력된다. 여기에, 선택부(12)에 입력되는 (Z1)은, 1주기 전에 처리(1)에서 연산처리되어 변수(1)에 저장된 값이다.

상기 방법에서 계산된 조작량(13)은, 예컨대, 외부 버스(1)를 통해서 판독되어 D/A변환기와 같은 출력회로로 입력된다라는 방법에 의해, 제어대상을 구동하기 위하여 사용된다.

상기 일예로서, 도 5에 외부상태신호(10)를 1비트의 신호로 하고, 외부상태신호(10)가 0인 경우, 도 6의 선택부(12)에 있어서 처리(A)의 출력이 선택되고, 외부상태신호가 1인 경우, 도 6의 선택부(12)에 있어서 Z1이 선택되는 것으로 한다.

도 7에, 도 6에 나타내는 처리형태예를 도 5의 DSP에서 처리시킨 경우의 프로그램 흐름의 일부를 나타낸다. 도 7의 프로그램 흐름의 『처리(A)→21→22→23→ 24→25→26→처리B』의 흐름을 구체화한 것이고, 각 명령은 프로그램 메모리 (3)로부터 명령 디코더(4)에 전송된다.

우선, 외부입력명령(21)의 실행에 의해, 외부상태신호(10)가 데이터 메모리 (5)의 K번지에 저장된다. 다음에, 비교명령(22)의 실행에 의해, 데이터 메모리(5)의 K번지의 값과 비교명령(22)의 피연산자 내에 있는 비교값이 데이터 메모리 (5)로부터 연산기(6)에 전송되어서 비교처리되고, 일치한 경우, 조건 JUMP명령(23)의 실행에 의해, 데이터 전송명령(26)의 존재하는 어드레스 값이 프로그램 카운터(2)에 세트되고, 계속해서 데이터 전송명령(26)의 실행에 의해, 처리(A) 출력값이 데이터 메모리(5) 내의 T번지에 저장된다.

비교명령(22)에 의한 비교처리에서 불일치한 경우, 프로그램 카운터(2)는 +1카운트업되고, 이어서 데이터 전송명령(24)의 실행에 의해, 변수(1)(Z1)의 값이 데이터 메모리(5) 내의 T번지에 저장되고, JUMP명령(25)의 실행에 의해, 처리(B)의 존재하는 어드레스 값이 프로그램 카운터(2)에 세트되고, 제어가 처리(B)로 이동한다.

처리(B)에서는, 데이터 메모리(5) 내의 T번지에 저장되어 있는 값을 기초로 연산처리를 행하게 된다. 결국, 외부상태신호(10)의 값에 의해서, 처리(B)로의 입력이, 처리(A) 출력값, 변수(Z1)로부터 선택되게 된다. 여기서는, 선택부(12)의 최대처리경로는, 『21→22→23→24→25』이고, 최소 5시스템 클럭시간 걸리게 된다.

또한, 이 예에서는, 2종류의 값으로부터의 선택처리이었지만, 이것이 N종류의 값으로부터의 선택처리로 되었을 경우, 도 7의 명령군(27)이 현행보다 더욱 (N-2)개 증가하게 되고, 프로그램 메모리(3)의 용량증가로 이어질 뿐만아니라, 선택부 (12)의 최소처리시간도, 현행보다 더욱 5×(N-2) 시스템 클럭 시간증가하고, 이 처리부하의 영향으로, 본래 행해야하는 제어처리에 할당하는 시간이 부족한 경우가 발생한다.

그러나 상기한 바와 같이 종래의 DSP에서는, 프로그램 처리에 있어서, 외부로부터의 정보를 판단기준으로 하여 변수선택을 행할 때, 그 처리에 시간을 필요로 하고, 또한, 프로그램의 증가로 이어지기 때문에 프로그램 메모리(3)의 용량증가를 초래하게 된다.

이것은, 상기 DSP를 내장하는 시스템(LSI)을 개발할 때, 처리의 고속화를 방해할 뿐만아니라, LSI 칩 사이즈의 증대를 초래하고, 또는 소비전력 및 칩비용의 증대로 이어진다라는 문제점을 보유하고 있다.

본 발명은, 시스템 제어에 있어서 고속의 연산처리가 가능한 디지털신호 처리장치 및 그 제어방법에 관한 것이다.

도 1은, 본 발명의 실시형태1의 디지털신호 처리장치의 구성을 나타내는 블럭도이다.

도 2는, 동 실시형태 1에 있어서의 데이터 선택처리에 관한 프로그램 흐름이다.

도 3은, 본 발명의 실시형태 2의 디지털신호 처리장치의 구성을 나타내는 블럭도이다.

도 4는, 동 실시형태2에 있어서의 데이터 선택처리에 관한 프로그램 흐름이다.

도 5는, 종래의 디지털신호 처리장치의 구성을 나타내는 블럭도이다.

도 6은, 서보계에서의 시스템 제어처리에서 연산 이외에 처리시간이 걸리는 처리형태예이다.

도 7은, 동 종래예에 있어서의 데이터 선택처리에 관한 프로그램 흐름이다.

본 발명은, 상기 종래의 문제점을 해결하는 것으로, 회로규모를 저감하여 소비전력의 증대 및 비용증가를 억제할 수 있고, 또한, 신호처리속도를 보다 고속화할 수 있는 디지털신호 처리장치 및 그 제어방법을 제공한다.

상기 과제를 해결하기 위하여 본 발명의 디지털신호 처리장치 및 그 제어방법은, 외부상태신호를 가공하는 수단 또는 조건판정 데이터 선택수단 등의 비교적 소규모의 회로와, 조건판정 데이터 선택명령 디코드 기능을 추가한다.

즉, 본 발명의 청구항 1에 기재된 디지털신호 처리장치는, 프로그램을 저장하기 위한 프로그램 메모리와, 상기 프로그램 메모리로부터의 명령을 판독하기 위한 프로그램 카운터와, 상기 프로그램 메모리로부터 판독된 명령에 따라서 제어신호 및 어드레스를 출력하는 명령 디코더부와, 그 명령 디코더부가 출력하는 어드레스를 지연시키기 위한 지연부와, 상기 명령 디코더부가 출력하는 어드레스를 기초로 데이터를 출력하고, 상기 지연부로부터 출력되는 어드레스를 기초로 데이터저장하는 데이터 메모리와, 그 데이터 메모리로부터의 출력데이터를 기초로 연산을 행하고, 연산결과를 상기 데이터 메모리로 전송하는 연산기를 구비한 디지털신호 처리장치에 있어서, 외부신호를 가공하는 외부신호 가공수단과, 그 수단에 의해서 생성되는 출력과 상기 연산기의 출력 중에서 한쪽을 선택하여 상기 데이터 메모리로 저장하는 수단을 보유하는 구성으로 한다.

청구항 2에 기재된 디지털신호 처리장치의 제어방법은, 청구항 1에 기재된 디지털신호 처리장치의 제어방법으로서, 프로그램 카운터가 생성한 어드레스에 따라, 프로그램 메모리로부터 외부입력명령을 판독시키는 스텝과, 상기 외부입력명령을 디코드하고, 연산제어신호를 발행시키는 스텝과, 상기 연산제어신호에 따라,외부신호 가공수단에 의해서 가공된 데이터를 데이터 메모리에 저장시키는 스텝과, 상기 프로그램 카운터가 생성한 어드레스에 따라, 상기 프로그램 메모리로부터 승산명령을 판독시키는 스텝과, 상기 승산명령을 디코드하고, 연산제어신호를 발행시키는 스텝과, 상기 연산제어신호에 따라, 선택대상으로 되는 데이터 메모리 변수(1)와 상기 가공데이터의 승산을 행하고, 그 승산결과를 상기 데이터 메모리에 저장시키는 스텝과, 상기 승산명령을 실행하고, 선택대상으로 되는 데이터 메모리 변수(2)와 상기 가공데이터의 승산을 행하고, 그 승산결과를 상기 데이터 메모리에 저장시키는 스텝과, 상기 변수(1) 및 변수(2)에 관해서 가산명령을 실행하고, 그 가산결과를, 외부신호를 판정조건으로 하여 선택된 결과로서, 상기 데이터 메모리에 저장시키는 스텝으로 이루어지는 방법이다.

청구항 3에 기재된 디지털신호 처리장치는, 프로그램을 저장하기 위한 프로그램 메모리와, 상기 프로그램 메모리로부터 명령을 판독하기 위한 프로그램 카운터와, 상기 프로그램 메모리로부터 판독된 명령에 따라서 제어신호 및 어드레스를 출력하는 명령 디코더부와, 그 명령 디코더부가 출력하는 어드레스를 지연시키기 위한 지연부와, 상기 명령 디코더부가 출력하는 어드레스를 기초로 데이터를 출력하고, 상기 지연부로부터 출력된 어드레스를 기초로 데이터 저장하는 데이터 메모리와, 그 데이터 메모리로부터 출력데이터를 기초로 연산을 행하고, 연산결과를 상기 데이터 메모리로 전송하는 연산기를 구비한 디지털신호 처리장치에 있어서, 외부신호를 판정정보로서 조건판정을 행하는 데이터 선택수단과, 상기 데이터를 선택수단을 실행시키는 조건판정 데이터 선택명령 기능을 가지는 수단을 보유하는 구성으로 한다.

청구항 4에 기재된 디지털신호 처리장치의 제어방법은, 청구항 3항에 기재된 디지털신호 처리장치의 제어방법으로서, 프로그램 카운터가 생성한 어드레스에 따라, 프로그램 메모리로부터 조건판정 데이터 선택명령을 판독시키는 스텝과, 상기 조건판정 데이터 선택명령을 디코드하고, 연산제어신호를 발행시키는 스텝과, 상기 연산제어신호에 따라, 데이터 선택수단의 선택대상으로 되는 데이터를 데이터 메모리로부터 판독시키는 스텝과, 상기 데이터 선택수단에 의해서, 외부신호에 따라 선택된 데이터를 상기 데이터 메모리로 전송시키는 스텝과, 지연부로부터의 어드레스에 따라, 상기 데이터 메모리에 상기 선택 데이터를 저장시키는 스텝으로 이루어지는 방법으로 한다.

이들 구성 및 방법에 의하면, 외부상태신호를 가공하는 수단 또는 조건판정 데이터 선택수단 등의 비교적 소규모의 회로와, 조건판정 데이터 선택명령 디코드기능을 추가함으로써, 비교명령, 조건점프명령, 점프명령을 실행하는 것에 종래 필요한 회로구성, 및, 프로그램 메모리의 용량을 삭감할 수 있다.

또한, 제어처리의 1주기 기간에 걸리는 데이터 선택처리시간을 단축하여, 제어 본래의 연산처리명령의 실행량을 증대한다.

이상에 의해, 회로규모를 저감하여 소비전력의 증대 및 비용증대를 억제할 수 있고, 또한, 신호처리속도를 보다 고속화할 수 있다.

특히, 프로그램을 실행하는 경우, 외부상태에 기초하여 제어처리를 변경할 때에, 그 변경의 판정조건으로 되는 외부상태수가 증가하는 외, 상기 효과가 현저하게 나타난다.

이하, 본 발명의 실시형태를 나타내는 디지털신호 처리장치 및 그 제어방법에 관해서, 도면을 참조하면서 구체적으로 설명한다.

(실시형태1)

본 발명의 실시형태1의 디지털신호 처리장치 및 그 제어방법을 설명한다.

도 1은 본 실시형태1의 디지털신호 처리장치의 구성을 나타내는 블럭도이다.도 1에 있어서, 외부 버스(1), 프로그램 카운터(2), 프로그램 메모리(3), 데이터 메모리(5), MUX(7), 지연부(8), 제어신호(9)의 각 기능은, 도 5에 나타내는 상기 종래의 DSP와 마찬가지이다. 명령 디코더(4)는, 종래의 디코드기능이기 때문에, 비교명령, 조건점프명령, 점프명령을 해석하는 기능을 없게 한 것이다. 따라서, 연산기 (6)도, 종래의 연산기능 중, 비교연산기능을 삭제한 것이다.

조건점프명령 및 점프명령을 삭제함으로써, 종래, 명령 디코더(4)로부터 프로그램 카운터(2)로의 어드레스 기록하기 위한 시스템은 없게 되어 있다.

인코더(51)는, 외부상태신호(10)를 입력하게 하고, 소정의 신호가공을 행하며, MUX(7)로 전송하는 것이다.

인코더(51)의 동작의 일예를 나타낸다. 외부상태신호(10)를 1비트의 신호로 하고, 외부상태신호(10)가 0인 경우, 도 6의 선택부(12)에 있어서 처리(A) 출력이 선택되고, 외부상태신호가 1인 경우, 도 6의 선택부(12)에 있어서 Z1이 선택되는 것으로 한다. 인코더(51)는, 외부상태신호(10)가 0일 때에는 1워드의 Ox0100값을, 또한, 외부상태신호(10)가 1일 때에는 1워드의 Ox0001값을 출력하는 기능을 보유한다.

이와 관련하여, 상기 0x는 C언어로 16진수인 것을 표기하는 것이고, 0x0100 및, 0x0001은, 16진수의 각각 0100 및 0001을 표시한다.

도 2에, 도 6에 나타낸 처리형태예를 도 1의 DSP에서 처리시킨 경우의 프로그램 흐름의 일부를 나타낸다. 도 2의 프로그램 흐름의 『처리(A)→31→32→33→34→처리B』는, 도 6의 『처리(A)→선택부(12)→처리B』의 흐름을 구체화한 것이고,각 명령은 프로그램 메모리(3)로부터 명령 디코더(4)에 전송된다. 현시점에서 처리 (A) 출력, 변수(1)는 각 데이터 메모리(5)에 저장되어 있는 것으로 한다.

우선, 도 2의 외부입력명령(31)의 실행에 의해, 외부상태신호(10)를 인코더 (51)에 의해 가공한 신호(상기 0x0100이, 0x0001)가 데이터 메모리(5)의 K번지에 저장된다.

다음에, 승산명령(32)의 실행에 의해, 데이터 메모리(5)의 K번지의 값과 처리(A) 출력값이 데이터 메모리(5)로부터 연산기(6)에 전송되어서(처리(A) 출력값)×(상기 K번지의 값의 상위 바이트)의 승산이 행해지고, 결과는 데이터 메모리(5)의 G1번지에 저장된다. 다음에, 승산명령(33)의 실행에 의해, 상기 K번지의 값과 변수 (1)(Z1)값이 데이터 메모리(5)로부터 연산기(6)에 전송되어서, Z1×(상기 K번지의 값의 하위 바이트)의 승산이 행해지고, 결과는 데이터 메모리(5)의 G2번지에 저장된다. 또한, 상기 상위 바이트는, 예컨대 K번지의 값이 「0x0100」인 경우, 「01」이 상위 바이트, 「00」이 하위 바이트이다.

상기 내용을 더욱 상세하게 설명하면, 외부상태신호(10)가 0인 경우는, 상기한 바와 같이 인코더(51)에 의해 0x0100이 데이터 메모리(5)의 K번지에 저장된다. 그 경우, 상기 「(처리(A) 출력값)×(상기 K번지의 값의 상위 바이트)」의 승산은, 「(처리(A) 출력값)×(0x01)」로 되고, 그 결과, 데이터 메모리(5)의 G1번지에는 「처리(A) 출력값」이 저장된다. 또한, 상기 「Z1×(상기 K번지의 값의 하위 바이트)」의 승산은, 「Z1×(0x00)」으로 되고, G2번지에는 「0x0000」이 저장된다.

다음에, 가산명령(34)의 실행에 의해, 번지G1의 데이터 + 번지G2의 데이터의결과가, 데이터 메모리(5)의 T번지에 저장된다. 상기 예에서는, 번지G1의 데이터 + 번지G2의 데이터의 결과는, (처리(A) 출력값)×(0x0000)으로 되는 것이므로, 데이터 메모리(5)의 T번지에 (처리(A) 출력값)이 저장된다. 상기와는 반대로, 인코더 (51)에 의해 데이터 메모리(5)의 K번지에 0x0001이 저장된 경우는, 상기와는 반대로 (변수Z1)이 저장되게 된다. 결국, 외부상태신호(10)의 값에 의해, 처리(B)로의 입력이, 처리(A) 출력값, 변수(Z1)로부터 선택된 것으로 된다.

처리B에서는 T번지에 저장되어 있는 값을 기초로 연산처리를 행하는 것으로 된다. 여기서는, 선택부(12)의 처리경로는, 항상 일정하여 『31→32→33→34』이고, 4시스템 클럭 시간으로 된다.

또한, 이 예에서는, 2종류의 값으로부터의 선택처리이었지만, 이것이 N종류의 값으로부터의 선택처리로 된 경우에도, 도 2의 외부입력명령 1개, 승산명령N개, 가산명령(N-1)개를 행하면 좋고, 종래예에 비교하여 프로그램 메모리(3)의 용량을 삭감할 수 있을 뿐만아니라, 도 6의 선택부(12)의 최소처리시간도, 1+N+(N-1)=2N시스템 클럭 시간으로 끝난다.

(실시형태2)

본 발명의 실시형태2의 디지털신호 처리장치 및 그 제어방법을 설명한다.

도 3은 본 실시형태2의 디지털신호 처리장치의 구성을 나타내는 블럭도이다. 도 3에 있어서, 외부 버스(1), 프로그램 카운터(2), 프로그램 메모리(3), 데이터 메모리(5), 지연부(8), 제어신호(9)의 각 기능은, 도 5에 나타내는 상기 종래의 DSP와 마찬가지이다. 명령 디코더(4)는, 상기 종래의 디코드기능으로부터, 비교명령, 조건점프명령, 점프명령을 해석하는 기능을 없게 하고, 또한, 도 4의 데이터 선택명령(41)을 해석하는 기능을 부가한 것이다. 따라서, 연산기(6)도, 종래의 연산기능 중, 비교연산기능을 삭제한 것이다. 조건점프명령, 점프명령을 삭제함으로써, 종래, 명령 디코더(4)로부터 프로그램 카운터(2)로의 어드레스 기록을 위한 시스템은 없게 되어 있다.

여기에, 도 4의 데이터 선택명령(41)을 실행하면, MUX(61)는, 외부상태신호 (10)가 0인 경우, 데이터 메모리의 X출력을 선택하고, 외부상태신호(10)가 1인 경우, 데이터 메모리의 Y출력을 선택한다. MUX(62)는, 실행되는 명령이 데이터 선택명령의 경우에 MUX(61)의 출력을 선택하고, 실행되는 명령이 데이터 선택명령 이외의 경우에 연산기(6)의 출력을 선택한다. 결국, MUX(62)의 출력은, 실행되는 명령이 데이터 선택명령의 경우에는 외부상태신호(10)에 의해서 데이터 메모리의 X출력 또는 Y출력이 선택되고, 실행되는 명령이 데이터 선택명령 이외의 경우에는, 데이터 메모리의 X출력과 Y출력을 연산기(6)로 연산한 결과가 선택된다.

또한, 지연부(8)는, 상기 종래예와 마찬가지로, 명령 디코더(4)가 생성한 데이터 메모리 저장 어드레스를 일시적으로 기억하고, 소정시간 대기 후에 데이터 메모리(5)에 전송한다.

도 4에, 도 4에서 나타낸 처리형태예를 도 3의 DSP에서 처리시킨 경우의 프로그램 흐름의 일부를 나타낸다. 도 4의 프로그램 흐름의 『처리(A)→41→처리B』는, 도 6의 『처리(A)→선택부12→처리B』의 흐름을 구체화한 것이고, 각 명령은 프로그램 메모리(3)로부터 명령 디코더(4)에 전송된다. 현시점에서, 처리(A) 출력,변수(1)는 각각 데이터 메모리(5)에 저장되어 있는 것으로 한다.

우선, 데이터 선택명령(41)의 실행에 의해, 데이터 메모리(5)의 X포트로부터 처리(A) 출력값이, Y포트로부터 변수(1)(Z1)값이 출력되고, MUX(61)에서, 외부상태신호(10)의 값에 의해 어떤 한 값이 선택되고, MUX(62)에서 상기 선택값이 선택되어 데이터 메모리(5)의 T번지에 저장된다. 처리(B)에서는 T번지에 저장되어 있는 값을 기초로 연산처리를 행하는 것으로 된다.

결국, 외부상태신호(10)의 값에 의해서, 처리(B)로의 입력이, 처리(A) 출력값, 변수(Z1)로부터 선택된 것으로 된다. 여기서는, 선택부(12)의 처리경로는 항상 일정하여 『41』만이고, 1시스템 클럭시간으로 된다.

이 예에서는, 2종류의 값으로부터의 선택처리이었지만, 이것이 N종류의 값으로부터의 선택처리로 된 경우에도, (N-1)개의 데이터 선택명령을 행하면 좋고, 종래예에 비교하여 프로그램 메모리(3)의 용량을 삭감할 수 있을 뿐만아니라, 선택부(12)의 최소처리시간도, (N-1)시스템 클럭시간으로 끝난다.

Claims

프로그램을 저장하기 위한 프로그램 메모리와, 상기 프로그램 메모리로부터 명령을 판독하기 위한 프로그램 카운터와, 상기 프로그램 메모리로부터 판독된 명령에 따라서 제어신호 및 어드레스를 출력하는 명령 디코더부와, 그 명령 디코더부가 출력하는 어드레스를 지연시키기 위한 지연부와, 상기 명령 디코더부가 출력하는 어드레스를 기초로 데이터를 출력하고, 상기 지연부로부터 출력되는 어드레스를 기초로 데이터 저장하는 데이터 메모리와, 그 데이터 메모리로부터의 출력데이터를 기초로 연산을 행하고, 연산결과를 상기 데이터 메모리로 전송하는 연산기를 구비한 디지털신호 처리장치에 있어서, 외부신호를 가공하는 외부신호 가공수단과, 그 수단에 의해서 생성되는 출력과 상기 연산기의 출력 중에서 한쪽을 선택하여 상기 데이터 메모리로 저장하는 수단을 보유하는 것을 특징으로 하는 디지털신호 처리장치.
제 1항에 기재된 디지털신호 처리장치의 제어방법으로서,

프로그램 카운터가 생성한 어드레스에 따라, 프로그램 메모리로부터 외부입력명령을 판독시키는 스텝과,

상기 외부입력명령을 디코드하고, 연산제어신호를 발행시키는 스텝과,

상기 연산제어신호에 따라, 외부신호 가공수단에 의해서 가공된 데이터를 데이터 메모리에 저장시키는 스텝과,

상기 프로그램 카운터가 생성한 어드레스에 따라, 상기 프로그램 메모리로부터 승산명령을 판독시키는 스텝과,

상기 승산명령을 디코드하고, 연산제어신호를 발행시키는 스텝과,

상기 연산제어신호에 따라, 선택대상으로 되는 데이터 메모리 변수(1)와 상기 가공데이터의 승산을 행하고, 그 승산결과를 상기 데이터 메모리에 저장시키는 스텝과,

상기 승산명령을 실행하고, 선택대상으로 되는 데이터 메모리 변수(2)와 상기 가공데이터의 승산을 행하고, 그 승산결과를 상기 데이터 메모리에 저장시키는 스텝과,

상기 변수(1) 및 변수(2)에 관해서 가산명령을 실행하고, 그 가산결과를, 외부신호를 판정조건으로 하여 선택된 결과로서, 상기 데이터 메모리에 저장시키는 스텝으로 이루어지는 디지털신호 처리장치의 제어방법.
프로그램을 저장하기 위한 프로그램 메모리와, 상기 프로그램 메모리로부터 명령을 판독하기 위한 프로그램 카운터와, 상기 프로그램 메모리로부터 판독된 명령에 따라서 제어신호 및 어드레스를 출력하는 명령 디코더부와, 그 명령 디코더부가 출력하는 어드레스를 지연시키기 위한 지연부와, 상기 명령 디코더부가 출력하는 어드레스를 기초로 데이터를 출력하고, 상기 지연부로부터 출력된 어드레스를 기초로 데이터 저장하는 데이터 메모리와, 그 데이터 메모리로부터의 출력데이터를 기초로 연산을 행하고, 연산결과를 상기 데이터 메모리로 전송하는 연산기를 구비한 디지털신호 처리장치에 있어서,

외부신호를 판정정보로 하여 조건판정을 행하는 데이터 선택수단과, 상기 데이터를 선택수단을 실행시키는 조건판정 데이터 선택명령 기능을 가지는 수단을 보유하는 것을 특징으로 하는 디지털신호 처리장치.
제 3항에 기재된 디지털신호 처리장치의 제어방법으로서,

프로그램 카운터가 생성한 어드레스에 따라, 프로그램 메모리로부터 조건판정 데이터 선택명령을 판독시키는 스텝과,

상기 조건판정 데이터 선택명령을 디코드하고, 연산제어신호를 발행시키는 스텝과,

상기 연산제어신호에 따라, 데이터 선택수단의 선택대상으로 되는 데이터를 데이터 메모리로부터 판독시키는 스텝과,

상기 데이터 선택수단에 의해서, 외부신호에 따라 선택된 데이터를 상기 데이터 메모리로 전송시키는 스텝과,

지연부로부터의 어드레스에 따라, 상기 데이터 메모리에 상기 선택 데이터를 저장시키는 스텝으로 이루어지는 디지털신호 처리장치의 제어방법.