CN1229718C - 数字信号处理装置及其控制方法 - Google Patents

数字信号处理装置及其控制方法 Download PDF

Info

Publication number
CN1229718C
CN1229718C CNB008018375A CN00801837A CN1229718C CN 1229718 C CN1229718 C CN 1229718C CN B008018375 A CNB008018375 A CN B008018375A CN 00801837 A CN00801837 A CN 00801837A CN 1229718 C CN1229718 C CN 1229718C
Authority
CN
China
Prior art keywords
data
carrier store
address
output
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008018375A
Other languages
English (en)
Other versions
CN1321272A (zh
Inventor
今村泰
井上贵生
渡部隆弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1321272A publication Critical patent/CN1321272A/zh
Application granted granted Critical
Publication of CN1229718C publication Critical patent/CN1229718C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34047—Dsp digital signal processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)
  • Complex Calculations (AREA)

Abstract

本发明揭示一种能够缩小电路尺寸，抑制电力消耗的增加和成本的上升，并且能够进一步提高信号处理速度的数字信号处理装置及其控制方法。为此，本发明增加了对外部状态信号10进行加工的编码器51等比较小尺寸的电路，增加了条件判定数据选择命令译码功能，以此去除执行比较命令、条件转移命令、转移命令时向来需要的电路结构，并去除程序存储器3的容量。

Description

数字信号处理装置及其控制方法
技术领域
本发明涉及在系统控制中能够进行高速运算处理的数字信号处理装置及其控制方法。
背景技术
通常，在伺服控制等系统控制领域，总是努力使控制对象的实际输出与所期待的目标值之间的误差经常保持最小。这时将该误差值作为数字值取入，对该数字值进行运算，生成对控制对象最合适的操作量的装置、即数字信号处理器(简称“DSP”)近年来很常使用。
这样的DSP也有特殊化为某种用途，其运算处理硬件化的，但多数是采取利用程序进行控制的结构的，这种DSP在按照所提供的程序进行其处理上与微处理器相同，但是以用更高的速度进行高功能运算处理为特征。
图5表示已有的DSP的内部结构。在图5中，程序计数器2可以从外部总线1设定任意值，随着DSP的处理启动，生成程序存储器3的读出地址。又，程序计数器2一旦在命令译码器4检测出转移命令，就将转移目的地地址设定于程序计数器2，而此外的情况下则与系统时钟同步地增加+1。
程序存储器3从外部总线1读入程序，输出程序计数器2输出的地址的程序字码。
命令译码器4随着DSP的处理启动，对从程序存储器3来的程序字码进行解释，生成内部各部进行控制的控制信号9、传送到延迟部8的数据存储器存储地址、以及从数据存储器5读出输入运算器6的数据X、Y用的数据存储器读出地址。
在这里，控制信号9是用于对DSP内部的运算器6、数据存储器5、延迟部8进行控制的信号。
延迟部8暂时存储命令译码器4生成的数据存储器存储地址，在等待规定的时间之后再传送到数据存储器5。这所谓规定的时间相当于对于命令指定的运算处理，运算器6输出运算结果数据为止的延迟时间。
数据存储器5采用能够从外部总线1存储数据的结构，而且具有按照所述数据存储器读出地址向运算器6输出数据的功能以及按照从延迟部6来的数据存储器存储地址存储运算器6输出的数据的功能。
MUX7是在命令译码器4检测出运算命令之后，在将该运算结果写入数据存储器5的时刻，选择运算器6的运算结果传送到数据存储器5的装置，在命令译码器4检测出外部输入命令之后，在外部状态信号10写入数据存储器5的时刻，选择外部状态信号10传送到数据存储器5的装置。
图6是在伺服控制处理中在运算以外花费处理时间的处理形态例。在图6中，误差量11是控制对象的实际输出与期待的输出之间的差，操作量13是使控制对象操作用的信息。
误差量11以某一定的周期被输入处理A，因此到以误差量11为依据生成操作量13为止的时间是有限制的，在该限制时间内，有必要进行下述处理。
首先，以误差量11为依据在处理A进行运算处理，由选择部12从该运算结果与变量1(Z1)的值中选择其一传递给处理B。
处理B以选择部12选择的值为依据进行运算，以该运算结果为依据，将处理1的中间结果作为变量1(Z1)存储，将处理1的最终结果作为操作量13输出。在这里，输入选择部12的Z1是1周期之前在处理1进行运算处理后作为变量1存储的值。
以上述方法计算的操作量13利用通过例如外部总线1读出，然后向D/A变换器那样的输出电路输入的方法，使用于驱动控制对象。
作为上述一个例子，以图5的外部状态信号10为1位的信号，在外部状态信号10为0的情况下，在图6的选择部12选择处理A的输出，在外部状态信号为1的情况下，在图6的选择部12选择Z1。
图7是用图5的DSP处理图6中所示的处理形态例的情况下的程序流程图的一部分。图7的程序流程的『处理A→21→22→23→24→25→26→处理B』是图6的『处理A→选择部12→处理B』的流程的具体化，各命令从程序存储器3传送到命令译码器4。
首先，利用外部输入命令21的执行，在数据存储器5的K号地址存储外部状态信号10。接着利用比较命令22的执行，将数据存储器5的K号地址的值与比较命令22的操作数内的比较值从数据存储器5传送到运算器6，进行比较处理，在一致的情况下，利用条件JUMP命令23的执行，将数据传送命令26存在的地址值设定于程序计数器2，接着利用数据传送命令26的执行，将处理A输出值存储于数据存储器5内的T号地址。
在根据比较命令22进行的比较处理中不一致的情况下，程序计数器2增加+1，接着利用数据传送命令24的执行，将变量1(Z1)的值存储于数据存储器5内的T号地址，利用JUMP命令25的执行，将处理B存在的地址值设定于程序计数器2，控制转移到处理B。
在处理B，以数据存储器5内的T号地址存储的值为依据进行运算处理。也就是说，向处理B的输入是根据外部状态信号10的值从处理A输出值和变量Z1中选择的。在这里，选择部12的最大处理路径是『21→22→23→24→25』，最少需要5个系统时钟时间。
又，在这个例子中，是从两个值中进行选择的选择处理，但是，在这是从N个值中选择的选择处理的情况下，图7的命令群27比现在进一步增加(N-2)个，不仅与程序存储器3的容量增加有关，选择部12的最小处理时间也比当前进一步增加5×(N-2)个系统时钟时间，由于该处理负载的影响，发生本来应该进行的控制处理分配的时间不足的情况。
但是在如上所述的已有的DSP中，在程序处理中以来自外部的信息作为判断基准进行变量选择时，该处理需要时间，又由于与程序的增加有关，导致程序存储器3的容量增加。
这带来了这样的问题，即不仅在开发内藏该DSP的系统LSI时妨碍处理的高速化，而且造成LSI芯片尺寸的增大，从而导致消耗功率的增大和成本的提高。
发明内容
本发明是为解决上述存在问题而作出的，其目的在于，提供能够缩小电路尺寸，抑制电力消耗的增加和成本的上升，并且能够进一步提高信号处理速度的数字信号处理装置及其控制方法。
为了解决上述存在问题，本发明的数字信号处理装置及其控制方法增加了对外部状态信号进行加工的装置或条件判定数据选择装置等比较小尺寸的电路，还增加了条件判定数据选择命令译码功能。
即本申请第1发明的的数字信号处理装置，具备存储程序用的程序存储器、用于从所述程序存储器读出命令的程序计数器、根据从所述程序存储器读出的命令输出控制信号及地址的命令译码器、使该命令译码器输出的地址延迟用的延迟部件、以所述命令译码器输出的地址为依据输出数据，以所述延迟部件输出的地址为依据进行数据存储的数据存储器、以及以该数据存储器的输出数据为依据进行运算，将运算结果传送到所述数据存储器的运算器，所述的数字信号处理装置还具有对外部信号进行加工的外部信号加工装置、以及从该装置生成的输出与所述运算器的输出中选择其中一个输出存储于所述数据存储器的装置。
本申请第2发明的的控制方法是对根据第1发明所述的数字信号处理装置进行控制的控制方法，包含根据程序计数器生成的地址，从程序存储器读出外部输入命令的步骤、将所述外部输入命令译码，发出运算控制信号的步骤、根据所述运算控制信号，将外部信号加工装置加工的数据存储于数据存储器的步骤、根据所述程序计数器生成的地址，从所述程序存储器读出乘法运算命令的步骤、将所述乘法运算命令译码，发出运算控制信号的步骤、根据所述运算控制信号，进行作为选择对象的数据存储器变量1与所述加工数据的乘法运算，将该乘法运算结果存储于所述数据存储器的步骤、执行所述乘法运算命令，进行作为选择对象的数据存储器变量2与所述加工数据的乘法运算，将该乘法运算结果存储于所述数据存储器的步骤、以及对所述变量1及所述变量2执行加法运算命令，将该加法运算结果作为以外部信号为判定条件进行选择的结果，存储于所述数据存储器的步骤。
本申请第3发明的数字信号处理装置，具备存储程序用的程序存储器、用于从所述程序存储器读出命令的程序计数器、根据从所述程序存储器读出的命令输出控制信号及地址的命令译码器、使该命令译码器部输出的地址延迟用的延迟部件、以所述命令译码器部输出的地址为依据输出数据，以所述延迟部件输出的地址为依据进行数据存储的数据存储器、以及以该数据存储器的输出数据为依据进行运算，将运算结果传送到所述数据存储器的运算器，所述的数字信号处理装置还具有以外部信号作为判定信息进行条件判定的数据选择装置、以及具有使所述数据选择装置执行的条件判定数据选择命令功能的装置。
本申请第4发明的控制方法是对第3发明所述的数字信号处理装置进行控制的控制方法，包含根据程序计数器生成的地址，从程序存储器读出条件判定数据选择命令的步骤、将所述条件判定数据选择命令译码，发出运算控制信号的步骤、根据所述运算控制信号，将作为数据选择装置的选择对象的数据从数据存储器中读出的步骤、利用所述数据选择装置根据外部信号选择的数据传送到所述数据存储器的步骤、以及根据从延迟部件来的地址，将所述选择数据存储于所述数据存储器的步骤。
利用这些结构和方法，借助于对外部状态信号进行加工的装置或条件判定数据选择手段等比较小尺寸的电路，并增加条件判定数据选择命令译码功能，能够削减执行比较命令、条件转移命令、转移命令时向来需要的电路结构，并且能够削减程序存储器的容量。
又将缩短控制处理一个周期的时间的数据选择处理时间，增大控制本来的运算处理命令的执行量。
根据上面所述，可以缩小电路尺寸，抑制电力消耗的增加和成本的上升，并且能够进一步提高信号处理速度。
特别是在执行程序的情况下，在根据外部状态变更控制处理时，越是增加作为该变更的判定条件的外部状态数目，上述效果越是显著地表现出来。
附图概述
图1是本发明实施形态1的数字信号处理装置的结构方框图。
图2是关于上述实施形态1的数据选择处理的程序流程图。
图3是本发明实施形态2的数字信号处理装置的结构方框图。
图4是关于上述实施形态2的数据选择处理的程序流程图。
图5是已有的数字信号处理装置的结构方框图。
图6是用伺服系统的系统控制处理中运算以外花费处理时间的处理形态例。
图7是关于上述已有的例子的数据选择处理的程序流程图。
本发明的最佳实施方式
下面参照附图对表示本发明的实施形态的数字信号处理装置及其控制方法进行具体说明。
实施形态1
下面对本发明实施形态1的数字信号处理装置及其控制方法进行说明。
图1是本发明实施形态1的数字信号处理装置的结构方框图。在图1中，外部总线1、程序计数器2、程序存储器3、数据存储器5、MUX7、延迟部8、控制信号9各自的功能与图5所示的上述已有的DSP相同。命令译码器4是从已有的译码器功能中去除解释比较命令、条件转移命令、转移命令的功能的译码器。因此，运算器6也从已有的运算功能中去除比较运算功能。
由于去除条件转移命令和转移命令，也就去除了向来从命令译码器4向程序计数器2写入地址用的联系。
编码器51是以外部状态信号10作为输入，进行规定的信号加工，然后向MUX7传送的装置。
编码器51的动作如下所示。以外部状态信号10作为1位的信号，在外部状态信号10为0的情况下，在图6中的选择部12选择处理A输出，在外部状态信号10为1的情况下，在图6中的选择部12选择Z1。编码器51具有在外部状态信号10为0时输出1字的0x0100值，而在外部状态信号10为1时，输出1字的0x0001值的功能。
附带说明，上述0x是表示用C语言16进制数，0x0100及0x0001分别表示16进制数0100及0001。
图2表示用图1的DSP处理图6所示的处理形态的例子的情况下的程序流程的一部分。图2的程序流程的『处理A→31→32→33→34→处理B』是图6的『处理A→选择部12→处理B』的流程的具体化，各命令从程序存储器3传送到命令译码器4。在当前时刻，处理A输出、变量1分别存储于数据存储器5。
首先，利用图2的外部输入命令31的执行，将利用编码器51加工外部状态信号10的信号(上述0x0100或0x0001)存储于数据存储器5的K号地址。
接着，借助于乘法运算命令32的执行，将数据存储器5的K号地址的值与处理A输出值从数据存储器5传送到运算器6，进行(处理A输出值)×(上述K号地址的值的上位字节)的乘法运算，结果存储于数据存储器5的G1号地址。接着利用乘法运算命令33的执行，将所述K号地址的值与变量1(Z1)的值从数据存储器5传送到运算器6，进行Z1×(上述K号地址的值的下位字节)的乘法运算，其结果存储于数据存储器5的G2号地址。还有，上述所谓上位字节，在例如K号地址为「0x0100」的情况下，「01」就是上位字节，「00」就是下位字节。
上述内容如果更详细说明，就是说，在外部状态信号10为0的情况下，如上所述，利用编码器51将0x0100存储于数据存储器5的K号地址。在这种情况下，上述「(处理A输出值)×(上述K号地址的值的上位字节)」的乘法运算变成「(处理A输出值)×(0x01)」，其结果是，在数据存储器5的G1号地址存储「处理A输出值」。又，上述「Z1×(上述K号地址的值的下位字节)」的乘法运算变成「Z1×(0x00)」，在G2号地址存储「0x0000」。
接着，借助于执行加法运算命令34，将G1号地址的数据+G2号地址的数据的结果存储于数据存储器5的T号地址。上述例子中，G1号地址的数据+G2号地址的数据的结果为(处理A输出值)×(0x0000)，因此(处理A输出值)存储于数据存储器5的T号地址。与上面所述相反，利用编码器51在数据存储器5的K号地址存储0x0001时，与上面所述相反，存储变量Z1。也就是说，对处理B的输入根据外部状态信号10的值从处理A输出值和变量Z1中选择。
在处理B中，以在T号地址存储的值为依据进行运算处理。在这里，选择部12的处理路径通常是一定的路径『31→32→33→34』，为4个系统时钟时间。
又，在这个例子中，是从两个值中进行选择的选择处理，但是，这即使是从N个值中选择的选择处理也是，若能够进行图2的外部输入命令1个、乘法运算命令N个、加法运算命令(N-1)个的处理即可，和已有技术的例子相比，不仅能够削减程序存储器3的容量，而且图6的选择部12的最小处理时间也只要1+N+(N-1)＝2N个系统时钟时间即可。
实施形态2
下面对本发明实施形态2的数字信号处理装置及其控制方法加以说明。
图3是本发明实施形态2的数字信号处理装置的结构方框图。在图3中，外部总线1、程序计数器2、程序存储器3、数据存储器5、延迟部8、控制信号9各自的功能与图5所示的上述已有的DSP相同。命令译码器4是从上述已有的译码器功能中去除解释比较命令、条件转移命令、转移命令的功能，并且附加解释图4的数据选择命令41的功能的译码器。因此，运算器6也从已有的运算功能中去除比较运算功能。由于去除条件转移命令和转移命令，也就去除了向来从命令译码器4向程序计数器2写入地址用的联系。
在这里，一旦执行图4的数据选择命令41，MUX61在外部状态信号10为0时选择数据存储器的X输出，在外部状态信号10为1时选择数据存储器的Y输出。MUX62在执行的命令为数据选择命令时选择MUX61的输出，在执行的命令为不是数据选择命令时，选择运算器6的输出。也就是说，MUX62的输出，在执行的命令为数据选择命令时，利用外部状态信号10选择数据存储器的X输出或Y输出，在执行的命令不是数据选择命令时，选择数据存储器的X输出与Y输出用运算器6进行计算的结果。
还有，延迟部8与上述已有技术的例子相同，将命令译码器4生成的数据存储器存储地址暂时存储，在等待规定的时间之后再传送到数据存储器5。
图4是用图3的DSP处理图6中所示的处理形态例的情况下的程序流程图的一部分。图4的程序流程的『处理A→41→处理B』是图6的『处理A→选择部12→处理B』的流程的具体化，各命令从程序存储器3传送到命令译码器4。在当前时刻，处理A输出、变量1分别存储于数据存储器5。
首先，利用数据选择命令41的执行，从数据存储器5的X端口输出处理A输出值，从Y端口输出变量1(Z1)的值，在MUX61利用外部状态信号10的值选择某一值，在MUX62选择该选择值存储于数据存储器5的T号地址。在处理B，以在T号地址存储的值为依据进行运算处理。
也就是说，根据外部状态信号10的值，从处理A输出值和变量Z1中选择向处理B的输入。在这里，选择部12的处理路径通常是一定的，只是『41』，为1个系统时钟时间。
在这个例子中，是从两个值中进行选择的选择处理，但是，这即使是从N个值中选择的选择处理也是，若能够进行(N-1)个数据选择命令即可，和已有技术的例子相比，不仅能够削减程序存储器3的容量，而且选择部12的最小处理时间也只要(N-1)个系统时钟时间即可。

Claims (4)

1.一种数字信号处理装置，具备
存储程序用的程序存储器、
用于从所述程序存储器读出命令的程序计数器、
根据从所述程序存储器读出的命令输出控制信号及地址的命令译码器、
使该命令译码器输出的地址延迟用的延迟部件、
以所述命令译码器输出的地址为依据输出数据，以所述延迟部件输出的地址为依据进行数据存储的数据存储器、以及
以该数据存储器的输出数据为依据进行运算，将运算结果传送到所述数据存储器的运算器，
其特征在于，还具有
对外部信号进行加工的外部信号加工装置、以及
从该装置生成的输出与所述运算器的输出中选择其中一个输出存储于所述数据存储器的装置。
2.对根据权利要求1所述的数字信号处理装置进行控制的控制方法，其特征在于，包含
根据程序计数器生成的地址，从程序存储器读出外部输入命令的步骤、
将所述外部输入命令译码，发出运算控制信号的步骤、
根据所述运算控制信号，将外部信号加工装置加工的数据存储于数据存储器的步骤、
根据所述程序计数器生成的地址，从所述程序存储器读出乘法运算命令的步骤、
将所述乘法运算命令译码，发出运算控制信号的步骤、
根据所述运算控制信号，进行作为选择对象的数据存储器变量1与所述加工数据的乘法运算，将该乘法运算结果存储于所述数据存储器的步骤、
执行所述乘法运算命令，进行作为选择对象的数据存储器变量2与所述加工数据的乘法运算，将该乘法运算结果存储于所述数据存储器的步骤、以及
对所述变量1及所述变量2执行加法运算命令，将该加法运算结果作为以外部信号为判定条件进行选择的结果，存储于所述数据存储器的步骤。
3.一种数字信号处理装置，具备
存储程序用的程序存储器、
用于从所述程序存储器读出命令的程序计数器、
根据从所述程序存储器读出的命令输出控制信号及地址的命令译码器、
使该命令译码器输出的地址延迟用的延迟部件、
以所述命令译码器输出的地址为依据输出数据，以所述延迟部件输出的地址为依据进行数据存储的数据存储器、以及
以该数据存储器的输出数据为依据进行运算，将运算结果传送到所述数据存储器的运算器，
其特征在于，还具有
以外部信号作为判定信息进行条件判定的数据选择装置、以及
具有使所述数据选择装置执行的条件判定数据选择命令功能的装置。
4.对根据权利要求3所述的数字信号处理装置进行控制的控制方法，其特征在于，包含
根据程序计数器生成的地址，从程序存储器读出条件判定数据选择命令的步骤、
将所述条件判定数据选择命令译码，发出运算控制信号的步骤、
根据所述运算控制信号，将作为数据选择装置的选择对象的数据从数据存储器中读出的步骤、
利用所述数据选择装置将根据外部信号选择的数据传送到所述数据存储器的步骤、以及
根据从延迟部件来的地址，将所述选择数据存储于所述数据存储器的步骤。
CNB008018375A 1999-08-31 2000-08-30 数字信号处理装置及其控制方法 Expired - Fee Related CN1229718C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24415899 1999-08-31
JP244158/99 1999-08-31
JP244158/1999 1999-08-31

Publications (2)

Publication Number Publication Date
CN1321272A CN1321272A (zh) 2001-11-07
CN1229718C true CN1229718C (zh) 2005-11-30

Family

ID=17114637

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008018375A Expired - Fee Related CN1229718C (zh) 1999-08-31 2000-08-30 数字信号处理装置及其控制方法

Country Status (7)

Country Link
US (1) US6704853B1 (zh)
JP (1) JP3534737B2 (zh)
KR (1) KR100396189B1 (zh)
CN (1) CN1229718C (zh)
ID (1) ID29154A (zh)
TW (1) TWI226015B (zh)
WO (1) WO2001016712A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273425B (en) * 2004-12-21 2007-02-11 Hon Hai Prec Ind Co Ltd An apparatus and method for encoding digital data of transferring on single digital signal circuit
CN100377068C (zh) * 2005-08-29 2008-03-26 硕颉科技股份有限公司 串行式存储器程序控制器
GB2480285A (en) 2010-05-11 2011-11-16 Advanced Risc Mach Ltd Conditional compare instruction which sets a condition code when it is not executed

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2215877A5 (zh) * 1973-01-26 1974-08-23 Thomson Csf
US3875391A (en) * 1973-11-02 1975-04-01 Raytheon Co Pipeline signal processor
US4298936A (en) * 1979-11-15 1981-11-03 Analogic Corporation Array Processor
JPH02224516A (ja) 1989-02-27 1990-09-06 Nec Corp 適応信号処理回路
JP2901648B2 (ja) 1989-07-03 1999-06-07 沖電気工業株式会社 ディジタル信号処理プロセッサ及びその制御方法
JPH04218834A (ja) 1990-12-19 1992-08-10 Yamaha Corp 条件分岐制御回路
JP3628361B2 (ja) 1994-11-02 2005-03-09 株式会社ルネサステクノロジ デジタル処理装置
US6154829A (en) * 1997-10-20 2000-11-28 Matsushita Electric Industrial Co., Ltd. Cascaded arithmetic pipeline data processor
KR100326270B1 (ko) * 1998-12-24 2002-05-09 박종섭 어드레스버퍼와칼럼프리디코더사이에서하나의공통어드레스버스라인을사용하는반도체메모리소자
KR100308618B1 (ko) * 1999-02-27 2001-09-26 윤종용 단일 칩 상의 마이크로프로세서-코프로세서 시스템을 구비한 파이프라인 데이터 처리 시스템 및 호스트 마이크로프로세서와 코프로세서 사이의 인터페이스 방법

Also Published As

Publication number Publication date
JP3534737B2 (ja) 2004-06-07
US6704853B1 (en) 2004-03-09
WO2001016712A1 (fr) 2001-03-08
KR20010080916A (ko) 2001-08-25
KR100396189B1 (ko) 2003-08-27
TWI226015B (en) 2005-01-01
CN1321272A (zh) 2001-11-07
ID29154A (id) 2001-08-02

Similar Documents

Publication Publication Date Title
CN1127687C (zh) 带外部协处理器可访问的上下文切换寄存器组的risc处理器
CN1144934A (zh) 具有执行送数指令执行部件的数据处理器及其操作方法
US10007605B2 (en) Hardware-based array compression
CN1434380A (zh) 图像处理装置和方法以及用于该装置的编译程序
CN1402843A (zh) 在一个周期内处理乘累加运算
CN1126340A (zh) 可再配置的专用器件
CN1173262C (zh) 虚拟机指令的优化字节码解释器
CN100492919C (zh) 一跨序列排序涡轮码系统和其操作方法
CN1229718C (zh) 数字信号处理装置及其控制方法
CN1320450C (zh) 提供可变宽度的至少六路加法指令的方法及相应装置
KR101497346B1 (ko) 명령으로서 데이터 값을 평가하기 위한 시스템 및 방법
CN1690951A (zh) 优化的处理器和指令对准
JP2002055814A (ja) 適切な発行先に命令を発行する命令発行装置
CN1257450C (zh) 节省资源的硬件环路
CN1296815C (zh) 二进制翻译中标志位的优化处理方法
US8595470B2 (en) DSP performing instruction analyzed m-bit processing of data stored in memory with truncation / extension via data exchange unit
CN1486465A (zh) 单指令多数据路径处理器架构之条件程序处理
CN1650257A (zh) 互换地址寄存器所存内容的方法和设备
CN1739272B (zh) 全平行多信道解调器
CN1238788C (zh) 可处理变长数据的先进先出寄存器队列装置及控制方法
CN1278242C (zh) 信息处理装置和存储器存取安排方法
CN117632607B (zh) 可编程数字信号并行处理器及其异常检测与故障识别方法
CN1261865C (zh) 内存源操作数的选择电路及选择方法
CN1103469C (zh) 存储器查表方法及装置
CN1180339C (zh) 一种16位微处理器中使用的伪四级流水结构的实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20110830