CN100492919C - 一跨序列排序涡轮码系统和其操作方法 - Google Patents

一跨序列排序涡轮码系统和其操作方法 Download PDF

Info

Publication number
CN100492919C
CN100492919C CNB2006100984580A CN200610098458A CN100492919C CN 100492919 C CN100492919 C CN 100492919C CN B2006100984580 A CNB2006100984580 A CN B2006100984580A CN 200610098458 A CN200610098458 A CN 200610098458A CN 100492919 C CN100492919 C CN 100492919C
Authority
CN
China
Prior art keywords
sequence
inter
permutation
ordering
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100984580A
Other languages
English (en)
Other versions
CN1893282A (zh
Inventor
郑延修
苏育德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1893282A publication Critical patent/CN1893282A/zh
Application granted granted Critical
Publication of CN100492919C publication Critical patent/CN100492919C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

揭示一种高性能实时涡轮码系统。所述揭示的系统利用合作编码结构和一适当解码调度，达到在一限定的延时内的低错误率。而且还呈现利用所述合作编码的排序机制和硬件具体实施例。并且提供各种节省存储器技术，藉以减少编码器与解码器中的存储器用量。所述揭示的系统兼容于第三代移动标准，并且可以使设计所述揭示的系统所专用的新零件的成本降至最低限度。本发明可以针对无线实时通信系统提供适用于无线环境中实时应用的编码和系统容量收益。

Description

一跨序列排序涡轮码系统和其操作方法
技术领域
本发明涉及一种涡轮码系统，具体而言，本发明涉及一种利用合作编码结构和一适当解码调度以达到高性能实时编码方式和编码的涡轮码系统。
背景技术
1993年发明出涡轮码(Turbo Code；TC)，其使用递归式解码算法而实现接近香农极限(Shannon limit)性能。以下关于前向错误控制(Forward Error-Control；FEC)领域的研究是启发自此项原生代码结构和解码算法。因此，对于在解码方面利用涡轮码原理的任何FEC系统都称为涡轮码系统(Turbo Code System；TCS)。
码长影响TCS性能。码长较长的TCS的性能极好，相对来说，TCS的解码器解码延时也会较长且硬件复杂度也较高。另外，解码器需要较多次的递归运算迭代(iteration)才能达到所要的性能。运用中等码长的TCS通常呈现出不符合要求的性能。运用短字长(即，<200)的TCS提供的性能通常比常规编码机制更槽。
因此，常规TCS呈现出高复杂度、长解码延时和耗用大量存储器；因而减少其适用性。商用FEC应用需要低复杂度、短解码延时和低功率消耗。另外，基于运用在未来的通信系统，任何新的增强功能方式应可回溯兼容于现行的通信标准为较佳方式。以下说明中将展示出本发明确实满足所有这些需求。
发明内容
合作解码可改进运用短码长的TCS的性能。另外，还可以应用常规的后验概率(APosteriori Probability；APP)解码模块和交错技术，并且可达到「可回溯兼容」功能。可以应用一个以上调度器，用于调度APP解码循环(或称为APP解码回合(decoding run))或存储器释放。
跨序列排序(Inter-Sequence Permutation；ISP)是一项不同序列之间的排序概念，并且TCS的解码器可应用ISP来进行合作解码。首先，一长码长序列被细分成较短的序列，并且通过利用ISP，在解码器端同时解码那些较短序列，藉此达到并行解码目标。用于排序那些序列的ISP算法可能是简单的算法且仅需要花费较少的努力。应用ISP概念的TCS称为合作型TCS，应用ISP概念的涡轮码称为ISP涡轮码。
所建议的ISP涡轮码可并入现有的TC。现有装置的解码仅需要根据导入的ISP排序技术进行少量的修改。CRC(循环冗余检测)和BCH代码或类似物用于终止测试或错误校正的选用项。
存储器用量是实行合作型TCS的最关键问题。同时解码十个以上序列需要用于暂时存储所接收的样本的大量存储器空间。另外，一介于序列之间的ISP还需要用于存储附近序列的概率测度(probability measure)的缓冲器。在本发明中，终止测试用于暂止解码。在合作型TCS中，可进一步使用终止测试来提供最可靠度的概率测度以及释放存储器。概括而言，终止测试减少功率消耗且缩短解码延时，辅助解码其它序列，并且节省存储器利用。
所建议的动态存储器指派解码器结构可以：i)缩短并行解码延时且减少计算功率消耗；ii)最小化存储器用量；iii)减少高错误率区的平均递归运算迭代；iv)并行解码；v)高APP解码器利用率。
本发明的ISP涡轮码系统的实体结构包括两部分：一ISP涡轮码编码器和一ISP涡轮码解码器。
所述ISP涡轮码编码器用于在一ISP交错器之前从一序列输入产生一排序前序列输出，以及在所述ISP交错器之后从所述序列输入产生一排序后序列输出，其特征在于，所述ISP涡轮码编码器内包括一ISP交错器，其中所述ISP交错器由以逐一方式排列的一跨序列排序器与至少一常规序列排序器所组成；以及其中所述ISP交错器的用于执行ISP的所述跨序列排序器包括至少一ISP控制单元和一存储器集区，另外，一ISP算法被永久嵌入于或暂时记录于所述ISP控制单元中，用于控制至所述存储器集区的输入；来自所述存储器集区的输出；以及执行所述存储器集区中所存储的序列之间的ISP。
所述ISP涡轮码解码器接收所述ISP涡轮码编码器所传输的所述排序前序列输出和所述排序后序列输出，其中所述ISP涡轮码解码器通过位于其中的至少一后验概率(APP)解码器来解码所述序列，其特征在于，所述APP解码器的解码回合受控于至少一调度器，并且所述解码回合是以循环方式予以执行，促使在解码过程中可重复使用所述APP解码器。
下文中将详细论述上文所述的装置和运作细节。
附图说明
参考附图以举实例方式来说明本发明，图式是基于使读者更容易了解本发明的用途、技术内容、特性和成就。
图1展示跨序列排序实例的作业流程图。
图2展示一项ISP涡轮码编码器实例的概要图。
图3展示用于呈现一ISP交错器的四种可能排列方式的概要图。
图4展示一项ISP涡轮码解码器实例的概要图。
图5展示用于呈现两种类型调度器排列方式的概要图。
图6展示用于呈现一项奇数和偶数APP解码回合作业的实例的概要图。
图7展示用于呈现一调度器所形成的调度作业实例的概要图。
具体实施方式
本发明示范性具体实施例的细节说明如下所示，并且整个图式使用相同的参考数字来标示相同或相似的部件。
如上文所述，跨序列排序(ISP)是一项不同序列之间的排序概念，这是所属领域的技术人员所容易理解的概念。基于容易了解，将序列视为矩阵，如果一矩阵中的某元素要被交换，则是与另一矩阵中的仅一个元素进行交换。一元素不与相同矩阵中的另一个元素交换，也不与一个以上元素交换。在本发明中，较佳方式为，一序列与连贯于所要排序的所述序列前后的两个其它序列予以跨序列排序。图1展示一项ISP示范程序，其中I是序列的序数，R和P是矩阵的序数，m和n分别是第R个和第P个矩阵中的元素的序数；j是下列运算中使用的变数，M是存储器大小(就所存储的最大序列数目而论)，S是称为ISP跨距(ISP span)的变数且S<M-1，以及N是总序列数目，程序如下：
步骤101：设定起始值i＝1；然后进行到步骤102；
步骤102：为第i个序列指派R，其中第R个矩阵非处于使用中；将第R个矩阵登录为使用中，载入第i个序列至长度为L的第R个矩阵；j＝1；然后进行到步骤103；
步骤103：如果i-j<0，则进行到步骤108；否则进行到步骤104；
步骤104：分别为第i个和第(i-j)个序列选取m和n，促使整个ISP处理程序中一元素仅与另一序列的一元素交换；然后进行到步骤105；
步骤105：交换第i个序列的第m个元素与第(i-j)个序列的第n个元素；然后进行到步骤106；
步骤106：m＝m+2*S+1以及n＝n+2*S+1；然后进行到步骤107；
步骤107：如果m<L且n<L，则进行到步骤105；否则进行到步骤108；
步骤108：j＝j+1；然后进行到步骤109；
步骤109：如果j<S+1，则进行到步骤103；否则进行到步骤110；
步骤110：通过ISP完成输出序列，并且将相对应于所输出的序列的矩阵登录为未使用；然后进行到步骤111；
步骤111：如果R＝N，则输出剩余未输出的序列，将相对应于所输出的序列的矩阵登录为未使用且停止(步骤112)；否则，i＝i+1(步骤113)，接着进行到步骤102；
应明白，前面的实例仅是一项可能的ISP算法的示例。有许多ISP算法可有效运用，只要是其满足定义(如果一矩阵中的某元素要被交换，则与另一矩阵中的仅一个元素进行交换。一元素不与相同矩阵中的另一个元素交换，也不与一个以上元素交换。在本发明中，较佳方式为，一序列与连贯于所要排序的所述序列前后的两个其它序列予以跨序列排序)。
图2展示根据本发明的典型ISP涡轮码编码器200的概要图。所述ISP涡轮码编码器在一跨序列排序之前从一序列输入201产生一排序前码字序列输出，以及在所述跨序列排序之后从所述序列输入201产生一排序后码字序列输出，其中，所述ISP涡轮码编码器内包括一ISP交错器202。
图3展示所述ISP交错器由以逐一方式排列的一跨序列排序器302与至少一常规序列排序器所组成，下文将予以详细论述。所述ISP交错器202的用于执行ISP的所述跨序列排序器302包括至少一ISP控制单元和一存储器集区；另外，一ISP算法被永久嵌入于或暂时记录于所述ISP控制单元中，用于控制至所述存储器集区的输入；来自所述存储器集区的输出；以及执行所述存储器集区中所存储的序列之间的ISP。
图中展示所述ISP交错器202的四种可能排列类别，如下所述：
类别I：包括一利用一常规序列排序算法的第一序列排序器301、所述跨序列排序器302以及一利用一常规序列排序算法的第二序列排序器303，其中所述第一序列排序器301和所述第二序列排序器303所利用的常规序列排序算法可以不同或完全一样，并且按所述第一序列排序器301、所述跨序列排序器302和接着所述第二序列排序器303的顺序来处理一输入至所述ISP交错器202中的序列。
类别II：包括所述跨序列排序器302以及一利用一常规序列排序算法的第二序列排序器303，其中按所述跨序列排序器302和接着所述第二序列排序器303的顺序来处理一输入至所述ISP交错器202中的序列。
类别III：包括一利用一常规序列排序算法的第一序列排序器301以及所述跨序列排序器302，其中按所述第一序列排序器301和接着所述跨序列排序器301的顺序来处理一输入至所述ISP交错器202中的序列。
类别IV：包括所述跨序列排序器302，其中通过所述跨序列排序器301来处理一输入至所述ISP交错器202中的码字序列。
请重新参看图2，所述ISP涡轮码编码器200包括所述ISP交错器202和两个回旋码编码器，即，一第一回旋码编码器203和一第二回旋码编码器204，分别位于所述ISP涡轮码编码器200中的所述ISP交错器202前后的部分中。
如图所示，所述排序前码字序列输出包括两个序列输出，即，「来自所述序列输入的原始序列」的序列输出205，以及「所述第一回旋码编码器203所处理的原始序列」的序列输出206。同样地，所述排序后码字序列输出包括两个序列输出，即，「所述ISP交错器202和所述第二回旋码编码器204且按此顺序所处理的原始序列」的序列输出207，以及「所述ISP交错器202所处理的原始序列」的序列输出208。
在实际应用中，上文所述的序列输出205、206、207和208中仅三个序列输出是所需要的序列输出，这可以选自如下两组序列输出中的仅一两组序列输出：码字序列输出205、206和207；或码字序列输出208、207和206。
另外，如图2所示，所述ISP涡轮码编码器200进一步配备一位于所述序列输入201与所述ISP涡轮码编码器200之间的选用编码器209。例如，所述编码器209可能是BCH或CRC编码器。
现在，请参看图4所展示的ISP涡轮码解码器400的具体实施例。本发明采用分散式设计，藉以达到进行循环(do-loop)运算的目标。
所述解码器400包括：一APP解码器集区401，其由至少一APP解码器所组成；一调度器集区402，其由至少一调度器所组成；一存储器集区403，其由用于存储序列的复数个存储器单元所组成；一存储器索引表404，其存储介于所述存储器单元与所接收的序列之间的关系信息，并且可以通过此索引表来寻找出所述存储器集区中一特定序列的位置；一ISP控制单元集区405，其由至少一ISP控制单元所组成；一跨序列解排序(ISDP)控制单元集区406，其由至少一ISDP控制单元所组成；一第一序列排序器集区407，其由至少一第一序列排序器所组成；一第一序列解排序器集区408，其由至少一第一序列解排序器所组成；一第二序列排序器集区409，其由至少一第二序列排序器所组成；以及一第二序列解排序器集区410，其由至少一第二序列解排序器所组成。一解排序器是以反向方式执行似一排序器的作业。
其中所述调度器集区402控制所述APP解码器集区401、所述ISP控制单元集区405、所述ISDP控制单元集区406、所述第一序列排序器集区407、所述第一序列解排序器集区408、所述第二序列排序器集区409和所述第二序列解排序器集区410的运作。具体而言，一调度器控制每个APP解码循环(下文称为「APP解码回合(APP decoding run)」)，其相关于ISP、ISDP、常规序列排序或相关的算术运算。协调多个调度器，促使所述ISP涡轮码解码器400中的所有组件顺畅地工作且合作。下文将详细解说此程序。
所述调度器集区402提供序列至所述存储器集区403并且该调度器集区从所述存储器集区403检索序列。所述调度器集区402提供序列至所述APP解码器集区401并且该调度器集区从所述APP解码器集区401检索序列。所述调度器集区402更新传至解码器索引表412和存储器索引表404的信息并且该调度器集区从解码器索引表412和存储器索引表404检索信息。所述ISP控制单元集区405和所述ISDP控制单元集区406与所述存储器集区403交换序列。所述第一序列排序器集区407、所述第一序列解排序器集区408、所述第二序列排序器集区409和所述第二序列解排序器集区410与所述存储器集区403交换序列。所述调度器集区402包括至少一加法器610和减法器611(图4中未展示)。
请注意，在此份说明书中的所有图式，介于APP解码器集区401与调度器集区402之间的宽线表示用于传输序列/控制信号的总线，而介于调度器控制器411与调度器集区402之间的细线表示仅用于传输控制信号的线路。
请注意，此具体实施例的排列方式将依据所述ISP涡轮码编码器200中使用的所述ISP交错器202予以修改。所展示的排列方式仅适用于图3所示的类别I的ISP交错器202。如果使用图3所示的类别II的ISP交错器202，则不需要所述第一序列排序器集区407和所述第一序列解排序器集区408。如果使用图3所示的类别III的ISP交错器202，则不需要所述第二序列排序器集区409和所述第二序列解排序器集区410。如果使用图3所示的类别IV的ISP交错器202，则不需要所述第一序列排序器集区407、所述第一序列解排序器集区408、所述第二序列排序器集区409和所述第二序列解排序器集区410。
图4仅展示组件之间的相对关系。因此，没有标示出信号输入/输出。包括信号输入/输出的组件的运作将展示于图6中。
另外，依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。例如，如果序列中的值是以对数为基础，则使用一加法器和一减法器。
请参考图5，所述调度器集区402中的调度器可被排列成「环型」或「星型」，如图所示。在环型中，一调度器受控于前一调度器所传输的命令。如果使用星型，则需要一调度器控制器411，其连接至所有调度器且协调所有调度器的运作。下文将详细论述调度器的运作。
另外，所述调度器集区402中还包括至少一决策器603(展示于图6)，用于输出一硬解码输出序列。一「硬解码输出」是一种数位改变的解码输出，其所有值都是位(符号)，促使排除不确定(ambiguous)值。
另外，所述ISP涡轮码解码器400包括一解码器索引表412，用于存储关于执行APP解码的必要性与码字序列号之间关系的信息。所述解码器索引表至少连接至所述调度器集区402以及与其交换信息。如果码字序列被标记为「不需要」，则不会历经APP解码。
所述调度器集区402被连接到至少一终止测试器413，用于执行一检查一序列的正确性或收敛的终止测试。可以使用常规测试，例如，CRC和正负号检查。
请参看图6所示的一种APP解码回合作业方法。一APP解码回合组块601展示奇数APP解码回合作业；以及一APP解码回合组块602展示偶数APP解码回合作业。
如果来自所述ISP涡轮码编码器200的三个码字序列输出是序列输出205、序列输出206和序列输出207，则接收自所述ISP涡轮码编码器的排序前码字序列(即，来自所述码字序列输入的原始码字序列以及所述第一回旋码编码器所处理的原始码字序列)是在奇数APP解码回合中予以处理，以及接收自所述ISP涡轮码编码器的排序后码字序列(即，所述ISP交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列)是在偶数APP解码回合中予以处理。
来自所述码字序列输入的原始码字序列称为一第一码字序列606，所述第一回旋码编码器所处理的原始码字序列称为一第二码字序列607，以及所述ISP交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列称为一第三码字序列609。
对于奇数APP解码回合，所述方法包括下列步骤：
第一APP解码器输入步骤：通过利用所述调度器集区402的一加法器610来组合一先验概率测度序列与所述第一码字序列606，计算出所述APP解码器604的一第一输入，接着处理程序进行至第二APP解码器输入步骤。
第二APP解码器输入步骤：所述第二码字序列607被当作一第二输入而输入至所述APP解码器604，接着处理程序进行至输出第一结果步骤。
输出第一结果步骤：所述APP解码器604输出一第一结果概率测度序列，接着处理程序进行至产生第一软解码输出步骤；
产生第一软解码输出步骤：通过利用所述调度器集区402的一减法器611，从所述第一结果概率测度序列中排除所述先验概率测度序列605，计算出一第一软解码输出序列612，接着处理程序进行至第一交换步骤616；
第一交换步骤616(下文将予以详细说明)：所述第一软解码输出序列612是后续偶数APP解码回合的先验概率测度序列608。但是，由于偶数APP解码回合处理排序后码字序列，所以必须先对所述第一软解码输出序列612执行排序，才能在后续偶数APP解码回合予以使用。
对于偶数APP解码回合，所述方法包括下列步骤：
第三APP解码器输入步骤：一APP解码器604接收两个输入(即，第一交换步骤中的所述先验概率测度序列608以及所述第三码字序列609)，并且输出一第二结果概率测度序列，其中所述APP解码器604可能相同于或不同于所述奇数APP解码回合中使用的APP解码器；接着处理程序进行至输出第二结果步骤。
输出第二结果步骤：通过利用所述调度器集区的所述减法器611(可能相同于或不同于所述奇数APP解码回合中使用的减法器)，从所述第二结果概率测度序列中排除第一交换步骤或第三APP解码器输入步骤中的所述先验概率测度序列608，计算出一第二软解码输出序列614，接着处理程序进行至第二交换步骤617。
第二交换步骤617(下文将予以详细说明)：所述第二软解码输出序列614是后续奇数APP解码回合的先验概率测度序列605。但是，由于奇数APP解码回合处理排序前码字序列，所以必须先对所述第二软解码输出序列614执行解排序，才能在后续奇数APP解码回合予以使用。
替代做法为，如果来自所述ISP涡轮码编码器的三个码字序列输出是序列输出206、序列输出207和序列输出208，则接收自所述ISP涡轮码编码器的排序前码字序列(即，所述第一回旋码编码器所处理的原始码字序列)是在偶数APP解码回合中予以处理，以及接收自所述ISP涡轮码编码器的排序后码字序列(即，所述ISP交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列，以及所述ISP交错器所处理的原始码字序列)是在奇数APP解码回合中予以处理。
所述ISP交错器202所处理的原始码字序列称为一第一码字序列606，所述ISP交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列称为一第二码字序列607，以及所述第一回旋码编码器所处理的原始码字序列称为一第三码字序列609。
对于奇数APP解码回合，所述方法包括下列步骤：
第一APP解码器输入步骤：通过利用所述调度器集区402的一加法器610来组合一先验概率测度序列与所述第一码字序列606，计算出所述APP解码器604的一第一输入，接着处理程序进行至第二APP解码器输入步骤。
第二APP解码器输入步骤：所述第二码字序列607被当作一第二输入而输入至所述APP解码器604，接着处理程序进行至输出第一结果步骤。
输出第一结果步骤：所述APP解码器604输出第一结果概率测度序列，接着处理程序进行至产生第一软解码输出步骤。
产生第一软解码输出步骤：通过利用所述调度器集区402的一减法器611，从所述第一结果概率测度序列中排除所述先验概率测度序列605，计算出一第一软解码输出码字序列612，接着处理程序进行至第一交换步骤616；
第一交换步骤616(下文将予以详细说明)：所述第一软解码输出序列612是后续偶数APP解码回合的先验概率测度序列608。但是，由于偶数APP解码回合处理排序前码字序列，所以必须先对所述第一软解码输出序列612执行解排序，才能在后续偶数APP解码回合予以使用。
对于偶数APP解码回合，所述方法包括下列步骤：
第三APP解码器输入步骤：一APP解码器604接收两个输入(即，第一交换步骤中的所述先验概率测度序列608以及所述第三码字序列609)，并且输出一第二结果概率测度序列，其中所述APP解码器604可能相同于或不同于所述奇数APP解码回合中使用的APP解码器；接着处理程序进行至输出第二结果步骤。
输出第二结果步骤：通过利用所述调度器集区402的所述减法器611(可能相同于或不同于所述奇数APP解码回合中使用的减法器)，从所述第二结果概率测度序列中排除第一交换步骤或第三APP解码器输入步骤中的所述先验概率测度序列608，计算出一第二软解码输出序列617，接着处理程序进行至第二交换步骤617；
第二交换步骤617(下文将予以详细说明)：所述第二软解码输出序列614是后续奇数APP解码回合的先验概率测度序列605。但是，由于奇数APP解码回合处理排序后码字序列，所以必须先对所述第二软解码输出序列614执行排序，才能在后续奇数APP解码回合予以使用。
在第一交换步骤616和第二交换步骤617中，依据所述ISP涡轮码编码器200中使用的四种类别ISP交错器200中任一种类别来执行「排序」，如下所述：
如果在编码器端使用图3所示的类别I的ISP交错器202，则在所述ISP交错器202的处理程序中，由所述第一序列排序器集区407中的一第一序列排序器301、配合所述存储器集区403运作的所述ISP控制单元集区405中的一ISP控制单元和所述第二序列排序器集区409中的一第二序列排序器303按此顺序来执行排序。
如果在编码器端使用图3所示的类别II的ISP交错器202，则在所述ISP交错器202的处理程序中，由配合所述存储器集区403运作的所述ISP控制单元集区405中的一ISP控制单元和所述第二序列排序器集区409中的一第二序列排序器303按此顺序来执行排序。
如果在编码器端使用图3所示的类别III的ISP交错器202，则在所述ISP交错器202的处理程序中，由所述第一序列排序器集区407中的一第一序列排序器301和配合所述存储器集区403运作的所述ISP控制单元集区405中的一ISP控制单元按此顺序来执行排序。
如果在编码器端使用图3所示的类别IV的ISP交错器202，则由配合所述存储器集区403运作的所述ISP控制单元集区405中的一ISP控制单元来执行排序。
在第二交换步骤617和第一交换步骤616中执行的解排序，是依据所述ISP涡轮码编码器200中使用的四种类别ISP交错器200中任一种类别予以执行，如下所述：
如果在编码器端使用图3所示的类别I的ISP交错器202，则在所述ISP交错器202的反向处理程序中，由所述第二序列解排序器集区410中的一第二序列解排序器、配合所述存储器集区403运作的所述ISDP控制单元集区406中的一ISDP控制单元和所述第一序列解排序器集区408中的一第一序列解排序器按此顺序来执行解排序。
如果在编码器端使用图3所示的类别II的ISP交错器202，则在所述ISP交错器202的反向处理程序中，由所述第二序列解排序器集区410中的一第二序列解排序器和配合所述存储器集区403运作的所述ISDP控制单元集区406中的一ISDP控制单元按此顺序来执行解排序。
如果在编码器端使用图3所示的类别III的ISP交错器202，则在所述ISP交错器202的反向处理程序中，由配合所述存储器集区403运作的所述ISDP控制单元集区406中的一ISDP控制单元和所述第一序列解排序器集区408中的一第一序列解排序器按此顺序来执行解排序。
如果在编码器端使用图3所示的类别IV的ISP交错器202，则由配合所述存储器集区403运作的所述ISDP控制单元集区406中的一ISDP控制单元来执行解排序。
如上文所述，依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器610和所述减法器611。例如，如果序列中的值是以对数为基础，则使用一加法器和一减法器。
最后，请参看图7，为了通过一调度器来控制APP解码回合，进一步利用结合图6所示的步骤的进一步步骤。进一步步骤的基本步骤如下：
初始化步骤701：所述调度器集区402中的一调度器被初始化以处理第i个码字序列，接着处理程序进行至APP解码回合步骤702。
APP解码回合步骤702：执行APP解码回合组块601或602，接着处理程序进行至检查最大APP解码回合步骤703。
检查最大APP解码回合步骤703：检查是否已达到规定的APP解码回合最大数目；如果已达到，则处理程序进行至第一输出步骤705；如果未达到，则处理程序进行至相位转换步骤705。
第一输出步骤705：由于不再有可用的APP解码回合，如果尚未输出结果，则输出第i个码字序列的输出结果，接着处理程序进行至停止步骤706。
停止步骤706：停止所述调度器；
相位转换步骤704：计算新的i值和相对应的APP解码回合数目，促使所有序列将历经所有数目的APP解码回合，接着处理程序进行至APP解码回合步骤702。
为了节省时间和资源，导入一项终止测试。所述测试加速获得一结果的速度。所述测试包括下列步骤：
第一必要性检查步骤707：步骤707是在步骤701与步骤702之间予以执行。依据所述解码器索引表412，检查是否需要发生一APP解码回合。调度器可以检查执行相关序列的APP解码的必要性。如果需要发生一APP解码回合，则处理程序进行至步骤702。如果不需要发生一APP解码回合，则处理程序进行至步骤703。如果步骤707存在，则处理程序直接进行到步骤707(而不是步骤702)。
在图6所示的输出第一结果步骤与图6所示的产生第一软解码输出步骤之间执行第一决策步骤(图7中未展示)。另外，第一概率测度结果序列被输入至所述调度器集区的所述决策器603，并且输出一第一硬解码输出613。如果所述ISP涡轮码编码器的所述序列输出是所述第一回旋码编码器所处理的原始序列、所述ISP交错器和所述第二回旋码编码器按此顺序所处理的原始码字序列以及所述ISP交错器所处理的原始码字序列，则应对所述第一硬解码输出执行解排序，这是因为下文在步骤708所论述的终止测试仅可处理未排序的序列。
在图6所示的第三APP解码器输入步骤与图6所示的输出第二结果步骤之间执行第二决策步骤(图7中未展示)。另外，第二结果概率测度结果序列被输入至一决策器603，并且输出为一第二硬解码输出615。如果所述ISP涡轮码编码器的所述序列输出是来自所述序列输入的原始码字序列、所述第一回旋码编码器所处理的原始序列以及所述ISP交错器和所述第二回旋码编码器按此顺序所处理的原始序列，则应对所述第二硬解码输出执行解排序，这是因为下文在步骤708所论述的终止测试仅可处理未排序的序列。
可在所述奇数APP解码回合组块601、偶数APP解码回合组块602或两者中采用所述决策器603。因此，第一决策步骤和第二决策步骤不需要连贯存在。另外，依据编码器端使用的ISP交错器类型来执行「解排序」，如下所述：
如果在编码器端使用图3所示的类别I的ISP交错器，结果，在所述ISP交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述ISDP控制单元集区中的一ISDP控制单元和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行解排序。
如果在编码器端使用图3所示的类别II的ISP交错器，则在所述ISP交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器和配合所述存储器集区运作的所述ISDP控制单元集区中的一ISDP控制单元按此顺序来执行解排序。
如果在编码器端使用图3所示的类别III的ISP交错器，则在所述ISP交错器的反向处理程序中，由配合所述存储器集区运作的所述ISDP控制单元集区中的一ISDP控制单元和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行解排序。
如果在编码器端使用图3所示的类别IV的ISP交错器202，则由配合所述存储器集区运作的所述ISDP控制单元集区中的一ISDP控制单元来执行解排序。
接下来，终止测试步骤708是在步骤702与步骤703之间予以执行。执行终止测试，其可能是一常规的CRC测试。也就是说，检查硬解码输出是否通过所述测试。如果通过所述测试，则处理程序进行到更新步骤709。如果未通过所述测试，或APP解码回合组块601、602确实没有硬解码输出，则处理程序进行至检查最大APP解码回合步骤703。
更新步骤709依据步骤708中的一终止测试结果，以相对应于排序前码字序列的方式来更新所述解码器索引表412。接着处理程序进行至检查最大APP解码回合步骤703。
在步骤708中，如果来自所述决策器的所述概率测度序列的硬解码输出613或615已通过所述测试，则所述概率测度序列的硬解码输出613或615可被直接输出或分别用来校正所述码字序列的软解码输出612或614。
另外，后置终止测试步骤710是在步骤709与步骤703之间予以执行。在步骤710执行后置终止测试。即，检查所述解码器索引表412，确认所述排序后码字序列是否为后续APP解码所需要，并且其结果是用以相对应于排序后码字序列的方式来更新所述解码器索引表。接着处理程序进行至检查最大APP解码回合步骤703。
如果所述后置终止测试步骤710存在，则将处理程序在步骤707「否」之后导引至步骤710。而且，处理程序在步骤709之后进行至步骤710。
在终止测试步骤708和后置终止测试步骤710中，终止测试和后置终止测试的结果可用来释放所述存储器集区中非必要的信息，例如，码字序列和概率测度序列。
图7所示的作业利用调度器和/或端终止测试/后置终止测试，其中调度器可执行序列的并行处理，如「环型」排列的调度器所示，例如，在初始化解码器后，调度器a接收第一序列且处理其第一APP解码回合。完成第一APP解码回合后，调度器a传递信息至调度器b，调度器b继续处理所述第一序列的第二APP解码回合，同时调度器a接收新序列，以此类推。可得知，所述调度器被排列成自动以并行方式处理不同序列和不同APP解码回合，这是本发明的一项技术成就。前文提出一项调度器较佳作业方式，当然，所属领域的技术人员可进行修改。
另外，终止测试可将序列标记为「不需要执行APP解码」，所以，如果在一所要执行的序列前的所有先前序列都被标记为「不需要执行APP解码」，则可跳过所要执行的APP解码回合，藉以节省时间，并且可预先释放码字序列以节省资源。
请注意，基于容易了解，前文所述的步骤中省略了属于惯例技术的例行作业，例如，存储器容量检查和释放。所属领域的技术人员可配合必要修改来实践本发明，而不会脱离本发明的范围。

Claims (59)

1.一种跨序列排序涡轮码系统，包括：
一跨序列排序涡轮码编码器，用于接收一序列输入，并且接着在一跨序列排序之前产生一排序前码字序列输出，以及在所述跨序列排序之后产生一排序后码字序列输出，其中所述编码器包括：
一跨序列排序交错器，其具有：
一跨序列排序器，用于执行跨序列排序且包括至少一跨序列排序控制单元和一存储器集区；一跨序列排序算法被永久嵌入于或暂时记录于所述至少一跨序列排序控制单元中，用于控制至所述存储器集区的输入以及来自所述存储器集区的输出，以及执行所述存储器集区中所存储的序列之间的跨序列排序；以及
一跨序列排序涡轮码解码器，用于接收所述排序前码字序列输出和所述排序后码字序列输出，其中所述跨序列排序涡轮码解码器通过位于其中的至少一后验概率解码器来解码所述序列，其特征在于，所述APP解码器的解码回合受控于至少一调度器，所述调度器控制所述后验概率解码器，按照先执行奇数解码回合，接续执行偶数解码回合的顺序，循环执行奇数解码回合和偶数解码回合至所述奇数解码回合和所述偶数解码回合的数目等于所述序列的最大解码回合数目，促使在解码过程中可重复使用所述APP解码器。
2.如权利要求1所述的系统，其中所述跨序列排序涡轮码编码器包括：一第一回旋码编码器和一第二回旋码编码器，分别位于所述跨序列排序交错器前后的部分中。
3.如权利要求2所述的系统，其中所述跨序列排序涡轮码编码器输出三个码字序列输出，所述三个码字序列输出是来自所述序列输入的一原始码字序列、所述第一回旋码编码器所处理的一原始序列以及被所述跨序列排序交错器和所述第二回旋码编码器且按此顺序所处理的一原始序列。
4.如权利要求2所述的涡轮码系统，其中所述跨序列排序涡轮码编码器输出三个码字序列输出，所述三个码字序列输出是所述第一回旋码编码器所处理的一原始序列、被所述跨序列排序交错器和所述第二回旋码编码器且按此顺序所处理的一原始码字序列，以及所述跨序列排序交错器所处理的一原始码字序列。
5.如权利要求1所述的涡轮码系统，其中所述跨序列排序交错器包括一利用一常规序列排序算法的第一序列排序器、所述跨序列排序器以及一利用一常规序列排序算法的第二序列排序器，其中所述第一序列排序器和所述第二序列排序器中所利用的常规序列排序算法可以不同或完全一样，并且按所述第一序列排序器、所述跨序列排序器和接着所述第二序列排序器的顺序来处理一输入至所述跨序列排序交错器中的码字序列。
6.如权利要求1所述的涡轮码系统，其中所述跨序列排序交错器包括所述跨序列排序器以及一利用一常规序列排序算法的第二序列排序器，其中按所述跨序列排序器和接着所述第二序列排序器的顺序来处理一输入至所述跨序列排序交错器中的码字序列。
7.如权利要求1所述的涡轮码系统，其中所述跨序列排序交错器包括一利用一常规序列排序算法的第一序列排序器以及所述跨序列排序器，其中按所述第一序列排序器和接着所述跨序列排序器的顺序来处理一输入至所述跨序列排序交错器中的码字序列。
8.如权利要求1所述的涡轮码系统，其中所述跨序列排序交错器包括所述跨序列排序器，其中通过所述跨序列排序器来处理一输入至所述跨序列排序交错器中的码字序列。
9.如权利要求2所述的涡轮码系统，其中所述跨序列排序涡轮码编码器进一步连接至一位于所述序列输入与所述跨序列排序涡轮码编码器之间的BCH或循环冗余检测编码器。
10.如权利要求5所述的涡轮码系统，其中所述跨序列排序涡轮码解码器包括：
一后验概率解码器集区，其具有至少一后验概率解码器；
一调度器集区，其具有至少一调度器；
一存储器集区，其具有用于存储序列的复数个存储器单元；
一存储器索引表，其存储所述存储器单元与所接收的序列之间的关系信息；
一跨序列排序控制单元集区，其具有至少一跨序列排序控制单元；
一跨序列解排序控制单元集区，其具有至少一跨序列解排序控制单元；
一第一序列排序器集区，其具有至少一第一序列排序器；
一第一序列解排序器集区，其具有至少一第一序列解排序器；
一第二序列排序器集区，其具有至少一第二序列排序器；
一第二序列解排序器集区，其具有至少一第二序列解排序器；
其中所述调度器集区控制所述后验概率解码器集区、所述跨序列排序控制单元集区、所述跨序列解排序控制单元集区、所述第一序列排序器集区、所述第一序列解排序器集区、所述第二序列排序器集区和所述第二序列解排序器集区的运作；
其中所述调度器集区提供序列至所述存储器集区以及自所述存储器集区检索序列；
其中所述调度器集区提供序列至所述后验概率解码器集区并且所述调度器集区从所述后验概率解码器集区检索序列；
其中所述调度器集区更新传至解码器索引表和存储器索引表的信息并且所述调度器集区从解码器索引表和存储器索引表检索信息；
其中所述跨序列排序控制单元集区和所述跨序列解排序控制单元集区与所述存储器集区交换序列；
其中所述第一序列排序器集区、所述第一序列解排序器集区、所述第二序列排序器集区和所述第二序列解排序器集区与所述存储器集区交换序列；以及
其中所述调度器集区包括至少一加法器和减法器。
11.如权利要求6所述的涡轮码系统，其中所述跨序列排序涡轮码解码器包括：
一后验概率解码器集区，其具有至少一后验概率解码器；
一调度器集区，其具有至少一调度器；
一存储器集区，其具有用于存储序列的复数个存储器单元；
一存储器索引表，其存储所述存储器单元与所接收的序列之间的关系信息；
一跨序列排序控制单元集区，其具有至少一跨序列排序控制单元；
一跨序列解排序控制单元集区，其具有至少一跨序列解排序控制单元；
一第二序列排序器集区，其具有至少一第二序列排序器；
一第二序列解排序器集区，其具有至少一第二序列解排序器；
其中所述调度器集区控制所述后验概率解码器集区、所述跨序列排序控制单元集区、所述跨序列解排序控制单元集区、所述第二序列排序器集区和所述第二序列解排序器集区的运作；
其中所述调度器集区提供序列至所述存储器集区并且所述调度器集区从所述存储器集区检索序列；
其中所述调度器集区提供序列至所述后验概率解码器集区并且所述调度器集区从所述后验概率解码器集区检索序列；
其中所述调度器集区更新传至解码器索引表和存储器索引表的信息并且所述调度器集区从解码器索引表和存储器索引表检索信息；
其中所述跨序列排序控制单元集区和所述跨序列解排序控制单元集区与所述存储器集区交换序列；
其中第二序列排序器集区和所述第二序列解排序器集区与所述存储器集区交换序列；以及
其中所述调度器集区包括至少一加法器和减法器。
12.如权利要求7所述的涡轮码系统，所述跨序列排序涡轮码解码器包括：
一后验概率解码器集区，其具有至少一后验概率解码器；
一调度器集区，其具有至少一调度器；
一存储器集区，其具有用于存储序列的复数个存储器单元；
一存储器索引表，其存储所述存储器单元与所接收的序列之间的关系信息；
一跨序列排序控制单元集区，其具有至少一跨序列排序控制单元；
一跨序列解排序(跨序列解排序)控制单元集区，其具有至少一跨序列解排序控制单元；
一第一序列排序器集区，其具有至少一第一序列排序器；以及
一第一序列解排序器集区，其具有至少一第一序列解排序器；
其中所述调度器集区控制所述后验概率解码器集区、所述跨序列排序控制单元集区、所述跨序列解排序控制单元集区、所述第一序列排序器集区和所述第一序列解排序器集区的运作；
其中所述调度器集区提供序列至所述存储器集区并且所述调度器集区从所述存储器集区检索序列；
其中所述调度器集区提供序列至所述后验概率解码器集区并且所述调度器集区从所述后验概率解码器集区检索序列；
其中所述调度器集区更新传至解码器索引表和存储器索引表的信息并且所述调度器集区从解码器索引表和存储器索引表检索信息；
其中所述跨序列排序控制单元集区和所述跨序列解排序控制单元集区与所述存储器集区交换序列；
其中第一序列排序器集区和所述第一序列解排序器集区与所述存储器集区交换序列；以及
其中所述调度器集区包括至少一加法器和减法器。
13.如权利要求8所述的涡轮码系统，所述跨序列排序涡轮码解码器包括：
一后验概率解码器集区，其具有至少一后验概率解码器；
一调度器集区，其具有至少一调度器；
一存储器集区，其具有用于存储序列的复数个存储器单元；
一存储器索引表，其存储所述存储器单元与所接收的序列之间的关系信息；
一跨序列排序控制单元集区，其具有至少一跨序列排序控制单元；
一跨序列解排序控制单元集区，其具有至少一跨序列解排序控制单元；
其中所述调度器集区控制所述后验概率解码器集区、所述跨序列排序控制单元集区以及所述跨序列解排序控制单元集区；
其中所述调度器集区提供序列至所述存储器集区并且所述调度器集区从所述存储器集区检索序列；
其中所述调度器集区提供序列至所述后验概率解码器集区并且所述调度器集区从所述后验概率解码器集区检索序列；
其中所述调度器集区更新传至解码器索引表和存储器索引表的信息并且所述调度器集区从解码器索引表和存储器索引表检索信息；
其中所述跨序列排序控制单元集区和所述跨序列解排序控制单元集区与所述存储器集区交换序列；以及
其中所述调度器集区包括至少一加法器和减法器。
14.如权利要求10所述的涡轮码系统，其中依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。
15.如权利要求11所述的涡轮码系统，其中依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。
16.如权利要求12所述的涡轮码系统，其中依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。
17.如权利要求13所述的涡轮码系统，其中依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。
18.如权利要求10所述的涡轮码系统，进一步包括一调度器控制器，如果所述调度器集区被排列成星型，则调度器控制器被连接至所述调度器集区中的所有调度器。
19.如权利要求11所述的涡轮码系统，进一步包括一调度器控制器，如果所述调度器集区被排列成星型，则调度器控制器被连接至所述调度器集区中的所有调度器。
20.如权利要求12所述的涡轮码系统，进一步包括一调度器控制器，如果所述调度器集区被排列成星型，则调度器控制器被连接至所述调度器集区中的所有调度器。
21.如权利要求13所述的涡轮码系统，进一步包括一调度器控制器，如果所述调度器集区被排列成星型，则调度器控制器被连接至所述调度器集区中的所有调度器。
22.如权利要求10所述的涡轮码系统，其中所述调度器集区进一步包括至少一决策器，用于输出一硬解码输出序列。
23.如权利要求11所述的涡轮码系统，其中所述调度器集区进一步包括至少一决策器，用于输出一硬解码输出序列。
24.如权利要求12所述的涡轮码系统，其中所述调度器集区进一步包括至少一决策器，用于输出一硬解码输出序列。
25.如权利要求13所述的涡轮码系统，其中所述调度器集区进一步包括至少一决策器，用于输出一硬解码输出序列。
26.如权利要求10所述的涡轮码系统，其中所述跨序列排序涡轮码解码器进一步包括一解码器索引表，用于存储关于执行后验概率解码的必要性与码字序列号之间关系的信息，所述解码器索引表连接至所述调度器集区以及与所述调度器集区交换信息。
27.如权利要求11所述的涡轮码系统，其中所述跨序列排序涡轮码解码器进一步包括一解码器索引表，用于存储关于执行后验概率解码的必要性与码字序列号之间关系的信息，所述解码器索引表连接至所述调度器集区以及与所述调度器集区交换信息。
28.如权利要求12所述的涡轮码系统，其中所述跨序列排序涡轮码解码器进一步包括一解码器索引表，用于存储关于执行后验概率解码的必要性与码字序列号之间关系的信息，所述解码器索引表连接至所述调度器集区以及与所述调度器集区交换信息。
29.如权利要求13所述的涡轮码系统，其中所述跨序列排序涡轮码解码器进一步包括一解码器索引表，用于存储关于执行后验概率解码的必要性与码字序列号之间关系的信息，所述解码器索引表连接至所述调度器集区以及与所述调度器集区交换信息。
30.如权利要求10所述的涡轮码系统，其中所述调度器集区进一步连接至用于执行一终止测试的至少一终止测试器。
31.如权利要求11所述的涡轮码系统，其中所述调度器集区进一步连接至用于执行一终止测试的至少一终止测试器。
32.如权利要求12所述的涡轮码系统，其中所述调度器集区进一步连接至用于执行一终止测试的至少一终止测试器。
33.如权利要求13所述的涡轮码系统，其中所述调度器集区进一步连接至用于执行一终止测试的至少一终止测试器。
34.一种通过权利要求10所述跨序列排序涡轮码解码器从权利要求3中所述的跨序列排序涡轮码编码器的码字序列输出来产生概率测度序列的方法，其中接收自所述编码器的排序前码字序列输出包括来自所述码字序列输入的原始码字序列以及所述第一回旋码编码器所处理的原始码字序列，并且是在奇数后验概率解码回合中予以处理，以及接收自所述跨序列排序涡轮码编码器的排序后码字序列包括被所述跨序列排序交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列，并且是在偶数后验概率解码回合中予以处理，
藉此，来自所述码字序列输入的原始码字序列称为一第一码字序列，所述第一回旋码编码器所处理的原始码字序列称为一第二码字序列，以及所述跨序列排序交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列称为一第三码字序列，
对于奇数后验概率解码回合和偶数后验概率解码回合，所述方法包括下列步骤：
对于奇数后验概率解码回合：
第一后验概率解码器输入步骤：通过利用一调度器集区的一加法器来组合一先验概率测度序列与所述第一码字序列，计算出所述后验概率解码器的一第一输入；
第二后验概率解码器输入步骤：将所述第二码字序列当作一第二输入而输入至所述后验概率解码器；
输出第一结果步骤：由所述后验概率解码器输出一第一结果概率测度序列；
产生第一软解码输出步骤：通过利用所述调度器集区的一减法器，从所述第一结果概率测度序列中排除所述先验概率测度序列，计算出一第一软解码输出序列；
第一交换步骤：输出所述第一软解码输出序列，用以作为后续偶数后验概率解码回合的一先验概率测度序列，其中所述偶数后验概率解码回合处理排序后码字序列，以至于必须先对所述第一软解码输出序列执行排序，才能在后续偶数后验概率解码回合使用所述第一软解码输出序列；
对于偶数后验概率解码回合：
第三后验概率解码器输入步骤：一后验概率解码器接收两个输入，其中所述两个输入是第一交换步骤中的所述先验概率测度序列以及所述第三码字序列，并且所述后验概率解码器输出一第二结果概率测度序列，其中所述后验概率解码器可能相同于或不同于所述奇数后验概率解码回合中使用的后验概率解码器；
输出第二结果步骤：通过利用所述调度器集区的所述减法器，从所述第二结果概率测度序列中排除第一交换步骤或第三后验概率解码器输入步骤中的所述先验概率测度序列，计算出一第二软解码输出序列，其中所述减法器可能相同于或不同于所述奇数后验概率解码回合中使用的减法器；以及
第二交换步骤：输出所述第二软解码输出序列，用以作为后续奇数后验概率解码回合的所述先验概率测度序列，其中所述奇数后验概率解码回合处理排序前码字序列，以至于必须先对所述第一软解码输出序列执行解排序，才能在后续奇数后验概率解码回合使用所述第二软解码输出序列。
35.如权利要求34所述的方法，其中在所述第一交换步骤或所述第二交换步骤中执行的排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况之一来执行所述排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的处理程序中，由所述第一序列排序器集区中的一第一序列排序器、配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元和所述第二序列排序器集区中的一第二序列排序器按此顺序来执行所述排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的处理程序中，由配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元和所述第二序列排序器集区中的一第二序列排序器按此顺序来执行所述排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的处理程序中，由所述第一序列排序器集区中的一第一序列排序器以及配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元按此顺序来执行所述排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元来执行所述排序。
36.如权利要求34所述的方法，其中在所述第二交换步骤或所述第一交换步骤中执行的解排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况之一来执行所述解排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器以及配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元按此顺序来执行所述解排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元以及所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元来执行所述排序。
37.如权利要求34所述的方法，其中依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。
38.如权利要求34所述的方法，进一步包括下列调度步骤：
初始化步骤：初始化权利要求10、11、12或13中所述的所述调度器集区中的一调度器来处理第i个码字序列；
后验概率解码回合步骤：依据后验概率解码回合数目来执行一后验概率解码回合；
检查最大后验概率解码回合步骤：检查是否已达到规定的后验概率解码回合最大数目；如果已达到，则处理程序进行至第一输出步骤；如果未达到，则处理程序进行至相位转换步骤；
第一输出步骤：输出所述第i个码字序列的结果；
停止步骤：停止所述调度器；
相位转换步骤：选择一新的i值和相对应的后验概率解码回合数目。
39.如权利要求38所述的方法，进一步包括下列步骤：
第一必要性检查步骤，其是在所述初始化步骤与所述后验概率解码回合步骤之间：依据权利要求26、27、28或29中所述的所述解码器索引表，检查是否需要发生一后验概率解码回合；如果需要，则进行至所述后验概率解码回合步骤；如果不需要，则进行至所述检查最大后验概率解码回合步骤；
如果所述第一必要性检查步骤存在，则所述相位转换步骤被导向至所述第一必要性检查步骤，而不是导向至所述后验概率解码回合步骤；
介于所述输出第一结果步骤与所述产生第一软解码输出步骤之间的第一决策步骤，其进一步：输入所述第一概率测度结果序列至所述调度器集区的一决策器中，并且输出一第一硬解码输出；如果跨序列排序涡轮码编码器的所述序列输出是所述第一回旋码编码器所处理的原始序列、被所述跨序列排序交错器和所述第二回旋码编码器按此顺序所处理的原始码字序列以及所述跨序列排序交错器所处理的原始码字序列，如权利要求4中所述，则应对所述第一硬解码输出执行解排序；
终止测试步骤，其是在所述后验概率解码回合步骤与所述检查最大后验概率解码回合步骤之间：执行一终止测试，其可能是一常规的循环冗余检测测试，用以检查来自所述决策器的所述第一硬解码输出是否有通过所述测试；如果通过所述测试，则进行到更新步骤；如果未通过所述测试，或刚刚执行的所述后验概率解码回合确实没有所述硬解码输出，则进行至检查最大后验概率解码回合步骤；
更新步骤：依据所述终止测试结果，以相对应于所述排序前码字序列的方式来更新一解码器索引表。
40.如权利要求39所述的方法，进一步包括下列步骤：
后置终止测试步骤，其存在于所述更新步骤与所述检查最大后验概率解码回合步骤之间：执行一后置终止测试，用以运用所述解码器索引表来检查所述排序后码字序列是否为后续后验概率解码所需要；所述测试的一结果被用来以相对应于所述排序后码字序列的方式来更新所述解码器索引表；
如果所述后置终止测试步骤存在，则将所述第一必要性检查步骤的不需要的输出，和所述更新步骤的输出导向至所述后置终止测试步骤。
41.如权利要求39所述的方法，进一步包括下列步骤：
在所述终止测试中，如果来自所述决策器的所述第一硬解码输出通过所述测试，则使用所述第一硬解码输出来输出或校正所述软解码输出序列。
42.如权利要求38所述的方法，进一步包括下列步骤：
第一必要性检查步骤，其存在于所述初始化步骤与所述后验概率解码回合步骤之间：依据权利要求26、27、28或29中所述的一解码器索引表，检查是否需要发生一后验概率解码回合；如果需要，则进行至所述后验概率解码回合步骤；如果不需要，则进行至所述检查最大后验概率解码回合步骤；
如果所述第一必要性检查步骤存在，则在所述相位转换步骤之后，直接进行所述第一必要性检查步骤，而不是进行所述后验概率解码回合步骤；
第二决策步骤，其存在于所述第三后验概率解码器输入步骤与所述输出第二结果步骤之间：将所述第二概率测度结果序列当作一第二硬解码输出而输出至所述调度器集区的一决策器；其中如果跨序列排序涡轮码编码器的所述序列输出是原始序列，所述第一回旋码编码器所处理的原始序列，以及被所述跨序列排序交错器和所述第二回旋码编码器按此顺序所处理的原始码字序列，如权利要求3中所述，则应对所述第二硬解码输出执行解排序；
终止测试步骤，其存在于所述后验概率解码回合步骤与所述检查最大后验概率解码回合步骤之间：执行一终止测试，其可能是一常规的循环冗余检测测试，用以检查来自所述决策器的所述第二硬解码输出是否有通过所述测试；如果通过所述测试，则进行到更新步骤；如果未通过所述测试，或刚刚执行的所述后验概率解码回合确实没有所述第二硬解码输出，则进行至检查最大后验概率解码回合步骤；
更新步骤：依据所述终止测试结果，以相对应于所述排序前码字序列的方式来更新所述解码器索引表。
43.如权利要求42所述的方法，进一步包括下列步骤：
后置终止测试步骤，其是在更新步骤与检查最大后验概率解码回合步骤之间予以执行：执行一后置终止测试，用以运用所述解码器索引表来检查所述排序后码字序列是否为后续后验概率解码所需要；所述测试的一结果被用来以相对应于所述排序后码字序列的方式来更新所述解码器索引表；
如果所述后置终止测试步骤存在，则将所述第一必要性检查步骤的不需要的输出，和所述更新步骤的输出导向至所述后置终止测试步骤。
44.如权利要求42所述的方法，进一步包括下列步骤：
在所述终止测试中，如果来自所述决策器的相对应于所述排序前码字序列的所述第二硬解码输出通过所述测试，则使用所述第二硬解码输出来输出或校正所述软解码输出序列。
45.如权利要求39所述的方法，其中在所述第一决策步骤中执行的解排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况的一来执行所述解排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器，以及配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元按此顺序来执行所述解排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，以及所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元来执行所述排序。
46.如权利要求42所述的方法，其中在所述第二决策步骤中执行的解排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况之一来执行所述解排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器，以及配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元按此顺序来执行所述解排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，以及所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元来执行所述排序。
47.一种通过所述跨序列排序涡轮码解码器从权利要求4中所述的跨序列排序涡轮码编码器的码字序列输出来计算概率测度序列的方法，其中接收自所述编码器的排序前码字序列输出包括所述第一回旋码编码器所处理的原始码字序列，并且是在偶数后验概率解码回合中予以处理，以及接收自所述跨序列排序涡轮码编码器的排序后码字序列包括被所述跨序列排序交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列以及所述跨序列排序交错器所处理的原始码字序列，并且是在奇数后验概率解码回合中予以处理，
藉此，所述跨序列排序交错器所处理的原始码字序列称为一第一码字序列，所述跨序列排序交错器和所述第二回旋码编码器且按此顺序所处理的原始码字序列称为一第二码字序列，以及所述第一回旋码编码器所处理的原始码字序列称为一第三码字序列，
对于奇数后验概率解码回合和偶数后验概率解码回合，所述方法包括下列步骤：
对于奇数后验概率解码回合：
第一后验概率解码器输入步骤：通过利用一调度器集区的一加法器来组合一先验概率测度序列与所述第一码字序列，计算出所述后验概率解码器的一第一输入；
第二后验概率解码器输入步骤：将所述第二码字序列当作一第二输入而输入至所述后验概率解码器；
输出第一结果步骤：由所述后验概率解码器输出一第一结果概率测度序列；
产生第一软解码输出步骤：通过利用所述调度器集区的一减法器，从所述第一结果概率测度序列中排除所述先验概率测度序列，计算出一第一软解码输出序列；
第一交换步骤：输出所述第一软解码输出序列，用以作为后续偶数后验概率解码回合的一先验概率测度序列，其中所述偶数后验概率解码回合处理排序前码字序列，以至于必须先对所述第一软解码输出序列执行解排序，才能在后续偶数后验概率解码回合使用所述第一软解码输出序列；
对于偶数后验概率解码回合：
第三后验概率解码器输入步骤：一后验概率解码器接收两个输入，其中所述两个输入是第一交换步骤中的所述先验概率测度序列以及所述第三码字序列，并且所述后验概率解码器输出一第二结果概率测度序列，其中所述后验概率解码器可能相同于或不同于所述奇数后验概率解码回合中使用的后验概率解码器；
输出第二结果步骤：通过利用所述调度器集区的所述减法器，从所述第二结果概率测度序列中排除第一交换步骤或第三后验概率解码器输入步骤中的所述先验概率测度序列，计算出一第二软解码输出序列，其中所述减法器可能相同于或不同于先前后验概率解码回合中使用的减法器；以及
第二交换步骤：输出所述第二软解码输出序列，用以作为后续奇数后验概率解码回合的所述先验概率测度序列，其中所述奇数后验概率解码回合处理排序后码字序列，以至于必须先对所述第一软解码输出序列执行排序，才能在后续奇数后验概率解码回合使用所述第二软解码输出序列。
48.如权利要求47所述的方法，其中在所述第一交换步骤或所述第二交换步骤中执行的排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况之一来执行所述排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的处理程序中，由所述第一序列排序器集区中的一第一序列排序器、配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元和所述第二序列排序器集区中的一第二序列排序器按此顺序来执行所述排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的处理程序中，由配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元和所述第二序列排序器集区中的一第二序列排序器按此顺序来执行所述排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的处理程序中，由所述第一序列排序器集区中的一第一序列排序器以及配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元按此顺序来执行所述排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列排序控制单元集区中的一跨序列排序控制单元来执行所述排序。
49.如权利要求47所述的方法，其中在所述第二交换步骤或所述第一交换步骤中执行的解排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况之一来执行所述解排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器以及配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元按此顺序来执行所述解排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元以及所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元来执行所述排序。
50.如权利要求47所述的方法，其中依据序列的尺度或格式，可使用一乘法器和一除法器来取代所述加法器和所述减法器。
51.如权利要求47所述的方法，进一步包括下列调度步骤：
初始化步骤：初始化权利要求10、11、12或13中陈述的所述调度器集区中的一调度器来处理第i个码字序列；
后验概率解码回合步骤：依据后验概率解码回合数目来执行一后验概率解码回合；
检查最大后验概率解码回合步骤：检查是否已达到规定的后验概率解码回合最大数目；如果已达到，则处理程序进行至第一输出步骤；如果未达到，则处理程序进行至相位转换步骤；
第一输出步骤：输出所述第i个码字序列的结果；
停止步骤：停止所述调度器；
相位转换步骤：选择一新的i值和相对应的后验概率解码回合数目。
52.如权利要求51所述的方法，进一步包括下列步骤：
第一必要性检查步骤，其是在所述初始化步骤与所述后验概率解码回合步骤之间：依据权利要求26、27、28或29中所述的所述解码器索引表，检查是否需要发生一后验概率解码回合；如果需要，则进行至所述后验概率解码回合步骤；如果不需要，则进行至所述检查最大后验概率解码回合步骤；
如果所述第一必要性检查步骤存在，则所述相位转换步骤被导向至所述第一必要性检查步骤，而不是导向至所述后验概率解码回合步骤；
介于所述输出第一结果步骤与所述产生第一软解码输出步骤之间的第-决策步骤，其进一步：输入所述第一概率测度结果序列至所述调度器集区的一决策器中，并且输出一第一硬解码输出；如果跨序列排序涡轮码编码器的所述序列输出是所述第一回旋码编码器所处理的原始序列、所述跨序列排序交错器和所述第二回旋码编码器按此顺序所处理的原始码字序列以及所述跨序列排序交错器所处理的原始码字序列，如权利要求4中所述，则应对所述第一硬解码输出执行解排序；
终止测试步骤，其是在所述后验概率解码回合步骤与所述检查最大后验概率解码回合步骤之间：执行一终止测试，其可能是一常规的循环冗余检测测试，用以检查来自所述决策器的所述第一硬解码输出是否有通过所述测试；如果通过所述测试，则进行到更新步骤；如果未通过所述测试，或刚刚执行的所述后验概率解码回合确实没有所述硬解码输出，则进行至检查最大后验概率解码回合步骤；
更新步骤：依据所述终止测试结果，以相对应于所述排序前码字序列的方式来更新一解码器索引表。
53.如权利要求52所述的方法，进一步包括下列步骤：
后置终止测试步骤，其存在于所述更新步骤与所述检查最大后验概率解码回合步骤之间：执行一后置终止测试，用以运用所述解码器索引表来检查所述排序后码字序列是否为后续后验概率解码所需要；所述测试的一结果被用来以相对应于所述排序后码字序列的方式来更新所述解码器索引表；
如果所述后置终止测试步骤存在，则将所述第一必要性检查步骤的输出和所述更新步骤的不需要的输出，导向至所述后置终止测试步骤。
54.如权利要求52所述的方法，进一步包括下列步骤：
在所述终止测试中，如果来自所述决策器的所述第一硬解码输出通过所述测试，则使用所述第一硬解码输出来输出或校正所述软解码输出序列。
55.如权利要求51所述的方法，进一步包括下列步骤：
第一必要性检查步骤，其存在于所述初始化步骤与所述后验概率解码回合步骤之间：依据权利要求26、27、28或29中所述的一解码器索引表，检查是否需要发生一后验概率解码回合；如果需要，则进行至所述后验概率解码回合步骤；如果不需要，则进行至所述检查最大后验概率解码回合步骤；
如果所述第一必要性检查步骤存在，则在所述相位转换步骤之后，直接进行所述第一必要性检查步骤，而不是进行所述后验概率解码回合步骤；
第二决策步骤，其存在于所述第三后验概率解码器输入步骤与所述输出第二结果步骤之间：将所述第二概率测度结果序列当作一第二硬解码输出而输出至所述调度器集区的一决策器；其中如果跨序列排序涡轮码编码器的所述序列输出是原始序列，所述第一回旋码编码器所处理的原始序列，以及被所述跨序列排序交错器和所述第二回旋码编码器按此顺序所处理的原始码字序列，如权利要求3中所述，则应对所述第二硬解码输出执行解排序；
终止测试步骤，其存在于所述后验概率解码回合步骤与所述检查最大后验概率解码回合步骤之间：执行一终止测试，其可能是一常规的循环冗余检测测试，用以检查来自所述决策器的所述第二硬解码输出是否有通过所述测试；如果通过所述测试，则进行到更新步骤；如果未通过所述测试，或刚刚执行的所述后验概率解码回合确实没有所述第二硬解码输出，则进行至检查最大后验概率解码回合步骤；
更新步骤：依据所述终止测试结果，以相对应于所述排序前码字序列的方式来更新所述解码器索引表。
56.如权利要求55所述的方法，进一步包括下列步骤：
后置终止测试步骤，其是在更新步骤与检查最大后验概率解码回合步骤之间予以执行：执行一后置终止测试，用以运用所述解码器索引表来检查所述排序后码字序列是否为后续后验概率解码所需要；所述测试的一结果被用来以相对应于所述排序后码字序列的方式来更新所述解码器索引表；
如果所述后置终止测试步骤存在，则将所述第一必要性检查步骤的不需要的输出，和所述更新步骤的输出导向至所述后置终止测试步骤。
57.如权利要求55所述的方法，进一步包括下列步骤：
在所述终止测试中，如果来自所述决策器的相对应于所述排序前码字序列的所述第二硬解码输出通过所述测试，则使用所述第二硬解码输出来输出或校正所述软解码输出序列。
58.如权利要求52所述的方法，其中在所述第一决策步骤中执行的解排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况的一来执行所述解排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器，以及配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元按此顺序来执行所述解排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，以及所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元来执行所述排序。
59.如权利要求55所述的方法，其中在所述第二决策步骤中执行的解排序，是依据所述跨序列排序涡轮码编码器中使用的跨序列排序交错器予以执行，其中可依据下列状况之一来执行所述解排序：
如果在编码器端使用权利要求5中所述的跨序列排序交错器，则采用权利要求10中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器、配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，和所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；
如果在编码器端使用权利要求6中所述的跨序列排序交错器，则采用权利要求11中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由所述第二序列解排序器集区中的一第二序列解排序器，以及配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元按此顺序来执行所述解排序；
如果在编码器端使用权利要求7中所述的跨序列排序交错器，则采用权利要求12中所述的所述跨序列排序涡轮码解码器，并且在所述跨序列排序交错器的反向处理程序中，由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元，以及所述第一序列解排序器集区中的一第一序列解排序器按此顺序来执行所述解排序；以及
如果在编码器端使用权利要求8中所述的跨序列排序交错器，则采用权利要求13中所述的所述跨序列排序涡轮码解码器，并且由配合所述存储器集区运作的所述跨序列解排序控制单元集区中的一跨序列解排序控制单元来执行所述排序。
CNB2006100984580A 2005-07-07 2006-07-07 一跨序列排序涡轮码系统和其操作方法 Expired - Fee Related CN100492919C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/176,829 US20070011557A1 (en) 2005-07-07 2005-07-07 Inter-sequence permutation turbo code system and operation methods thereof
US11/176,829 2005-07-07

Publications (2)

Publication Number Publication Date
CN1893282A CN1893282A (zh) 2007-01-10
CN100492919C true CN100492919C (zh) 2009-05-27

Family

ID=37136936

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100984580A Expired - Fee Related CN100492919C (zh) 2005-07-07 2006-07-07 一跨序列排序涡轮码系统和其操作方法

Country Status (4)

Country Link
US (2) US20070011557A1 (zh)
EP (1) EP1742372A1 (zh)
CN (1) CN100492919C (zh)
TW (1) TWI345386B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856579B2 (en) * 2006-04-28 2010-12-21 Industrial Technology Research Institute Network for permutation or de-permutation utilized by channel coding algorithm
US20070011557A1 (en) * 2005-07-07 2007-01-11 Highdimension Ltd. Inter-sequence permutation turbo code system and operation methods thereof
US7797615B2 (en) * 2005-07-07 2010-09-14 Acer Incorporated Utilizing variable-length inputs in an inter-sequence permutation turbo code system
US7873897B2 (en) * 2007-09-17 2011-01-18 Industrial Technology Research Institute Devices and methods for bit-level coding and decoding of turbo codes
WO2009081708A1 (ja) * 2007-12-20 2009-07-02 Nec Corporation 端末装置、端末装置の制御方法、及び記録媒体
KR102249736B1 (ko) * 2014-10-27 2021-05-10 삼성전자주식회사 센서 패널 구동 방법 및 이를 지원하는 장치
US10114569B2 (en) * 2016-10-07 2018-10-30 Cnex Labs, Inc. Computing system with shift expandable coding mechanism and method of operation thereof
US10877840B2 (en) * 2018-08-02 2020-12-29 SK Hynix Inc. Dynamic neighbor and bitline assisted correction for NAND flash storage

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400768A (en) * 1980-06-04 1983-08-23 Burroughs Corporation Parallel access computer memory system employing a power-of-two memory modules
JPS5753806A (en) * 1980-09-16 1982-03-31 Toshiba Corp Processor of digital signal
US4754394A (en) 1984-10-24 1988-06-28 International Business Machines Corporation Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage
JPH063589B2 (ja) 1987-10-29 1994-01-12 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン アドレス置換装置
US5224100A (en) * 1991-05-09 1993-06-29 David Sarnoff Research Center, Inc. Routing technique for a hierarchical interprocessor-communication network between massively-parallel processors
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5530707A (en) * 1994-03-09 1996-06-25 At&T Corp. Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes
US5519734A (en) * 1994-08-15 1996-05-21 Lsi Logic Corporation Synchronization arrangement for decoder-de-interleaver
DE59610391D1 (de) * 1995-06-12 2003-06-05 Siemens Ag Verfahren und Codiereinrichtung zur gesicherten Übertragung von Daten mittels Mehrkomponenten-Codierung
US5815515A (en) * 1996-03-28 1998-09-29 Lsi Logic Corporation Edge metric calculation method and apparatus using permutations
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5734962A (en) * 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
US5812601A (en) * 1996-11-15 1998-09-22 Telefonaktiebolaget Lm Ericsson Coding for higher-level modulation
US6373831B1 (en) * 1997-03-26 2002-04-16 Nortel Networks Ltd. Systems and methods of channel coding and inverse-multiplexing for multi-carrier CDMA systems
US6014761A (en) * 1997-10-06 2000-01-11 Motorola, Inc. Convolutional interleaving/de-interleaving method using pointer incrementing across predetermined distances and apparatus for data transmission
WO1999025069A1 (fr) * 1997-11-10 1999-05-20 Ntt Mobile Communications Network, Inc. Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement
US6477680B2 (en) * 1998-06-26 2002-11-05 Agere Systems Inc. Area-efficient convolutional decoder
FR2782425B1 (fr) * 1998-07-31 2000-10-13 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant
JP2000068863A (ja) * 1998-08-19 2000-03-03 Fujitsu Ltd 符号化装置及びその方法
JP2000151427A (ja) * 1998-09-08 2000-05-30 Sony Corp 符号化装置および方法、復号装置および方法、提供媒体、並びにデ―タ置換位置情報を生成するための方法
US6044116A (en) * 1998-10-29 2000-03-28 The Aerospace Corporation Error-floor mitigated and repetitive turbo coding communication system
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
FR2785741B1 (fr) * 1998-11-09 2001-01-26 Canon Kk Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides
DE69943198D1 (de) * 1998-12-30 2011-03-31 Canon Kk Kodierungsvorrichtung und Verfahren, Dekodierungsvorrichtung und Verfahren und dazugehörige Systeme
US6678843B2 (en) * 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
CA2298919C (en) * 1999-02-19 2006-04-18 Ntt Mobile Communications Network Inc. Interleaving and turbo encoding using prime number permutations
WO2000064058A1 (fr) * 1999-04-16 2000-10-26 Fujitsu Limited Codeur et decodeur
US6414988B1 (en) * 1999-05-12 2002-07-02 Qualcomm Incorporated Amplitude and phase estimation method in a wireless communication system
US6618371B1 (en) * 1999-06-08 2003-09-09 Cisco Technology, Inc. Butterfly network with switches set for two node disjoint paths and method for forming the paths
US6697990B2 (en) * 1999-12-15 2004-02-24 Hughes Electronics Corporation Interleaver design for parsed parallel concatenated codes
US6463595B2 (en) * 2000-01-14 2002-10-15 Delpriss Management Services, Inc. Toilet ventilation system
IL145824A0 (en) * 2000-02-10 2002-07-25 Hughes Electronics Corp A system and method employing a modular decoder for decoding turbo and turbo-like codes in a communication network
US6922472B2 (en) * 2000-05-05 2005-07-26 Teleputers, Llc Method and system for performing permutations using permutation instructions based on butterfly networks
US6718508B2 (en) * 2000-05-26 2004-04-06 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre High-performance error-correcting codes with skew mapping
JP2002076933A (ja) * 2000-08-31 2002-03-15 Sony Corp 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
KR100393608B1 (ko) * 2000-09-29 2003-08-09 삼성전자주식회사 유.엠.티.에스시스템내 터보부호화기의 내부 인터리버 및인터리빙 수행 방법
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
US20030002474A1 (en) * 2001-03-21 2003-01-02 Thomas Alexander Multi-stream merge network for data width conversion and multiplexing
US7313192B2 (en) * 2001-05-31 2007-12-25 Nxp B.V. Method and apparatus for a complementary encoder/decoder
US6603412B2 (en) * 2001-06-08 2003-08-05 Texas Instruments Incorporated Interleaved coder and method
US7085969B2 (en) * 2001-08-27 2006-08-01 Industrial Technology Research Institute Encoding and decoding apparatus and method
JP3669433B2 (ja) * 2001-12-25 2005-07-06 ソニー株式会社 インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法
WO2003067766A1 (en) * 2002-02-06 2003-08-14 Samsung Electronics Co. Ltd. Interleaver and interleaving method in a communication system
US7443877B2 (en) * 2002-02-28 2008-10-28 Siemens Aktiengesellschaft Method for coding a sequence of data bits, in particular for transmission via an air interface
US7058874B2 (en) * 2002-05-24 2006-06-06 Lucent Technologies Inc. Interleaver address generator and method of generating an interleaver address
US6961888B2 (en) * 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
US6903665B2 (en) * 2002-10-30 2005-06-07 Spacebridge Semiconductor Corporation Method and apparatus for error control coding in communication systems using an outer interleaver
US6957375B2 (en) * 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
JP3892872B2 (ja) * 2003-03-31 2007-03-14 富士通株式会社 ターボ復号器
GB2403106B (en) * 2003-06-18 2007-08-15 Motorola Inc Arrangement and method for iterative decoding
US20050195742A1 (en) * 2004-03-04 2005-09-08 Adc Telecommunications Israel Ltd. Packet scheduler for access networks
US20050216700A1 (en) * 2004-03-26 2005-09-29 Hooman Honary Reconfigurable parallelism architecture
US20070011557A1 (en) * 2005-07-07 2007-01-11 Highdimension Ltd. Inter-sequence permutation turbo code system and operation methods thereof
US7856579B2 (en) * 2006-04-28 2010-12-21 Industrial Technology Research Institute Network for permutation or de-permutation utilized by channel coding algorithm
US7859574B1 (en) * 2005-07-19 2010-12-28 Maxim Integrated Products, Inc. Integrated camera image signal processor and video encoder
US20070089019A1 (en) * 2005-10-18 2007-04-19 Nokia Corporation Error correction decoder, method and computer program product for block serial pipelined layered decoding of structured low-density parity-check (LDPC) codes, including calculating check-to-variable messages
US7873897B2 (en) * 2007-09-17 2011-01-18 Industrial Technology Research Institute Devices and methods for bit-level coding and decoding of turbo codes

Also Published As

Publication number Publication date
TWI345386B (en) 2011-07-11
CN1893282A (zh) 2007-01-10
TW200718035A (en) 2007-05-01
EP1742372A1 (en) 2007-01-10
US20090217133A1 (en) 2009-08-27
US20070011557A1 (en) 2007-01-11
US8769371B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
CN100492919C (zh) 一跨序列排序涡轮码系统和其操作方法
CN102543209B (zh) 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
US9250996B2 (en) Multicore type error correction processing system and error correction processing apparatus
US9240237B2 (en) Semiconductor device and method of writing/reading entry address into/from semiconductor device
CN111915001A (zh) 卷积计算引擎、人工智能芯片以及数据处理方法
CN1767397A (zh) 低密度奇偶校验码的高效解码装置和方法
CN102884511A (zh) 数据译码的存储器存取方法
CN102377437B (zh) 一种准循环低密度奇偶校验码编码方法和装置
US20200099958A1 (en) Efficient length limiting of compression codes
US10078646B2 (en) Hardware efficient fingerprinting
CN113741858B (zh) 存内乘加计算方法、装置、芯片和计算设备
CN100508405C (zh) 提高Turbo码译码速度的并行译码方法及译码装置
CN110555512A (zh) 一种二值卷积神经网络数据重用方法及装置
CN1319801A (zh) 用于循环冗余校验的有效计算方法及装置
CN1144373C (zh) 维特比解码器的状态计量存储器及其解码方法
CN103137213A (zh) 具有低密度奇偶校验码译码能力的存储器控制装置及方法
CN102594369B (zh) 基于fpga的准循环低密度校验码译码器及译码方法
CN1446406A (zh) 在高速acs维特比译码器实现的存储器中有效读取和存储状态量度的方法和设备
JP2002149399A (ja) プロセッサ用命令セット
EP0363174A2 (en) Branch on bit processing
CN107688506B (zh) 一种流水结构的bch译码系统
US7096462B2 (en) System and method for using data address sequences of a program in a software development tool
CN102571107A (zh) LTE系统中高速并行Turbo码的解码系统及方法
CN101520769B (zh) 一种数据处理的方法和系统
CN1964496A (zh) 编码器及自适应算术编码的实现方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20180707