KR20010076844A - 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로 - Google Patents

카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로 Download PDF

Info

Publication number
KR20010076844A
KR20010076844A KR1020000004250A KR20000004250A KR20010076844A KR 20010076844 A KR20010076844 A KR 20010076844A KR 1020000004250 A KR1020000004250 A KR 1020000004250A KR 20000004250 A KR20000004250 A KR 20000004250A KR 20010076844 A KR20010076844 A KR 20010076844A
Authority
KR
South Korea
Prior art keywords
signal
response
clock
delay
buffer
Prior art date
Application number
KR1020000004250A
Other languages
English (en)
Other versions
KR100355229B1 (ko
Inventor
이상보
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000004250A priority Critical patent/KR100355229B1/ko
Priority to TW090100847A priority patent/TW504704B/zh
Priority to DE10102626.9A priority patent/DE10102626B4/de
Priority to US09/766,358 priority patent/US6356489B2/en
Priority to JP2001014573A priority patent/JP4061029B2/ja
Publication of KR20010076844A publication Critical patent/KR20010076844A/ko
Application granted granted Critical
Publication of KR100355229B1 publication Critical patent/KR100355229B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치 및 이에 적용되는 버퍼와 신호전송 회로가 개시된다. 본 발명의 신호 전송 회로는 수신되는 상기 입력 신호를 지연하여 송신하며, 서로 상이한 지연 클락을 가지는 다수개의 전송부들을 구비한다. 그리고 전송부는 전송 스위치 및 클락 지연부를 가진다. 본 발명의 반도체 메모리 장치는 각각 제1 내지 제3 제어 신호에 응답하여, 서로 다른 지연 클락수로 입력되는 신호를 지연할 수 있다. 그러므로, 본 발명의 신호 전송 회로를 내장하는 반도체 메모리 장치는 로우 계열의 명령의 입력과 칼럼 계열의 명령의 입력간의 지연시간의 제약이 완화될 수 있다.

Description

카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치 및 이에 적용되는 버퍼와 신호전송 회로{Semiconductor memory device capable of operating delay performace of CAS command}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 로우 계열의 명령(라스(RAS) 명령)의 입력 시점으로부터 칼럼 계열의 명령(카스(CAS) 명령)의 입력 시점이 다양하게 조절될 수 있는 반도체 메모리 장치 및 이에 적용될 수 있는 버퍼 및 신호 전송 회로에 관한 것이다.
일반적으로 반도체 메모리 장치의 입출력 동작은 다수개의 신호들의 조합에 의하여 제어된다. 예를 들어, 칩 선택 신호(Chip Select signal, 이하, 'CS 신호'라 함), 칼럼 어드레스 스트로브 신호(Column Address Strobe signal, 이하, 'CAS 신호'라 함), 기입 인에이블 신호(Write Enable signal, 이하, 'WE 신호'라 함) 등에 의하여, 반도체 메모리 장치의 데이터 입출력 동작이 제어된다. 그리고, 반도체 메모리 장치는 상기 CS 신호, CAS 신호, WE 신호를 외부에 존재하는 핀들을 통하여 입력한다. 외부 핀들을 통하여 입력되는 상기 CS 신호, CAS 신호, WE 신호는 각각의 버퍼들을 통하여 버퍼링된다.
동기식 디램(Synchronous DRAM)은 칩 외부에서 입력되는 외부 클락 신호에 동기되어 동작한다. 그리고, 상기 CS 신호, CAS 신호, WE 신호를 각각의 버퍼에 입력하여 조합하는 동기식 디램은, 외부 클락 신호에 동기하여 독출 및 기입에 관련된 신호를 발생한다.
동기식 디램은 로우(Row) 계열의 명령이 입력되고, 이어서 CS 신호, CAS 신호, WE 신호 등의 칼럼(column) 계열의 명령이 입력된다. 그런데, 종래의 동기식 디램은 로우 계열의 명령과 칼럼 계열의 명령 간에는 소위 'tRCD(RAS to CAS)'라는명령 지연 시간이 필요하다. 즉, 종래의 동기식 디램에 있어서, 칼럼 계열의 명령의 입력은, 로우 계열의 명령에 의하여 로우 활성화가 시작된 후, 'tRCD'라는 시간만큼의 지연이 필요하다. 왜냐하면, 로우(Row) 명령이 입력된 후 선택된 로우에 연결된 메모리 셀들의 전하 공유 및 감지 동작이 어느 정도 이루어진 후에야, 데이터 입출력이 가능하기 때문이다.
그런데, 종래의 동기식 디램은 로우 계열의 명령과 칼럼 계열의 명령 간에는 tRCD라는 간격이 반드시 요구되는 제약이 있다.
본 발명의 목적은 로우 계열의 명령의 입력과 칼럼 계열의 명령의 입력간의 지연시간의 제약이 완화되는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 메모리 장치에 적용되는 버퍼와 신호 전송 회로를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 카스(CAS) 명령의 동작 지연 기능을 구비한 반도체 메모리 장치를 개략적으로 나타내는 블락도이다.
도 2는 도 1의 제어 회로를 나타내는 블락도이다.
도 3은 도 2의 /CS 버퍼을 구체적으로 나타내는 도면으로서, 도 2의 /CAS 버퍼 및 /WE 버퍼도 적용될 수 있는 도면이다.
도 4는 도 2의 내부 칩 선택 발생부를 구체적으로 나타내는 도면이다.
도 5은 도 2의 내부 카스 발생부를 구체적으로 나타내는 도면으로서, 도 2의 내부 기입 인에이블 발생부도 적용될 수 있는 도면이다.
도 6, 도 7 및 도 8은 도 2의 주요 신호의 타이밍도들로서, 각각 제1, 제2 및 제3 제어 신호가 "하이"인 경우의 타이밍도이다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 일면은 반도체 메모리 장치에 관한 것이다. 바람직한 실시예에 따른 반도체 메모리 장치는 모드 셋 레지스터, /CAS 버퍼, /CS 버퍼, /WE 버퍼를 구비한다. 모드 셋 레지스터는 라스(RAS) 명령으로부터 카스(CAS) 명령이 입력되기까지의 지연 시간에 대한 프로그래밍 입력이 가능하며, 다수개의 제어 신호들을 제공한다. 그리고, 모드 셋 레지스터는 상기 다수개의 제어 신호들 중의 하나가 상기 지연 시간에 대응하여 활성한다. /CAS 버퍼는 소정의 /CAS 신호를 수신하여 버퍼링한다. 그리고, /CAS 버퍼는 상기 제어 신호에응답하여 소정의 지연 클락수로 상기 /CAS 신호를 지연한다. /CS 버퍼는 소정의 /CS 신호를 수신하여 버퍼링한다. 그리고, /CS 버퍼는 상기 제어 신호에 응답하여 상기 지연 클락수로 상기 /CS 신호를 지연한다. /WE 버퍼는 소정의 /WE 신호를 수신하여 버퍼링한다. 그리고, /WE 버퍼는 상기 제어 신호에 응답하여 상기 지연 클락수로 상기 /WE 신호를 지연한다.
상기 본 발명의 다른 목적을 달성하기 위한 본 발명의 일면은 모드 레지스터 셋 회로를 가지는 반도체 메모리 장치의 버퍼에 관한 것이다. 바람직한 실시예에 따른 버퍼는 입력되는 신호를 소정의 지연 클락으로 지연하여 전송하는 신호 전송부로서, 상기 모드 레지스터 셋 회로로부터 발생되는 소정의 제어 신호들에 응답하여 상기 지연 클락이 결정되는 상기 신호 전송부를 구비한다.
상기 본 발명의 다른 목적을 달성하기 위한 본 발명의 다른 일면은 수신되는 입력 신호를 송신하는 신호 전송 회로에 관한 것이다. 바람직한 실시예에 따른 신호 전송 회로는 수신되는 상기 입력 신호를 지연하여 송신하며, 서로 상이한 지연 클락을 가지는 다수개의 전송부들을 구비한다. 그리고 적어도 하나의 상기 전송부는 대응하는 제어 신호에 응답하여, 상기 입력 신호를 전송하는 전송 스위치; 및 상기 제어 신호에 응답하여 인에이블되며, 소정의 클락 신호에 응답하여 상기 전송 스위치로부터 전송되는 상기 입력 신호를 상기 지연 클락으로 지연하여 전송하는 클락 지연부를 가진다.
본 발명의 반도체 메모리 장치에 의하여, 로우 계열의 명령의 입력과 칼럼 계열의 명령의 입력간의 지연시간의 제약이 완화될 수 있다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 1은 본 발명의 일실시예에 따른 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치를 개략적으로 나타내는 블락도이다. 바람직한 실시예에 따른 본 발명의 반도체 메모리 장치는 메모리 셀 어레이(101), 로우 디코더(103), 로우 어드레스 버퍼(105), 센스 앰프부(107), 칼럼 디코더(109), 칼럼 어드레스 버퍼(111), 입출력 회로(113), 모드 셋 레지스터(115) 및 제어 회로(117) 등으로 구성된다.
메모리 셀 어레이(101)는 행과 열에 배열되는 다수개의 메모리 셀을 포함한다. 로우 디코더(103)는 로우 어드레스(RA0~RAn-1)에 응답하여, 메모리 셀 어레이(101)의 행을 선택한다. 로우 어드레스 버퍼(105)는 외부 어드레스(A0~An-1)를 버퍼링한다. 그리고, 로우 어드레스 버퍼(105)는 로우 어드레스 스트로브(/RAS)에 응답하여, 로우 어드레스(RA0~RAn-1)를 생성한다.
칼럼 디코더(109)는 칼럼 어드레스(CA0~CAn-1)에 응답하여, 메모리 셀 어레이(101)의 열을 선택한다. 칼럼 어드레스 버퍼(111)는 외부 어드레스(A0~An-1)를버퍼링한다. 그리고, 칼럼 어드레스 버퍼(111)는 칼럼 어드레스 스트로브(/CAS)에 응답하여, 칼럼 어드레스(CA0~CAn-1)를 생성한다. 센스 앰프부(107)는, 칼럼 어드레스(CA0~CAn-1)에 의하여 선택된 센스 앰프를 통하여, 입출력 회로(113)와 메모리 셀 어레이(101)의 셀 사이의 데이터 전송을 구현한다.
모드 셋 레지스터(115)는, 모드 레지스터 셋(MRS) 동작에서 프로그래밍되는 제1 내지 제3 제어 신호(PRCD0, PRCD1, PRCD2)를 발생한다. 그리고, 제1 내지 제3 제어 신호(PRCD0, PRCD1, PRCD2)들 중에서 하나의 신호가 "하이"로 된다.
제어 회로(117)는 클락 신호(CLK), 기입 인에이블 신호(/WE), 칩 선택 신호(/CS), 칼럼 어드레스 스트로브 신호(/CAS)를 입력한다. 또한, 제어 회로(117)는, 로우 어드레스 스트로브 신호(/RAS)와 제1 내지 제3 제어 신호(PRCD0, PRCD1, PRCD2)에 응답하여, 내부 카스 신호(PC)와 내부 기입 인에이블 신호(PWR)를 발생한다.
그리고, 내부 카스 신호(PC)와 내부 기입 인에이블 신호(PWR)는 입출력 회로(113)에 제공되어, 데이터의 입출력을 제어한다. 도 1에서, 참조 부호 DIN과 DOUT는 각각 입력 데이터와 출력 데이터를 나타낸다.
도 2는 도 1의 제어 회로(117)를 나타내는 블락도이다. 도 2를 참조하면, 제어 회로(117)는 내부 클락 발생 회로(201), /CS 버퍼(203), /CAS 버퍼(205), /WE 버퍼(207), 내부 칩 선택 발생부(209), /RAS 버퍼(211), 내부 카스 발생부(213), 내부 기입 인에이블 발생부(215)를 포함한다.
내부 클락 발생 회로(201)는 외부의 클락 신호(CLK)에 동기하여, 일정한 펄스폭을 가지는 내부 클락 신호(PCLK)를 발생한다.
/CS 버퍼(203)는 칩 선택 신호(/CS)를 입력하여 초기 칩 선택 신호(TCS)를 발생한다. 초기 칩 선택 신호(TCS)는 칩 선택 신호(/CS)에 대하여 소정의 지연 클락수로 지연될 수 있는 신호이다. 그리고, 상기 지연 클락수는 모드 셋 레지스터(115, 도 1참조)에서 공급되는 제1 내지 제3 제어 신호(PRCD0, PRCD1, PRCD2)에 응답하여, 내부 클락 신호(PCLK)를 기준으로 0클락, 1클락, 2클락 등으로 결정될 수 있다.
/CAS 버퍼(205)는 칼럼 어드레스 스트로브 신호(/CAS)를 입력하여 초기 카스 신호(TCAS)를 발생한다. 초기 카스 신호(TCAS)는 칼럼 어드레스 스트로브 신호(/CAS)에 대하여 소정의 지연 클락수로 지연될 수 있는 신호이다. /WE 버퍼(207)는 기입 인에이블 신호(/WE)를 입력하여 초기 기입 인에이블 신호(TWE)를 발생한다. 초기 기입 인에이블 신호(TWE)는 기입 인에이블 신호(/WE)에 대하여 소정의 지연 클락수로 지연될 수 있는 신호이다.
상기 /CAS 버퍼(205)와 /WE 버퍼(207)의 지연 클락수는, /CS 버퍼(203)의 지연 클락수와 마찬가지로, 내부 클락 신호(PCLK)를 기준으로 0클락, 1클락, 2클락 등으로 결정될 수 있다.
내부 칩 선택 발생부(209)는 초기 칩 선택 신호(TCS)를 입력한다. 그리고, 내부 칩 선택 발생부(209)는 내부 클락 신호(PCLK)에 응답하여, 내부 칩 선택 신호(PCS)를 발생한다.
/RAS 버퍼(211)는 로우 어드레스 스트로브 신호(/RAS)를 입력하여 초기 라스 신호(PRAL)를 발생한다. 초기 라스 신호(PRAL)는 칼럼 어드레스 스트로브 신호(/CAS)가 "로우(low)"에서 "하이(high)"로 되면, "하이"로 된다. 그리고, 초기 라스 신호(PRAL)는 칼럼 계열의 명령이 입력될 때, "하이" 상태를 유지한다.
내부 카스 발생부(213)는 초기 카스 신호(TCAS)를 입력하여, 내부 카스 신호(PC)를 발생한다. 그리고, 내부 카스 신호(PC)는 내부 칩 선택 신호(PCS)와 초기 라스 신호(PRAL)가 "하이"인 상태에서 내부 클락 신호(PCLK)에 응답하여 발생된다.
내부 기입 인에이블 발생부(215)는 초기 기입 인에이블 신호(TWE)를 입력하여, 내부 기입 인에이블 신호(PWR)를 발생한다. 그리고, 내부 기입 인에이블 신호(PWR)는 내부 칩 선택 신호(PCS)와 초기 라스 신호(PRAL)가 "하이"인 상태에서 내부 클락 신호(PCLK)에 응답하여 발생된다.
도 3은 도 2의 /CS 버퍼(203)을 구체적으로 나타내는 도면으로서, 도 2의 /CAS 버퍼(205) 및 /WE 버퍼(207)도 적용될 수 있다. 본 명세서에서는, 설명의 편의를 위하여, /CS 버퍼(203)가 대표적으로 기술된다.
도 3을 참조하면, /CS 버퍼(203)는 버퍼부(301), 신호 전송부(303), 래치부(305)로 이루어진다. 버퍼부(301)는 칩 선택 신호(/CS)를 입력하여 버퍼링하고, 버퍼링 신호(SIGBUF)를 출력한다. 그리고, 버퍼링 신호(SIGBUF)는 신호 전송부(303)에 제공된다. 신호 전송부(303)는 입력되는 버퍼링 신호(SIGBUF)를 소정의 지연 클락으로 지연한다. 지연 클락은 모드 셋 레지스터(115, 도 1 참조)로부터 제공되는 제1 내지 제3 제어 신호들(PRCD0, PRCD1, PRCD2)에 의하여, 결정된다. 제1 내지 제3 제어 신호들(PRCD0, PRCD1, PRCD2)은, 모드 레지스터 셋팅 동작에서, 모드 셋 레지스터에 프로그래밍된 값들이다. 그리고, 제1 내지 제3 제어 신호들(PRCD0, PRCD1, PRCD2)은 각각, 칼럼 계열의 명령의 지연이 0클락, 1클락, 2클락일 때, "하이"로 된다.
즉, 제1 제어 신호(PRCD0)가 "하이"인 경우에는, 칼럼 계열의 명령이 입력되면, 반도체 메모리 장치가 바로 동작을 수행하기 시작함을 의미한다. 그러므로, 제1 제어 신호(PRCD0)가 "하이"이면, 본 발명의 반도체 메모리 장치는 기존의 반도체 메모리 장치와 동일하게 동작된다.
즉, 제2 제어 신호(PRCD1)가 "하이"이면, 본 발명의 반도체 메모리 장치는 칼럼 계열의 명령의 입력으로부터 1 클락이 지연되어 동작이 시작된다. 따라서, 본 발명의 반도체 메모리 장치에서는, 칼럼 계열의 명령이 기존의 반도체 메모리 장치에 비하여, 1 클락 앞서, 입력될 수 있게 된다.
마찬가지 방법에 의하여, 제3 제어 신호(PRCD2)가 "하이"이면, 본 발명의 반도체 메모리 장치에서는, 칼럼 계열의 명령이 종래의 반도체 메모리 장치에 비하여, 2 클락 앞서, 입력될 수 있게 된다.
신호 전송부(303)는 다음과 같이, 구체적으로 기술된다. 신호 전송부(303)는 제1, 제2 및 제3 전송부(307, 327, 347)로 구성된다. 제1 전송부(307)는 제1 제어 신호(PRCD0)가 "하이"일 때, 버퍼링 신호(SIGBUF)를 지연없이 래치부(305)에 제공한다. 그리고, 제2 전송부(327)는 제2 제어 신호(PRCD1)가 "하이"일 때, 버퍼링신호(SIGBUF)를 내부 클락 신호(PCLK)의 1 클락 만큼 지연하여 래치부(305)에 제공한다.
제2 전송부(327)를 더욱 구체적으로 기술하면, 다음과 같다. 제2 전송부(327)는 전송 스위치(331), 래치부(333), 지연부(335) 및 클락 지연부(337)로 구현된다. 전송 스위치(331)는 "하이" 상태의 제2 제어 신호(PRCD1)에 응답하여, 버퍼링 신호(SIGBUF)를 전송한다. 클락 지연부(337)는 버퍼링 신호(SIGBUF)가 래치부(333) 및 지연부(335)를 거친 신호를 입력 신호로 한다. 클락 지연부(337)는 지연부(335)의 출력 신호를 내부 클락 신호(PCLK)에 응답하여 래치부(305)로 전송한다. 즉, 클락 지연부(337)로 입력되는 지연부(335)의 출력 신호는 내부 클락 신호(PCLK)가 "하이"에서 "로우" 그리고 다시 "하이"로 될 때, 래치부(305)로 전송된다. 따라서, 클락 지연부(337)는 내부 클락 신호(PCLK)를 기준으로 입력되는 신호를 1클락 만큼 지연한다.
제2 전송부(327)에서의 래치부(333) 및 지연부(335)는 칼럼 계열의 명령 신호와 내부 클락 신호(PCLK) 사이의 셋-업(set-up) 시간과 홀드(hold) 시간을 조절한다.
제3 전송부(347)는 제3 제어 신호(PRCD2)가 "하이"일 때, 버퍼링 신호(SIGBUF)를 내부 클락 신호(PCLK)의 2 클락 만큼 지연하여 래치부(305)에 제공한다.
제3 전송부(347)의 구성은 제2 전송부(337)의 구성과 유사하다. 다만, 제3 전송부(347)을 구성하는 지연 클락부(357)는, 제2 전송부(327)을 구성하는 지연 클락부(337)와 달리, 입력되는 신호를 내부 클락 신호(PCLK)를 기준으로 2클락 만큼 지연한다. 따라서, 제2 전송부(347)에 대한 자세한 기술은 생략된다.
도 4는 도 2의 내부 칩 선택 발생부(209)를 구체적으로 나타내는 도면이다. 도 4를 참조하면, 내부 칩 선택 발생부(209)는 인버터(401), 지연부(403), 전송 트랜지스터(405) 및 래치부(407)로 구성된다. 내부 칩 선택 발생부(209)는 내부 클락 신호(PCLK)의 "하이"에 응답하여, 초기 칩 선택 신호(TCS)를 래치하고, 내부 칩 선택 신호(PCS)를 발생한다.
도 5은 도 2의 내부 카스 발생부(213)을 구체적으로 나타내는 도면으로서, 도 2의 내부 기입 인에이블 발생부(215)도 적용될 수 있다. 본 명세서에서는, 설명의 편의를 위하여, 내부 카스 발생부(213)가 대표적으로 기술된다.
도 5를 참조하면, 내부 카스 발생부(213)는 지연부(501), 인버터(503), 제1 전송 트랜지스터(505), 제1 래치부(507), 제2 전송 트랜지스터(509) 및 제2 래치부(511)로 구성된다. 내부 카스 발생부(213)는, 초기 라스 신호(PRAL)와 내부 칩 선택 신호(PCS)가 "하이"일 때, 인에이블된다. 그리고, 제1 전송 트랜지스터(505)는 내부 클락 신호(PCLK)의 하강 단부에 응답하여, 지연부(501)와 인버터(503)을 거친 초기 카스 신호(TCAS)를 전송한다. 그리고 제1 래치부(507)는 제1 전송 트랜지스터(505)에 의하여 전송된 신호를 래치한다.
그리고, 제2 전송 트랜지스터(509)는 내부 클락 신호(PCLK)의 상승 단부에 응답하여, 제1 래치부(507)에 의하여 래치된 신호를 전송한다. 그리고 제2 래치부(511)는 제2 전송 트랜지스터(509)에 의하여 전송된 신호를 래치한다.
도 6은 도 2의 주요 신호의 타이밍도로서, 제1 제어 신호(PRCD0)가 "하이"인 경우의 타이밍도이다. 도 6을 참조하면, 내부 카스 신호(PC)와 내부 기입 인에이블 신호(PWR)는 칼럼 계열의 명령이 입력되는 t1 시점에서, 지연없이 "하이"로 활성한다. 그러므로, 도 6의 경우에는, 칼럼 계열의 명령이 지연없이 입력됨을 알 수 있다.
도 7은 도 2의 주요 신호의 타이밍도로서, 제2 제어 신호(PRCD1)가 "하이"인 경우의 타이밍도이다. 도 7을 참조하면, 내부 카스 신호(PC)와 내부 기입 인에이블 신호(PWR)는 칼럼 계열의 명령이 입력되는 t2 시점으로부터 1 클락 지연되어 "하이"로 활성한다. 그러므로, 도 7의 경우에는, 칼럼 계열의 명령이 1 클락 지연되어 입력됨을 알 수 있다.
도 8은 도 2의 주요 신호의 타이밍도로서, 제3 제어 신호(PRCD2)가 "하이"인 경우의 타이밍도이다. 도 8을 참조하면, 내부 카스 신호(PC)와 내부 기입 인에이블 신호(PWR)는 칼럼 계열의 명령이 입력되는 t3 시점으로부터 2 클락 지연되어 "하이"로 활성한다. 그러므로, 도 8의 경우에는, 칼럼 계열의 명령이 2 클락 지연되어 입력됨을 알 수 있다.
본 발명에 실시예에 따른 반도체 메모리 장치는 로우 계열의 명령으로부터 칼럼 계열의 명령을 입력을 다양하게 제어할 수 있다. 즉, 칩 선택 신호(/CS), 칼럼 어드레스 스트로브 신호(/CAS), 기입 인에이블 신호(/WE)를 입력하는 버퍼가 모드 셋 레지스터(115)에서 제공되는 제1 내지 제3 제어 신호들(PRCD0, PRCD1, PRCD2)에 제어되어, 내부 카스 신호(PC)와 내부 기입 인에이블 신호(PWR)가 활성되는 시점이 가변될 수 있다.
본 발명의 기술적 사상에 의한 칼럼 계열의 명령의 입력 시점 제어 기술은 기존의 칼럼 계열의 명령의 입력 시점 제어 기술에 비하여, 간단하게 구현될 수 있는 장점을 가진다. 또한, 본 발명의 반도체 메모리 장치는, tRCD가 조절되지 않은 칼럼계열의 명령이 인가되더라도, 내부적으로 칼럼 계열의 명령이 지연되어 tRCD를 지켜준다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 반도체 메모리 장치에 의하여, 칼럼 계열의 명령의 입력 시점이 다양하게 제어될 수 있다. 그리고, 본 발명의 반도체 메모리 장치는 tRCD와 상관없이 내부적으로 칼럼 계열의 명령이 지연되어 내부적으로 tRCD를 지켜줄 수 있다. 그러므로, 본 발명의 반도체 메모리 장치는 로우 계열의 명령의 입력과 칼럼 계열의 명령의 입력간의 지연시간의 제약이 완화될 수 있다.
또한, 본 발명의 버퍼 및 신호 전송 회로는 본 발명의 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치에 적용될 수 있다.

Claims (12)

  1. 수신되는 입력 신호를 송신하는 신호 전송 회로에 있어서,
    수신되는 상기 입력 신호를 지연하여 송신하며, 서로 상이한 지연 클락을 가지는 다수개의 전송부들을 구비하며,
    적어도 하나의 상기 전송부는
    대응하는 제어 신호에 응답하여, 상기 입력 신호를 전송하는 전송 스위치; 및
    상기 제어 신호에 응답하여 인에이블되며, 소정의 클락 신호에 응답하여 상기 전송 스위치로부터 전송되는 상기 입력 신호를 상기 지연 클락으로 지연하여 전송하는 클락 지연부를 가지는 것을 특징으로 하는 신호 전송 회로.
  2. 제1항에 있어서, 상기 적어도 하나의 전송부는
    상기 전송 스위치에 의하여 전송된 상기 입력 신호를 래치하는 래치부 및 지연하는 지연부로서, 상기 전송 스위치와 상기 클락 지연부 사이에 배치되는 상기 래치부 및 상기 지연부를 더 구비하는 것을 특징으로 하는 신호 전송 회로.
  3. 제1항에 있어서, 상기 클락 지연부는
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제1 상태에 응답하여 게이팅되어, 상기 전송 스위치로부터 전송되는 상기 입력 신호를 전송하는 제1 전송 게이트;
    상기 제1 전송 게이트에 의하여 전송되는 신호를 래치하는 제1 래치;
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제2 상태에 응답하여 게이팅되어, 상기 제1 래치에 의하여 래치되는 신호를 전송하는 제2 전송 게이트;
    상기 제2 전송 게이트에 의하여 전송되는 신호를 래치하는 제2 래치; 및
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제1 상태에 응답하여 게이팅되어, 상기 제2 래치에 의하여 래치되는 신호를 전송하는 제3 전송 게이트를 구비하는 것을 특징으로 하는 신호 전송 회로.
  4. 제1항에 있어서, 상기 적어도 하나의 전송부는
    상기 전송 스위치에 의하여 전송된 상기 입력 신호를 래치하는 래치부 및 진연하는 지연부로서, 상기 전송 스위치와 상기 클락 지연부 사이에 배치되는 상기 래치부 및 상기 지연부를 더 구비하는 것을 특징으로 하는 신호 전송 회로.
  5. 모드 레지스터 셋 회로를 가지는 반도체 메모리 장치의 버퍼에 있어서,
    입력되는 신호를 소정의 지연 클락으로 지연하여 전송하는 신호 전송부로서, 상기 모드 레지스터 셋 회로로부터 발생되는 소정의 제어 신호들에 응답하여 상기 지연 클락이 결정되는 상기 신호 전송부를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 버퍼.
  6. 제5항에 있어서, 상기 버퍼는
    수신되는 입력 신호를 버퍼링하여 상기 신호 전송부로 제공하는 버퍼부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 버퍼.
  7. 제5항에 있어서, 상기 버퍼는
    상기 신호 전송부로부터 전송되는 신호를 래치하는 래치부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 버퍼.
  8. 제5항에 있어서, 상기 신호 전송부는
    상기 버퍼링 신호를 지연하여 송신하며, 서로 상이한 지연 클락을 가지는 다수개의 전송부들을 구비하며,
    적어도 하나의 상기 전송부는
    대응하는 제어 신호에 응답하여, 상기 입력 신호를 전송하는 전송 스위치; 및
    상기 제어 신호에 응답하여 인에이블되며, 소정의 클락 신호에 응답하여 상기 전송 스위치로부터 전송되는 상기 입력 신호를 상기 지연 클락으로 지연하여 전송하는 클락 지연부를 가지는 것을 특징으로 하는 반도체 메모리 장치의 버퍼.
  9. 제8항에 있어서, 상기 클락 지연부는
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제1 상태에 응답하여 게이팅되어, 상기 전송 스위치로부터 전송되는 상기 입력 신호를 전송하는 제1 전송 게이트;
    상기 제1 전송 게이트에 의하여 전송되는 신호를 래치하는 제1 래치;
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제2 상태에 응답하여 게이팅되어, 상기 제1 래치에 의하여 래치되는 신호를 전송하는 제2 전송 게이트;
    상기 제2 전송 게이트에 의하여 전송되는 신호를 래치하는 제2 래치; 및
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제1 상태에 응답하여 게이팅되어, 상기 제2 래치에 의하여 래치되는 신호를 전송하는 제3 전송 게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 버퍼.
  10. 반도체 메모리 장치에 있어서,
    라스(RAS) 명령으로부터 카스(CAS) 명령이 입력되기까지의 지연 시간에 대한 프로그래밍 입력이 가능하며, 다수개의 제어 신호들을 제공하는 모드 셋 레지스터로서, 상기 다수개의 제어 신호들 중의 하나가 상기 지연 시간에 대응하여 활성하는 상기 모드 셋 레지스터;
    소정의 /CAS 신호를 수신하여 버퍼링하는 /CAS 버퍼로서, 상기 제어 신호에 응답하여 소정의 지연 클락수로 상기 /CAS 신호를 지연하는 상기 /CAS 버퍼;
    소정의 /CS 신호를 수신하여 버퍼링하는 /CS 버퍼로서, 상기 제어 신호에 응답하여 상기 지연 클락수로 상기 /CS 신호를 지연하는 상기 /CS 버퍼; 및
    소정의 /WE 신호를 수신하여 버퍼링하는 /WE 버퍼로서, 상기 제어 신호에 응답하여 상기 지연 클락수로 상기 /WE 신호를 지연하는 상기 /WE 버퍼를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제10항에 있어서, 상기 /CAS 버퍼, 상기 /CS 버퍼 및 상기 /WE 버퍼 각각은
    수신되는 입력 신호를 지연하여 송신하며, 서로 상이한 지연 클락을 가지는 다수개의 전송부들을 구비하며,
    적어도 하나의 상기 전송부는
    대응하는 제어 신호에 응답하여, 상기 입력 신호를 전송하는 전송 스위치; 및
    상기 제어 신호에 응답하여 인에이블되며, 소정의 클락 신호에 응답하여 상기 전송 스위치로부터 전송되는 상기 입력 신호를 상기 지연 클락으로 지연하여 상기 출력단으로 전송하는 클락 지연부를 가지는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제11항에 있어서, 상기 클락 지연부는
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제1 상태에 응답하여 게이팅되어, 상기 전송 스위치로부터 전송되는 상기 입력 신호를 전송하는 제1 전송 게이트;
    상기 제1 전송 게이트에 의하여 전송되는 신호를 래치하는 제1 래치;
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제2 상태에 응답하여 게이팅되어, 상기 제1 래치에 의하여 래치되는 신호를 전송하는 제2 전송 게이트;
    상기 제2 전송 게이트에 의하여 전송되는 신호를 래치하는 제2 래치; 및
    상기 제어 신호에 응답하여 인에이블되며, 상기 클락 신호의 제1 상태에 응답하여 게이팅되어, 상기 제2 래치에 의하여 래치되는 신호를 전송하는 제3 전송 게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020000004250A 2000-01-28 2000-01-28 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로 KR100355229B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020000004250A KR100355229B1 (ko) 2000-01-28 2000-01-28 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로
TW090100847A TW504704B (en) 2000-01-28 2001-01-15 Semiconductor memory device having operation delay function of column address strobe command, and buffer and signal transmission circuit which are applied to the semiconductor memory device
DE10102626.9A DE10102626B4 (de) 2000-01-28 2001-01-18 Halbleiterspeicherbauelement, Puffer und zugehörige Signalübertragungsschaltung
US09/766,358 US6356489B2 (en) 2000-01-28 2001-01-19 Integrated circuit memory devices having circuits therein that preserve minimum /RAS TO /CAS Delays
JP2001014573A JP4061029B2 (ja) 2000-01-28 2001-01-23 半導体メモリ装置、バッファ及び信号伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000004250A KR100355229B1 (ko) 2000-01-28 2000-01-28 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로

Publications (2)

Publication Number Publication Date
KR20010076844A true KR20010076844A (ko) 2001-08-16
KR100355229B1 KR100355229B1 (ko) 2002-10-11

Family

ID=19642430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000004250A KR100355229B1 (ko) 2000-01-28 2000-01-28 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로

Country Status (5)

Country Link
US (1) US6356489B2 (ko)
JP (1) JP4061029B2 (ko)
KR (1) KR100355229B1 (ko)
DE (1) DE10102626B4 (ko)
TW (1) TW504704B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425472B1 (ko) * 2001-11-12 2004-03-30 삼성전자주식회사 동기식 반도체 메모리 장치의 출력 제어 신호 발생 회로및 출력 제어 신호 발생 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288787A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体記憶装置
KR100605590B1 (ko) * 2004-05-10 2006-07-31 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7167401B2 (en) * 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
KR100674994B1 (ko) * 2005-09-10 2007-01-29 삼성전자주식회사 메모리 장치의 입력 버퍼와 메모리 제어장치 및 이를이용한 메모리 시스템
KR100744042B1 (ko) * 2005-09-28 2007-07-30 주식회사 하이닉스반도체 반도체메모리소자의 내부 어드레스 생성장치
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR100753081B1 (ko) * 2005-09-29 2007-08-31 주식회사 하이닉스반도체 내부 어드레스 생성장치를 구비하는 반도체메모리소자
US20070171735A1 (en) * 2006-01-25 2007-07-26 Jong-Hoon Oh Latency circuit for semiconductor memories
US8291248B2 (en) * 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
KR20100106410A (ko) * 2007-12-21 2010-10-01 모사이드 테크놀로지스 인코퍼레이티드 전력 절약 특성을 갖는 비-휘발성 반도체 메모리 디바이스
JP5431028B2 (ja) * 2009-05-28 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP5587562B2 (ja) * 2009-05-28 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220291A (ja) * 1982-06-15 1983-12-21 Nec Corp 信号伝般時間制御回路
JPS63146298A (ja) * 1986-12-10 1988-06-18 Mitsubishi Electric Corp 可変語長シフトレジスタ
US5031150A (en) * 1988-08-26 1991-07-09 Kabushiki Kaisha Toshiba Control circuit for a semiconductor memory device and semiconductor memory system
US5479128A (en) * 1994-03-16 1995-12-26 Industrial Technology Research Institute Single ram multiple-delay variable delay circuit
US5655105A (en) * 1995-06-30 1997-08-05 Micron Technology, Inc. Method and apparatus for multiple latency synchronous pipelined dynamic random access memory
US5841707A (en) * 1995-11-29 1998-11-24 Texas Instruments Incorporated Apparatus and method for a programmable interval timing generator in a semiconductor memory
JPH09304484A (ja) * 1996-05-13 1997-11-28 Nec Corp 半導体記憶装置
JP3827406B2 (ja) * 1997-06-25 2006-09-27 富士通株式会社 クロック同期型入力回路及びそれを利用した半導体記憶装置
US6005824A (en) * 1998-06-30 1999-12-21 Lsi Logic Corporation Inherently compensated clocking circuit for dynamic random access memory
US6111812A (en) * 1999-07-23 2000-08-29 Micron Technology, Inc. Method and apparatus for adjusting control signal timing in a memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425472B1 (ko) * 2001-11-12 2004-03-30 삼성전자주식회사 동기식 반도체 메모리 장치의 출력 제어 신호 발생 회로및 출력 제어 신호 발생 방법

Also Published As

Publication number Publication date
US20010010650A1 (en) 2001-08-02
TW504704B (en) 2002-10-01
JP2001236785A (ja) 2001-08-31
US6356489B2 (en) 2002-03-12
KR100355229B1 (ko) 2002-10-11
DE10102626B4 (de) 2015-09-10
JP4061029B2 (ja) 2008-03-12
DE10102626A1 (de) 2001-08-02

Similar Documents

Publication Publication Date Title
KR100252048B1 (ko) 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
US5384735A (en) Data output buffer of a semiconductor memory device
US5844858A (en) Semiconductor memory device and read and write methods thereof
KR100355229B1 (ko) 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로
KR100252043B1 (ko) 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법
US20040240302A1 (en) Synchronous semiconductor memory device with input-data controller advantagous to low power and high frequency
KR970017656A (ko) 버스트 모드를 가진 고속 반도체 메모리
KR20020029431A (ko) 메모리 장치에서 신호 타이밍을 조정하는 방법 및 장치
US20050105363A1 (en) Semiconductor memory device having column address path therein for reducing power consumption
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
US6982923B2 (en) Semiconductor memory device adaptive for use circumstance
KR20010048248A (ko) 디디알 동기식 메모리 장치의 데이타 출력 장치
US6292430B1 (en) Synchronous semiconductor memory device
KR100222812B1 (ko) 입력 신호 래치시 연장 마진을 갖는 반도체 메모리 디바이스
KR19980048951A (ko) 이중 경로 센싱 출력 레지스터를 이용한 동기화 메모리에서의 출력 회로
GB2332966A (en) A memory with control of data output buffer
KR100224718B1 (ko) 동기식 메모리장치의 내부 클락 발생기
US6005825A (en) Synchronous semiconductor memory device having wave pipelining control structure and method for outputting data using the same
US6606272B2 (en) Method and circuit for processing output data in pipelined circuits
US7369448B2 (en) Input circuit for memory device
KR100909625B1 (ko) 어드레스 동기 회로
KR100399895B1 (ko) 고속의 데이터 라이트를 위한 디디알 메모리
US6643217B2 (en) Semiconductor memory device permitting early detection of defective test data
USRE37753E1 (en) Semiconductor memory device and read and write methods thereof
US8213245B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130909

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 17