KR20010072039A - 직교 복조기에서의 미분 및 곱셈에 기반한 타이밍 회복 - Google Patents

직교 복조기에서의 미분 및 곱셈에 기반한 타이밍 회복 Download PDF

Info

Publication number
KR20010072039A
KR20010072039A KR1020017000986A KR20017000986A KR20010072039A KR 20010072039 A KR20010072039 A KR 20010072039A KR 1020017000986 A KR1020017000986 A KR 1020017000986A KR 20017000986 A KR20017000986 A KR 20017000986A KR 20010072039 A KR20010072039 A KR 20010072039A
Authority
KR
South Korea
Prior art keywords
signal
phase
quadrature
orthogonal
signals
Prior art date
Application number
KR1020017000986A
Other languages
English (en)
Inventor
모힌드라리쉬
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010072039A publication Critical patent/KR20010072039A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

직교 복조기에서의 미분 및 곱셈 기반형 타이밍 회복. 직교 변조된 신호가 수신되고 상기 수신된 변조 신호는 국부 발진기 신호와 직교 혼합함으로서 복조된다. 동상 및 직교 다운 변환된 신호가 샘플링된다. 샘플링된 신호는 별도로 검출되어 직교 변조된 신호에 의해 전달된 심벌들로부터 이진수를 생성한다. 상기 동상 및 직교 다운 변환된 신호로부터 도출된 심벌 타이밍 회복 신호에 의해 샘플링이 제어된다. 또한, 각각의 동상 및 직교 다운 변환된 신호는 시간에 대해 미분되고, 각각의 미분된 신호에 직교 및 동상 신호가 각각 곱해지고, 상기 곱해진 신호는 서로로부터 감산되어 차분 신호를 생성한다. 샘플링의 타이밍을 제어하는 클록 신호가 상기 차분 신호에 동기되는(locked) 방식으로, 상기 차분 신호는 상기 심벌 타이밍 회로를 제어한다.

Description

직교 복조기에서의 미분 및 곱셈에 기반한 타이밍 회복{DIFFERENTIATE AND MULTIPLY BASED TIMING RECOVERY IN A QUADRATURE DEMODULATOR}
미국 특허 제 4,766,392호에는 제로-IF 수신기, 즉, 제로 중간 주파수를 이용하여, 수신된 각 변조 신호(angle modulated signal)를 베이스 밴드 직교 신호, 동상(in-phase) 신호, 직교 신호로 다운 변환하기 위해 직교 혼합기(mixer)에 수신된 각 변조 신호가 공급되는 수신기에 사용하기 위한, 각 변조 신호를 위한 직교 복조기가 개시되어 있다. 상기 복조기는 미분 및 곱셈을 행하는 소위 DAM 타입으로서, 그 내부에는 데이터 변조 경로에 미분 수단 및 곱셈 수단이 제공되며 상기 미분 수단 및 곱셈 수단은 데이터 경로 내에 한 쌍의 미분기와 곱셈기를 포함하며, 미분기의 출력은 곱셈기의 입력에 결합되고, 미분기의 입력은 곱셈기의 다른 입력에 교차 겹합된다. '이상적인' FM 복조기를 얻기 위하여, 동상 직교 신호의 엔벨로프 결정 수단이 제공되며, 엔벨로프 결정 수단은 데이터 경로 내의 가변 이득 증폭기의 이득을 제어하고, 상기 가변 이득 증폭기는 서로로부터 곱셈기들의 출력 신호를 감산하는 감산기와, 출력에 복조된 신호가 제공되는 저역 필터 사이에 결합된다. 엔벨로프 결정 수단은 가변 이득 증폭기와 함께 고속 AGC(Automatic Gain Control) 수단을 형성한다. 고속 AGC 수단이 존재하지 않으면, 이들 신호는 일정하지 않은 진폭 신호이므로, 복조기는 변조된 π/r-DQPSK 신호를 복조하는데 적합하지 않을 것이다. 그러면, 수신된 무선 주파수 각 변조 신호에서의 진폭 변동으로 왜곡된 복합 신호가 발생하고 그 다음에 직교 혼합이 이루어지기 때문에, 복조기는 FM 복조기로서 적절히 동작하지 않을 것이다. 그러나, 더 높은 대역폭과 더 높은 전력 소비를 요구하는 고속 AGC는 바람직하지 않다. 특히, 휴대용 장치에서, 높은 전력 소비는 바람직하지 않다. 제로-IF에서의 π/4-DQPSK 신호에 있어서, 미분기는 예를 들어 10-20 MHz의 높은 3-dB 컷오프 주파수를 갖는, RC 필터와 같은 고역 필터, 즉, 고 대역폭 필터이다. 미분기들은 고도의 선형 범위에서 동작하는데, 미분기들의 주파수 동작 범위와 이들의 3dB 컷오프 주파수 사이의 거리가 작으면 그렇지 않다. 이 경우에는 복조기의 BER(Bit Error Rate)이 양호하지 못하게 된다.
주파수 또는 위상 변조된 신호와 같은 직교 변조 신호를 위한 다른 공지된 복조기들은 미국 특허 제 4,766,392호에 개시되어 있는 '이상적인(ideal)' 복조기에 의해 행해지는 복조 대신에 차분 검출 수단을 포함한다. 특별한 측정 도구 없이 차분 검출 수단을 갖는 이러한 복조기들은 심벌 타이밍 회복이 최적화되지 않기 때문에 π/4-DQPSK 신호 또는 기타 일정하지 않은 엔벨로프 직교 변조 신호를 복조하는 데에는 아주 적합하지 않다.
이러한 π/4-DQPSK 변조(복조)는 1996년 Artech House, Inc에서 발행된 L.E. Larson의 핸드북 "RF and Microwave Circuit Design for Wireless Communications" 193-204 페이지에 개시되어 있다.
또한, 디지털 위상 동기 회로(DPLL)가 공지되어 있는데, 이러한 회로는 직교 복조기에서 심벌 타이밍 회복 수단으로서 특히 적합하다.
본 발명은 직교 변조 신호, 일반적으로는 직교 진폭 변조 신호, 특별하게는 QPSK(Quadriphase or Quadrature Phase Shift Keying) 신호, Offset-QPSK 신호, 또는 DQPSK(Differential-QPSK) 신호를 복조하는 방법에 있어서의 심벌 타이밍 복구에 관한 것이다. 상기 복조 방법에서 복조기는 특히, TIA/EIA에 의해 표준화된 PWT 코드리스 전화기 및 IS-136 이동 무선 시스템에 사용되는 π/4-DQPSK 신호와 관련된다. 이러한 π/4-DQPSK 신호는 위상 변조 외에 비교적 큰 진폭 변화, 즉, 일정하지 않은 엔벨로프 신호를 갖는다. 본 발명은 또한 이러한 직교 변조 신호를 위한 복조기, 수신기, 송신기에 관한 것이다. 일반적으로, 상기 복조기는 제로-IF 또는 로우-IF 다운 변환된 직교 신호를 복조하는데 적합하다.
도 1은 본 발명에 따른 트랜시버(1)의 블록도.
도 2는 π/4-DQPSK 복조의 위상 도메인의 예시도.
도 3은 본 발명에 따른 π/4-DQPSK 복조기에서의 진폭 변화를 도시한 도면.
도 4는 본 발명에 따른 복조기에서의 등화된 중간 신호 및 중간 신호를 도시한 도면.
본 발명의 목적은 별도로 검출하는 타입의 직교 변조 신호를 복조하는 복조 방법에 최적의 심벌 타이밍 회복을 제공하는 것이다.
본 발명의 다른 목적은 직교 변조 신호의 심벌 레이트에 대하여 저속 자동 이득 제어로 동작하는 복조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 간단하지만 복조 방법에 효율적인 심벌로킹(locking) 방법을 제공하는 것이다.
본 발명에 따르면,
상기 직교 변조된 신호를 국부 발진기 신호와 혼합하여 상기 직교 변조된 신호의 다운 변환된(down-converted) 베이스 밴드 버전(version)인 동상(in-phase) 신호 및 직교 신호를 생성하는 직교 혼합 단계와,
상기 동상 및 직교 신호를 샘플링하여 각각의 동상 신호 샘플들 및 직교 신호 샘플들을 생성하는 단계-상기 샘플링은 상기 직교 변조된 신호에서 전달된 심벌들의 심벌 레이트에 로킹(locking)시킴으로서 상기 동상 및 직교 신호로부터 생성된 심벌 타이밍 회복 신호에 의해 제어됨-와,
상기 동상 및 직교 신호 샘플들을 별도로 검출하여 상기 심벌들로부터 이진수를 생성하는 단계와,
상기 동상 및 직교 신호를 시간에 대해 미분하여 제 1 및 제 2의 미분된 신호를 각각 생성하는 단계와,
상기 제 1의 미분된 신호에 상기 직교 신호를 곱하여 제 1 보조 신호를 생성하고, 상기 제 2의 미분된 신호에 상기 동상 신호를 곱하여 제 2 보조 신호를 생성하는 단계와,
상기 제 1 및 제 2 보조 신호를 서로로부터 감산하여 차분 신호를 형성하는 단계-상기 차분 신호는 상기 로킹(locking)을 제어함-를 포함하는 직교 변조 신호 복조 방법이 제공된다..
본 발명은, 차분 검출을 이용할 때 복잡한 다운 변환된 신호에서의 강한 엔벨로프 변동들로부터 이점을 얻을 수 있다는 점에 기반하고 있다. 이러한 강한 변동들은 심벌 타이밍 회복 경로에 이용될 때, 문제를 발생하는 것이 아니라 도움을 준다. 이러한 강한 진폭 변동들은 심벌 타이밍 회복 수단에 공급될 신호의 큰 진폭 피크를 등화한다. 즉, 진폭 변동들이 상기 차분 신호에 대해 등화 효과를 갖는다.
또한, 필수적인 것은 아니지만, 저속 AGC는 심벌 타이밍 회복에 제공되는 신호의 몇몇 피크만 얻는다. 일반적으로, 몇몇 AGC만이 데이터 경로 내의 신호를 상기 데이터 경로에 제공된 필터들의 동적 범위 내로 유지하는데 필요하거나 바람직할 수 있다.
바람직하게는, 상기 심벌 타이밍 회복 수단은 디지털 위상 동기 루프 회로로서 구현된다.
도 1은 본 발명에 따른 트랜시버(1)의 개략적인 블록도이다. 트랜시버(1)는 송신기(2)와 수신기(3)를 포함하고, 상기 송신기(2) 및 수신기(3)는 Tx/Rx 듀플렉서 또는 스위치(5) 및 대역 필터(6)를 통하여 안테나(4)에 결합되고, 안테나(4)는 직교 변조된 무선 주파수 신호(Tx 및 Rx)를 송수신한다. 수신 전용의 경우, 송신기(2) 및 Tx/Rx 듀플렉서 또는 스위치는 필수적인 것은 아니다.
송신기(2)는 베이스 밴드 디지털 송신 데이터(Td)를 인코딩하는 송신 인코더(7)를 포함한다. 송신 인코더(7)는 송신 데이터(Td)로부터 2 비트 심벌(Sy)을 발생하는 직렬-병렬 변환기(8)와, π/4-DQPSK 인코더(9)와, 저역 필터(10, 11)를 포함한다. 직렬-병렬 변환기(8), π/4-DQPSK 인코더(9), 필터(10, 11)는 송신 비트 클록 입력(12), 송신 심벌 클록 입력(13), 기준 클록 입력(14)을 각각 갖는다. 송신 인코더(7)는 직교 변조기(15)에 결합된다. 직교 변조기(15)는, 제 1 입력(17)이 필터(10)의 출력(18)에 결합되어 있고 제 2 입력(19)이 90°위상 시프터(21)를 통하여 국부 발진 수단(20)에 결합되어 있는 제 1 혼합기(16)와, 제 1 입력(23)이 필터(11)의 출력(24)에 결합되어 있고, 제 2 입력(25)이 국부 발진 수단(20)에 결합되어 있는 제 2 혼합기(22)를 포함한다. 직교 변조기(15)는 혼합기(16, 22)의 출력 신호를 결합하는 콤바이너(26)를 더 포함한다. 직교 변조기(15)는 송신 전력 증폭기(27)와 저역 필터(28)를 통하여 Tx/Rx 듀플렉서(5)에 결합된다. π/4-DQPSK 송신 인코더(7)는 별도로 인코딩된 위상 시프트 키잉(keying) 신호를 발생한다. 인입되는 비트 스트림(Td)은 2 비트 심벌(Sy)의그룹으로 분리된다. 연속적인 심벌(Sy)은 π/4 회전된 QPSK 배열의 일부이며, 각각의 심벌은 I축 또는 Q축 상에 위치하거나 I축 또는 Q축에 대해 π/4 회전된 축들 상에 위치한다. π/4-DQPSK에서, 심벌들은 8개의 동등한 공간 위상각들 중 하나의 공간 위상각으로 표현되며, 따라서, π/4-DQPSK 복조의 위상 도메인 예를 도시한 도 2에 나타나 있는 바와 같이, 선택된 위상각들만 현재의 심벌의 위상각에 따라서 다음 심벌을 이용할 수 있다. 현재의 심벌(Sy)이 0°에 대응하면, 그 다음 심벌에 대해 허용가능한 심벌은 I축 및 Q축에 대하여 π/4 회전된 축상에 있다. 이것은 현재의 심벌(Sy)에 후속하는 심벌의 위상이 45°, 135°, -45° 또는 -135°일 수 있다는 것을 의미한다. 현재의 심벌의 위상에 차분 위상각을 더하면 송신될 차분 위상각인 그 다음 심벌의 위상각이 유도된다. 도면에 도시되어 있는 바와 같이, 차분 위상각들은 그 다음 심벌에 대해 송신 비트 스트림(Td) 내의 2 비트의 함수로서 맵핑된다. 현재의 심벌(Sy)에 0°의 위상각이 주어지면, -135°의 위상각이 "00"의 비트 세트에 더해지고, -45°, 45°및 135°가 각각 "01", "10", "11"의 비트 세트에 각각 더해질 것이다. 0들 또는 1들의 긴 스트링에 대해서도 위상 천이가 항상 송신된 신호에서 발생하기 때문에, 수신기에서의 심벌 타이밍 회복은 다른 형태의 위상 변조보다 더 쉽다. 또한, 다른 트랜시버로부터 수신기(3)에 의해 수신된 π/4-DQPSK 수신 신호(Rx)의 수신 벡터가 도 2에 도시되어 있다.
수신기(3)는 Tx/Rx 듀플렉서 또는 스위치(5)에 결합되어 있는 저잡음 증폭기(30)를 포함한다. 증폭기(30)는 필터링되어 증폭된 직교 변조 신호(s(t))를 수신하는 입력(32)을 갖는 직교 복조기(31)에 결합된다. 복조기(31)는, 제 1입력(34)이 입력(32)에 결합되어 있고 제 2 입력(35)이 국부 발진 수단(20)에 결합되어 있는 혼합기(33)와, 제 1 입력(37)이 상기 입력(32)에 결합되어 있고 제 2 입력(38)이 90°위상 시프터(39)를 통하여 국부 발진 수단에 결합되어 있는 혼합기(36)로 구성되어 있는 직교 혼합 수단을 포함한다. 혼합기(33)는 동상 신호(I')를 생성하고, 혼합기(36)는 직교 신호(Q')를 생성하며, 상기 동상 및 직교 신호(I', Q')는 제로-IF 또는 로우-IF에서 상기 직교 변조 신호(s(t))의 다운 변환된 베이스 밴드 버전이다. 동상 브랜치에서, 수신기(3)는 일련의 저역 필터(50), 가변 이득 증폭기(51), 저역 필터(52)를 포함하고, 직교 브랜치에서, 수신기(3)는 일련의 저역 필터(53), 가변 이득 증폭기(54), 저역 필터(55)를 더 포함한다. 수신기(3)는 가변 이득 증폭기(51, 54)에 의해 생성된 각각의 출력 신호의 레벨을 측정하는 자동 이득 제어 수단(56)을 더 포함하고, 상기 측정된 레벨은 가변 이득 증폭기(51, 54)의 이득을 제어한다. 복조의 관점에서 보면, 본 발명에 따른 수신기(3)에서, 대체로 자동 이득 제어는 필수적인 것이 아니다. 현재로는 자동 이득 제어가 심벌(Sy)의 심벌 레이트에 비하여 느리다. 자동 이득 제어는 심벌 타이밍 회복을 위해 제공되는 신호를 다소 최대화하지만 이러한 신호는 여전히 타이밍 회복을 제어하는데 적절하다. 기본적으로는, 본 발명에 따른 수신기(3)에서, 자동 이득 제어는 신호들을 필터(50, 52, 53, 55)의 동적 범위 내로 유지하도록 적용된다. 필터(52, 55)의 출력(57, 58)에서 신호(I', Q')의 필터링된 버전(I, Q)이 각각 제공된다.
수신기(3)는 각각의 동상 신호 및 직교 신호(I(k) 및 Q(k))를 생성하기 위해동상 및 직교 신호(I, Q)를 샘플링하는 샘플링 수단(60)과, 샘플링 수단(60)에 결합된 차분 검출기(61)를 더 포함한다. 샘플링 수단(60)은 아날로그-디지털 변환기(63)와, 샘플링을 t=kT(t는 시간, k는 정수, T는 샘플링 주기)의 속도로 제어하는 샘플링 제어 수단(64, 65)을 포함한다. 차분 검출기(61)는 다음의 미분 방정식
xk= -sign[Q(k)I(k-1)-I(k)Q(k-1)],
yk= -sign]I(k)I(k-1)+Q(k)Q(k-1)]
에 따라서, 수신된 직교 변조 신호(Rx)에서 별도로 검출된 수신 심벌(Sy)마다 2비트(xk,yk)를 제공한다. 상기 식에서, sign은 공지되어 있는 signum 함수로서, x>0이면 sign(x)=1이고, x=0이면 sign(x)=0이며, x<0이면 sign(x)=-1이고, x는 signum 함수의 독립 변수이다.
차분 검출은 수신된 복합 신호(s(t))에서의 엔벨로프 왜곡과는 독립적이다. 도 3에 도시된 바와 같이, 이러한 진폭 왜곡 또는 진폭 변화는, π/4-DQPSK 신호의 성질 때문에, 그리고 고속 AGC가 그러한 왜곡을 등화하기 위해 인가되지도 않고 또한 '이상적인' FM 복조기가 상기 미국 특허 제 4,766,392호에 개시되어 있는 바와 같이 적용되지 않기 때문에, 본 발명에 따른 π/4-DQPSK 신호에서 발생한다. 미국 특허 제 4,766,392호에 저속 AGC가 적용되어 FM 복조기가 더 이상 이상적이지 않으면, 미국 특허 제 4,766,392호의 혼합기(22, 25)의 출력에서의 신호[I.(dQ/dt)-Q.(dI/dt)]는 강한 진폭 요동을 나타낼 것이며 π/4-DQPSK 신호를 검출하는데 더이상 유용하지 않을 것이다. 본 발명은 대신에 차분 검출을 이용하며 심벌 타이밍 회복을 위해 등화된 신호를 사용한다.
수신기(3)는 데이터 수신 전의 프리앰블 신호 수신시, 동상 및 직교 신호(I 및 Q)로부터 심벌 타이밍 회복 신호(sr)를 발생하기 위해 리미터(71)를 통해 직교 혼합 수단(31)에 결합된 심벌 타이밍 회복 수단(70)을 더 포함한다. 심벌 타이밍 수단(70)은 공지되어 있는 디지털 위상 동기 루프 회로일 수 있다. 심벌 타이밍 회복 신호(sr)는 샘플링 수단(60)의 샘플링 순간(t=kT)을 결정한다. 샘플링은 공지되어 있는 아이 다이어그램(eye-diagram)과 같은 수신된 심벌의 아이 다이어그램에서의 최적의 아이 오프닝 순간에 행해진다.
본 발명에 따르면, 타이밍 회복을 위한 등화된 신호는, 각각의 미분기(73, 74)에 의해 제 1 및 제 2 미분 신호(DI/dt, dQ/dt)를 생성하기 위하여 동상 및 직교 신호(I 및 Q)를 시간에 대하여 미분하고, 상기 신호(dI/dt)에 신호(Q)를 곱하고 신호(dQ/dt)에 신호(I)를 곱하여 각각의 보조 신호(A, B)를 각각 생성하기 위한 미분 및 곱셈 수단(72)에 의해 얻어진다. 차분 신호(A-B)는 차분 형성 수단(77)에 의해 신호(A, B)로부터 형성된다. 미분된 위상 신호의 스케일링은 더 한정되는 미분된 위상 신호의 제로 교차점 및 극점을 이루지 않기 때문에, 신호(A-B)는 이상적인 FM 복조기의 출력 신호와 실질적으로 상이하며, 심벌 타이밍 회복 수단(70)을 제어하기 위한 신호로서 아주 적당하다. 저속 AGC는 차 신호(A-B)를 다소 최대로 한다.
도 4는 초고속 AGC가 적용된 출력(57, 58)에 나타나는 신호(v(t)), 즉, 이상적인 FM 복조기의 신호를 나타내며, 차분 형성 수단(77)의 출력(78), AGC가 없는 중간신호 (A-B) 또는 본 발명에 따른 복조기(31)에서 저속 AGC가 적용된 약간 피크된 중간 신호 (A-B)'에서의 신호 v(t), (A-B), (A-B)'는 심벌 주기(T)에 대한 ΔF의 평균 주파수 변화임을 나타내며, 여기서 t는 시간이고, Δf=Δφ/Δt.Δφ는 심벌 주기에 대한 위상 변화량이다. 신호(A-B)는 r2에 의해 스케일된 이상적인 FM 복조기 출력의 스케일된 버전이며, 여기서 r은 수신된 신호의 캐리어 엔벨로프이다.
(A-B)=I.dQ/dt-Q.dI/dt=r2.dφ/dt
도 3에서 알 수 있듯이, 심벌 주기에서 약 π/4 위상 변화된 수신된 신호 r1의 엔벨로프의 크기는 심벌 주기에서 약 3π/4 위상 변화된 수신 신호 r2의 엔벨로프의 크기보다 훨씬 더 크다. 즉, 미분 및 곱셈 수단(72)은 +/-3π/4 위상 변화에 대해서보다 +/-π/4 위상 변화에 대해 훨씬 더 높은 이득을 갖는다. 상기 이득에서의 변화는 신호(v(t))에 대해 등화 효과를 갖는다. 즉, r2에 의한 스케일링에 의해 r의 아주 작은 값일 때 발생하는 신호(v(t)) 내의 주파수 스파이크가 제거된다. 저속 AGC를 적용하면, 도 4의 신호 (A-B)'으로 도시되어 있는 바와 같이 신호(V(t))가 등화된다. 이상적인 FM 복조기 출력에 일반적으로 나타나는 상기 주파수 스파이크는 심벌 타이밍 회복 경로의 미분 및 곱셈 수단(DAM)(72)에 의해 제거되기 때문에, 예를 들어 1차 고역 필터로서 구현되는 미분기(73, 74)는 비트 에러 레이트에 대한 미분 효과를 갖지 않고 이상적인 FM 복조기의 데이터 경로의 DAM보다 훨씬 더 작은 컷오프 주파수를 가질 수 있다.
미분 및 곱셈 수단(72)은 디지털 방식으로 구현될 수 있다. 이 경우, 신호(I, Q)를 샘플링하기 위해 두 개의 추가적인 아날로그-디지털 변환기가 제공되어 디지털 DAM(72)을 위한 샘플을 생성한다. 디지털 DAM(72)을 구현하면, 프로그램된 신호 처리기 등에 의해 (A-B)에 대한 전술한 방정식을 간단하게 구현할 수 있다. 또한, 베이스 밴드 복조부, 즉, 혼합기(33, 36)는 그러한 프로그램된 신호 처리기에 의해 디지털 방식으로 구현될 수 있다. 이 경우, 필터(50, 52, 53, 55), 증폭기(51, 54), AGC 수단(56), DAM(72), 리미터(71), 차분 형성 수단(77)은 프로그램된 컴퓨터 수단이며, 이것은 디지털 저역 및 고역 필터, 감산기, 증폭기를 구현하는 방법을 다루는 기술분야에 공지되어 있다. 디지털 방식으로 구현되면, DAM(72)은 적절한 심벌 타이밍 회복을 얻기 위해 낮은 샘플링 레이트, 즉, 초당 네 개의 샘플만 요구한다.
이상의 설명으로부터, 첨부된 청구범위에 의해 한정된 본 발명의 정신 및 범주내에서 많은 다른 변형이 이루어질 수 있음이 본 기술분야에 통상의 지식을 가진자에게는 자명할 것이며, 따라서, 본 발명은 전술한 실시예들에 한정되지 않는다. "포함"이라는 용어는 청구범위에 개재된 요소들 또는 단계들 외의 다른 요소들 또는 단계들의 존재를 배제하지 않는다.

Claims (10)

  1. 직교 변조된 신호(s(t))를 복조하는 방법에 있어서,
    ① 상기 직교 변조된 신호를 국부 발진기 신호와 혼합하여 상기 직교 변조된 신호의 다운 변환된(down-converted) 베이스 밴드 버전인 동상(in-phase) 신호(I) 및 직교 신호(Q)를 생성하는 직교 혼합 단계와,
    ② 상기 동상 및 직교 신호(I, Q)를 샘플링하여 각각의 동상 신호 샘플들(I(k)) 및 직교 신호 샘플들(Q(k))을 생성하는 단계-상기 샘플링은 상기 직교 변조된 신호(s(t))에서 전달된 심벌들의 심벌 레이트에 로킹(locking)시킴으로서 상기 동상 및 직교 신호(I, Q)로부터 생성된 심벌 타이밍 회복 신호(ST)에 의해 제어됨-와,
    ③ 상기 동상 및 직교 신호 샘플들(I(k), Q(k))을 별도로 검출하여 상기 심벌들로부터 이진수를 생성하는 단계와,
    ④ 상기 동상 및 직교 신호(I, Q)를 시간에 대해 미분하여 제 1 및 제 2의 미분된 신호를 각각 생성하는 단계와,
    ⑤ 상기 제 1의 미분된 신호에 상기 직교 신호(Q)를 곱하여 제 1 보조 신호(A)를 생성하고, 상기 제 2의 미분된 신호에 상기 동상 신호(I)를 곱하여 제 2 보조 신호(B)를 생성하는 단계와,
    ⑥ 상기 제 1 및 제 2 보조 신호(A, B)를 서로로부터 감산하여 차분 신호(A-B)를 형성하는 단계-상기 차분 신호(A-B)는 상기 로킹(locking)을 제어함-를 포함하는
    직교 변조된 신호의 복조 방법.
  2. 제 1 항에 있어서,
    상기 동상 및 직교 신호(I, Q)는 상기 샘플링 단계 및 상기 미분 단계 이전에 가변 이득 증폭되고, 상기 가변 이득 증폭에 의해 생성된 각각의 출력 신호의 레벨이 측정되고, 상기 측정된 레벨은 상기 가변 이득 증폭 제어를 위해 이득 제어 신호를 결정하는 직교 변조된 신호의 복조 방법.
  3. 제 2 항에 있어서,
    상기 가변 이득 증폭의 제어는 상기 심벌 레이트에 비해 저속으로 동작하는 직교 변조된 신호의 복조 방법.
  4. 제 1 항에 있어서,
    상기 로킹(locking)은 기준 클록 신호의 위상을 상기 차분 신호의 위상으로 위상 동기(phase locking)시킴으로서 행해지고, 상기 기준 클록 신호의 위상 동기 버전(phase locked version)은 상기 심벌 타이밍 회복 신호인 직교 변조된 신호의복조 방법.
  5. 제 1 항에 있어서, 상기 차분 신호는 상기 로킹(locking)을 제어하기 전에 한정되는 직교 변조된 신호의 복조 방법.
  6. 직교 변조된 신호를 위한 복조기에 있어서,
    ① 상기 직교 변조된 신호(s(t))에 대한 입력(32)과,
    ② 국부 발진 수단(20)과,
    ③ 상기 입력(32) 및 상기 국부 발진 수단(20)이 결합되어 있는 입력(34, 37, 35, 38)을 가지며 동상(in-phase) 신호(I) 및 직교 신호(Q)를 생성하는 직교 혼합 수단(33, 36)-상기 동상 및 직교 신호(I, Q)는 상기 직교 변조된 신호(s(t))의 다운 변환된 베이스 밴드 또는 저주파수 버전임-과,
    ④ 상기 직교 혼합 수단(33, 36)에 결합되어 있으며, 상기 직교 변조된 신호(s(t))에서 전달된 심벌들의 심벌 레이트에 로킹시킴으로서 상기 동상 및 직교 신호(I, Q)로부터 심벌 타이밍 회복 신호(ST)를 발생하는 심벌 타이밍 회복 수단(70)과,
    ⑤ 상기 직교 혼합 수단(33, 36)에 결합되어 있으며, 상기 동상 및 직교 신호(I, Q)를 샘플링하여 각각의 동상 신호 샘플들(I(k)) 및 직교 신호 샘플들(Q(k))을 생성하며, 상기 심벌 타이밍 회복 신호(ST)에 의해 제어되는 샘플링 수단(62, 63)과,
    ⑥ 상기 동상 및 직교 신호 샘플들(I(k), Q(k))로부터 상기 심벌들을 별도로 검출하여 상기 검출된 심벌들로부터 이진수를 발생하는 검출 수단(61)과,
    ⑦ 상기 동상 및 직교 신호(I, Q)를 시간에 대해 미분하여 제 1 및 제 2의 미분된 신호를 각각 생성하고, 상기 제 1의 미분된 신호에 상기 직교 신호(Q)를 곱하여 제 1 보조 신호(A)를 생성하고, 상기 제 2의 미분된 신호에 상기 동상 신호(I)를 곱하여 제 2 보조 신호(B)를 생성하는 미분 및 곱셈 수단(73, 74, 75, 76)과,
    ⑧ 상기 제 1 및 제 2 보조 신호(A, B)를 서로로부터 감산하여 차분 신호(77)를 형성하는 수단-상기 차분 신호(A, B)는 상기 심벌 타이밍 회복 수단(70)을 제어함-을 포함하는
    복조기.
  7. 제 6 항에 있어서,
    상기 동상 신호를 증폭하는 제 1 가변 이득 증폭기(51)와 상기 직교 신호를 증폭하는 제 2 가변 이득 증폭기(54)-상기 제 1 및 제 2 증폭기(51, 54)는 각각의 이득 제어 입력을 가지며 상기 혼합 수단(33, 36)과 상기 샘플링 수단(62, 63) 사이에 결합되어 있음-와, 상기 가변 이득 증폭기(51, 54)의 각각의 출력 신호의 레벨을 측정하는 레벨 측정 수단(56)-상기 측정된 레벨은 상기 이득 제어 입력에 제공된 이득 제어 신호를 결정하여 상기 가변 이득 증폭을 제어함-을 포함하는 복조기.
  8. 제 6 항에 있어서,
    상기 타이밍 심벌 회복 수단(70)은 디지털 위상 동기 루프 회로에 의해 형성되고, 상기 로킹(locking)은 기준 클록 신호의 위상을 상기 차분 신호의 위상으로 위상 동기(phase locking)시킴으로서 행해지며, 상기 기준 클록 신호의 위상 동기 버전(phase locked version)은 상기 심벌 타이밍 회복 신호인 복조기.
  9. 제 6 항에 있어서, 상기 미분 및 곱셈 수단(73, 74, 75, 76)과 심벌 타이밍 수단 사이에 결합된 제한 수단(71)을 포함하는 복조기.
  10. 수신기 프런트 엔드(6, 5, 30)와, 상기 수신기 프런트 엔드에 결합되어 직교 변조된 신호(s(t))를 수신하는 안테나(4)와, 상기 직교 변조된 신호를 복조하는 복조기를 포함하는 수신기(1)에 있어서,
    상기 복조기는
    ① 상기 직교 변조된 신호(s(t))를 위한 입력(32)과,
    ② 국부 발진 수단(20)과,
    ③ 상기 입력(32) 및 상기 국부 발진 수단(20)이 결합되어 있는 입력(34, 37, 35, 38)을 가지며 동상(in-phase) 신호(I) 및 직교 신호(Q)를 생성하는 직교 혼합 수단(33, 36)-상기 동상 및 직교 신호(I, Q)는 상기 직교 변조된 신호(s(t))의 다운 변환된 베이스 밴드 또는 저주파수 버전임-과,
    ④ 상기 직교 혼합 수단(33, 36)에 결합되어 있으며, 상기 직교 변조된 신호(s(t))에서 전달된 심벌들의 심벌 레이트에 로킹시킴으로서 상기 동상 및 직교 신호(I, Q)로부터 심벌 타이밍 회복 신호(ST)를 발생하는 심벌 타이밍 회복 수단(70)과,
    ⑤ 상기 직교 혼합 수단(33, 36)에 결합되어 있으며, 상기 동상 및 직교 신호(I, Q)를 샘플링하여 각각의 동상 신호 샘플들(I(k)) 및 직교 신호 샘플들(Q(k))을 생성하며, 상기 심벌 타이밍 회복 신호(ST)에 의해 제어되는 샘플링 수단(62, 63)과,
    ⑥ 상기 동상 및 직교 신호 샘플들(I(k), Q(k))로부터 상기 심벌들을 별도로 검출하여 상기 검출된 심벌들로부터 이진수를 발생하는 검출 수단(61)과,
    ⑦ 상기 동상 및 직교 신호(I, Q)를 시간에 대해 미분하여 제 1 및 제 2의 미분된 신호를 각각 생성하고, 상기 제 1의 미분된 신호에 상기 직교 신호(Q)를 곱하여 제 1 보조 신호(A)를 생성하고, 상기 제 2의 미분된 신호에 상기 동상 신호(I)를 곱하여 제 2 보조 신호(B)를 생성하는 미분 및 곱셈 수단(73, 74, 75,76)과,
    ⑧ 상기 제 1 및 제 2 보조 신호(A, B)를 서로로부터 감산하여 차분 신호(77)를 형성하는 수단-상기 차분 신호(A, B)는 상기 심벌 타이밍 회복 수단(70)을 제어함-을 포함하는
    수신기.
KR1020017000986A 1999-05-24 2000-04-26 직교 복조기에서의 미분 및 곱셈에 기반한 타이밍 회복 KR20010072039A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/316,556 US6127884A (en) 1999-05-24 1999-05-24 Differentiate and multiply based timing recovery in a quadrature demodulator
US09/316,556 1999-05-24
PCT/EP2000/003797 WO2000072542A1 (en) 1999-05-24 2000-04-26 Differentiate and multiply based timing recovery in a quadrature demodulator

Publications (1)

Publication Number Publication Date
KR20010072039A true KR20010072039A (ko) 2001-07-31

Family

ID=23229547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017000986A KR20010072039A (ko) 1999-05-24 2000-04-26 직교 복조기에서의 미분 및 곱셈에 기반한 타이밍 회복

Country Status (7)

Country Link
US (1) US6127884A (ko)
EP (1) EP1101336A1 (ko)
JP (1) JP2003500931A (ko)
KR (1) KR20010072039A (ko)
CN (1) CN1310903A (ko)
TW (1) TW494616B (ko)
WO (1) WO2000072542A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764356B1 (ko) * 2005-11-30 2007-10-08 삼성전기주식회사 Ｏｑｐｓｋ 복조기의 타이밍 추정기
KR100787568B1 (ko) * 2005-01-07 2007-12-21 포스데이타 주식회사 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법
KR101011430B1 (ko) * 2010-09-06 2011-01-28 신동일 의자

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373903B1 (en) * 1998-08-31 2002-04-16 Ericsson, Inc. Apparatus and method for increasing the effective data rate in communication systems utilizing phase modulation
EP1083669B1 (en) * 1999-03-11 2004-10-27 Mitsubishi Denki Kabushiki Kaisha Radio terminal device
US6546237B1 (en) * 1999-08-31 2003-04-08 Lucent Technologies Inc. Differential FM detector for radio receivers
US7027792B1 (en) 1999-11-23 2006-04-11 Micro Linear Corporation Topology for a single ended input dual balanced mixer
US7076217B1 (en) * 1999-11-23 2006-07-11 Micro Linear Corporation Integrated radio transceiver
US6987816B1 (en) 1999-11-23 2006-01-17 Micro Linear Corporation Iris data recovery algorithms
US6985541B1 (en) 1999-11-23 2006-01-10 Micor Linear Corporation FM demodulator for a low IF receiver
US6968020B1 (en) * 2000-06-06 2005-11-22 Conexant Systems, Inc. System and method of frequency synthesis to avoid gaps and VCO pulling in direct broadcast satellite systems
US6765974B1 (en) * 2000-07-19 2004-07-20 Radwin Ltd. Rach starting time vicinity estimation
US6862324B1 (en) * 2000-10-23 2005-03-01 The Aerospace Corporation Data aided symbol timing system for precoded continuous phase modulated signals
US6771713B1 (en) * 2000-10-24 2004-08-03 The Aerospace Corporation Data aided carrier phase tracking system for precoded continuous phase modulated signals
US6968019B2 (en) * 2000-11-27 2005-11-22 Broadcom Corporation IF FSK receiver
DE10120702A1 (de) * 2001-04-27 2002-11-14 Infineon Technologies Ag Hochfrequenzempfänger
US6904538B2 (en) * 2001-11-20 2005-06-07 Agere Systems Inc. System and method for differential data detection
US7212586B2 (en) * 2002-01-18 2007-05-01 Broadcom Corporation Direct conversion RF transceiver for wireless communications
US7013117B2 (en) * 2002-03-25 2006-03-14 Broadcom Corporation Analog power detection for gain control operations
AU2003249433A1 (en) * 2002-08-02 2004-02-25 Koninklijke Philips Electronics N.V. Differential decoder followed by non-linear compensator
CN1327733C (zh) * 2002-08-08 2007-07-18 松下电器产业株式会社 高频器件
US20040082304A1 (en) * 2002-10-24 2004-04-29 Gehring Mark R. Demodulator architecture and associated methods
DE602004011335T2 (de) * 2003-05-22 2009-01-15 Japan Science And Technology Agency, Kawaguchi Verfahren und vorrichtung zur demodulierung von ukw-signalen
US7177662B2 (en) * 2004-04-02 2007-02-13 Broadcom Corporation Multimode wireless communication device
CN100379233C (zh) * 2004-09-03 2008-04-02 杭州国芯科技有限公司 改进定时锁定检测的方法
DE102004061899A1 (de) * 2004-09-28 2006-03-30 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Taktsynchronisierung bei einem Offset-QPSK-modulierten Übertragungssignal
US7398454B2 (en) * 2004-12-21 2008-07-08 Tyco Telecommunications (Us) Inc. System and method for forward error correction decoding using soft information
JP4516501B2 (ja) * 2005-08-25 2010-08-04 富士通オプティカルコンポーネンツ株式会社 Ｄｑｐｓｋ光受信回路
US7755444B2 (en) 2005-10-21 2010-07-13 St-Ericsson Sa Polar modulation apparatus and method using FM modulation
CN1996761B (zh) * 2006-01-05 2011-04-27 北京六合万通微电子技术股份有限公司 一种正交压控振荡器及锁相环频率综合器
US7702041B1 (en) 2006-01-23 2010-04-20 Marvell International Ltd. Symbol timing method and digital receiver apparatus
CN101060509B (zh) * 2006-04-19 2011-12-21 株式会社日立国际电气 符号定时检测器和无线终端
EP1885094B1 (en) * 2006-07-31 2010-08-25 Toshiba TEC Kabushiki Kaisha Quadrature demodulator
US7496166B1 (en) * 2008-04-29 2009-02-24 International Business Machines Corporation Dual clock spread for low clock emissions with recovery
JP2011103536A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 送信回路及び通信機器
US8760631B2 (en) 2010-01-27 2014-06-24 Intersil Americas Inc. Distance sensing by IQ domain differentiation of time of flight (TOF) measurements
JP5828767B2 (ja) * 2012-01-05 2015-12-09 パナソニック株式会社 直交ハイブリッドカプラ、増幅器、無線通信装置及び直交ハイブリッドカプラの制御方法
US11356404B2 (en) * 2020-03-04 2022-06-07 Qualcomm Incorporated Domain name system (DNS) override for edge computing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL157472B (nl) * 1968-10-02 1978-07-17 Philips Nv Ontvanger voor de ontvangst van in een voorgeschreven overdrachtsband gelegen informatiepulssignalen.
GB2193405A (en) * 1986-08-01 1988-02-03 Philips Electronic Associated Demodulating an angle-modulated signal
JP2806997B2 (ja) * 1989-11-15 1998-09-30 株式会社日立製作所 復調器
JPH04286248A (ja) * 1991-03-14 1992-10-12 Fujitsu Ltd ベースバンド遅延検波器
US5255290A (en) * 1992-08-21 1993-10-19 Teknekron Communications System, Inc. Method and apparatus for combined frequency offset and timing offset estimation
JP2643792B2 (ja) * 1993-09-14 1997-08-20 日本電気株式会社 復調装置
DE69533246T2 (de) * 1994-03-25 2005-08-25 Samsung Electronics Co., Ltd., Suwon Verfahren und Vorrichtung für automatische Frequenzregelung
US5526381A (en) * 1994-05-12 1996-06-11 At&T Corp. Robust non-coherent detector for π/4-DQPSK signals
US5453715A (en) * 1994-08-15 1995-09-26 Motorola, Inc. Communication device with efficient multi-level digital demodulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787568B1 (ko) * 2005-01-07 2007-12-21 포스데이타 주식회사 높은 대역 효율의 고차 변조 시스템을 위한 심볼 타이밍동기 검출 장치 및 검출 방법
KR100764356B1 (ko) * 2005-11-30 2007-10-08 삼성전기주식회사 Ｏｑｐｓｋ 복조기의 타이밍 추정기
KR101011430B1 (ko) * 2010-09-06 2011-01-28 신동일 의자

Also Published As

Publication number Publication date
CN1310903A (zh) 2001-08-29
US6127884A (en) 2000-10-03
TW494616B (en) 2002-07-11
JP2003500931A (ja) 2003-01-07
EP1101336A1 (en) 2001-05-23
WO2000072542A1 (en) 2000-11-30

Similar Documents

Publication Publication Date Title
US6127884A (en) Differentiate and multiply based timing recovery in a quadrature demodulator
EP0772905B1 (en) A direct conversion receiver
FI80175C (fi) Digitalt telekommunikationssystem, daer anvaends kvadraturmodulerade baervaogssignaler.
US5012491A (en) Preamable detection circuit for digital communications system
JP2003509909A (ja) 角度変調ｒｆ信号に対する位相補間受信機
CN111343125A (zh) 32apsk调制体制接收机同步方法
US6377634B1 (en) Circuit for reproducing bit timing and method of reproducing bit timing
JP3601713B2 (ja) 通信システムおよびそれに用いる受信機
US6363125B1 (en) Non-coherent six-port receiver
JP2003018230A (ja) 復調装置、放送システム及び半導体デバイス
JPH0621992A (ja) 復調器
JPH1041992A (ja) 準同期検波復調装置
US6707863B1 (en) Baseband signal carrier recovery of a suppressed carrier modulation signal
US5261120A (en) Method and apparatus for transmitting a signal with an offset which follows a received signal
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
US5448594A (en) One bit differential detector with frequency offset compensation
JP2910695B2 (ja) コスタスループ搬送波再生回路
US7457375B2 (en) Timing extractor, timing extraction method, and demodulator having the timing extractor
JP3449341B2 (ja) 復調装置
JP2696948B2 (ja) 搬送波再生回路
KR100226995B1 (ko) 파이/4 qpsk 디지털 복조 방법 및 장치
KR100226994B1 (ko) 파이/4 qpsk 디지털 복조 방법 및 장치
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
JP2540929B2 (ja) デ―タ伝送方法
Wu et al. A direct conversion receiver for GMSK in digital mobile communications

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid