KR20010068509A - 혼합형 내부리드를 포함하는 리드 프레임 - Google Patents

Abstract

본 발명은 리드 프레임(Lead frame)의 구조에 관한 것으로, 더욱 구체적으로는 반도체 칩의 집적도가 높아지면서 본딩패드(Bonding pad)들 사이의 피치(Pitch)가 좁아짐에 따라 좁은 피치로 형성되는 본딩패드들에 대응할 수 있도록 내부리드들의 피치를 줄이는 것을 특징으로 하는 리드 프레임의 구조 개선에 관한 것이며, 이를 위하여 본딩 와이어가 본딩되기 위한 최소의 영역보다 좁은 1차 리드와 최소의 영역보다 폭이 넓은 2차 리드의 쌍으로 구성되는 혼합형 내부리드를 포함한 구조를 개시하고, 또한 1차 리드들이 2차 리드들에 비하여 다이패드에 근접하게 형성된 후 1차 리드의 선단이 2차 리드의 폭보다 넓게 형성된 것을 특징으로 하는 리드 프레임의 구조를 개시하며, 이러한 구조들을 통하여 내부리드들 위로 본딩 와이어가 본딩되기 위한 최소의 영역을 유지하면서 내부리드들 사이의 피치를 최소화시킬 수 있는 혼합형 내부리드를 제공한다. 또한, 이와 같이 혼합형 내부리드를 포함하는 리드 프레임을 제공함으로써 본딩패드들 사이의 피치가 약 65㎛ 이하로 형성되는 에프피피(F.P.P.) 제품과 같은 반도체 칩을 패키지로 구성할 수 있다.

Description

혼합형 내부리드를 포함하는 리드 프레임 { Lead frame comprising mixed inner lead }

본 발명은 리드 프레임(Lead frame)에 관한 것이며, 더욱 구체적으로는 반도체 칩의 집적도가 높아지면서 본딩패드(Bonding pad)들 사이의 피치(Pitch)가 좁아짐에 따라 좁은 피치로 형성되는 본딩패드들에 대응할 수 있도록 내부리드들의 피치를 줄이는 것을 특징으로 하는 리드 프레임의 구조 개선에 관한 것이다.

근래의 반도체 기술은 동일한 크기의 반도체 칩에서 보다 많은 기능을 갖는 제품을 원하는 수요자들의 요구에 맞추어 기존의 반도체 칩에 비하여 보다 많은 본딩패드들이 형성된 구조의 반도체 칩을 지속적으로 개발하고 있다.

이에 따라 동일한 면적의 반도체 칩에서 본딩패드들의 개수가 늘어나게 되어 결국 본딩패드들 사이의 피치가 좁아지게 되고, 특히 반도체 칩의 본딩패드들 사이의 피치가 100㎛ 이하인 제품을 소위 에프피피(F.P.P.; Fine Pad Pitch) 제품이라 한다. 여기서 피치라 함은, 예를 들어 본딩패드들의 중심에서 중심까지의 거리 또는 본딩패드의 일측면에서 다음 본딩패드의 일측면까지의 거리를 말한다.

반도체 칩의 본딩패드들 사이의 피치가 좁아지는 경우 반도체 칩에 대응되는내부리드들 사이의 피치 역시 좁아져야 한다.

도 1a는 종래의 내부리드(10)의 일 예를 도시한 리드 프레임(100)의 부분 평면도이며, 도 1b는 도 1a의 리드 프레임에 반도체 칩(50)이 실장된 모습을 도시한 평면도이다. 도 1a 및 도 1b를 참고로 하여 이를 설명하면 다음과 같다.

종래의 일 예에 따른 리드 프레임(100)은 반도체 칩(50)이 실장되는 다이패드(40)와, 다이패드를 중심으로 배열되는 내부리드(10)들과, 내부리드에 일체로 형성되며 사이드 레일(도시되지 않음)에 고정되는 외부리드(도시되지 않음)들, 및 다이패드를 지지하는 타이바(42)를 포함한다.

내부리드(10)들은 다이패드(40)에 면한 쪽에 본딩 와이어(60)가 본딩되는 영역인 선단(12)이 형성되어 있으며, 리드들의 폭(B)에 비하여 선단의 폭(C)이 넓게 형성되어 있다. 따라서, 내부리드들 사이의 피치(A)는 선단의 폭(C)에 의해 결정되며, 선단의 폭(C)이 리드의 폭(B)에 비해 넓기 때문에 내부리드들 사이의 피치를 좁게 형성하기 어렵다.

이러한 구조의 리드 프레임 위에 반도체 칩이 실장된 모습이 도 1b에 도시되어 있으며, 이를 설명하면 다이패드(40) 위로 반도체 칩(50)이 실장되고 반도체 칩의 본딩패드(52)와 내부리드들의 선단(12)이 본딩 와이어(60)를 통해 전기적으로 연결되어 있다.

도 2a는 종래의 일자형 내부리드(10')를 도시한 리드 프레임(100')의 부분 평면도이며, 도 2b는 도 2a의 리드 프레임에 반도체 칩(50)이 실장된 모습을 도시한 평면도이다. 도 2a 및 도 2b는 도 1a 및 도 1b와 비교할 때 내부리드들의 형태가 일자형인 것을 차이점으로 하며, 그 외는 동일하다. 따라서, 종래의 일 실시예와 중복되는 설명은 생략하기로 한다.

종래의 일자형 내부리드(10')를 포함하는 리드 프레임(100')에 있어서, 내부리드(10')들은 다이패드(40)에 면한 쪽에 본딩 와이어(60)가 본딩되는 영역인 선단(12')이 형성되어 있으며, 리드들의 폭(B')과 선단의 폭(B')이 동일한 것을 특징으로 한다.

도 1의 실시예와는 달리, 선단의 폭이 리드의 폭과 동일하기 때문에 내부리드들 사이의 피치를 좁게 형성할 수 있으나, 내부리드의 선단이 최소한 80㎛ 이상의 폭을 유지하여야 추후 와이어 본딩이 가능하기 때문에 내부리드들 사이의 피치가 좁아지는 범위는 제한적이다.

위와 같은 구조의 리드 프레임들은 리드들의 재질에 따라 동계(Copper) 계열과 철계(Fe) 계열로 구분될 수 있으며, 또한 제작방식에 따라 스탬핑(Stamping) 방식과 식각(Etching) 방식으로 구분될 수 있다.

현재 리드 프레임의 제조기술은 내부리드들 사이의 피치(A, A')를 최소 약 175㎛까지 형성할 수 있으며, 이는 반도체 칩의 본딩패드들 사이의 피치(E)가 약 75㎛인 경우에 대응되는 것이다. 이와 같은 리드 프레임을 제조하기 위하여 스탬핑 금형의 정밀성 또는 고도의 식각 기술이 요구되며, 또한 리드 프레임의 수율이 낮기 때문에 리드 프레임 공급 원가의 증가를 가져오고 있다.

본 발명의 목적은 본딩패드들 사이의 피치가 좁은 에프피피 제품에 적용될수 있도록 내부리드들 사이의 피치가 좁은 것을 특징으로 하는 리드 프레임을 제공하는 것이다.

본 발명의 다른 목적은 내부리드들 사이의 피치를 줄이기 위하여 서로 폭이 다른 두 종류의 내부리드들을 혼합하여 구성한 것을 특징으로 하는 리드 프레임을 제공하는 것이다.

도 1a는 종래의 일반적인 내부리드들을 포함하는 리드 프레임의 일부분을 도시한 평면도,

도 1b는 도 1a의 리드 프레임에 반도체 칩이 실장된 상태를 도시한 평면도,

도 2a는 종래의 일자형 내부리드들을 포함하는 리드 프레임의 일부분을 도시한 평면도,

도 2b는 도 2a의 리드 프레임에 반도체 칩이 실장된 상태를 도시한 평면도,

도 3은 본 발명의 일 실시예에 따른 혼합형 내부리드를 포함하는 리드 프레임의 일부분을 도시한 평면도,

도 4는 도 3의 리드 프레임에 반도체 칩이 실장된 상태를 도시한 평면도이다.

< 도면의 주요 부분에 대한 설명 >

10, 10', 110 : 내부리드 12, 12', 122, 132 : 선단

40, 140 : 다이패드 42, 142 : 타이바

50, 150 : 반도체 칩 52, 152 : 본딩패드

60, 160 : 본딩 와이어 100, 100', 200 : 리드 프레임

120 : 1차 리드 130 : 2차 리드

A : 리드들 사이의 피치 B : 리드의 폭

C : 선단의 폭 D : 다이패드와 리드 사이의 거리

E : 본딩패드들 사이의 피치

이러한 목적을 달성하기 위하여 본 발명은 본딩패드들이 구비된 반도체 칩이 실장되는 다이패드와; 다이패드를 중심으로 형성되며, 다이패드에 근접되고 일정한 피치로 배열된 1차 리드들과, 1차 리드들 사이에 형성되고 1차 리드에 비하여 다이패드에서 멀게 형성된 2차 리드들을 포함하는 혼합형 내부리드들과; 각 내부리드에 일체로 형성되는 외부리드들; 및 다이패드를 지지하는 타이바;를 포함하는 리드 프레임에 있어서, 1차 리드는 2차 리드에 비하여 좁은 폭으로 형성되고, 1차 리드의 선단은 2차 리드의 폭보다 넓게 형성된 것을 특징으로 하는 혼합형 내부리드를 포함하는 리드 프레임을 제공한다.

본 발명의 특징에 따른 리드 프레임에서, 1차 리드들 사이의 피치와 2차 리드들 사이의 피치는 동일한 것을 특징으로 한다.

또한, 본 발명의 특징에 따른 리드 프레임이 적용되는 반도체 칩은 본딩패드들 사이의 피치가 65㎛ 이하인 에프피피(F.P.P.) 제품인 것을 특징으로 한다.

이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.

도 3은 본 발명의 일 실시예에 따른 혼합형 내부리드(110)를 포함하는 리드프레임(200)을 일부분 도시한 평면도이고, 도 4는 도 3의 리드 프레임(200) 위로 반도체 칩(150)이 실장된 모습을 도시한 평면도이다. 도 3 및 도 4를 참고로 하여 본 발명의 바람직한 실시예를 설명한다.

본 발명의 일 실시예에 따른 리드 프레임(200)은 종래와 마찬가지로 반도체 칩(150)이 실장되는 다이패드(140)와, 다이패드(140)를 중심으로 형성되는 내부리드(110)들과, 내부리드들에 일체로 형성된 외부리드(도시되지 않음)들, 및 다이패드를 지지하는 타이바(142)를 포함한다.

이에 더하여, 내부리드(110)들이 다이패드(140)를 중심으로 소정의 거리(D1)로 형성된 1차 리드(120)들과, 1차 리드(120)들 사이에 형성되며 1차 리드들에 비하여 다이패드(140)로부터 먼 거리(D2)로 형성된 2차 리드(130)들로 구성되는 혼합형 내부리드(110)인 것을 특징으로 한다.

1차 리드의 폭(B1)은 2차 리드의 폭(B2)보다 좁게 형성되고, 1차 리드의 선단(C1)은 2차 리드의 폭(B2)보다 넓게 형성된 것을 특징으로 한다.

이와 같은 구조의 리드 프레임(200)에 있어서, 내부리드(110)들은 상대적으로 폭이 좁은 1차 리드(120)와 폭이 넓은 2차 리드(130)가 혼합된 형태로 구성된다. 이때, 2차 리드의 폭은 본딩 와이어가 본딩되기 위한 최소의 영역 - 예를 들어, 80㎛의 폭 - 으로 형성되고, 보다 폭이 좁은 1차 리드(120)들은 2차 리드(130)보다 다이패드(140) 쪽으로 근접하여 형성된 후 넓은 폭의 선단(122)을 형성하는 것이 바람직하다. 따라서, 1차 리드와 2차 리드의 선단(122, 132)은 각각 본딩 와이어가 본딩될 영역 - 예를 들어, 약 80㎛의 폭 - 을 확보할 수 있다.

또한, 내부리드들 사이의 피치(A1 또는 A2)는 종래에 내부리드들 사이의 피치(A, A')에 비하여 폭이 좁은 1차 리드(120)와 폭이 넓은 2차 리드(130)의 쌍으로 구성되기 때문에 약 2/3 정도 줄이는 결과를 가져올 수 있고, 결국 본딩패드들 사이의 피치(E') 또한 종래의 본딩패드들 사이의 피치(도 1a의 E)보다 좁게 형성될 수 있다.

이상에서 설명한 바와 같이, 본 발명의 특징에 따른 리드 프레임은 폭이 좁은 1차 리드와 폭이 넓은 2차 리드의 쌍으로 구성되는 혼합형 내부리드를 포함하고 있으며, 이를 통하여 내부리드들 위로 본딩 와이어가 본딩되기 위한 최소의 영역을 유지하면서 내부리드들 사이의 피치를 최소화시킬 수 있다.

즉, 본딩패드들 사이의 피치가 약 65㎛ 이하로 형성되는 향후의 반도체 칩에 적용될 수 있도록 내부리드들 사이의 피치를 최소화시킬 수 있으며, 이를 통하여 동일한 면적에서 종래보다 본딩패드들의 수가 증가된 반도체 칩에 적용되는 리드 프레임을 제공할 수 있다.

본 발명의 특징에 따른 리드 프레임은 본딩 와이어가 본딩되기 위한 최소의 영역(약 80㎛의 폭)보다 좁은 1차 리드와 본딩 와이어가 본딩되기 위한 최소의 영역보다 폭이 넓은 2차 리드의 쌍으로 구성되는 혼합형 내부리드를 포함하고, 또한 1차 리드들이 2차 리드들에 비하여 다이패드에 근접하게 형성된 후 1차 리드의 선단이 2차 리드의 폭보다 넓게 형성된 것을 특징으로 하며, 이를 통하여 내부리드들 위로 본딩 와이어가 본딩되기 위한 최소의 영역을 유지하면서 내부리드들 사이의피치를 최소화시킬 수 있는 혼합형 내부리드를 제공한다. 또한, 이와 같이 혼합형 내부리드를 포함하는 리드 프레임을 제공함으로써 본딩패드들 사이의 피치가 약 65㎛ 이하로 형성되는 에프피피(F.P.P.) 제품과 같은 반도체 칩을 패키지로 구성할 수 있다.

Claims (3)

1. 본딩패드들이 구비된 반도체 칩이 실장되는 다이패드;

   상기 다이패드를 중심으로 형성되며, 상기 다이패드에 근접되고 일정한 피치로 배열된 1차 리드들과, 상기 1차 리드들 사이에 형성되고 상기 1차 리드에 비하여 상기 다이패드에서 멀게 형성된 2차 리드들을 포함하는 혼합형 내부리드들;

   상기 각 내부리드에 일체로 형성되는 외부리드들; 및

   상기 다이패드를 지지하는 타이바;

   를 포함하는 리드 프레임에 있어서,

   상기 1차 리드는 상기 2차 리드에 비하여 좁은 폭으로 형성되고, 상기 1차 리드의 선단은 상기 2차 리드의 폭보다 넓게 형성된 것을 특징으로 하는 혼합형 내부리드를 포함하는 리드 프레임.
2. 제 1 항에 있어서, 상기 1차 리드들 사이의 피치와 상기 2차 리드들 사이의 피치는 동일한 것을 특징으로 하는 혼합형 내부리드를 포함하는 리드 프레임.
3. 제 1 항에 있어서, 상기 반도체 칩은 본딩패드들 사이의 피치가 65㎛ 이하인 에프피피(F.P.P.) 제품인 것을 특징으로 하는 혼합형 내부리드를 포함하는 리드 프레임.