KR20010065057A - 마이크로 콘트롤러의 리셋장치 - Google Patents

마이크로 콘트롤러의 리셋장치 Download PDF

Info

Publication number
KR20010065057A
KR20010065057A KR1019990059626A KR19990059626A KR20010065057A KR 20010065057 A KR20010065057 A KR 20010065057A KR 1019990059626 A KR1019990059626 A KR 1019990059626A KR 19990059626 A KR19990059626 A KR 19990059626A KR 20010065057 A KR20010065057 A KR 20010065057A
Authority
KR
South Korea
Prior art keywords
reset
counter
program counter
signal
address
Prior art date
Application number
KR1019990059626A
Other languages
English (en)
Inventor
박동철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990059626A priority Critical patent/KR20010065057A/ko
Publication of KR20010065057A publication Critical patent/KR20010065057A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/223Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 마이크로 콘트롤러의 리셋장치에 관한 것으로, 종래 기술에 있어서 리셋신호가 액티브 상태에서 해제(release)될 때 프로그램 카운터는 기 설정된 리셋벡터에 의해서만 초기화되어 동작하도록 제한됨으로써, 리셋 명령이 실행된 후 프로그램 카운터의 초기값을 변경하여 다른 명령을 실행할 수 없는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 어드레스신호와 시스템클럭을 앤드 연산하여 그 결과를 제어신호로 출력하는 앤드 게이트와; 리셋신호를 입력받아 프로그램 카운터를 클리어함과 아울러 상기 앤드 게이트의 제어신호에 의해 소정의 값으로 카운팅되어 리셋벡터를 결정하는 카운터와; 어드레스신호에 의해 제어되어 상기 카운터에서 결정된 리셋벡터로 프로그램 카운터를 초기화하는 리셋 제어부로 구성한 장치를 제공하여, 리셋신호가 액티브 상태에서 해제(release)될 때 마이크로 콘트롤러 외부에서 리셋벡터를 변경하여 프로그램 카운터의 초기값을 결정함으로써, 리셋 명령을 실행한 다음 결정된 프로그램 카운터의 초기값에 의해 원하는 프로그램을 먼저 실행시킬 수 있어 시스템 운용상의 시간 절약과 사용자의 편의를 증대하는 효과가 있다.

Description

마이크로 콘트롤러의 리셋장치{RESET APPARATUS IN MICRO CONTROLLER}
본 발명은 마이크로 콘트롤러에 관한 것으로, 특히 리셋신호가 액티브 상태에서 해제(release)될 때 마이크로 콘트롤러 외부에서 리셋벡터를 변경하여 프로그램 카운터의 초기값을 결정하는 마이크로 콘트롤러의 리셋장치에 관한 것이다.
도1은 종래 마이크로 콘트롤러의 리셋장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 다음에 수행할 명령의 어드레스를 기억한 다음, 순차적으로 메모리(미도시)를 억세스(access)하는 프로그램 카운터(1)와; 리셋신호(RST)가 해제(release)되면 기 설정된 리셋벡터로 상기 프로그램 카운터(1)를 초기화하는 리셋벡터 발생부(2)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 설명한다.
정상 동작시 프로그램 카운터(1)는 다음에 수행할 명령 어드레스를 기억한 다음 순차적으로 메모리(미도시)를 억세스(access)하는데, 그러면 마이크로 컴퓨터(미도시)에서 이를 처리함으로써 소정의 동작을 수행한다.
이때, 사용자의 선택 혹은 마이크로 컴퓨터(미도시)의 제어에 의해 리셋신호(RST)가 액티브되면 상기 프로그램 카운터(1)는 클리어(clear) 상태가 된다.
그후, 리셋신호(RST)가 해제(release)되면 리셋벡터 발생부(2)는 리셋벡터를 상기 프로그램 카운터(1)로 출력하는데, 여기서 상기 리셋벡터는 상기 프로그램 카운터(1)가 소정의 동작을 수행하도록 사용자가 소정의 값으로 기 설정한 값이다.
그러면, 상기 프로그램 카운터(1)는 입력된 리셋벡터에 의해 초기값이 결정되어 이후의 동작을 수행한다.
그러나, 상기에서와 같이 종래의 기술에 있어서 리셋신호가 액티브 상태에서 해제(release)될 때 프로그램 카운터는 기 설정된 리셋벡터에 의해서만 초기화되어 동작하도록 제한됨으로써, 리셋 명령이 실행된 후 프로그램 카운터의 초기값을 변경하여 다른 명령을 실행할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 리셋신호가 액티브 상태에서 해제(release)될 때 마이크로 콘트롤러 외부에서 리셋벡터를 변경하여 프로그램 카운터의 초기값을 결정하도록 하는 장치를 제공함에 그 목적이 있다.
도1은 종래 마이크로 콘트롤러의 리셋장치의 구성을 보인 블록도.
도2는 본 발명 마이크로 콘트롤러의 리셋장치의 구성을 보인 블록도.
도3은 도2에서, 각 신호의 파형을 보인 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 프로그램 카운터 20 : 리셋 제어부
30 : 카운터 AD : 앤드 게이트
이와 같은 목적을 달성하기 위한 본 발명은 어드레스신호와 시스템클럭을 앤드 연산하여 그 결과를 제어신호로 출력하는 앤드 게이트와; 리셋신호를 입력받아 프로그램 카운터를 클리어함과 아울러 상기 앤드 게이트의 제어신호에 의해 소정의 값으로 카운팅되어 리셋벡터를 결정하는 카운터와; 어드레스신호에 의해 제어되어 상기 카운터에서 결정된 리셋벡터로 프로그램 카운터를 초기화하는 리셋 제어부로 구성하여 된 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 마이크로 콘트롤러의 리셋장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 다음에 수행할 명령의 어드레스를 기억한 다음, 순차적으로 메모리(미도시)를 억세스(access)하는 프로그램 카운터(10)와; 어드레스신호 (Address)와 시스템클럭(CLK)을 앤드 연산하여 그 결과를 제어신호(CTR)로 출력하는 앤드 게이트(AD)와; 리셋신호(RST)를 입력받아 상기 프로그램 카운터(10)를 클리어(clear)함과 아울러 상기 앤드 게이트(AD)의 제어신호(CTR)에 의해 소정의 값으로 카운팅되어 리셋벡터를 결정하는 카운터(30)와; 어드레스신호(Address)에 의해 제어되어 상기 카운터(30)에서 결정된 리셋벡터로 상기 프로그램 카운터(10)를 초기화하는 리셋 제어부(20)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 첨부한 도3을 참조하여 상세히 설명한다.
정상 동작시 프로그램 카운터(10)는 다음에 수행할 명령 어드레스를 기억한 다음 순차적으로 메모리(미도시)를 억세스(access)하는데, 그러면 마이크로 컴퓨터(미도시)에서 이를 처리함으로써 소정의 동작을 수행한다.
이때, 사용자의 선택 혹은 마이크로 컴퓨터(미도시)의 제어에 의해 리셋신호(RST)가 액티브되면 카운터(30)의 출력에 의해 상기 프로그램 카운터(10)는 클리어 (clear) 상태가 된다.
그후, 리셋신호(RST)가 해제(release)되면 어드레스신호(Address)와 시스템클럭 (CLK)이 앤드 게이트(AD)에 입력되어 상기 앤드 게이트(AD)는 앤드 연산을 수행하는데, 그 연산 결과로 출력된 제어신호(CTR)는 카운터(30)로 입력되어 상기 카운터(30)의 카운팅값을 증가시킨다.
즉, 도3의 (a)와 같이 리셋신호(RST)가 해제(release)된 후에 도3의 (b) 내지 (d)와같이 어드레스신호(Address)와 시스템클럭(CLK)이 앤드 게이트(AD)에 입력되어 앤드 연산한 결과로 제어신호(CTR)를 출력하는데, 상기 제어신호(CTR)에 의해 카운터(30)는 소정의 값(본 발명에서는 "4"로 가정함)으로 카운팅값이 증가한다.
그 다음, 상기 카운터(30)는 이 카운팅값으로 리셋벡터를 결정하여 리셋제어부(20)로 출력하는데, 상기 리셋제어부(20)는 어드레스신호(Address)가 "저전위"로 디스에이블되면 상기 카운터(30)에서 결정된 리셋벡터를 프로그램 카운터(10)로 출력한다.
그러면, 상기 프로그램 카운터(1)는 입력된 리셋벡터에 의해 초기값이 결정되어 이후의 동작을 수행한다.
여기서, 리셋신호(RST)가 액티브일 때 상기 카운터(30) 역시 리셋되어 있으므로 상기 카운팅값을 출력하지는 않는다.
이상에서 설명한 바와 같이 본 발명은 리셋신호가 액티브 상태에서 해제(release)될 때 마이크로 콘트롤러 외부에서 리셋벡터를 변경하여 프로그램 카운터의 초기값을 결정함으로써, 리셋 명령을 실행한 다음 결정된 프로그램 카운터의 초기값에 의해 원하는 프로그램을 먼저 실행시킬 수 있어 시스템 운용상의 시간 절약과 사용자의 편의를 증대하는 효과가 있다.

Claims (1)

  1. 어드레스신호와 시스템클럭을 앤드 연산하여 그 결과를 제어신호로 출력하는 앤드 게이트와; 리셋신호를 입력받아 프로그램 카운터를 클리어함과 아울러 상기 앤드 게이트의 제어신호에 의해 소정의 값으로 카운팅되어 리셋벡터를 결정하는 카운터와; 어드레스신호에 의해 제어되어 상기 카운터에서 결정된 리셋벡터로 프로그램 카운터를 초기화하는 리셋 제어부로 구성하여 된 것을 특징으로 하는 마이크로 콘트롤러의 리셋장치.
KR1019990059626A 1999-12-21 1999-12-21 마이크로 콘트롤러의 리셋장치 KR20010065057A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990059626A KR20010065057A (ko) 1999-12-21 1999-12-21 마이크로 콘트롤러의 리셋장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990059626A KR20010065057A (ko) 1999-12-21 1999-12-21 마이크로 콘트롤러의 리셋장치

Publications (1)

Publication Number Publication Date
KR20010065057A true KR20010065057A (ko) 2001-07-11

Family

ID=19627473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059626A KR20010065057A (ko) 1999-12-21 1999-12-21 마이크로 콘트롤러의 리셋장치

Country Status (1)

Country Link
KR (1) KR20010065057A (ko)

Similar Documents

Publication Publication Date Title
KR950015367A (ko) 동기랜덤액세스 메모리장치
KR20010065057A (ko) 마이크로 콘트롤러의 리셋장치
KR900005284B1 (ko) 마이크로 컴퓨터
JPH0552953B2 (ko)
KR100403339B1 (ko) 프로그램 카운터 컨트롤 프로세서
KR100442290B1 (ko) 프로그램 카운터 제어회로
KR100192541B1 (ko) 타이머
KR100284287B1 (ko) 가변 리셋 어드레스를 가지는 마이크로프로세서
KR950014084B1 (ko) 메모리의 데이타 판독 장치
KR100200767B1 (ko) 동기식 반도체 장치의 칼럼 어드레스 버퍼 제어회로
KR0182956B1 (ko) 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치
JPH0573296A (ja) マイクロコンピユータ
KR930005643A (ko) 저주파 치료기의 시간조절장치 및 방법
SU1737440A1 (ru) Устройство дл программной обработки цифровой информации @
JP2665043B2 (ja) Cpuの暴走検出回路
KR20010106634A (ko) 주기적으로 동작하는 직접 메모리 접근 컨트롤러를 구비한전자 시스템
JP2000029508A (ja) プログラマブルコントローラ
KR100388204B1 (ko) 고속 메모리 장치의 리드 도메인 콘트롤 회로
SU622083A1 (ru) Устройство дл формировани команд
KR20000009469A (ko) 타이머 회로
JPS5839343A (ja) 複数システムの初動装置
JPH04107792A (ja) マイクロコンピュータ
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPS61163435A (ja) 乱数発生装置
KR930018374A (ko) 어드레스공간 변경방법 및 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination