KR20010061296A - 반도체 소자의 강유전체 캐패시터 형성방법 - Google Patents

반도체 소자의 강유전체 캐패시터 형성방법 Download PDF

Info

Publication number
KR20010061296A
KR20010061296A KR1019990063789A KR19990063789A KR20010061296A KR 20010061296 A KR20010061296 A KR 20010061296A KR 1019990063789 A KR1019990063789 A KR 1019990063789A KR 19990063789 A KR19990063789 A KR 19990063789A KR 20010061296 A KR20010061296 A KR 20010061296A
Authority
KR
South Korea
Prior art keywords
film
forming
lower electrode
ferroelectric capacitor
ferroelectric
Prior art date
Application number
KR1019990063789A
Other languages
English (en)
Other versions
KR100362198B1 (ko
Inventor
양우석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063789A priority Critical patent/KR100362198B1/ko
Publication of KR20010061296A publication Critical patent/KR20010061296A/ko
Application granted granted Critical
Publication of KR100362198B1 publication Critical patent/KR100362198B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 박막을 유전체로 사용하는 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 하부 전극이 셀 플레이트 노드로 사용되고 상부 전극이 스토리지 노드로 사용되는 구조를 가지는 강유전체 캐패시터 형성 공정에 관한 것이다. 본 발명은 유기 용매를 사용한 세정 공정시 하부 전극 물질과 접착층의 접착력이 약화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명에서는 기존의 TiOx(또는 Ti) 대신에 알루미나(Al2O3)를 하부 전극과 층간절연막(실리콘산화막) 간의 접착층으로 사용한다. 알루미나는 하부 전극(금속)과의 계면에서 금속-Al 결합을 유도하여 접착력을 확보하는데, 이 금속-Al 결합은 기존의 금속-Ti 결합에 비해 결합력이 강하다. 또한, 유기 용매 세정액에 포함된 수소함유물은 Al과 쉽게 결합하지 않는 특성을 가진다.

Description

반도체 소자의 강유전체 캐패시터 형성방법{A method of forming ferroelectric capacitor in semiconductor device}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 박막을 유전체로 사용하는 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 하부 전극이 셀 플레이트 노드로 사용되고 상부 전극이 스토리지 노드로 사용되는 구조(이하, NPP(Non-Plug Poly) 구조라 함)를 가지는 강유전체 캐패시터 형성 공정에 관한 것이다.
강유전체 물질은 높은 유전상수(dielectric constant), 분극현상의 비휘발성(nonvolatile)으로 인해 반도체 메모리에 응용되어 DRAM(dynamic random access memory)의 고직접화(1Gb 이상) 및 새로운 형태의 비휘발성 반도체 메모리(FeRAM)의 구현에 필요한 물질로 등장하였다.
대표적인 강유전체 물질로 (Sr,Bi)Ta2O9(이하, SBT라 함), Pb(ZrxTix-1)O3(이하, PZT라 함) 등이 있으며, 일반적으로, 상/하부전극 물질로는 백금(Pt), 이리듐(Ir), 루테늄(Ru) 등의 귀금속(noble metal)이나 그 합금이 사용되고 있다. 강유전체 캐패시터에서 강유전체 박막의 우수한 강유전 특성을 얻기 위해서는 상/하부 전극물질 및 주변 물질의 선택과 적절한 공정의 제어가 필수적이다.
한편, 강유전체 캐패시터는 그 구조 측면에서 NPP 구조와 PP(Plug Poly) 구조로 나눌 수 있다. NPP 구조의 강유전체 캐패시터는 모스 트랜지스터의 접합과 상부 전극이 금속배선에 의해 접속되어 상부 전극이 스토리지 노드 역할을 하며 하부 전극이 셀 플레이트 노드 역할을 한다. 반면, PP 구조의 강유전체 캐패시터는 모스 트랜지스터의 접합과 하부 전극이 폴리실리콘 플러그에 의하여 접속되어 하부 전극이 스토리지 노드 역할을 하게 되며, 상부 전극이 셀 플레이트 노드 역할을 수행하게 된다.
소자의 집적도 측면을 고려하면, NPP 구조의 강유전체 캐패시터보다는 PP 구조의 강유전체 캐패시터를 채택하는 것이 바람직하지만, PP 구조를 채용하는데는 공정상의 어려움이 따른다. 즉, 유전체 및 상/하부 전극 형성시 또는 후속 열처리 등의 고온 공정을 거치면서 산소가 확산되어 폴리실리콘 플러그 상부에 유전율이 낮은 실리콘산화막(SiO2)을 생성하게 되는데, 이 경우 외부에서 가해준 전압의 대부분이 유전율이 낮은 실리콘산화막에 걸리게 되어 소자 작동에 있어서 치명적인 결함으로 작용하게 되는 문제점이 있다.
NPP 구조의 강유전체 캐패시터는 층간절연막인 실리콘산화막 상에 형성되는데, 하부 전극 물질로 사용되는 귀금속이나 그 합금은 실리콘산화막과의 접착력이 매우 취약하기 때문에 후속 열공정을 거치고 나면 하부 전극의 탈착(peeling)이 유발되어 소자의 수율을 크게 저하시키는 문제점이 있었다.
이러한 하부 전극의 탈착 현상을 방지하기 위하여 층간절연막과 하부 전극 사이에는 통상 TiOx막 또는 Ti막으로 접착층을 삽입하고 있다. TiOx막 또는 Ti막의 도입으로 층간절연막과 하부 전극하지층의 접착력 문제는 완전히 해결할 수 있었으나, 캐패시터 구조 패터닝을 위한 식각 공정후 식각 부산물인 잔류 유기물의 제거를 위해 유기 용매(organic solvent)를 사용한 세정 공정을 진행할 때 금속 하부전극과 TiOx막 또는 Ti막간의 접착력이 급격히 약화되는 문제점이 있었다.
본 발명은 유기 용매를 사용한 세정 공정시 하부 전극 물질과 접착층의 접착력이 약화되는 것을 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판
11 : 층간절연막(실리콘산화막)
12 : 식각방지 산화막
13 : 알루미나막
14, 16 : 백금막
15 : SBT막
상기의 기술적 과제를 해결하기 위하여 본 발명은, 하부 전극이 셀 플레이트 노드로 사용되고 상부 전극이 스토리지 노드로 사용되는 구조를 가진 강유전체 캐패시터 형성방법에 있어서, 소정의 하부층 상에 층간절연막을 형성하는 제1 단계; 상기 층간절연막 상에 접착층으로 알루미나막을 형성하는 제2 단계; 상기 알루미나막 상에 하부전극용 금속막, 강유전체 박막, 상부전극용 금속막을 형성하는 제3 단계; 및 상기 상부전극용 금속막, 상기 강유전체 박막, 상기 하부전극용 금속막 및 상기 알루미나막을 선택 식각하는 제4 단계를 포함하여 이루어진다.
캐패시터 구조 패터닝을 위한 식각 공정후 식각 부산물인 잔류 유기물의 제거를 위해 유기 용매(organic solvent)를 사용한 세정 공정을 진행할 때 금속 하부전극과 TiOx막 또는 Ti막간의 접착력이 급격히 약화되는 현상은 다음과 같이 설명할 수 있다. 즉, 유기 용매 세정액에는 다량의 수소함유물(OH-, H+, H, H2O 등)이 포함되어 있다. 이러한 수소함유물은 하부 전극(금속)을 통하여 쉽게 확산하여 하부 전극/TiOx(또는 Ti) 접착층 계면에 도달하여 Ti와 쉽게 결합하는 특성을 갖는다. 그결과 하부 전극과 TiOx(또는 Ti) 접착층 사이의 계면 접착력을 형성하는 금속-Ti 결합은 파괴되고, 취약해진 계면은 상/하부 전극의 인장응력(tensile stress)에 의하여 탈착 현상을 유발하게 된다.
본 발명에서는 기존의 TiOx(또는 Ti) 대신에 알루미나(Al2O3)를 하부 전극과 층간절연막(실리콘산화막) 간의 접착층으로 사용한다. 알루미나는 하부 전극(금속)과의 계면에서 금속-Al 결합을 유도하여 접착력을 확보하는데, 이 금속-Al 결합은 기존의 금속-Ti 결합에 비해 결합력이 강하다. 또한, 유기 용매 세정액에 포함된 수소함유물은 Al과 쉽게 결합하지 않는 특성을 가진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 3은 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정은, 우선 도 1a에 도시된 바와 같이 실리콘 기판(10)에 대하여 모스 트랜지스터(도시되지 않음), 비트라인(도시되지 않음) 형성 공정 등을 진행하고, 그 결과물로 형성된 층간절연막(실리콘산화막)(11) 상에 후속 공정시 층간절연막(11)을 보호하기 위한 식각방지 절연막(12)을 형성한다.
다음으로, 도 2에 도시된 바와 같이 식각방지 절연막(12) 상에 접착층으로 알루미나막(13)을 증착한다. 이때, 알루미나막(13)은 CVD법 또는 원자층증착법(ALD)을 사용하여 20∼100Å 두께로 형성하며, 증착 후 800℃ 이상으로 진행되는 후속 열공정시 알루미나막(13)의 부피 감소를 방지하기 위하여 미리 산소 분위기의 800∼850℃ 온도에서 30분간 후열처리를 실시한다.
계속하여, 알루미나막(13) 상에 하부전극용 전도막인 백금(Pt)막(14), 강유전체인 SBT막(15) 및 상부전극용 전도막인 백금막(16)을 증착한다. 물론 상/하부전극용 전도막으로는 Ir과 같은 금속이나 그 합금, 또는 IrO2, RUOx와 같은 금속성 산화물을 대체하여 사용할 수 있으며, SBT막(15)은 PZT와 같은 다른 유전체막으로 대체할 수 있다.
계속하여, 도 3에 도시된 바와 같이 마스크 공정 및 건식 식각 공정을 실시하여 백금막(16), SBT막(15), 백금막(14) 및 알루미나막(13)을 패터닝함으로써 캐패시터 구조를 형성한다.
이어서, 건식 식각 공정에서 발생된 유기물을 제거하기 위하여 유기 용매(EKC830, ACT835 등)로 세정을 실시하고, 식각시의 충격(damage)에 의해 열화된 강유전체 특성을 회복시켜주기 위한 통상의 회복 열처리를 수행한다.
이후, 도시되지는 않았으나, 통상의 층간절연막 증착 및 트랜지스터 콘택홀 식각 공정을 실시하고, 금속배선 공정을 실시하여 상부전극과 트랜지스터를 전기적으로 연결시킨다.
하기의 표 1은 종래기술(TiO2접착층)과 본 발명(Al2O3)에 따라 캐패시터 구조 패터닝을 위한 건식 식각을 수행하고, 식각시 발생한 유기물을 순수, 유기 용매(EKC830, ACT835) 등으로 세정한 후의 결과를 비교한 것이다.
TiO2접착층 적용시 Al2O3접착층 적용시
세정액 순수 EKC830 ACT835 순수 EKC830 ACT835
탈착 발생 여부 무 유 유 무 무 무
세정후 디펙트 수 10628 - - 10277 714 551
상기 표 1을 참조하면, 본 발명에 따라 Al2O3접착층을 적용한 경우, 하부 전극의 탈착 현상이 발생하지 않으며, 세정후 디펙트 수에 있어서도 우수한 결과를 나타냄을 확인할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 유기 용매를 사용한 세정 공정시 하부 전극 물질과 접착층의 접착력이 약화되는 것을 방지하는 효과가 있으며, 이로 인하여 소자의 수율을 향상시키는 효과를 기대할 수 있다.

Claims (4)

  1. 하부 전극이 셀 플레이트 노드로 사용되고 상부 전극이 스토리지 노드로 사용되는 구조를 가진 강유전체 캐패시터 형성방법에 있어서,
    소정의 하부층 상에 층간절연막을 형성하는 제1 단계;
    상기 층간절연막 상에 접착층으로 알루미나막을 형성하는 제2 단계;
    상기 알루미나막 상에 하부전극용 금속막, 강유전체 박막, 상부전극용 금속막을 형성하는 제3 단계; 및
    상기 상부전극용 금속막, 상기 강유전체 박막, 상기 하부전극용 금속막 및 상기 알루미나막을 선택 식각하는 제4 단계
    를 포함하여 이루어진 반도체 소자의 강유전체 캐패시터 형성방법.
  2. 제1항에 있어서,
    상기 제2 단계 수행 후,
    후속 열공정시 상기 알루미나막의 부피 감소를 방지하기 위하여 산소 분위기의 800∼850℃ 온도에서 후열처리를 실시하는 제5 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
  3. 제2항에 있어서,
    상기 제4 단계 수행 후,
    상기 제4 단계에서 발생한 유기물 제거를 위하여 유기 용매 세정액을 사용한 세정을 실시하는 제 6단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 알루미나막은,
    20∼100Å 두께인 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
KR1019990063789A 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 형성방법 KR100362198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063789A KR100362198B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063789A KR100362198B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20010061296A true KR20010061296A (ko) 2001-07-07
KR100362198B1 KR100362198B1 (ko) 2002-11-23

Family

ID=19631109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063789A KR100362198B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100362198B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723227B1 (ko) * 2006-02-15 2007-05-29 삼성전기주식회사 가변 필름 커패시터 소자
KR100785837B1 (ko) * 2004-01-28 2007-12-13 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270884B2 (en) * 2003-04-07 2007-09-18 Infineon Technologies Ag Adhesion layer for Pt on SiO2

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3365150B2 (ja) * 1995-06-05 2003-01-08 ソニー株式会社 半導体メモリ
JPH09129827A (ja) * 1995-11-02 1997-05-16 Sony Corp 強誘電体キャパシタ
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
JPH10214945A (ja) * 1997-01-30 1998-08-11 Sharp Corp 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785837B1 (ko) * 2004-01-28 2007-12-13 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR100723227B1 (ko) * 2006-02-15 2007-05-29 삼성전기주식회사 가변 필름 커패시터 소자

Also Published As

Publication number Publication date
KR100362198B1 (ko) 2002-11-23

Similar Documents

Publication Publication Date Title
JP3940176B2 (ja) 半導体記憶装置
JP4005270B2 (ja) 半導体装置の製造方法
US6674633B2 (en) Process for producing a strontium ruthenium oxide protective layer on a top electrode
JPH11126881A (ja) 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
US6281536B1 (en) Ferroelectric memory device with improved ferroelectric capacity characteristic
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
KR20000047773A (ko) 반도체 기억 장치 및 그 제조 방법
KR100362198B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100471163B1 (ko) 커패시터들을 갖는 반도체소자의 제조방법
TW591754B (en) Semiconductor memory device manufacturing method
US6417012B1 (en) Method of forming ferroelectric capacitor in semiconductor device
JP4500248B2 (ja) 半導体記憶装置
KR100390833B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH1197647A (ja) 容量及びその製造方法
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR20010059002A (ko) 반도체 소자의 캐패시터 형성방법
KR20010016930A (ko) 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
US6812089B2 (en) Method of manufacturing ferroelectric memory device
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee