KR20010058623A - 드라이 에칭장치 - Google Patents

드라이 에칭장치 Download PDF

Info

Publication number
KR20010058623A
KR20010058623A KR1019990065975A KR19990065975A KR20010058623A KR 20010058623 A KR20010058623 A KR 20010058623A KR 1019990065975 A KR1019990065975 A KR 1019990065975A KR 19990065975 A KR19990065975 A KR 19990065975A KR 20010058623 A KR20010058623 A KR 20010058623A
Authority
KR
South Korea
Prior art keywords
ceramic
lower electrode
dry etching
electrode
gap
Prior art date
Application number
KR1019990065975A
Other languages
English (en)
Other versions
KR100626279B1 (ko
Inventor
정창성
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990065975A priority Critical patent/KR100626279B1/ko
Priority to JP2000391690A priority patent/JP4384806B2/ja
Publication of KR20010058623A publication Critical patent/KR20010058623A/ko
Application granted granted Critical
Publication of KR100626279B1 publication Critical patent/KR100626279B1/ko
Priority to JP2007156167A priority patent/JP4708396B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 하부전극과 하부세라믹사이의 갭을 최소화시키도록 한에 관한 것이다.
본 발명에 따른 드라이 에칭장치는 하부전극에 밀착되도록 적어도 둘 이상으로 분할된 절연부재를 구비한다.
본 발명에 따른 드라이 에칭장치는 하부세라믹을 하부전극에 밀착시켜 이들 사이의 갭을 최소화할 수 있게 된다.

Description

드라이 에칭장치{Dry Etching Apparatus}
본 발명은 액정 표시소자의 제조장치에 관한 것으로, 특히 하부전극과 하부세라믹사이의 갭을 최소화시키도록 한에 관한 것이다.
액정 표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 PC, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트렌지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
액티브 매트릭스 타입의 액정표시장치는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. TFT는 게이트라인과 데이터라인들의 교차부에 설치되어 게이트라인으로부터의 스캔신호에 응답하여 액정셀쪽으로 전송될 데이터신호를 절환하게 된다.
도 1을 참조하면, 기판(18) 위에 형성된 TFT가 도시되어 있다. TFT의 제조공정은 다음과 같다. 먼저, 게이트전극(20)과 게이트라인이 Al, Mo, Cr 등의 금속으로 기판(18) 상에 증착된 후 패터닝된다. 게이트전극(20)이 형성된 기판(18) 상에는 SiNx 등의 무기막으로 된 게이트절연막(22)이 형성된다. 게이트절연막(22) 위에는 비정질 실리콘(amorphous-Si : 이하 "a-Si"이라 함)으로 된 반도체층(24)과 n+ 이온이 도핑된 a-Si으로 형성되는 오믹접촉층(26)이 연속 증착된다. 오믹접촉층(26)과 게이트절연막(22) 위에는 Mo, Cr 등의 금속으로 된 소오스전극(28)과 드레인전극(30)이 형성된다. 이 소오스전극(28)은 데이터라인과 일체로 패터닝된다. 소오스전극(28)과 드레인전극(30) 사이의 개구부를 통하여 노출된 오믹접촉층(26)은 건식에칭 또는 습식에칭에 의해 제거된다. 그리고 기판(18) 상에 SiNx 또는 SiOx로 된 보호막(32)이 전면 증착되어 TFT를 덮게 된다. 이어서, 보호막(32) 위에는 콘택홀이 형성된다. 이 콘택홀을 통하여 드레인전극(30)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO"라 함)로 된 화소전극(34)이 증착된다.
TFT 제조공정 중, 드라이 에칭장치를 이용한 반응이온에칭(Reactive Ion Etch)으로 패터닝하는 공정이 수반된다. 예를 들면, 게이트 금속층, 소오스/드레인 금속층, ITO층, 보호막 등은 드라이 에칭에 의한 반응이온에칭으로 패터닝되고 있다.
도 2를 참조하면, 드라이 에칭장치는 방전공간을 사이에 두고 대면된 상부전극(40) 및 하부전극(46)과, 하부전극(46)을 둘러 싸는 하부세라믹(48)과, 상부전극(40)과 하부세라믹(48) 사이에 설치되는 측벽세라믹(44)을 구비한다. 하부세라믹(48)은 하부전극(46)의 모서리부분을 절연하는 역할을 한다. 측벽세라믹(44)은 하부세라믹(48)을 지지하는 역할을 한다. 하부전극(46) 위에는 피패터닝막이 형성된 기판이 안착된다. 방전공간 내부에 방전을 일으키기 위하여, 하부전극(46)에는 대략 2500W 이상의 고주파신호(RF)가 인가된다. 이 때, 상부전극(40)에 형성된 홀들(42)을 통하여 가스가 주입된다. 방전공간 내에 주입되는 가스와 고주파신호(RF)에 의한 상부전극(40)과 하부전극(46)의 전압차에 의해 챔버 내에서는 플라즈마 방전이 일어나게 된다. 그러면 주입가스와 피패터닝막의 이온들이 반응하면서 기판 상의 피패터닝막이 에칭되기 시작한다. 피패터닝막의 에칭 진행중에 피패터닝막의 이온이 결합되어 발생되는 가스는 외부로 배기됨으로써 챔버 내의 압력은 일정하게 유지된다.
그러나 종래의 드라이 에칭장치는 도 3과 같이 하부전극(46)과 하부세라믹(48) 사이에 존재하는 대략 갭(47)으로 인하여 갭(47)을 통해서 플라즈마 서지(Plasma surge)가 발생된다. 이러한 플라즈마 서지는 하부전극(46)의 모서리부분에서 아킹(Arcing) 또는 이상방전이 발생되게 하며 플라즈마 덴시티(Plasma density)를 떨어뜨리고 고주파신호전력의 누수를 초래한다. 그 결과, 기판 상의 피패터닝막이 언더 에칭(Under etching)됨으로써 잔막이 남게 된다. 실제로, 클로라인계(Cl2,HCl) 플라즈마의 평균자유행로(Mean Free Path)가 2∼3mm 정도로 갭(47)을 통하여 플라즈마가 침투(penetration)되어 플라즈마 서지가 발생할 수 있게 된다.
따라서, 본 발명의 목적은 하부전극과 하부세라믹사이의 갭을 최소화시키도록 한 드라이 에칭장치를 제공하는데 있다.
도 1은 통상적인 박막 트랙지스터를 나타내는 단면도.
도 2는 종래의 드라이 에칭장치를 나타내는 단면도.
도 3은 도 2에서 "A" 부분을 확대하여 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 드라이 에칭장치에서 하부전극과 하부세라믹을 나타내는 분해 사시도.
도 5는 도 4에 도시된 하부전극과 하부세라믹의 조립상태를 나타내는 평면도.
도 6은 도 5에 도시된 하부전극과 하부세라믹의 조립상태를 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
18 : 기판 20 : 게이트 전극
22 : 게이트절연막 24 : 반도체층
26 : 오믹접촉층 28 : 소오스전극
30 : 드레인전극 32 : 보호막
34 : 화소전극 40 : 상부전극
42 : 홀 44 : 측벽세라믹
46 : 하부전극 48,50 : 하부세라믹
50a,50b,50c,50d : 세라믹편 47,51 : 갭
상기 목적을 달성하기 위하여, 본 발명에 따른 드라이 에칭장치는 하부전극에 밀착되도록 적어도 둘 이상으로 분할된 절연부재를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4 및 도 5를 참조하면, 4분할되어 하부전극(46)을 감싸는 하부세라믹(50)을 구비하는 본 발명에 따른 드라이 에칭장치가 도시되어 있다.
하부세라믹(50)은 상하,좌우로 4분할되는 세라믹편들(50a 내지 50d)로 구성된다. 세라믹편들(50a 내지 50d)의 끝단들은 단차지게 형성되어 인접한 세라믹편과 계합되는 형태로 조립된다. 이들 세라믹편들(50a 내지 50d)은 계합폭만큼 수평방향으로 이동될 수 있기 때문에 하부세라믹(50)과 하부전극(46) 조립시 도 6과 같이 하부세라믹(50)과 하부전극(46) 사이의 갭(51)을 조정할 수 있다. 이에 따라,하부세라믹(50)의 세라믹편들(50a 내지 50d)을 하부전극(46) 쪽으로 밀착시킴으로써 하부세라믹(50)과 하부전극(46) 사이의 갭(51)을 최소로 유지할 수 있다. 실제로, 하부세라믹(50)을 하부전극(46)에 밀착시켰을 때의 갭(51)은 대략 0.6mm 정도로 측정되었다. 이렇게 갭(51)이 최소화됨으로써 갭(51)을 통하여 발생되는 플라즈마 서지와 그로 인한 아킹을 방지할 수 있게 된다.
하부세라믹(50)과 하부전극(46) 사이의 갭(51)이 0.6mm인 경우, 실험 데이터가 아래의 표 1과 같을 때 하부전극(46)의 모서리 부분에서 발생하는 아킹의 발생횟수를 종래와 대비하면 다음과 같다.
고주파신호전력(RF Power) 2500W
CL2가스 유량 150sccm
SF6가스 유량 200sccm
챔버 내의 압력 100Mt
하부전극과 하부세라믹 사이의 갭이 2∼3mm인 종래에는 표 1과 같은 조건이 주어진 총 9 개의 챔버에서 월평균 4.6 회 하부전극 아킹이 발생된 반면, 하부전극과 하부세라믹 사이의 갭이 0.6mm인 본 발명에서는 동일한 챔버 조건에서 하부전극 아킹이 한 번도 발생되지 않았다.
상술한 바와 같이, 본 발명에 따른 드라이 에칭장치는 하부세라믹을 절연시키기 위한 하부세라믹을 4분할로 분할하고 4분할된 각각의 세라믹편들이 계합되도록 조립함으로써 하부세라믹을 하부전극에 밀착시켜 이들 사이의 갭을 최소화할 수있게 된다. 이에 따라, 드라이 에칭시 하부전극의 플라즈마 이상방전 또는 아킹을 방지할 수 있으므로 고주파신호전력의 누수를 방지하고 챔버 내의 플라즈마 덴시티를 향상시킴으로써 에칭을 안정되게 수행할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (4)

  1. 하부전극과 상기 하부전극을 절연하기 위한 하부세라믹을 구비하는 드라이 에칭장치에 있어서,
    상기 하부전극에 밀착되도록 적어도 둘 이상으로 분할된 절연부재를 구비하는 것을 특징으로 하는 드라이 에칭장치.
  2. 제 1 항에 있어서,
    상기 절연부재는 세라믹으로 된 것을 특징으로 하는 드라이 에칭장치.
  3. 제 1 항에 있어서,
    상기 절연부재는 상하방향과 좌우방향으로 이동될 수 있도록 4분할 된 것을 특징으로 하는 드라이 에칭장치.
  4. 제 3 항에 있어서,
    상기 절연부재는 양끝단이 계단 형태로 단차지게 형성되어 상호 계합되는 4 개의 "L"자 형상의 세라믹편들을 구비하는 것을 특징으로 하는 드라이 에칭장치.
KR1019990065975A 1999-12-30 1999-12-30 드라이 에칭장치 KR100626279B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990065975A KR100626279B1 (ko) 1999-12-30 1999-12-30 드라이 에칭장치
JP2000391690A JP4384806B2 (ja) 1999-12-30 2000-12-22 ドライ・エッチング装置
JP2007156167A JP4708396B2 (ja) 1999-12-30 2007-06-13 ドライ・エッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065975A KR100626279B1 (ko) 1999-12-30 1999-12-30 드라이 에칭장치

Publications (2)

Publication Number Publication Date
KR20010058623A true KR20010058623A (ko) 2001-07-06
KR100626279B1 KR100626279B1 (ko) 2006-09-22

Family

ID=19633130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065975A KR100626279B1 (ko) 1999-12-30 1999-12-30 드라이 에칭장치

Country Status (2)

Country Link
JP (2) JP4384806B2 (ko)
KR (1) KR100626279B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297711B1 (ko) * 2007-02-09 2013-08-20 한국과학기술원 플라즈마 처리장치 및 플라즈마 처리방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626279B1 (ko) * 1999-12-30 2006-09-22 엘지.필립스 엘시디 주식회사 드라이 에칭장치
US7861667B2 (en) * 2002-05-23 2011-01-04 Lam Research Corporation Multi-part electrode for a semiconductor processing plasma reactor and method of replacing a portion of a multi-part electrode
JP4832222B2 (ja) * 2006-09-04 2011-12-07 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5056349B2 (ja) * 2007-10-30 2012-10-24 コニカミノルタアドバンストレイヤー株式会社 光学フィルム、光学フィルムの製造方法、それを用いた偏光板及び液晶表示装置
JP5377781B2 (ja) * 2013-02-13 2013-12-25 東京エレクトロン株式会社 載置台およびそれを用いたプラズマ処理装置
JP5941971B2 (ja) * 2014-12-10 2016-06-29 東京エレクトロン株式会社 リング状シールド部材及びリング状シールド部材を備えた基板載置台
CN105200398B (zh) * 2015-08-21 2018-01-12 沈阳拓荆科技有限公司 一种热盘保护装置
CN207743194U (zh) * 2018-01-03 2018-08-17 惠科股份有限公司 一种陶瓷结构、下电极及干蚀刻机

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794480A (ja) * 1993-09-24 1995-04-07 Sumitomo Metal Ind Ltd プラズマ処理方法及びプラズマ処理装置
JP3924721B2 (ja) * 1999-12-22 2007-06-06 東京エレクトロン株式会社 シールドリングの分割部材、シールドリング及びプラズマ処理装置
JP4450983B2 (ja) * 1999-12-22 2010-04-14 東京エレクトロン株式会社 液晶表示体基板用プラズマ処理装置
KR100626279B1 (ko) * 1999-12-30 2006-09-22 엘지.필립스 엘시디 주식회사 드라이 에칭장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297711B1 (ko) * 2007-02-09 2013-08-20 한국과학기술원 플라즈마 처리장치 및 플라즈마 처리방법
TWI452945B (zh) * 2007-02-09 2014-09-11 Samsung Display Co Ltd Plasma processing device and plasma processing method

Also Published As

Publication number Publication date
JP4708396B2 (ja) 2011-06-22
JP2007281508A (ja) 2007-10-25
KR100626279B1 (ko) 2006-09-22
JP4384806B2 (ja) 2009-12-16
JP2001217231A (ja) 2001-08-10

Similar Documents

Publication Publication Date Title
JP4708396B2 (ja) ドライ・エッチング装置
US6707524B2 (en) Fringe field switching mode liquid crystal display, and fabrication method therefor
KR100542310B1 (ko) 박막 트랜지스터 액정표시소자_
US10312266B2 (en) Display substrate and manufacturing method thereof, and display device
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR100326881B1 (ko) 액정표시소자 및 그 제조방법
KR20040093792A (ko) 박막트랜지스터 및 그의 형성방법
KR20020005152A (ko) 투명도전막 패터닝 방법
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR20060031487A (ko) 박막 보호막 및 박막 보호막을 갖는 표시기판
US5739886A (en) Liquid crystal display with reverse staggered thin film transistors and opposite electrode, and fabrication method thereof
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
KR100831292B1 (ko) 드라이 에칭장치
KR20000061368A (ko) 멀티 도메인 액정 표시소자
KR100507268B1 (ko) 액정표시소자의 제조방법
US6716658B2 (en) Method of preventing generation of particles in chamber
KR20010107088A (ko) 액정표시소자 및 그의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100488941B1 (ko) 프린지필드구동 액정표시장치
KR100621857B1 (ko) 액정 표시소자
KR940007458B1 (ko) 박막 트랜지스터 제조 방법
KR100675931B1 (ko) 폴리머 기판에 투명 전도막을 성막하는 방법
KR100205258B1 (ko) 액정표시소자의 박막트랜지스터 어레이기판 및 그 제조방법
KR20010058184A (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100652059B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110615

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee