KR20010107088A - 액정표시소자 및 그의 제조방법 - Google Patents

액정표시소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20010107088A
KR20010107088A KR1020000028309A KR20000028309A KR20010107088A KR 20010107088 A KR20010107088 A KR 20010107088A KR 1020000028309 A KR1020000028309 A KR 1020000028309A KR 20000028309 A KR20000028309 A KR 20000028309A KR 20010107088 A KR20010107088 A KR 20010107088A
Authority
KR
South Korea
Prior art keywords
pixel electrode
liquid crystal
organic insulating
gate line
data line
Prior art date
Application number
KR1020000028309A
Other languages
English (en)
Other versions
KR100443828B1 (ko
Inventor
김기태
박광섭
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR10-2000-0028309A priority Critical patent/KR100443828B1/ko
Publication of KR20010107088A publication Critical patent/KR20010107088A/ko
Application granted granted Critical
Publication of KR100443828B1 publication Critical patent/KR100443828B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트라인 또는 데이터라인 상의 캐패시턴스 값을 작게 하여 게이트라인 또는 데이터라인으로 공급되는 신호의 지연값을 작게하는 동시에 유기 보호막과 화소전극 간에 접착력을 증대하여 들뜸현상을 방지함과 아울러 화소전극의 에칭시 유기보호막을 보호하는 액정표시소자 및 그의 제조방법에 관한 것이다.
본 발명은 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터가, 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인 중 적어도 하나에 중첩되는 화소전극을 구비하는 액정 표시소자에 있어서, 상기 유기 절연막은 상기 화소전극에 공급되는 데이터의 신호지연이 최소화 되도록 소정값 이하의 유전상수를 가지는 유기 절연막과, 상기 유기절연막 상과 상기 화소전극 간에 소정의 두께 이하로 형성되는 무기 절연막을 구비한다.
본 발명에 따른 액정표시소자는 게이트라인 또는 데이터라인 상의 캐패시턴스 값을 작게 하여 게이트라인 또는 데이터라인으로 공급되는 신호의 지연값을 작게하는 액정표시소자 및 그의 제조방법을 제공할 수 있다.

Description

액정표시소자 및 그의 제조방법{Liquid Crystal Display Device And Method of Fabricating The Same}
본 발명은 액정표시소자 및 그의 제조방법에 관한 것으로, 특히, 게이트라인 또는 데이터라인 상의 캐패시턴스 값을 작게 하여 게이트라인 또는 데이터라인으로 공급되는 신호의 지연값을 작게하는 동시에 유기 보호막과 화소전극 간에 접착력을 증대하여 들뜸현상을 방지함과 아울러 화소전극의 에칭시 유기보호막을 보호하는 액정표시소자 및 그의 제조방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 애정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비젼(Television)이나 랩탑(Lap-Top)형 퍼스널 컴퓨터(Personal Computer) 등의 모니터가 상품화되고 있다.
액티브 매트릭스 타입의 액정표시장치는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비젼 신화와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 교차부에 설치되어 게이트라인으로부터의 스캔신호(게이트펄스)에 응답하여 액정셀쪽으로 전송될 데이터신호를 절환하게 된다.
일반적으로, 액정표시소자는 도 1과 같이 데이터라인(22)과 게이트라인(24)의 교차부에 TFT(30)가 형성되며, 데이터라인(22)과 게이트라인(24) 사이의 화소영역에 화소전극들(20)이 매트릭스 형태로 배치된다. TFT(30)는 도 2와 같이 투명기판(2) 상에 형성된다. 이 TFT(30)는 게이트라인(24)에 접속된 게이트전극(4), 데이터라인(22)에 접속된 드레인전극(14) 및 화소전극(20)에 접속된 소오스전극(16)을 포함한다. 게이트전극(4)이 패터닝된 투명기판(2) 상에는 SiNx 등의 무기 유전체로 된 게이트절연막(6)이 전면 증착된다. 이 게이트 절연막(6) 위에는 비정질 실리콘(amorphous-Si : 이하 "a-Si"이라 함)으로 된 반도체층(8)과 n+ 이온이 도핑된 a-Si으로 된 오믹접촉층(10)이 게이트전극(4) 상의 게이트절연막(6)을 덮게끔 순차적으로 형성된다. 드레인전극(14)과 소오스전극(16)은 미리 설정된 채널폭만큼 이격되게 패터닝된다. 이어서, 드레인전극(14)과 소오스전극(16) 사이에 형성된 채널을 따라 오믹접촉층(10)이 에칭되어 반도체층(8)을 노출시키게 된다. 그리고 SiNx, SiOx 등으로 된 보호막(18)이 투명기판(2) 상에 전면 증착되어 TFT를 덮게된다. 소오스전극(16) 상의 보호막(18)은 콘택홀(12)이 형성되게끔 에칭에 의해제거된다. 이 콘택홀(12)을 통하여 소오스전극(16)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide)로 된 화소전극(20)이 증착된다.
이와 같이 형성되는 보호막의 유전상수는 도 3과 수학식 1을 결부하여 설명하기 로 한다.
여기서, "C" 기생캐패시턴스이며, "ε"은 유기보호막(28)의 유전상수이며, ""는이다. 여기서 "A"는 화소전극(20)과 데이터라인(22) 또는 화소전극(20)과 게이트라인(24)의 중첩영역이며, "d"는 유기 보호막(28)의 두께이다. 이와 같이, 유기 보호막(28)의 두께가 일정하다고 하면, 기생 캐패시턴스(C)는 유전상수에 영향을 받게 된다. 즉, 유기 보호막(28)의 유전상수가 크게 되면 기생캐패시턴스값(C)이 크게되어 게이트라인(24) 또는 데이터라인(24) 상의 캐패시턴스 값이 증대된다. 이렇게 큰 값을 가지는 기생 캐패시턴스값은 게이트라인(24) 또는 데이터라인(22)으로 공급되는 신호의 지연값을 크게 하기 때문에 액정화소셀이 제한된 충전시간 내에 비디오신호를 충분히 충전하지 못하게 된다. 그 결과, 원하는 색신호가 표현되지 못하는 등 화상이 왜곡된다. 또한, 유기 보호막(28) 상에 화소전극(20)을 형성할시 접착력이 부족하여 유기 보호막(28) 상과 화소전극(20) 간에 들뜸 현상이 발생함과 아울러 화소전극(20)을 에칭할때에 유기 보호막(28)이 식각되는 현상이 발생한다.
따라서, 본 발명의 목적은 게이트라인 또는 데이터라인 상의 캐패시턴스 값을 작게 하여 게이트라인 또는 데이터라인으로 공급되는 신호의 지연값을 작게하는 액정표시소자를 제공하는데 있다.
본 발명의 다른 목적은 유기 보호막과 화소전극 간에 접착력을 증대하여 들뜸현상을 방지함과 아울러 화소전극의 에칭시 유기보호막을 보호하는 액정표시소자를 제공하는데 있다.
도 1은 화소전극이 신호배선과 중첩되지 않은 종래의 액정표시소자를 나타내는 평면도.
도 2는 도 1에서 선 "A-A'"를 따라 절취하여 나타내는 박막트랜지스터의 단면도.
도 3은 유기 절연막이 보호막으로 이용되는 종래의 액정표시소자의 박막트랜지스터를 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 액정표시소자의 평면도.
도 5는 도 4에서 선 "B-B'"를 따라 절취하여 나타내는 박막트랜지스터의 단면도.
도 6은 도 4에서 선 "C-C'"를 따라 절취하여 나타내는 화소전극과 데이터라인 사이의 중첩부를 나타내는 단면도.
도 7은 도 4에서 선 "D-D'"를 따라 절취하여 나타내는 화소전극과 게이트라인 사이의 중첩부를 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 투명기판 4,34: 게이트전극
6,36 : 게이트절연막 8,38 : 반도체층
10,40 : 오믹접촉층 12,32,42 : 콘택홀
14,44 : 드레인전극 16,46 : 소오스전극
18 : 무기 보호막 20, 50 : 화소전극
22,52 : 데이터라인 24,54 : 게이트라인
28,48 : 유기보호막 30,60 : 박막트랜지스터
56a,56b : 중첩라인 70 : 액정패널
72 : 데이터 구동부 74 : 게이트 구동부
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시소자는 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터가, 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인 중 적어도 하나에 중첩되는 화소전극을 구비하는 액정 표시소자에 있어서, 상기 유기 절연막은 상기 화소전극에 공급되는 데이터의 신호지연이 최소화 되도록 소정값 이하의 유전상수를 가지는 유기 절연막과, 상기 유기절연막 상과 상기 화소전극 간에 소정의 두께 이하로 형성되는 무기 절연막을 구비한다.
본 발명은 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터가 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인 중 적어도 하나에 중첩되는 화소전극을 구비하는 액정표시 소자의 제조방법에 있어서,
상기 유기 절연막은 상기 화소전극에 공급되는 데이터의 신호지연이 최소화 되도록 소정값 이하의 유전상수를 가지는 유기 절연막을 상기 박막트랜지스터와 화소전극 사이에 형성하는 단계와, 상기 유기절연막 상과 상기 화소전극 간에 소정의 두께 이하로 형성되는 무기 절연막을 상기 유기 절연막과 상기 화소전극 사이에 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4를 참조하면, 데이터라인(52)과 게이트라인(54)의 교차부에 TFT(60)가 형성되며, 데이터라인(52)과 게이트라인(54)에 중첩되는 화소전극들(50)이 매트릭스 형태로 배치되는 본 발명에 따른 액정 표시소자가 도시되어 있다.
데이터라인(52)은 각 액정화소셀들에 비디오신호를 공급하게 된다. 게이트라인(54)은 비디오신호에 동기되는 게이트펄스를 TFT(60)의 게이트전극(34)에 공급하게 된다. 액정화소셀들 각각은 화소전극(50)과 도시하지 않은 공통전극사이에 주입된 액정층을 포함한다. 액정층은 화소전극(50)과 공통전극 사이의 전계에 의해 구동되어 투명기판을 경유하여 입사되는 입사광의 투과광량을 조절하게 된다.따라서, 액정화소셀들은 게이트펄스가 하이레벨을 유지하는 기간 동안 비디오신호를 충전함으로써 화상을 표시하게 된다. 화소전극(50)의 가장자리는 신호베선 즉, 데이터라인(52) 및 게이트라인(54)의 측면과 중첩된다. 이에 따라, 액정화소셀의 개구율은 종래 화소전극과 신호배선 사이의 간격만큼 증대된다. 화소전극(50)과 신호배선(52,54)의 중첩부에 존재하는 중첩라인(56a,56b)에서는 금속으로된 신호배선(52,54)에 의해 도시하지 않은 백라잇으로부터 입사된 광이 차단된다. 이 중첩라인(56a,56b)에 의해 데이터라인(52) 및 게이트라인(54)에 기생 캐패시턴스가 발생한다. 본 발명에서는 중첩라인에 의한 신호지연이 최소화되도록하여 액정화소셀이 게이트펄스의 대략 1/2 기간 내에 비디오신호의 95% 이상을 충전할 수 있도록 유기절연막으로 된 유기 보호막의 유전상수를 제한하게 된다. 또한 유기 보호막과 화소전극 간에 접촉력을 증대시키기 위해 유기 보호막과 화소전극 간에 무기물을 증착하여야 한다. 이를 도 5 내지 도 7을 결부하여 상세히 설명하기로 한다.
도 5 내지 도 7을 참조하면, TFT(60)는 게이트라인(54)에 접속된 게이트전극(34), 데이터라인(52)에 접속된 드레인전극(44) 및 화소전극(50)에 접속된 소오스전극(46)을 포함한다. 게이트전극(34)과 게이트라인(54)을 형성하기 위하여 금속층이 2500Å 정도의 두께로 스퍼터링이나 진공증착에 의해 투명기판(2) 상에 증착된다. 그리고 금속층은 포토 마스크가 형성된후, 반응 이온 에칭에 의해 패터닝된다. 이렇게 게이트전극(34)과 게이트라인(54)이 투명기판(2) 상에 형성된후, 투명기판(2) 상에는 SiNx 등의 유전체로 된 게이트절연막(36)이 플라즈마 인핸스드 화학적 기상증착에 의해 증착되어 게이트전극(34)과 게이트라인(54)을 덮게된다. 이 게이트절연막(36)은 2000∼3000Å 정도의 두께를 가지게 된다. 이 게이트절연막(36) 위에는 a-Si으로 된 반도체층(38)이 2000Å 정도의 두께로 증착되고, 그 위에 a-Si에 { n}^{+ } 이온이 도핑된 오믹접촉층(40)이 500Å 정도의 두께로 증착된다. 이들 반도체층(38)과 오믹접촉층(40)은 게이트전극(34) 상의 게이트절연막(36)을 덮게 된다. 오믹접촉층(40) 상에는 금속으로 된 드레인전극(44)과 소오스전극(46)이 500∼2000Å 정도의 두께로 증착된다. 드레인전극(44)과 소오스전극(46)은 미리 설정된 채널폭만큼 이격되게 패터닝된다. 이어서, 드레인전극(34)과 소오스전극(36) 사이에 형성된 채널을 따라 오믹접촉층(40)이 에칭되어 반도체층(38)을 노출시키게 된다. 이렇게 TFT(60), 데이터라인(52) 및 게이트라인(54)이 형성된 투명기판(2) 상에는 유기 보호막(48)으로 유전상수가 3.0 이하인 BCB 유기 절연막을 사용한다. 유기 보호막(48)은 스핀코팅에 의해 표면이 평탄하게 투명기판(2) 전체를 덮게 된다. 유기 보호막(48)이 질소 분위기에서 경화(Curing)된 후, 각 소오스전극(46)을 덮고 있는 유기 보호막(48)의 일부가 에칭된다. 이 소오스전극(46)이 노출된 부분은 소오스전극(46)과 화소전극(50)을 접속시키기 위한 콘택홀(42)이 된다. 콘택홀(42)이 형성된 유기 보호막(48) 상에는 인듐 틴 옥사이드(Indium-Tin-Oxide : ITO)로 된 화소전극(50)이 1200∼3000Å 정도의 두께로 전면 증착된다. 이때, 유기 보호막(48)과 화소전극(50)이 접촉되는 부분에는 { SiO}_{2 } 무기물을 500Å 정도의 두께로 증착하여 접착층(49)을 형성한다. 화소전극(50)은 콘택홀(42) 내에도 증착되어 소오스전극(46)과 접속된다. 마지막으로, 유기 보호막(48) 상에 증착된 화소전극(50)은 도 6 및 도 7과 같이 데이터라인(52)과 게이트라인(54)의 측변들에 자신의 가장자리가 중첩되게끔 포토 마스킹 된 후, 에칭에 의해 패터닝된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자는 게이트라인 또는 데이터라인 상의 캐패시턴스 값을 작게 하여 게이트라인 또는 데이터라인으로 공급되는 신호의 지연값을 작게하는 액정표시소자 및 그의 제조방법을 제공할 수 있다.
본 발명에 따른 액정표시소자는 유기 보호막과 화소전극 간에 접착력을 증대하여 들뜸현상을 방지함과 아울러 화소전극의 에칭시 유기보호막을 보호하는 액정표시소자를 제공할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터가, 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인 중 적어도 하나에 중첩되는 화소전극을 구비하는 액정 표시소자에 있어서,
    상기 유기 절연막은 상기 화소전극에 공급되는 데이터의 신호지연이 최소화 되도록 소정값 이하의 유전상수를 가지는 유기 절연막과,
    상기 유기절연막 상과 상기 화소전극 간에 소정의 두께 이하로 형성되는 무기 절연막을 구비하는 것을 특징으로 하는 액정 표시소자.
  2. 제 1 항에 있어서,
    상기 유기 절연막의 유전상수가 3.0 이하인 것을 특징으로 하는 하는 액정 표시소자.
  3. 제 2 항에 있어서,
    상기 유기 절연막은 벤조사이크로부텐(Benzocyclobutene)으로 이루어진 것을 특징으로 하는 액정 표시소자.
  4. 제 1 항에 있어서,
    상기 무기 절연막은 접촉층의 두께는 500Å 이하인 것을 특징으로 하는 액정표시소자
  5. 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터가 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인 중 적어도 하나에 중첩되는 화소전극을 구비하는 액정표시 소자의 제조방법에 있어서,
    상기 유기 절연막은 상기 화소전극에 공급되는 데이터의 신호지연이 최소화 되도록 소정값 이하의 유전상수를 가지는 유기 절연막을 상기 박막트랜지스터와 화소전극 사이에 형성하는 단계와,
    상기 유기절연막 상과 상기 화소전극 간에 소정의 두께 이하로 형성되는 무기 절연막을 상기 유기 절연막과 상기 화소전극 사이에 형성하는 단계를 포함하는 액정 표시소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 게이트라인 및 상기 데이터라인 상의 신호지연이 줄어들게끔 상기 유기절연막의 유전상수를 3.0 이하로 설정되는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 유기 절연막은 벤조사이크로부텐(Benzocyclobutene)으로 이루어진 것을 특징으로 하는 액정 표시소자의 제조방법.
  8. 제 5 항에 있어서,
    상기 유기절연막 상과 상기 화소전극 간에 접촉되는 부분에 접촉력을 증대 시키기 위한 무기절연막을 500Å 이하의 두께로 형성하는 것을 특징으로 하는 액정 표시소자의 제조방법.
KR10-2000-0028309A 2000-05-25 2000-05-25 액정표시소자 및 그의 제조방법 KR100443828B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0028309A KR100443828B1 (ko) 2000-05-25 2000-05-25 액정표시소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0028309A KR100443828B1 (ko) 2000-05-25 2000-05-25 액정표시소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20010107088A true KR20010107088A (ko) 2001-12-07
KR100443828B1 KR100443828B1 (ko) 2004-08-09

Family

ID=19670218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0028309A KR100443828B1 (ko) 2000-05-25 2000-05-25 액정표시소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100443828B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075356A1 (en) * 2002-03-07 2003-09-12 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
KR100800947B1 (ko) * 2001-12-18 2008-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조 방법
US8704237B2 (en) 2011-08-10 2014-04-22 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209435A (ja) * 1990-01-12 1991-09-12 Seiko Instr Inc アクティブマトリックス型電気光学装置
JPH09219586A (ja) * 1996-02-08 1997-08-19 Toshiba Corp 配線基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800947B1 (ko) * 2001-12-18 2008-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조 방법
WO2003075356A1 (en) * 2002-03-07 2003-09-12 Samsung Electronics Co., Ltd. Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US7972964B2 (en) 2002-03-07 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US8704237B2 (en) 2011-08-10 2014-04-22 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR101875774B1 (ko) * 2011-08-10 2018-07-09 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100443828B1 (ko) 2004-08-09

Similar Documents

Publication Publication Date Title
JP5036745B2 (ja) 液晶表示装置とその製造方法
US7371624B2 (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
US6795142B2 (en) Liquid crystal display device having first color pixel with different Channel width/length ratio than second color pixel
KR100857719B1 (ko) 액정표시장치 및 그 제조방법
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100433209B1 (ko) 액정표시장치의 어래이 기판 및 그 제조방법
KR100443828B1 (ko) 액정표시소자 및 그의 제조방법
US6894755B2 (en) Liquid crystal display device integrating driving circuit on matrix substrate
KR20020005152A (ko) 투명도전막 패터닝 방법
KR101274684B1 (ko) 액정표시장치 및 그의 제조방법
KR100351874B1 (ko) 박막트랜지스터 액정표시소자
KR100776514B1 (ko) 액정표시장치 및 그 제조방법
US6552361B1 (en) Thin film transistor device
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
US7359009B2 (en) Flat panel display with structure preventing electrode line openings
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20000061368A (ko) 멀티 도메인 액정 표시소자
JP2004119599A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US11927858B2 (en) Array substrate and display device
US20070242013A1 (en) Liquid crystal display and manufacturing method of the same
KR100202224B1 (ko) 박막트랜지스터 및 그 제조방법
KR100308155B1 (ko) 액정표시소자및그제조방법
JP3308100B2 (ja) Ｔｆｔ型液晶表示装置
CN114326232A (zh) 阵列基板及其制造方法、显示面板和显示装置
JPH05224236A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021230

Effective date: 20040625

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 16