KR100831292B1 - 드라이 에칭장치 - Google Patents

드라이 에칭장치 Download PDF

Info

Publication number
KR100831292B1
KR100831292B1 KR1019990065976A KR19990065976A KR100831292B1 KR 100831292 B1 KR100831292 B1 KR 100831292B1 KR 1019990065976 A KR1019990065976 A KR 1019990065976A KR 19990065976 A KR19990065976 A KR 19990065976A KR 100831292 B1 KR100831292 B1 KR 100831292B1
Authority
KR
South Korea
Prior art keywords
dry etching
electrode
oxide film
etching apparatus
upper electrode
Prior art date
Application number
KR1019990065976A
Other languages
English (en)
Other versions
KR20010058624A (ko
Inventor
정창성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1019990065976A priority Critical patent/KR100831292B1/ko
Publication of KR20010058624A publication Critical patent/KR20010058624A/ko
Application granted granted Critical
Publication of KR100831292B1 publication Critical patent/KR100831292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

본 발명은 드라이 에칭시 기판 오염을 최소화시키도록 한 드라이 에칭장치에 관한 것이다.
본 발명에 따른 드라이 에칭장치는 방전공간을 사이에 두고 대면된 상부전극과 하부전극을 구비하고, 상기 방전공간에 노출되는 상기 상부전극의 표면은 Al으로 형성된다.
본 발명에 따른 드라이 에칭장치는 베어 Al 전극을 상부전극으로 구성함으로써 산화피막의 손상을 방지할 수 있을 뿐 아니라 산화피막으로 인한 기판의 오염을 최소화시킬 수 있게 된다.

Description

드라이 에칭장치{Dry Etching Apparatus}
도 1은 통상적인 박막 트랙지스터를 나타내는 단면도.
도 2는 종래의 드라이 에칭장치를 나타내는 단면도.
도 3은 도 2에 도시된 상부전극을 상세히 나타내는 단면도.
도 4는 도 3에 도시된 산화피막에서 크랙이 발생하는 부분을 나타내는 단면도.
도 5는 본 발명의 실시예에 따른 드라이 에칭장치의 상부전극을 나타내는 도면.
도 6은 도 5에 도시된 상부전극의 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
18 : 기판 20 : 게이트 전극
22 : 게이트절연막 24 : 반도체층
26 : 오믹접촉층 28 : 소오스전극
30 : 드레인전극 32 : 보호막
34 : 화소전극 40,60 : 상부전극
42,64 : 홀 44 : 측벽세라믹
46 : 하부전극 48 : 하부세라믹
51,61 : 베어 Al 전극 52 : 인공산화피막
62 : 자연산화피막 68 : 스크류조인홀
본 발명은 액정 표시소자의 제조장치에 관한 것으로, 특히 드라이 에칭시 기판 오염을 최소화시키도록 한 드라이 에칭장치에 관한 것이다.
액정 표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 PC, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트렌지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.
액티브 매트릭스 타입의 액정표시장치는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. TFT는 게이트라인과 데이터라인들의 교차부에 설치되어 게이트라인으로부터의 스캔신호에 응답하여 액정셀쪽으로 전송될 데이터 신호를 절환하게 된다.
도 1을 참조하면, 기판(18) 위에 형성된 TFT가 도시되어 있다. TFT의 제조공정은 다음과 같다. 먼저, 게이트전극(20)과 게이트라인이 Al, Mo, Cr 등의 금속으로 기판(18) 상에 증착된 후 패터닝된다. 게이트전극(20)이 형성된 기판(18) 상에는 SiNx 등의 무기막으로 된 게이트절연막(22)이 형성된다. 게이트절연막(22) 위에는 비정질 실리콘(amorphous-Si : 이하 "a-Si"이라 함)으로 된 반도체층(24)과 n+ 이온이 도핑된 a-Si으로 형성되는 오믹접촉층(26)이 연속 증착된다. 오믹접촉층(26)과 게이트절연막(22) 위에는 Mo, Cr 등의 금속으로 된 소오스전극(28)과 드레인전극(30)이 형성된다. 이 소오스전극(28)은 데이터라인과 일체로 패터닝된다. 소오스전극(28)과 드레인전극(30) 사이의 개구부를 통하여 노출된 오믹접촉층(26)은 건식에칭 또는 습식에칭에 의해 제거된다. 그리고 기판(18) 상에 SiNx 또는 SiOx로 된 보호막(32)이 전면 증착되어 TFT를 덮게 된다. 이어서, 보호막(32) 위에는 콘택홀이 형성된다. 이 콘택홀을 통하여 드레인전극(30)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO"라 함)로 된 화소전극(34)이 증착된다.
TFT 제조공정 중, 드라이 에칭장치를 이용한 반응이온에칭(Reactive Ion Etch)으로 패터닝하는 공정이 수반된다. 예를 들면, 게이트 금속층, 소오스/드레인 금속층, ITO층, 보호막 등은 드라이 에칭에 의한 반응이온에칭으로 패터닝되고 있다.
도 2를 참조하면, 드라이 에칭장치는 방전공간을 사이에 두고 대면된 상부전극(40) 및 하부전극(46)과, 하부전극(46)을 둘러 싸는 하부세라믹(48)과, 상부전극(40)과 하부세라믹(48) 사이에 설치되는 측벽세라믹(44)을 구비한다. 하부세라믹(48)은 하부전극(46)의 모서리부분을 절연하는 역할을 한다. 측벽세라믹(44)은 하부세라믹(48)을 지지하는 역할을 한다. 하부전극(46) 위에는 피패터닝막이 형성된 기판이 안착된다. 방전공간 내부에 방전을 일으키기 위하여, 하부전극(46)에는 대략 2500W 이상의 고주파신호(RF)가 인가된다. 이 때, 주입가스는 도 3에 도시된 바와 같이 상부전극(40)에 형성된 홀들(42)을 통하여 주입된다. 방전공간 내에 주입되는 가스와 고주파신호(RF)에 의한 상부전극(40)과 하부전극(46)의 전압차에 의해 챔버 내에서는 플라즈마 방전이 일어나게 된다. 그러면 주입가스와 피패터닝막의 이온들이 반응하면서 기판 상의 피패터닝막이 에칭되기 시작한다. 피패터닝막의 에칭 진행중에 피패터닝막의 이온이 결합되어 발생되는 가스는 외부로 배기됨으로써 챔버 내의 압력은 일정하게 유지된다.
상부전극(40)에는 산화방지를 위하여 통상, 베어(Bare) Al 전극(51)의 표면에 Al+Al2O3로 된 산화피막(52)이 대략 40∼50μm 정도의 두께로 형성되고 있다. 산화피막(52)은 표면이 요철면인 다공(porous) 구조를 가지게 된다. 이렇게 산화피막(52)의 표면이 요철 형태이고 다공구조이므로 막의 두께가 균일하지 않게 된다. 특히, 홀들(42)의 주변에서는 산화피막(52)이 거의 형성될 수 없으며, 형성된다 하더라도 얇은 두께로 형성된다. 이렇게 산화피막(52)의 두께가 불균일하게 형성되기 때문에 에칭시 도 4와 같이 두께가 얇은 산화막(52a) 또는 홀(42)의 주변부에서 방전에 의해 크랙(Crack)이 발생된다. 이렇게 발생되는 산화피막(52)의 크랙 은 에칭횟수가 많아지면서 기판으로 떨어지게 된다. 이와 같이 기판 상에 오염된 산화피막 파편들은 기판의 이물질로 작용되고 후공정에서 패턴불량이나 전극간 쇼트를 유발하게 된다. 또한, 종래에는 산화피막(52)의 손상으로 인하여 상부전극(40)을 주기적으로 교체하여야 하는 문제점이 있다.
따라서, 본 발명의 목적은 드라이 에칭시 기판 오염을 최소화시키도록 한 드라이 에칭장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 드라이 에칭장치는 방전공간을 사이에 두고 대면된 상부전극과 하부전극을 구비하고, 상기 방전공간에 노출되는 상기 상부전극의 표면은 Al으로 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 및 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5 및 도 6을 참조하면, 베어 Al 전극으로 된 상부전극(60)을 구비하는 본 발명에 따른 드라이 에칭장치가 도시되어 있다.
상부전극(60)에서 방전공간과 접하는 저면에는 자연산화피막(62)이 형성되 고, 그 내부에 가스를 방전공간으로 안내하기 위한 다수의 홀들(64)이 형성된다.
또한, 저면의 가장자리에는 조립시 스크류(screw)가 관통되는 다수의 스크류조인홀들(68)이 형성된다. 베어 Al 전극(61)은 Al의 특성상 산소와 높은 친화력(표준산화 환원전위=-1.65V)을 가지기 때문에 대기 상태에서 그 표면에 수∼수십nm의 산화피막(62)이 자연스럽게 형성된다. 이렇게 형성된 자연산화피막(62)은 챔버 내에 장착되면 챔버 내부가 진공상태를 유지하게 되므로 더 이상 산화가 진행되지 않는다. 반면, 이와 같은 자연산화피막(62)은 베어 Al 전극(61)이 대기중에 노출되었을 때 산화를 방지하는 역할을 한다. 이 자연산화피막(62)은 얇은 두께로 도 6과 홀들(64)의 주변부는 물론 베어 Al 전극(61)의 표면에도 균일하게 형성된다. 이렇게 자연산화피막(62)이 베어 Al 전극(61) 상에 균일한 두께로 형성되기 때문에 챔버 내의 방전에 의해 자연산화피막(62)에 크랙이 발생되지 않는다.
상술한 바와 같이, 본 발명에 따른 드라이 에칭장치는 두께가 불균일하게 형성되어 기판을 오염시키는 산화피막을 표면에 인공적으로 형성하지 않고 대기상태에서 얇은 두께로 산화막이 형성되는 베어 Al 전극을 상부전극으로 구성함으로써 산화피막의 손상을 방지할 수 있을 뿐 아니라 산화피막으로 인한 기판의 오염을 최소화시킬 수 있게 된다. 나아가, 본 발명에 따른 드라이 에칭장치의 상부전극은 방전에 의해 쉽게 손상되는 산화피막이 생략되므로 수명을 연장시킬 수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (4)

  1. 방전공간을 사이에 두고 대면된 상부전극과 하부전극을 구비하고,
    상기 방전공간에 노출되는 상기 상부전극의 표면은 Al으로 형성되고,
    상기 Al 표면에는 자연산화피막이 형성되는 것을 특징으로 하는 드라이 에칭장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 자연산화피막은 균일한 두께를 가지는 것을 특징으로 하는 드라이 에칭장치.
KR1019990065976A 1999-12-30 1999-12-30 드라이 에칭장치 KR100831292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065976A KR100831292B1 (ko) 1999-12-30 1999-12-30 드라이 에칭장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065976A KR100831292B1 (ko) 1999-12-30 1999-12-30 드라이 에칭장치

Publications (2)

Publication Number Publication Date
KR20010058624A KR20010058624A (ko) 2001-07-06
KR100831292B1 true KR100831292B1 (ko) 2008-05-22

Family

ID=19633131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065976A KR100831292B1 (ko) 1999-12-30 1999-12-30 드라이 에칭장치

Country Status (1)

Country Link
KR (1) KR100831292B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228052A (en) 1991-09-11 1993-07-13 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing apparatus
US5366585A (en) 1993-01-28 1994-11-22 Applied Materials, Inc. Method and apparatus for protection of conductive surfaces in a plasma processing reactor
JPH07216589A (ja) * 1994-02-03 1995-08-15 Tokyo Electron Ltd 表面処理方法およびプラズマ処理装置
US5698070A (en) 1991-12-13 1997-12-16 Tokyo Electron Limited Method of etching film formed on semiconductor wafer
KR20010047611A (ko) * 1999-11-22 2001-06-15 박종섭 반도체소자 제조용 웨이퍼 에칭장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228052A (en) 1991-09-11 1993-07-13 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing apparatus
US5698070A (en) 1991-12-13 1997-12-16 Tokyo Electron Limited Method of etching film formed on semiconductor wafer
US5366585A (en) 1993-01-28 1994-11-22 Applied Materials, Inc. Method and apparatus for protection of conductive surfaces in a plasma processing reactor
JPH07216589A (ja) * 1994-02-03 1995-08-15 Tokyo Electron Ltd 表面処理方法およびプラズマ処理装置
KR20010047611A (ko) * 1999-11-22 2001-06-15 박종섭 반도체소자 제조용 웨이퍼 에칭장치

Also Published As

Publication number Publication date
KR20010058624A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
JP4708396B2 (ja) ドライ・エッチング装置
JP4967631B2 (ja) 表示装置
US20020070197A1 (en) Transparent electrode made from indium-zinc-oxide and etchant for etching the same
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
KR20070069633A (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
JPS62291069A (ja) 非晶質シリコン電界効果トランジスタのバツクチヤネルを不活性化する方法
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
US6578588B2 (en) Unified strip/cleaning apparatus
KR100831292B1 (ko) 드라이 에칭장치
KR20020005152A (ko) 투명도전막 패터닝 방법
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
JP5082385B2 (ja) 電気光学装置の製造方法
KR100326202B1 (ko) 액정 표시소자와 그의 에칭 포인트 검출방법
CN108962957A (zh) 显示基板及其制造方法、显示装置
US6716658B2 (en) Method of preventing generation of particles in chamber
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010063572A (ko) 세정장비 일체형 에치/스트립 장치
JP2002333845A (ja) 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置
KR100756665B1 (ko) 드라이 에칭장치
KR960006195B1 (ko) 반도체 장치의 제조방법
KR20000003169A (ko) 액정표시소자의 보조 용량 캐패시터 및 그의 형성방법
KR100805390B1 (ko) 챔버의 증착 방법
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR100492728B1 (ko) 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee