KR20010053624A - 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법 - Google Patents

거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법 Download PDF

Info

Publication number
KR20010053624A
KR20010053624A KR1020017001364A KR20017001364A KR20010053624A KR 20010053624 A KR20010053624 A KR 20010053624A KR 1020017001364 A KR1020017001364 A KR 1020017001364A KR 20017001364 A KR20017001364 A KR 20017001364A KR 20010053624 A KR20010053624 A KR 20010053624A
Authority
KR
South Korea
Prior art keywords
platinum
layer
substrate
precursor
capacitor
Prior art date
Application number
KR1020017001364A
Other languages
English (en)
Other versions
KR100432177B1 (ko
Inventor
유진피. 마쉬
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20010053624A publication Critical patent/KR20010053624A/ko
Application granted granted Critical
Publication of KR100432177B1 publication Critical patent/KR100432177B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

한 측면에서 본 발명은 a) 반응챔버내에 기판을 제공하고; b) 반응챔버에 산화가스를 도입하고; c) 백금선구물질을 반응챔버에 도입하여 산화가스 존재하에서 백금 선구물질로부터 기판위에 백금을 침적시키고; d) 침적동안 반응챔버내 온도를 0 내지 300℃로 유지시키는 단계를 포함하는 거친 백금층 형성방법에 관계한다. 또다른 측면에서 본 발명은 a) 기판; b) 기판위에 배치되며 백금층 총두께의 1/3이상의 두께를 가진 원주형 기둥을 특징으로 하는 연속 표면을 갖는 거친 백금층을 포함하는 백금함유 재료에 관계한다.

Description

거친 백금층을 포함한 축전기, 거친 백금층 및 축전기 형성방법{CAPACITORS COMPRISING ROUGHENED PLATINUM LAYERS, METHODS OF FORMING ROUGHENED LAYERS OF PLATINUM AND METHODS OF FORMING CAPACITORS}
백금은 진보된 반도체 처리공정에서 전도성 재료로서 활용된다. 백금은 원소나 합금(예, 로듐/백금)으로 활용될 수 있으며 스퍼터침전이나 화학적 증착(CVD)방법등에 의해서 기판상에 침적될 수 있다. 백금은 비교적 매끈한 상부표면을 가지도록 대개 형성된다. 이러한 매끈한 상부 표면은 회로가 백금층 위에 형성되는 경우에 유리할 수 있다. 특히 비교적 매끈한 표면은 그 위에 다른 회로가 형성되는 평평한 플랫포옴을 제공할 수 있다. 그러나 축전기 전극처럼 고표면적이 필요한 경우에 거친 전도성 층을 집적회로에 포함시키는 것이 유리하다. 따라서 거친 외부표면을 갖는 백금층을 형성하는 방법을 개발할 필요가 있다.
또다른 측면에서 백금함유 재료는 석유화학 및 자동차 배기 시스템에서 촉매로 사용된다. 촉매의 효율은 촉매 표면적을 증가시킴으로써 향상될 수 있다. 따라서 백금 함유 재료의 표면적을 증가시키는 방법을 개발할 필요가 있다.
본 발명은 거친 백금층을 포함함, 회로, 백금 함유 재료 형성방법에 관계한다.
도1은 본 발명에 따라 처리된 반도체 웨이퍼의 단면도이다.
도2는 도1 웨이퍼의 평면도이다.
도3은 도1 웨이퍼의 후속단계에 있는 웨이퍼를 보여준다.
도4는 MeCpPt(Me)3을 CVD시켜 생성된 백금필름의 SEM사진이다.
도5는 도4 필름 형성에 활용되는 조건과 상이한 조건에서 MeCpPt(Me)3를 CVD시켜 생성된 백금필름의 SEM사진이다.
* 부호설명
10 반도체 웨이퍼 12 기판
14 확산영역 16 접착층
18 백금 함유층 20 외부표면
22 유전체층 24 축전기 전극
30 축전기 50 사각형
한 측면에서 본 발명은 거친 백금층 형성방법을 제공한다. 반응챔버내에 기판이 제공된다. 산화가스가 반응챔버에 흐르고 백금 선구물질이 챔버로 흐른다. 백금은 산화가스 존재하에서 백금 선구물질로부터 기판상에 침적된다. 챔버내 온도는 침적동안 0 내지 300℃로 유지된다.
또다른 측면에서 본 발명은 기판위에 거친 백금층을 포함한 회로에 관계한다. 거친 백금층은 원주형 기둥을 특징으로 하는 연속 표면을 가진다.
또다른 측면에서 본 발명은 400Å 이상의 크기인 복수의 원주형 기둥을 갖는 백금으로된 연속 외부 표면을 특징으로 하는 백금 촉매에 관계한다. 표면 부위는 4×106Å2이상의 면적을 가진다.
본 발명은 거친 외부표면을 갖는 백금층 형성방법과 이러한 층을 축전기에 포함시키는 방법에 관계한다. 도1은 본 발명의 예비 처리단계에 있는 반도체 웨이퍼(10)를 보여준다. 웨이퍼(10)는 기판(12)을 포함한다. 기판(12)은 배경 p-형 도핑제로 약간 도핑된 단결정성 실리콘웨이퍼일 수 있다. "반도체 기판"은 반도체 웨이퍼(단독으로 또는 다른 재료와 조합으로)와 같은 벌크 반도체 재료와 반도체 재료층(단독으로 또는 다른 재료와 조합으로)을 포함하는 것이다. "기판"은 지지 구조물이다.
확산영역(14)이 기판(12)내에 형성되어서 축전기의 저장 노드와의 전기 연결부가 형성될 노드 위치를 형성한다. 확산영역(14)은 기판(12)에 전도성 증가 도핑제를 주입함으로써 형성될 수 있다.
접착층(16)이 기판(12)위에 확산영역(14)과 전기 접촉하게 형성되며 백금 함유층(18)이 접착층(16)위에 형성된다. 접착층(16)은 기판(12)에 대한 백금함유층(18)의 접착력을 향상시키기 위해서 제공된다. 다른 구체예에서 백금함유층이 실리콘 표면(기판(12)의 단결정성 실리콘 표면이나 중간 비정질 또는 다결정성 표면)상에 직접 제공될 수 있다. 이러한 구체예는 백금을 실리콘에 직접 접착시키기가 어렵기 때문에 선호되지는 않는다.
접착층(16)은 티타늄 질화물, 이리듐, 로듐, 루테늄, 백금, 팔라듐, 오스뮴, 은, 로듐, 백금합금, IrO2, RuO2, RhO2, 또는 OsO2를 포함할 수 있다. 접착층(16)은 화학증착법등에 의해 형성될 수 있으며 두께는 100Å미만이다.
백금함유층(18)은 백금원소 또는 로듐/백금합금과 같은 합금을 포함한다. 백금 함유층(18)은 거친 외부 표면(20)을 가지도록 제공된다. 이것은 산화대기의 존재하에서 비교적 저온에서 백금 함유층(18)은 화학 증착시켜 이루어진다. 예컨대 다음과 같이 형성된 백금 함유층(18)은 거친 외부표면(20)을 포함할 것이다.
먼저, CVD반응 챔버내에 기판(12)이 삽입된다. 산화가스와 백금 선구물질이 반응챔버로 흐른다. 산화가스의 존재하에서 백금이 백금선구물질로부터 기판(12)위에 침적된다. 반응챔버내 온도는 침적동안 0 내지 300℃이며 반응기내 압력은 0.5 내지 20Torr로 유지된다. 백금 선구물질에 대한 산화가스의 상대적 유속과 온도의 제어는 침적된 백금층(18)이 거친 외부표면(20)을 가지게 한다. 백금 선구물질은 헬륨 또는 아르곤과 같이 백금 선구물질과 반응하지 않는 캐리어 가스와 함께 반응챔버에 도입된다. 백금 선구물질은 MeCpPt(Me)3, CpPtMe3, Pt(PF3)4, Pt(CO)2Cl2, 시스-[PtMe2(MeNC)2] 또는 백금 헥사플루오로아세틸아세토네이트를 포함하며; Cp는 시클로펜타디엔일기이며 Me는 메틸기이다. 산화가스는 O2, N2O, SO3, O3, H2O2, 또는 NOx를 포함하며; x는 1 내지 3이다. 백금층(18)이 백금/금속 합금을 포함하는 경우에 적어도 하나의 다른 금속 선구물질이 반응챔버에 도입되어서 백금을 백금과 적어도 하나의 다른 금속의 합으로서 침적시킨다. 적어도 하나의 다른 금속 선구물질은 로듐, 이리듐, 루테늄, 팔라듐, 오스뮴 또는 은의 선구물질을 포함한다.
산화가스는 백금 침적동안 선구물질로부터 탄소를 산화시킴으로써 백금 함유 선구물질로부터 백금을 침적시키는 것을 보조한다. 또한 산화가스는 백금 함유층 침적속도에 영향을 미친다. 특히 백금 선구물질에 대한 산화가스의 유속이 클수록 더 빠르게 백금 함유층을 침적시킨다. 백금 선구물질의 유속은 액체 유기 선구물질 용액을 통한 캐리어 가스의 유속과 선구물질 용액의 온도의 영향을 받는다. 한 구체예에서 캐리어 가스는 액체 유기 선구물질 용액을 통해 2 내지 1000, 특히 300 sccm 이하의 속도로 흐른다. 이 구체예에서 산화가스는 50 sccm이상의 유속으로 흐른다. 유기 선구물질은 0 내지 100℃, 특히 30 내지 50℃의 온도에 있다.
반응챔버내에서 백금 함유층의 성장속도는 기판 온도의 영향을 받는다. 백금이 기판 온도가 220 내지 300℃로 유지된 조건하에서 침적된다면 백금은 30초후에 약 600Å의 속도로 침적된다. 기판의 온도가 210℃ 미만으로 감소된다면 백금 침적 속도는 크게 감소한다. 생산 공정의 효율을 유지하기 위해서 40초후에 600Å 두께의 백금 함유층이 침적되는 것이 선호된다.
반응챔버 내에서 백금 함유층의 성장속도는 기판 온도의 영향을 받는다. 백금이 기판 온도가 220 내지 300℃로 유지된 조건하에서 침적된다면 백금은 30초후에 약 600Å의 속도로 침적된다. 기판의 온도가 210℃ 미만으로 감소된다면 백금 침적속도는 크게 감소한다. 생산 공정의 효율을 유지하기 위해서 40초 후에 600Å두께의 백금함유층이 침적되는 것이 선호된다. 따라서 반응 챔버내에서 백금 함유층을 침적시키는 동안 기판 온도는 210℃, 특히 220℃이상으로 유지시키는 것이 좋다.
온도가 300℃ 내지 350℃이면 침적된 백금층은 거친 외면보다는 매끈한 외면을 가진다. 게다가 기판 온도가 400℃를 초과하면 침적된 백금 표면은 기판 위에 놓인 연속표면이라기 보다는 백금표면 아래에 놓이는 표면까지 연장된 구멍을 가진다. 따라서 기판 온도는 400℃미만, 특히 300℃미만, 더더욱 280℃이하로 유지되는 것이 좋다. 한 구체예에서 기판 온도는 220 내지 280℃로 유지되며, 이 경우 거친 외면을 갖는 백금층이 30초후에 약 600Å 두께로 침적된다.
층(18)을 통해 아래에 배치된 층까지 연장되는 표면 비정상(틈새나 구멍)을 방지하기 위해서 백금층(18)이 400Å이상의 두께로 침적되는 것이 선호된다. (600Å 이상의 두께가 더욱 선호된다). 그러나, 어떤 경우에 층(18)을 통해 연장되는 구멍은 층(18)으로부터 형성된 반도체 회로에 중요하지 않을 수 있다. 이러한 구체예는 백금층(18) 아래에 접착층(16)이 제공된 경우이다. 따라서 접착층(16)위에 백금층(18)이 침적되는 경우에 축전기 조밀성으로 인한 공간 제약 때문에 400Å 미만의 두께로 백금층(18)을 제공하는 것이 선호된다. 또한 조밀한 공간 조건이 필요한 회로 형성에 백금층(18)이 활용되는 경우에 층(18)을 비교적 얇게 형성시키는 것이 좋다. 예컨대 인접한 축전기 구조간의 전기적 접촉을 방지하기 위해서 1000Å이하, 특히 300 내지 400Å의 두께로 층(18)을 형성하는 것이 필요할 수 있다.
도2에 웨이퍼(10)의 평면도가 도시된다. 층(18)은 특히 연속층(도2의 층(16)과 같이 아래에 배치된 층까지 연장된 공동이 없는 층)이 선호된다. 혹은 층(18)의 일부가 연속적이다. 예컨대 층(18)이 전도층위에서 전도층과 접촉하여 층(18)과 전도층을 포함하는 회로 디바이스를 형성하는 경우를 고려해보자. 이러한 분야에서 층(18)과 아래에 배치된 전도층간의 균일한 전기 접촉을 유지하기 위해서 층(18)의 대부분이 연속적인 것이 바람직하다. 이러한 층부위는 4×106Å2이상의 표면적을 가진다. 4×106Å2의 표면적은 도3에서 2000Å의 측부를 갖는 사각형(50)으로서 도시된다.
도3은 백금층(18)이 저장노드로서 축전기(30)에 포함된 구체예를 보여준다. 특히 유전층(22)과 축전기 전극(24)이 백금층(18)위에 제공되어서 축전기(30)를 형성한다. 유전층(22)은 실리콘 산화물 또는 실리콘 질화물을 포함하거나 탄탈륨 오산화물 또는 BaSrTiO3와 같은 유전 재료를 포함한다. 축전기 전극(24)은 TiN 전도성 도핑된 실리콘(폴리실리콘과 같은)이나 백금과 같은 금속을 포함한다. 축전기 전극(24)이 백금을 포함하는 경우에 유전층(22)위에 화학증착시킴으로써 축전기 전극(24)이 형성될 수 있다. 화학 증착이 수행되어서 비교적 매끈한 상부 표면을 갖는 상부 전극(24)을 형성하거나 비교적 거친 상부 표면을 갖는 상부 전극(24)을 형성한다. 축전기 전극(24)이 비교적 매끈한 상부 표면을 가지게 백금으로 형성된다면 300℃이상의 온도로 유지된 반응챔버에서 50 sccm미만의 산화가스유속과 30 sccm이상의 캐리어 가스 유속에서 화학증착될 수 있다. 축전기 전극(24)을 구성하는 백금은 원소 백금이거나 로듐/백금 합금과 같은 백금 형태이다.
층(18)은 거친 외부 표면을 가지며 층(22,24)은 층(18)의 거친 외부 표면에 부합한다.
도4 및 도5는 MeCpPt(Me)3를 CVD시켜서 생성된 백금필름의 SEM사진이다. 도4는 온도가 215℃이고 압력이 5Torr이며 캐리어 가스 유속(캐리어 가스 방출기에서 6Torr의 압력을 갖는 He)이 5sccm이고 산화가스(O2)의 유속이 50sccm인 반응챔버에서 6분후에 생성된 표면을 보여준다. 형성된 백금 표면은 원주형 성장의 특징인 기둥을 포함한다. 원주 기둥은 돔형태(반구형)상부에서 종결된다. 침적된 백금층으로부터 축전기 또는 기타 전자회로 형성시 예리한 가장자리를 갖는 상부보다 반구형 상부가 바람직하다. 특히 비교적 둥근 반구형 표면은 침적된 백금층 표면에서 비교적 균일한 전기장을 생성할 수 있다. 이에 반하여 예리한 가장자리가 존재하면 예리한 가장자리는 고전기장 자리를 형성하여서 축전기를 가로질러 전류를 누출시킬 수 있다. 도4에 도시된 백금층은 당해 분야에서 반구형 그레인 폴리실리콘으로 알려진 재료와 유사한 구조를 나타내는 "반구형 그레인"백금이라 칭할 수 있다.
도4의 백금층은 백금층 총두께의 약 1/3이상인 높이를 가진 원주형 기둥을 특징으로 한다. 도4에 도시된 기둥중 많은 수는 침적된 백금층 두께와 거의 동일한 높이를 가진다. 따라서 침적된 백금층이 600Å의 두께를 가지면 각 기둥은 600Å에 가까운 두께를 가질 수 있다. 일부 기둥은 다른 기둥 표면에서 성장하고 일부 기둥은 다른 기둥보다 수직으로 덜 성장하므로 이것은 기둥 크기의 근사치일 뿐이다. 기둥의 평균 직경은 약 200Å이고 기둥은 일반적으로 조밀하지만(즉, 기둥은 다른 기둥과 접촉하며 많은 기둥은 다른 기둥과 합쳐진다) 기둥의 분포는 대체로 조밀 구조가 아니다(즉, 모든 구조가 예컨대 육각형 배열로 구조가 조밀하여 주어진 표면상에 최대 개수의 기둥을 형성하는 구조가 아니다). 도4에 도시된 원주형 성장은 CVD반응챔버 온도가 300℃이상일 경우 발생하지 않는다.
도5는 챔버온도가 300℃, 압력이 0.5 Torr, 캐리어가스(He)의 유속이 30sccm, 산화가스(O2) 유속이 10sccm인 반응챔버에서 150초후 생성된 표면을 보여준다. 도5에서 침적된 백금층은 도4보다 훨씬 매끈한 표면을 가진다. 도4 및 도5는 화학증착 반응챔버의 공정변수를 조절함으로써 화학 증착된 백금층 표면의 그레인 구조를 조절할 수 있음을 보여준다.

Claims (56)

  1. 반응챔버내에 기판을 제공하고;
    반응챔버에 산화가스를 도입하고;
    반응챔버에 백금 선구물질을 도입하여 백금 선구물질로부터 산화가스의 존재하에서 기판위에 백금을 침적시키고;
    침적동안 반응챔버내 온도를 0 내지 300℃로 유지시키는 단계를 포함하는 거친 백금층 형성방법.
  2. 제 1 항에 있어서, 거친 백금층과 접촉하도록 반응물을 제공하고 백금이 반응물을 생성물로 전환시키는 과정을 촉진시킴을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 백금 선구물질 도입과정이 백금 선구물질을 운반하는 캐리어 가스를 도입하는 것을 포함하며, 캐리어 가스가 30sccm미만의 유속으로 흐르고 산화가스가 50sccm이상의 유속으로 흐름을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 산화가스가 O2, N2O, SO3, O3, H2O2, 또는 NOx이며 x는 1 내지 3임을 특징으로 하는 방법.
  5. 백금 선구물질이 MeCpPtMe3, CpPtMe3, Pt(아세틸아세토네이트)2, Pt(PF3)4, Pt(CO)2Cl2, 시스-[PtMe2(MeNC)2] 또는 백금 헥사플루오로아세틸아세토네이트임을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 챔버내 온도가 200 내지 300℃로 유지됨을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 챔버내 온도가 220 내지 280℃로 유지됨을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 기판위에 접착층을 형성하고 접착층상에 백금을 침적시키는 단계를 더욱 포함하는 방법.
  9. 제 8 항에 있어서, 접착층이 티타늄 질화물, 이리듐, 로듐, 루테늄, 백금, 팔라듐, 오스뮴, 은, 로듐/백금 합금, IrO2, RuO2, RhO2, 또는 OsO2를 포함함을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 백금 선구물질에 추가적으로 챔버에 다른 금속 선구물질을 도입함으로써 백금이 백금과 다른 금속의 합금으로서 침적됨을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 챔버에 제2 금속 선구물질을 도입함으로써 백금이 백금과 제 2 금속의 합금으로서 침적됨을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 제 2 금속이 로듐, 이리듐, 루테늄, 오스뮴 또는 은임을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 백금이 400Å이상의 두께로 침적됨을 특징으로 하는 방법.
  14. 제 1 항에 있어서, 반응챔버내 온도가 200 내지 300℃로 유지되고 백금이 40초 이내에 600℃이상의 두께로 침적됨을 특징으로 하는 방법.
  15. 반응챔버내에 기판을 제공하고;
    반응챔버에 산화가스를 도입하고;
    챔버에 백금선구물질을 도입하여 산화가스 존재하에서 백금 선구물질로부터 기판위에 백금을 침적시키고;
    침적동안 반응챔버의 온도를 0 내지 280℃로 유지시켜서 침적된 백금이 침적동안 챔버온도가 300℃이상일 경우보다 더 거친 표면을 갖게 하는 단계를 포함하는 거친 백금층 형성방법.
  16. 제 15 항에 있어서, 침적된 백금이 4×106Å2이상의 표면위에서 연속층을 형성함을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 침적된 백금이 반구형 그레인 백금임을 특징으로 하는 방법.
  18. 반응챔버내에 기판을 제공하고;
    제 1 산화가스를 반응챔버에 도입하고;
    제 1 백금 선구물질을 챔버에 도입하여 챔버내 온도가 0 내지 300℃로 유지되는동안 제 1 산화가스의 존재하에서 제 1 백금 선구물질로부터 기판위에 백금을 침적시키고, 침적된 백금을 제 1 축전기 전극에 제공하고;
    제 1 축전기 전극 근처에 제 2 축전기 전극을 형성시키고;
    제 1 축전기 전극 근처에 유전층을 형성하고, 유전층이 제 1 및 제 2 축전기 전극 사이에 배치되게 하는 단계를 포함하는 축전기 형성방법.
  19. 제 18 항에 있어서, 제 1 백금 선구물질이 백금 선구물질을 운반하는 캐리어 가스를 포함하고 캐리어 가스가 30sccm 미만의 유속으로 흐르고 제 1 산화가스가 50sccm 이상의 유속으로 흐름을 특징으로 하는 방법.
  20. 제 18 항에 있어서, 제 2 축전기 전극 형성단계가 제 2 산화가스의 존재하에서 제 2 백금선구물질로부터 백금을 침적시키는 과정을 포함함을 특징으로 하는 방법.
  21. 제 20 항에 있어서, 제 2 백금 선구물질이 제 1 백금 선구물질과 동일함을 특징으로 하는 방법.
  22. 제 20 항에 있어서, 제 2 산화가스가 제 1 산화가스와 동일함을 특징으로 하는 방법.
  23. 제 20 항에 있어서, 제 2 금속 선구물질을 제 1 백금 선구물질과 함께 챔버에 도입함으로써 백금이 백금과 제 2 금속의 합금으로서 침적됨을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 제 2 금속이 로듐, 이리듐, 루테늄, 오스뮴 또는 은임을 특징으로 하는 방법.
  25. 제 18 항에 있어서, 기판위에 접착층을 형성하고 접착층상에 백금을 침적시키는 단계를 더욱 포함하는 방법.
  26. 제 25 항에 있어서, 접착층이 티타늄 질화물, 이리듐, 로듐, 루테늄, 백금, 팔라듐, 오스뮴, 은, 로듐/백금 합금, IrO2, RuO2, RhO2, 또는 OsO2를 포함함을 특징으로 하는 방법.
  27. 제 18 항에 있어서, 챔버내 온도가 200 내지 300℃로 유지됨을 특징으로 하는 방법.
  28. 제 18 항에 있어서, 챔버내 온도가 220 내지 280℃로 유지됨을 특징으로 하는 방법.
  29. 반도체 기판; 및
    기판위에 배치되며 반구형 그레인 백금을 포함하는 거친 백금층을 포함하는 회로.
  30. 반도체 기판; 및
    기판위에 배치되며 4×106Å2이상의 기판영역에서 연속적이며 300Å이상의 높이를 가지는 기둥을 포함하는 거친 백금층을 포함하는 회로.
  31. 제 30 항에 있어서, 백금층이 반구형 그레인 입자를 포함함을 특징으로 하는 회로.
  32. 제 30 항에 있어서, 기판 영역이 사각형을 포함함을 특징으로 하는 회로.
  33. 반도체 기판; 및
    기판위에 배치되며 백금층 총두께의 1/3 이상인 높이를 갖는 원주형 기둥을 특징으로 하는 연속 표면을 가진 거친 백금층을 포함하는 회로.
  34. 제 33 항에 있어서, 백금층이 600Å이상의 두께를 가짐을 특징으로 하는 회로.
  35. 제 33 항에 있어서, 백금층이 400Å이상의 두께를 가짐을 특징으로 하는 회로.
  36. 제 33 항에 있어서, 백금층이 100Å이상의 두께를 가짐을 특징으로 하는 회로.
  37. 제 33 항에 있어서, 백금층과 기판상에 접착층을 더욱 포함하며 접착층이 티타늄 질화물, 이리듐, 로듐, 루테늄, 백금, 팔라듐, 오스뮴, 은, 로듐/백금 합금, IrO2, RuO2, RhO2, 또는 OsO2를 포함함을 특징으로 하는 회로.
  38. 제 33 항에 있어서, 기둥이 돔형 상부에서 종결됨을 특징으로 하는 회로.
  39. 제 33 항에 있어서, 기둥이 반구형 상부에서 종결됨을 특징으로 하는 회로.
  40. 제 1 축전기 전극;
    제 2 축전기 전극; 및
    제 1 및 제 2 축전기 전극 사이에 배치된 유전층을 포함하며,
    제 1 또는 제 2 축전기 전극이 거친 백금층을 포함하고 거친 백금층은 400 내지 1000Å의 두께를 가지며 300Å이상 높이를 가진 기둥을 포함함을 특징으로 하는 축전기.
  41. 제 40 항에 있어서, 거친 백금층이 반구형 그레인 백금을 포함함을 특징으로 하는 축전기.
  42. 제 40 항에 있어서, 거친 백금층이 4×106Å2이상의 표면위에서 연속적임을 특징으로 하는 회로.
  43. 제 43 항에 있어서, 상기 표면이 사각형을 포함함을 특징으로 하는 회로.
  44. 제 1 축전기 전극;
    제 2 축전기 전극;
    제 1 및 제 2 축전기 전극사이에 배치된 유전층을 포함하며, 제 1 또는 제 2 축전기 전극이 거친 백금층을 포함하고 거친 백금층은 백금층 총두께의 1/3 이상인 높이를 갖는 원주형 기둥을 특징으로 하는 연속 표면을 가짐을 특징으로 하는 축전기.
  45. 제 44 항에 있어서, 축전기 전극 모두가 백금을 포함하지만 전극중 하나만이 거친 백금층을 포함함을 특징으로 하는 축전기.
  46. 제 44 항에 있어서, 두 전극이 거친 백금층을 포함함을 특징으로 하는 축전기.
  47. 제 44 항에 있어서, 기둥이 돔형 상부에서 종결됨을 특징으로 하는 축전기.
  48. 제 44 항에 있어서, 기둥이 반구형 상부에서 종결됨을 특징으로 하는 축전기.
  49. 기질과 기판위에 배치된 거친 백금층을 포함하며 거친 백금층이 백금층 총두께의 1/3이상인 높이를 갖는 원주형 기둥을 특징으로 하는 연속 표면을 가짐을 특징으로 하는 백금함유 재료.
  50. 제 49 항에 있어서, 기둥이 돔형 상부에서 종결됨을 특징으로 하는 재료.
  51. 제 49 항에 있어서, 기둥이 반구형 상부에서 종결됨을 특징으로 하는 재료.
  52. 반구형 그레인 백금을 포함하는 반응 촉매.
  53. 100Å 이상의 높이를 갖는 복수의 원주형 기둥을 포함하는 백금 외부 표면 부위를 특징으로 하는 반응 촉매.
  54. 제 53 항에 있어서, 원주형 기둥이 400Å 이상의 높이를 가짐을 특징으로 하는 촉매.
  55. 제 53 항에 있어서, 백금이 반구형 그레인 백금을 포함함을 특징으로 하는 촉매.
  56. 제 53 항에 있어서, 표면 부위가 기질위에서 연속적이며 4×106Å2이상의 기질 영역을 덮음을 특징으로 하는 촉매.
KR10-2001-7001364A 1998-08-27 1999-08-27 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법 KR100432177B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/141,840 US6583022B1 (en) 1998-08-27 1998-08-27 Methods of forming roughened layers of platinum and methods of forming capacitors
US09/141,840 1998-08-27

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR10-2003-7012179A Division KR20030078967A (ko) 1998-08-27 1999-08-27 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법
KR10-2003-7012178A Division KR100451486B1 (ko) 1998-08-27 1999-08-27 거친 백금층 형성방법

Publications (2)

Publication Number Publication Date
KR20010053624A true KR20010053624A (ko) 2001-06-25
KR100432177B1 KR100432177B1 (ko) 2004-05-22

Family

ID=22497502

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2003-7012178A KR100451486B1 (ko) 1998-08-27 1999-08-27 거친 백금층 형성방법
KR10-2001-7001364A KR100432177B1 (ko) 1998-08-27 1999-08-27 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법
KR10-2003-7012179A KR20030078967A (ko) 1998-08-27 1999-08-27 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012178A KR100451486B1 (ko) 1998-08-27 1999-08-27 거친 백금층 형성방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012179A KR20030078967A (ko) 1998-08-27 1999-08-27 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법

Country Status (8)

Country Link
US (3) US6583022B1 (ko)
EP (1) EP1108267B1 (ko)
JP (1) JP3550361B2 (ko)
KR (3) KR100451486B1 (ko)
AT (1) ATE468603T1 (ko)
AU (1) AU5589699A (ko)
DE (1) DE69942392D1 (ko)
WO (1) WO2000013216A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509161B1 (ko) * 2002-07-11 2005-08-23 주식회사 성진케미칼 도전성 고무패드층 및 폴리이미드층을 구비한 유리섬유 패드

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6583022B1 (en) * 1998-08-27 2003-06-24 Micron Technology, Inc. Methods of forming roughened layers of platinum and methods of forming capacitors
US7098503B1 (en) 1998-08-27 2006-08-29 Micron Technology, Inc. Circuitry and capacitors comprising roughened platinum layers
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6239028B1 (en) 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
US6204178B1 (en) * 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6329286B1 (en) * 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
KR100431820B1 (ko) * 1999-12-28 2004-05-20 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
NL1014696C2 (nl) * 2000-03-20 2001-09-28 Stichting Energie Vervaardiging van lage-temperatuur brandstofcel elektroden.
US6429127B1 (en) * 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
US6642567B1 (en) * 2000-08-31 2003-11-04 Micron Technology, Inc. Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices
KR100389120B1 (ko) * 2000-09-08 2003-06-25 한국과학기술원 자동차 배기가스 정화용 촉매 및 그의 제조방법
KR100434489B1 (ko) 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
US7700454B2 (en) 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US6576538B2 (en) * 2001-08-30 2003-06-10 Micron Technology, Inc. Technique for high efficiency metalorganic chemical vapor deposition
US6918960B2 (en) * 2001-11-28 2005-07-19 Micron Technology, Inc. CVD of PtRh with good adhesion and morphology
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US7105065B2 (en) * 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
US6881260B2 (en) * 2002-06-25 2005-04-19 Micron Technology, Inc. Process for direct deposition of ALD RhO2
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
AU2003266998A1 (en) * 2002-08-23 2004-03-11 Hartmut Presting Microstructured catalyst body and method for production thereof
US6830983B2 (en) * 2002-08-29 2004-12-14 Micron Technology, Inc. Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US6884691B2 (en) 2003-03-18 2005-04-26 Micron Technology, Inc. Method of forming a substrate having a surface comprising at least one of Pt, Pd, Co and Au in at least one of elemental and alloy forms
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US7067454B2 (en) * 2003-04-09 2006-06-27 Honeywell International Inc. Low cost quick response catalyst system
US6737313B1 (en) * 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US6838339B2 (en) * 2003-06-05 2005-01-04 Infineon Technologies Ag Area-efficient stack capacitor
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7616757B2 (en) * 2004-08-30 2009-11-10 Erdman Joseph L Scalable call center telecommunications system
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7968488B2 (en) 2006-04-18 2011-06-28 Southwest Research Institute Two-dimensional composite particle adapted for use as a catalyst and method of making same
US8003521B2 (en) * 2009-04-07 2011-08-23 Micron Technology, Inc. Semiconductor processing
DE102014116141B4 (de) * 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3856709A (en) 1972-04-29 1974-12-24 Getters Spa Coating a substrate with soft particles
US3975304A (en) 1972-05-03 1976-08-17 S.A.E.S. Getters S.P.A. Coating a substrate with soft particles
US4425261A (en) 1980-03-24 1984-01-10 Ytkemiska Institutet Liquid suspension of particles of a metal belonging to the platinum group and a method for the manufacture of such a suspension
US4341662A (en) 1980-04-11 1982-07-27 Pfefferle William C Method of catalytically coating low porosity ceramic surfaces
US4431750A (en) 1982-05-19 1984-02-14 Phillips Petroleum Company Platinum group metal catalyst on the surface of a support and a process for preparing same
CA1250155A (en) 1984-07-31 1989-02-21 James A. Ruf Platinum resistance thermometer
US4714693A (en) 1986-04-03 1987-12-22 Uop Inc. Method of making a catalyst composition comprising uniform size metal components on carrier
EP0415751B1 (en) 1989-08-30 1995-03-15 Nec Corporation Thin film capacitor and manufacturing method thereof
US5097843A (en) 1990-04-10 1992-03-24 Siemens-Pacesetter, Inc. Porous electrode for a pacemaker
JP2692402B2 (ja) 1991-02-26 1997-12-17 日本電気株式会社 半導体素子の製造方法
US5525570A (en) 1991-03-09 1996-06-11 Forschungszentrum Julich Gmbh Process for producing a catalyst layer on a carrier and a catalyst produced therefrom
US5208479A (en) 1992-05-15 1993-05-04 Micron Technology, Inc. Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices
US5320978A (en) * 1993-07-30 1994-06-14 The United States Of America As Represented By The Secretary Of The Navy Selective area platinum film deposition
US6052271A (en) 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
US5763286A (en) * 1994-09-14 1998-06-09 Micron Semiconductor, Inc. Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces
US5555486A (en) 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors
JP3672115B2 (ja) 1995-09-19 2005-07-13 富士通株式会社 薄膜形成方法及び半導体装置の製造方法
US5874364A (en) 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5783716A (en) 1996-06-28 1998-07-21 Advanced Technology Materials, Inc. Platinum source compositions for chemical vapor deposition of platinum
US5639685A (en) 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
JP3645338B2 (ja) * 1995-12-11 2005-05-11 株式会社東芝 不揮発性半導体記憶装置
JPH10189909A (ja) * 1996-12-27 1998-07-21 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
US6054331A (en) 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US5905280A (en) 1997-02-11 1999-05-18 Micron Technology, Inc. Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures
US5917213A (en) 1997-08-21 1999-06-29 Micron Technology, Inc. Depletion compensated polysilicon electrodes
US6010744A (en) 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
US6583022B1 (en) * 1998-08-27 2003-06-24 Micron Technology, Inc. Methods of forming roughened layers of platinum and methods of forming capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509161B1 (ko) * 2002-07-11 2005-08-23 주식회사 성진케미칼 도전성 고무패드층 및 폴리이미드층을 구비한 유리섬유 패드

Also Published As

Publication number Publication date
KR100432177B1 (ko) 2004-05-22
US5990559A (en) 1999-11-23
WO2000013216A1 (en) 2000-03-09
AU5589699A (en) 2000-03-21
KR20030083748A (ko) 2003-10-30
US6281161B1 (en) 2001-08-28
EP1108267B1 (en) 2010-05-19
KR20030078967A (ko) 2003-10-08
EP1108267A1 (en) 2001-06-20
JP2002524655A (ja) 2002-08-06
ATE468603T1 (de) 2010-06-15
JP3550361B2 (ja) 2004-08-04
DE69942392D1 (de) 2010-07-01
KR100451486B1 (ko) 2004-10-08
US6583022B1 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
KR100432177B1 (ko) 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법
JP4719358B2 (ja) キャパシターの製造方法
CN100373543C (zh) 富铑的氧隔绝层
JP5490829B2 (ja) 拡散バリアー層及びその製造方法
US7291920B2 (en) Semiconductor structures
US20030199134A1 (en) Process for fabricating RuSixOy-containing adhesion layers
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US7271071B2 (en) Method of forming a catalytic surface comprising at least one of Pt, Pd, Co and Au in at least one of elemental and alloy forms
KR20040030959A (ko) 금속 포함 물질과 커패시터 전극의 형성 방법 그리고커패시터 구조
KR100503961B1 (ko) 커패시터 제조 방법
KR100493707B1 (ko) 루테늄 박막 형성 방법
US6054332A (en) Method for fabricating capacitor of semiconductor memory device
KR20020014488A (ko) 핵형성 촉진층과 상부 전극을 구비한 반도체 소자의커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee