KR20010052606A - 델타 시그마 변조기 디지털/아날로그 변환기를 갖는 가변이득 증폭기의 제어 - Google Patents

델타 시그마 변조기 디지털/아날로그 변환기를 갖는 가변이득 증폭기의 제어 Download PDF

Info

Publication number
KR20010052606A
KR20010052606A KR1020007013806A KR20007013806A KR20010052606A KR 20010052606 A KR20010052606 A KR 20010052606A KR 1020007013806 A KR1020007013806 A KR 1020007013806A KR 20007013806 A KR20007013806 A KR 20007013806A KR 20010052606 A KR20010052606 A KR 20010052606A
Authority
KR
South Korea
Prior art keywords
gain
signal
gain control
delta sigma
amplifier
Prior art date
Application number
KR1020007013806A
Other languages
English (en)
Inventor
그로에존
Original Assignee
다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나
노키아 모빌 폰즈 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나, 노키아 모빌 폰즈 리미티드 filed Critical 다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나
Publication of KR20010052606A publication Critical patent/KR20010052606A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Transmitters (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

가변 이득 증폭기의 동작을 제어하기 위한 이득 제어 신호를 발생하는 장치 및 관련 방법을 개시한다. 이득 제어 회로는 그로부터 형성된 이득 제어신호의 잡음 성분들을 주파수를 높이는 쪽으로 쉬프팅하는 잡음 전송 함수를 제시하는 델타 시그마 변조기를 포함한다. 그로인해, 이득 제어 신호의 잡음 성분과 함께 증폭기에 의해 증폭될 수신 신호의 일부분들의 원치않은 변조는 가변 이득 증폭기가 일부를 형성하는 장치의 동작과 간섭하지 않는다.

Description

델타 시그마 변조기 디지털/아날로그 변환기를 갖는 가변 이득 증폭기의 제어{Control of a variable gain amplifier with a delta sigma modulator D/A converter}
잡음 정형은 잡음 성분의 주파수를 쉬프팅시키기 위해 이득 제어 신호의 잡음 성분에 대해 수행된다. 이러한 쉬프팅으로 인해, 가변 이득 증폭기에 인가되어 증폭될 입력 신호와 이득 제어 신호의 잡음 성분 사이의 원치않은 상호작용을 통해 간혹 다른 상태로 야기된 간섭은 피해진다.
델타 시그마 변조기 또는 다른 잡음 정형기는 가변 이득 증폭기를 갖는 피드백 구성으로 연결되며, 이득 제어 신호의 형성시에 사용된다. 델타 시그마 변조기가 유사하지 않은 신호 전송 함수 및 잡음 전송 함수를 제시하기 때문에, 변조기에 의한 잡음 성분의 잡음 정형은 잡음 성분을 쉬프팅하도록 제공된다. 델타 시그마 변조기는 디지털-아날로그 변환기에 연결되어 이득 제어 신호를 아날로그 형태로 변환한다. 델타 시그마 변조기의 이용은 또한 그에 인가된 신호들의 분해능면에서의 증가를 허용하여, 회로의 시간 응답에 영향을 미치지 않으면서 이득 제어 신호에 의한 가변 이득 증폭기의 세밀한 즉, 고분해능 이득 제어를 허용한다.
통신 시스템은 통신 채널에 의해 송신국과 수신국 사이에서 정보를 통신하도록 동작가능하다. 무선 통신 시스템은 송신국과 수신국 사이에서 정보를 통신시키는 통신 채널이 전자기 스펙트럼의 일부상에 형성되는 통신 시스템이다. 셀룰러 통신 시스템은 다중 사용자 무선 통신 시스템의 실례이다.
다양한 셀룰러 통신 시스템들이 큰 지리적 영역들의 전체에 걸쳐 개발되고 구현되어 왔다. 셀룰러 통신 시스템들은 FDMA(주파수 분할 다중 접근), TDMA(시분할 다중 접근), CDMA(코드 분할 다중 접근) 및 이러한 통신 기법들의 다양한 결합을 이용하여 개발되고 구현되어 왔다.
CDMA 통신 기법들을 이용한 통신 시스템들은 통신 시스템에 할당된 주어진 주파수 대역폭내에 증가된 통신 용량 레벨들의 가능성을 효과적으로 제공한다. 즉, CDMA 통신 기법들은 공통 대역폭에 걸쳐 복수개의 신호들을 동시에 전송할 가능성을 제공한다. CDMA 통신 시스템에서 통신의 동시성으로 인해, 이러한 공유 대역폭상에서 통신된 신호들의 파워 레벨들에 특정한 관심이 요구된다.
이득 제어 회로는 통신 채널상에서 송신국으로부터 전송된 신호들의 신호 레벨들을 제어하기 위해 송신국에서 이용된다. 그리고, 수신국은 수신국에서 수신된 수신 신호들을 나타내는 신호들의 이득을 변형하기 위한 이득 제어 회로를 포함한다. 이득 제어 회로는 전술된 셀룰러 통신 시스템을 포함한 다른 통신 시스템에서 동작가능한 송신국 및 수신국에서 이용된다. 그리고, 이득 제어 회로는 또한 다른 목적을 위해 사용된 다른 형태의 디바이스들에서 이용된다.
통신 채널상에 전송된 신호를 처리하도록 동작가능한 수신기 회로는 소망 신호 성분을 수신할 뿐만 아니라, 간섭 신호 성분들을 수신하곤 한다. 간섭 신호 성분들은 소망 신호 성분들보다 큰 신호 레벨일 수 있다. EIA/TIA에 의해 공포된, 아날로그/CDMA 셀룰러 통신 시스템에 속한 IS-98 규격에 개시된 표준에 따라 그에 순응하여 구성된 통신 시스템의 동작중에 전송되는 신호들은 소망 신호의 중심 주파수로부터 900kHz 주파수 오프셋만큼 근접하게 되고, 소망 신호보다 71dB만큼 크게 되도록 간섭 신호 성분들을 지정한다.
이러한 수신 신호가 수신국에서 처리되고, 가변 이득 회로의 가변 이득 증폭기에 인가될 경우에, 문제가 발생하곤 한다. 가변 이득 증폭기는 전형적으로 수신기의 IF(중간 주파수)부의 일부를 형성한다. 가변 이득 증폭기의 이득은 그 이득 제어 신호의 인가에 의해 제어된다. 이득 제어 신호가 잡음 성분들을 포함한다면, 수신 신호와 함께 가변 이득 증폭기에 인가될 경우에 이러한 잡음 성분들은 수신 신호의 간섭 신호 성분들을 진폭 변조한다. 이러한 원치않은 변조의 결과는 수신 신호의 소망 부분 즉, 정보 부분을 불명료히할 수 있는 측대역들을 포함한다.
이러한 문제점을 극복하기 위한 노력들이 있어왔지만, 이러한 노력들은 기존의 처리 회로에 허용된 제한된 분해능에 의해 억제되었다. 이러한 처리 회로는 가변 이득 증폭기의 이득이 제어되는 이득 제어 루프의 일부를 형성하곤 한다. 즉, 이득 제어 루프의 일부를 형성하는 디지털 처리 회로에 의해 발생된 데이터 워드들은 제한된 워드 길이로 되어 있다. 그리고, 가변 이득 증폭기로의 인가를 위해 데이터 워드들을 아날로그 형태로 변환하는데 이용된 디지털-아날로그 변환기들은 8-10비트들로 제한된다. 다른 방식은 그 출력에서 큰 스위칭 성분을 갖는 펄스 밀도 변조기(PDM)이다.
따라서, 이득 제어 회로의 가변 이득 증폭기에 인가된 이득 제어 신호의 잡음 성분들을 가변 이득 증폭기의 동작과 간섭하지 않도록 하는 방식이 효과적이다.
이러한 배경에 비추어 본 발명의 유효한 개선이 전개된 이득 제어 회로에 관련된 정보가 있다.
본 발명은 일반적으로 무선 전화기의 일부를 형성하는 이득 제어 회로와 같은 이득 제어 회로에 관한 것이다. 더욱 구체적으로, 본 발명은 가변 이득 증폭기의 이득을 제어하기 위한 이득 제어 신호를 발생하는 장치 및 관련 방법에 관한 것이다.
도 1은 본 발명의 실시예의 이득 제어 회로를 포함한 기능 블록도를 예시한다.
도 2는 도 1에 도시된 수신기 회로에 의해 수신된 수신 신호를 예시하는, 수신 신호의 주파수 표현을 예시한다.
도 3a 및 도 3b는 도 2에 도시된 수신 신호의 수신기 회로에 의한 수신에 응답하여 도 1에 도시된 수신기 회로의 가변 이득 증폭기에 의해 발생된 증폭된 신호의 주파수 표현을 예시한다.
도 4는 본 발명의 실시예의 이득 제어 회로의 일부를 형성하는 델타 시그마 변조기의 기능 블록도를 예시한다.
도 5는 도 4에 도시된 델타 시그마 변조기의 일부의 실례적인 구현을 예시한다.
도 6은 도 4에 도시된 델타 시그마 변조기의 주파수 스펙트럼의 표현을 예시한다.
도 7은 본 발명의 실시예의 동작중에 발생된 이득 제어 신호의 복합 주파수 스펙트럼의 표현을 예시한다.
도 8은 본 발명의 실시예를 포함한 무선 전화기의 기능 블록도를 예시한다.
도 9는 본 발명의 실시예의 방법의 방법 단계들을 작성한 방법 흐름도를 예시한다.
따라서, 본 발명은 가변 이득 증폭기로의 인가를 위한 이득 제어 신호를 발생하는 장치 및 관련 방법을 효과적으로 제공한다. 이득 제어 신호의 일부들을 형성할 수 있는 잡음 성분들은 적합하게 주파수 오프셋되어, 가변 이득 증폭기에 인가되어 증폭될 신호의 간섭 신호 성분들과 함께 이득 제어 신호의 잡음 성분들의 임의의 변조는 증폭기의 적절한 동작과 간섭할 수 있는 측대역들을 생성하지 않을 것이다.
하나의 구현에서, 이득 제어 신호는 가변 증폭기와 피드백 연결로 형성된 이득 제어 회로로 형성된다. 피드백 루프는 그 입력으로서 디지털 신호 처리기의 파워 제어 알고리즘에 의해 발생된 파워 제어 시퀀드들을 수신하도록 연결된 델타 시그마 변조기를 포함한다. 차례로, 디지털 신호 처리기는 특히, 가변 이득 증폭기에 의해 증폭된 신호들의 신호 크기 레벨들의 지시를 수신하도록 연결된다.
델타 시그마 변조기는 그 잡음 전송 함수와 유사하지않은 신호 전송 함수를 제시한다. 이러한 비유사성으로 인해, 델타 시그마 변조기는 파워 제어 알고리즘에 의해 발생된 시퀀스들의 잡음 성분들을 정형하는 방식으로 구성되고, 잡음 성분들을 주파수 쉬프팅하기 위해 변조기에 인가된다. 델타 시그마 변조기에 의해 발생된 시퀀스들 즉, 델타 시그마 변조된 신호는 디지털-아날로그 변환기로 인가된다. 아날로그 형태로 변환되면, 아날로그 신호는 증폭기의 증폭 레벨들을 제어하기 위해 가변 이득 증폭기에 인가된 이득 제어 신호를 형성한다.
잡음 성분들의 델타 시그마 변조기에 의해 쉬프팅된 잡음으로 인해, 가변 이득 증폭기에 인가된 아날로그, 이득 제어 신호를 형성한 이러한 성분들은 가변 이득 증폭기의 동작과 간섭하지 않는다. 증폭기에 인가되어 증폭될 신호들의 간섭 신호 성분들에 따른 이득 제어 신호의 잡음 성분들의 원치않은 변조는 증폭기에 의해 증폭될 소망 신호를 불명료히 하는 측대역들을 발생하지 않는다.
하나의 구현에서, 델타 시그마 변조기는 무선 회로의 디지털부와 함께 칩상에 형성되거나, 그내에 내장된 CMOS(상보형 금속 산화막 반도체)로 구성된다. 디지털 아날로그 변환기 및 가변 이득 증폭기들은 역으로 무선 회로의 아날로그부에 형성된다.
실례적인 구현에서, 본 발명의 실시예는 EIA/TIA에 의해 공포된 IS-98 규격에서 개시된 표준에 준하여 동작가능한 셀룰러 무선 전화기의 수신기 회로의 일부를 형성한다. 이러한 구현에서, 이득 제어 회로의 피드백 루프에 위치된 델타 시그마 변조기는 적어도 수신 신호가 무선 전화기에 의해 수신되는 수신 채널의 대역폭에 대응하는 주파수 범위내에서 잡음 성분들을 감쇠시키고, 수신 채널 대역폭의 상한 및 하한에서 900kHz 오프셋한다. 디지털-아날로그 변환기와 함께, 델타 시그마 변조기는 무선 전화기 수신기 회로의 가변 이득 증폭기의 증폭 레벨들을 제어하기 위한 이득 제어 신호를 발생한다.
델타 시그마 변조기는 가변 이득 증폭기의 동작을 제어하는 유연성 인터페이스 블록을 제공한다. 변조기는 잡음 및 수신 채널의 임계 주파수 대역을 벗어난 다른 의사 성분들을 주파수 오프셋들로 정형한다. 델타 시그마 변조기는 넓은 동적 범위에 걸쳐 동작가능하고, 그 시간 응답의 지연없이 동작가능하다.
따라서, 이들 및 다른 측면에서, 이득 제어 장치 및 관련 방법은 입력 신호를 선택적으로 증폭하기 위해 제공된다. 선택가능한 이득 특성을 갖는 가변 이득 증폭기는 입력 신호를 나타내는 전기 신호들을 수신하도록 결합된다. 가변 이득 증폭기는 전기 신호들을 선택된 이득 특성으로 증폭시킨다. 이득 특성 제어기는 이득 제어 루프로 가변 이득 증폭기에 결합된다. 이득 특성 제어기는 가변 이득 증폭기에 인가될 경우에 전기 신호들을 증폭시키는 선택된 이득 특성을 결정하는 값들의 이득 제어 신호를 발생한다. 이득 특성 제어기는 잡음 성분들이 잡음 성분들의 기본 주파수에 관하여 적어도 선택된 양으로 오프셋된 주파수만큼 주파수 오프셋된 주파수들을 갖도록, 이득 제어 신호들의 성분들을 정형한다.
본 발명의 더욱 완전한 평가 및 그 영역은 이하에 간략히 요약된 첨부 도면들, 본 발명의 현재로서 바람직한 실시예들의 다음 상세한 설명 및 첨부된 특허청구범위로부터 얻어질 수 있다.
먼저, 도 1을 참조하면, 전체적으로 10으로 도시된 수신기는 수신 신호(12)를 수신하도록 동작가능하다. 실례적인 예시에서, 수신기(10)는 무선 수신기를 구비하며, 수신 신호(12)는 전자기 스펙트럼의 일부에 대해 정의된 통신 채널상에 발생된 전자기 신호이다. 다른 구현에서, 수신기(10)는 대안적으로 다른 형태의 통신 채널상에 전송된 수신 신호를 수신하도록 동작가능한 다른 형태의 수신기로 형성된다.
수신 신호(12)는 수신 신호를 형성하는 전자기파를 라인(16)상의 전기 형태로 변환하는 안테나 트랜스듀서(14)에 의해 수신된다. 여기서 라인(16)은 라인(16)상에 발생된 전기 신호를 증폭하도록 동작가능한 저 잡음 증폭기(18)에 연결된다. 증폭기(18)는 다운 믹서(24)의 제1 입력으로 인가되는 라인(22)상의 증폭된 전기 신호를 발생한다. 다운 믹싱 신호는 라인(26)에 의해 다운 믹서(24)의 제2 입력으로 인가된다.
다운 믹서(24)는 제1 다운 변환된 신호, 여기서는 중간 주파수 신호를 라인(28)상에 발생한다. 라인(28)상에 발생된 중간 주파수 신호는 필터(32)에 의해 필터링된다. 그리고, 수신 신호(12)를 나타내는 필터링된 중간 주파수 신호는 라인(34)상에 발생된다. 라인(34)은 가변 이득 증폭기(36)의 입력에 연결된다.
가변 이득 증폭기(36)는 라인(34)상의 그에 인가된 신호를 증폭하고, 라인(38)상에 증폭된 신호를 발생하도록 동작가능하다. 증폭기(36)가 라인(34)상의 그에 인가된 신호를 증폭한 이득의 레벨은 라인(42)에 의해 증폭기에 인가된 이득 제어 신호에 의해 결정된다.
라인(38)상에 발생된 증폭된 신호는 제2 다운 믹서(44)의 제1 입력으로 인가된다. 라인(46)상에 발생된 다운 믹싱 신호는 다운 믹서(44)의 제2 입력으로 인가된다. 다운 믹서(44)는 라인(46)상에 제2 다운 믹싱된 신호, 여기서는 기저대역 신호를 발생하도록 동작가능하다. 라인(46)상에 발생된 기저대역 신호는 A/D(아날로그-디지털) 변환기(48)로 인가된다. 그리고, 디지털 기저대역 신호는 라인(52)상에 발생되고, DSP(디지털 신호 처리기)(54)로 인가된다. DSP(54)는 그에 인가된 디지털 기저대역 신호를 처리하도록 동작가능하다. 이러한 처리는 특히, 음향 트랜스듀서와 같은 정보 싱크(56)로의 적용을 위한 신호들의 발생을 포함한다.
DSP(54)는 증폭기(36)에 의해 발생된 증폭된 신호들의 적절한 진폭 레벨들을 결정하기 위해 파워 제어 알고리즘을 실행하도록 동작가능하다. 파워 제어 알고리즘의 실행에 응답하여 발생된 시퀀스들은 라인(62)상에 발생되고, 이득 제어 회로(64)로 인가된다. 이득 제어 회로(64)는 그 동작을 통해 증폭기(36)의 이득을 제어하는 제어기로서 기능한다. 이하에서 설명될 방식으로, 이득 제어 회로(64)는 가변 이득 증폭기(36)의 이득을 제어하기 위해 라인(42)상에 이득 제어 신호를 발생하도록 동작가능하다. 이득 제어 회로는 이득 제어 신호의 잡음 성분 부분들이 주파수 쉬프팅되는 이득 제어 신호를 발생하도록 동작가능하다. 잡음 성분 부분들은 이전에 설명된 바와 같이, 라인(34)상에 증폭기(36)로 인가된 수신 신호를 나타내는 전기 신호의 인접 간섭 신호 성분과 같은 잡음 성분들에 의한 진폭 변조를 방지하기 위한 방식으로 쉬프팅된다. 이득 제어 회로(64)의 시간 응답은 그에 제공된 입력 시퀀스들에 응답하여 이득 제어 신호 값들의 바로 근접한 발생을 허용한다. 더욱이, 이득 제어 회로(64)는 동작의 넓은 동적 범위에 걸쳐 동작가능하다.
도 2는 본 발명의 실시예의 동작중에 수신기(10)에서 수신된 실례적인 수신 신호(12)의 주파수 표현을 예시한다. 종래의 형태에서, 수신기(10)는 선택된 대역폭의 통신 채널로 전송된 수신 신호(12)를 수신하고 처리하도록 동작가능하다. 여기서, 수신 신호는 소망 신호 성분(72) 및 간섭 성분들(74)로 형성된다. 소망 신호 성분은 중심 주파수(fc)에 의해 정의되며, 간섭 성분들(74)은 적어도 900kHz만큼 중심 주파수로부터 오프셋된다. 전기 신호는 라인(16)상에 발생되며, 예컨대, 라인들(28 및 34)상에서 발생된 다운 변환된 신호들은 적절한 주파수의 다운 변화에 따라, 도면에 도시된 주파수 표현에 의해 아날로그적으로 표현된다. IF(중간 주파수) 필터의 통과대역(75)이 또한 도면에 도시되어 있다. 예시된 바와 같이, 증가된 주파수들에서, 더 큰 감쇠가 발생한다. 간섭 성분(74')은 예컨대, 성분(74)보다 더욱 크게 감쇠된다. 필터(32)는 넓게 이격된 간섭기들을 감쇠시키지만, 인접 간섭기들에 대해 작은 효과만을 갖는다.
도 3a는 가변 이득 증폭기(36)에 의한 증폭에 수반하는 수신 신호(72)의 소망 성분을 예시한다. 변조된 성분(78)이 또한 도면에 도시되어 있다. 예시된 바와 같이, 변조된 성분(78)은 소망 신호 성분(36)과 오버랩한다. 잡음 성분들이 주파수면에서 소망 신호 성분(36)의 주파수에 가깝게 위치될 경우에, 변조된 성분(78)은 라인(42)에 의해 가변 이득 증폭기(36)로 인가된 이득 제어 신호의 잡음 성분들에 의한 간섭 성분(74)(도 2에 도시)의 진폭 변조를 나타낸다. 본 발명의 실시예의 동작은 변조된 성분(78)이 화살표(82)에 의해 지시된 방향으로 주파수 쉬프팅되도록 이득 제어 신호의 잡음 성분들을 정형한다. 변조 성분(78)을 소망 신호 성분(72)으로부터 이격하여 쉬프팅함으로써, 수신 신호의 손실 및 수신기의 감도저하가 회피된다.
도 3b는 또한 가변 이득 증폭기(36)에 의한 증폭에 수반하는 수신 신호(72)의 소망 성분을 예시한다. 변조된 성분(84)이 또한 도면에 도시되어 있다. 변조된 성분(84)의 도 3a에 도시된 변조된 성분(78)과의 비교는 델타 시그마 변조기 D/A 변환기내에 생성된 잡음 성분에 의한 변조가 감도저하를 덜 초래함을 나타낸다.
도 4는 도 1에 도시된 이득 제어 루프(68)의 이득 제어 회로(64)를 예시한다. 이득 제어 회로(64)는 여기서 델타 시그마 변조기(86) 및 디지털-아날로그 변환기(88)을 포함하도록 도시되어 있다. 델타 시그마 변조기(86)는 라인(62)상에 DSP(54)(도 1에 도시)에 의해 발생된 시퀀스들을 수신하고, 디지털-아날로그 변환기(88)로의 적용을 위해 라인(92)상에 델타 시그마 변조된 신호들을 발생하도록 연결된다. 변환기(88)에 의해 발생된 아날로그 신호들이 라인(94)상에 발생되며, 필터(96)에 의해 필터링된다. 필터(96)에 의해 발생된 필터링된 신호는 증폭기(36)(도 1에 도시)로의 적용을 위해 라인(42)상에 발생된 이득 제어 신호들을 형성한다.
델타 시그마 변조기(86)는 여기서 1차 디바이스로서 기능적으로 표현된다. 변조기(86)는 대안적으로 고차 디바이스로 형성된다. 변조기(86)는 양자화기(102), 양자화기(102)의 출력측과 라인(107)에 의한 합 디바이스(106)의 음의 입력 사이에 피드백 구성으로 연결된 이득(B)를 갖는 필터(104)를 포함하도록 도시되어 있다. 라인(62)은 합 디바이스(106)의 양의 입력에 연결된다. 합 디바이스(106)에서 합해진 값들은 필터 요소(112)에 연결된 라인(108)상에 발생된다. 필터 요소(112)는 그에 수신된 값들의 시퀀스들을 필터링하고, 양자화기(102)에 연결된 라인(114)상에 필터링된 신호를 발생한다. 필터 요소(112) 및 양자화기(102)는 함께 점선으로 도시된 블록(116)에 의해 표현된, 이득(A)을 정의한다. 또한 점선으로 도시된 라인(118)은 주파수 특성이 변조기(86)의 동작중에 정형된 잡음 및 의사 신호들의 적용을 나타낸다.
도 5는 변조기(86)의 피드백 경로에 연결된 필터(104)의 실례적인 구현을 예시한다. 여기서 필터(104)는 일련의 지연 요소들(119) 및 이득 요소들(120)을 갖는 FIR(유한 임펄스 응답) 필터를 형성한다. 라인(92)은 필터(104)에 대한 입력을 형성한다. 필터들의 개별 경로들로부터 얻어진 값들은 가산기(121)에 의해 모두 합해지고, 합해진 결과는 출력 라인(107)상에 발생된다.
델타 시그마 변조기(86)는 그 양자화에 앞서 신호를 감상관하는 차분 펄스 코드 변조기이다. 변조기에 의해 수신되어 동작된 인접 샘플들간의 상관은 이러한 시퀀스들의 샘플링 주파수의 제곱만큼 증가한다. 대응적으로, 감상관된 신호의 변화는 샘플링 주파수가 증가한 만큼 감소한다. 양자화기(102)의 동작은 이들 원리들의 결과로서 간소화된다.
변조기(86)는 SNR(신호 대 잡음비)과 관련하고 있다. 변조기의 SNR 성능은 백색 잡음인 양자화 잡음을 정형함으로써 영향을 받는다. 신호는 나이키스트 레이트보다 유효하게 큰 샘플링 레이트로 샘플링되고, 잡음은 양자화에 앞서 필터 요소(112)에 의해 필터링된다. 변조기(86)는 신호 성분들과 잡음 성분들을 구별할 수 있고, 변조기(86)의 신호 전송 함수(STF) 및 잡음 전송 함수(NTF)는 서로 구별된다.
요소들(104 및 116)의 이득들이 B(s) 및 A(s)로 표현될 때, STF 및 NTF는 다음과 같이 표현된다.
그로인해 변조기(86)의 출력은 두 개의 성분들을 포함한다. 제1 성분은 라인(62)상에 제공된 입력 시퀀스로 형성되고, 변조기의 STF에 의해 변형된다. 그리고, 제2 성분은 라인(118)에 의해 부가된 잡음으로 도 4에 표현된, 잡음 성분으로 형성되고, 변조기의 NTF에 의해 변형된다. A 및 B의 값들의 적절한 선택을 통해, 신호 잡음 전송 함수들은 소망 특성을 제시하도록 발생될 수 있다. 즉, STF는 저주파수에서 "평평한" 특성이 되도록 발생된다. 그리고, NTF는 저주파수에서 양자화 잡음을 감쇠하고, 고주파수에서 잡음을 증폭시키는 하이패스 응답을 제시하도록 발생된다. 그로인해, 변조기의 NTF는 잡음 정형 속성을 변조기에 제공하여, 이득 제어 루프에서 그 효과적인 성능을 나타낸다.
델타 시그마 변조기(86)는 입력 라인들(62)상에 N비트 디지털 워드들을 수신하도록 디지털 형태로 구현된다. 이러한 워드들은 양자화기(102)에 의해 발생된 워드의 디지털적으로 필터링된 버전과 조합된다. 가산기(106)에 의해 합해진 시퀀스들은 양자화기(102)와 함께 A의 이득을 제시하는 필터(112)에 의해 처리된다. 양자화기(102)는 그에 인가된 시퀀스들을 절단하고, 그 최상위 비트를 통과시키도록 동작가능하다. 디지털 필터들(104 및 112), 가산기(106) 및 양자화기(102)는 모두 고 샘플링 주파수로 동작한다. 델타 시그마 변조기(86)는 CMOS(상보형 금속 산화막 반도체) 기술로 효과적으로 구현된다.
여기서 변환기(88)는 2레벨 D/A(디지털-아날로그) 변환기로 형성된다. 그리고, 아날로그 필터(96)는 변조기(86)에 의해 증폭된 고주파 잡음을 감쇠시키는 필터 특성이 있다. 라인(42)상에 발생된 결과적인 이득 제어 신호는 라인(62)상에 변조기(86)로 인가된 N비트 디지털 워드를 나타내는 아날로그 신호이다.
도 6은 92로 도시된, 델타 시그마 변조기의 주파수 스펙트럼을 예시한다. 스펙트럼은 STF의 적절한 선택을 통해 변조기의 통과대역을 그래픽적으로 나타낸다. 잡음 성분들이 쉬프팅된 고 주파수에서, 스펙트럼은 더 이상 이러한 성분들을 감쇠하지 않는다. 그러나, 잡음 성분들은 회로 동작과 간섭하지 않도록 충분히 높게 주파수 쉬프팅된다.
도 7은 42로 도시된, 델타 시그마 변조기(86)의 주파수 응답을 예시한다. 필터 응답(42)은 샘플링 주파수 및 변조기를 형성하는 필터들의 지연에 의해 결정된다. 샘플링 주파수는 감상관된 신호들간의 변화를 감소시키고, 변조기의 양자화기(102)를 간소화할만큼 높게 선택된다. 필터들(104 및 112)의 디지털 필터 지연은 샘플링 주파수 및 그 FIR 필터 구현들의 최대 탭 지연들에 관련된다. 탭 지연은 변조기의 시간 응답에 영향을 미치지 않을 만큼 작다. 그리고, 필터(96)는 고주파 잡음을 감소시키도록 구성된다. 필터(96)의 지연은 데이터 레이트들에 관계되는 단순한 재구성 필터에 작게 비교된다. 디지털-아날로그 변환기(86) 및 필터(96)는 또한 델타 시그마 복조기에 의해 구현될 수 있다.
아날로그 요소들인 변환기(88) 및 필터(96)는 아날로그 처리를 이용하여 가변 이득 증폭기(36)(도 1에 도시)와 효과적으로 통합된다. 변조기(86) 및 변환기(88)에 상호연결된 라인(92)은 일 실시예에서, 단일 종료된 신호를 제공하도록 동작가능하다. 다른 구현에서, 라인(92)은 개별 부분들을 포함하고, 차분 신호들은 변환기(88)로 인가된다.
도 8은 본 발명의 실시예의 이득 제어 회로를 포함한, 전체적으로 132로 도시된 셀룰러 무선 전화기를 예시한다. 무선 전화기는 안테나 트랜스듀서(134)에서 수신된 수신 신호들을 처리하기 위한 수신기부를 포함한다. 트랜스듀서(134)는 전자기 신호들을 듀플렉서 필터(138)의 필터부(136)에 의해 필터링되는 전기 신호들로 변환한다. 필터링된 신호들은 다운 변환 회로(142)로 인가되고, 다운 변환된 신호들은 가변 이득 증폭기(144)로 인가된다. 증폭기(144)는 이득 제어 회로(148)에 의해 발생된, 라인(146)상의 이득 제어 신호를 수신하도록 연결된다.
증폭기(144)에 의해 발생된 증폭된 신호들은 기저대역 신호들이 형성되는 제2 다운 변환 회로(152)에 제공되고, 그 출력은 DSP(디지털 신호 처리기)(154)에 제공된다. DSP(154)는 정보 싱크(156)로 인가되는 신호들을 발생한다. 그리고, DSP(154)는 이득 제어 회로(148)로의 적용을 위해, 파워 제어 알고리즘을 실행시키고, 라인(158)상에 파워 제어 시퀀스들을 발생하도록 동작가능하다. 이득 제어 회로(148)는 도 1에 도시된 회로(64)에 대해 아날로그적이다. 연결된 바와 같이, 화살표(162)에 의해 지시된 이득 제어 루프가 형성되고, 그로인해 가변 이득 증폭기(144)의 이득 레벨들을 제어한다.
무선 전화기(132)는 정보 소스(172)에 의해 발생된 신호들을 전송하기 위한 전송부를 더 포함한다. 정보 소스에 의해 발생된 신호들은 적절한 변조 기법에 따라 변조된 신호들을 형성하기 위해 변조기(174)에 제공된다. 변조기(174)에 의해 발생된 변조된 신호들은 가변 이득 증폭기(178)에 제공된다. 가변 이득 증폭기(178)는 또한 이득 제어 회로(184)에 의해 라인(182)상에 발생된 이득 제어 신호를 수신하도록 연결된다.
증폭기(178)에 의해 발생된 증폭된 신호들은 업 변환 회로(186)에 제공되고, 그 출력은 듀플렉서(138)의 필터 회로(188)에 의해 필터링되고, 그 출력은 안테나 트랜스듀서(134)에 제공된다. 업 변환기(186)에 의해 발생된 업 변환된 신호들은 또한 이득 제어 회로(184)에 제공된다. 이득 제어 회로(184)는 도 1에 도시된 이득 제어 회로에 대응한다. 연결된 바와 같이, 화살표(194)에 의해 표현된 피드백 루프가 형성된다.
도 9는 전체적으로 202로 도시된, 본 발명의 방법 실시예를 예시한다. 방법(202)은 가변 이득 증폭기의 이득 레벨들을 제어하기 위한 이득 제어 신호를 발생할 방식을 제공한다.
먼저, 블록(204)에 의해 지시된 바와 같이, 가변 이득 증폭기에 의해 이전에 수신되고 증폭된 신호들에 응답하여 가변 이득 증폭기의 이득 레벨들을 조정할 것인지가 결정된다. 그 후에, 블록(106)에 의해 지시된 바와 같이, 블록(204)에서 이뤄진 결정 지시가 이득 특성 제어기에 제공된다. 이득 특성 제어기는 잡음 전송 함수 및 신호 전송 함수를 제시하며, 여기서 잡음 전송 함수는 신호 전송 함수와 유사하지 않다.
그 후에, 블록(208)에 의해 지시된 바와 같이, 이득 제어 신호는 이득 특성 제어기에서 발생된다. 이득 제어 신호는 이득 제어 신호의 잡음 성분들이 선택된 주파수 범위를 초과하여 위치되도록 잡음 전송 함수 및 신호 전송 함수에 의해 결정된 특성이다.
그로인해, 본 발명의 실시예의 동작은 가변 이득 증폭기의 증폭 레벨들을 제어할 방식을 제공한다. 이득 제어 신호를 형성하는데 이용된 회로는 이득 제어 신호의 잡음 성분들을 정형하기 위한 잡음 정형 속성을 제공하고, 넓은 동적 범위에 걸쳐 동작가능하다.
앞서의 설명들은 본 발명을 구현하기 위한 바람직한 실례들이며, 본 발명의 영역은 반드시 이러한 설명에 의해 제한되지 않아야 한다. 본 발명의 영역은 다음의 청구범위에 의해 한정된다.

Claims (19)

  1. 입력 신호를 선택적으로 증폭하기 위한 이득 제어 장치에 있어서,
    선택가능한 이득 특성을 가지며, 입력 신호를 나타내는 전기 신호들을 수신하도록 연결되며, 전기 신호들을 선택된 이득 특성으로 증폭하기 위한 가변 이득 증폭기; 및
    이득 제어 루프로 상기 가변 이득 증폭기에 연결되며, 상기 가변 이득 증폭기에 인가될 경우에, 전기 신호들을 증폭시키는 선택된 이득 특성을 결정하는 이득 제어 신호의 값들을 발생하며, 잡음 성분이 적어도 잡음 성분의 기본 주파수에 관하여 선택된 양으로 오프셋된 주파수만큼 주파수 오프셋된 주파수들을 갖도록, 이득 제어 신호의 잡음 성분을 정형하기 위한 이득 특성 제어기를 구비한 것을 특징으로 하는 이득 제어 장치.
  2. 제1항에 있어서, 상기 이득 특성 제어기에 의해 발생된 이득 제어 신호는 아날로그 이득 제어 신호를 구비하는 것을 특징으로 하는 이득 제어 장치.
  3. 제1항에 있어서, 상기 이득 특성 제어기는 델타 시그마 변조기를 구비하며, 상기 델타 시그마 변조기는 신호 전송 함수 및 잡음 전송 함수를 나타내며, 신호 전송 함수 및 잡음 전송 함수는 유사하지 않은 특성을 나타내는 것을 특징으로 하는 이득 제어 장치.
  4. 제3항에 있어서, 상기 델타 시그마 변조기는 1차 델타 시그마 변조기를 구비하는 것을 특징으로 하는 이득 제어 장치.
  5. 제3항에 있어서, 신호 전송 함수는 입력 신호가 수신되는 선택된 채널에 대응한 주파수들의 범위에 걸쳐 실질적으로 평평한 신호 전송 특성을 제시하는 것을 특징으로 하는 이득 제어 장치.
  6. 제3항에 있어서, 잡음 전송 함수는 입력 신호가 수신되는 선택된 수신 채널에 대응한 주파수들의 범위에 걸쳐 감쇠를 제시하는 것을 특징으로 하는 이득 제어 장치.
  7. 제3항에 있어서, 상기 델타 시그마 변조기는 델타 시그마 변조된 신호를 발생하고, 상기 이득 특성 제어기는 델타 시그마 변조된 신호를 수신하도록 연결되며, 이득 제어 신호를 발생하기 위한 디지털-아날로그 변환기를 더 포함한 것을 특징으로 하는 이득 제어 장치.
  8. 제1항에 있어서, 상기 이득 특성 제어기와 함께 이득 제어 루프로, 전기 신호들을 나타내는 신호들을 수신하도록 연결된 신호 처리기를 더 포함하며, 상기 가변 이득 증폭기에 의해 증폭되면, 상기 신호 처리기는 적어도 파워 제어 알고리즘을 실행시켜, 이득 제어 루프에 의해 상기 이득 특성 제어기에 인가되는 파워 제어 신호를 형성하도록 동작가능하며, 이득 제어 신호의 값들은 적어도 부분적으로 파워 제어 신호에 응답하는 것을 특징으로 하는 이득 제어 장치.
  9. 제8항에 있어서, 가변 이득 증폭기는 디지털 회로부 및 아날로그 회로부를 구비한 수신기의 일부를 형성하고, 상기 신호 처리기는 디지털 신호 처리기를 구비하며, 상기 디지털 신호 처리기는 수신기의 디지털 회로부에 내장되고, 상기 가변 이득 증폭기는 수신기의 아날로그 회로부에 내장된 것을 특징으로 하는 이득 제어 장치.
  10. 제9항에 있어서, 상기 이득 특성 제어기는 델타 시그마 변조기 및 그에 연결된 디지털-아날로그 변환기를 구비하며, 상기 델타 시그마 변조기는 수신기의 디지털 회로부에 내장되고, 상기 디지털-아날로그 변환기는 아날로그 회로부에 내장된 것을 특징으로 하는 이득 제어 장치.
  11. 제10항에 있어서, 상기 델타 시그마 변조기는 차분 델타 시그마 변조된 신호를 발생하고, 상기 디지털-아날로그 변환기는 차분 델타 시그마 변조된 신호를 수신하도록 연결된 것을 특징으로 하는 이득 제어 장치.
  12. 가변 이득 증폭기의 이득 레벨을 제어하기 위한 이득 제어 신호를 발생하기 위한 방법에 있어서,
    가변 이득 증폭기에 의해 이전에 수신되고 증폭된 신호들에 응답하여, 적어도 가변 이득 증폭기의 이득 레벨을 조정할 것인지를 결정하는 단계;
    상기 결정하는 단계에서 얻어진 결정 지시를, 신호 전송 함수 및 그 신호 전송 함수와 유사하지 않은 잡음 전송 함수를 제시하는 이득 특성 제어기에 제공하는 단계; 및
    이득 제어 신호의 잡음 성분들이 선택된 주파수 범위를 초과하여 위치되도록, 잡음 전송 함수 및 신호 전송 함수에 의해 결정된 특성의 이득 제어 신호를 이득 특성 제어기에서 발생하는 단계를 포함하는 것을 특징으로 하는 이득 제어 방법.
  13. 제12항에 있어서, 상기 결정하는 단계는,
    가변 이득 증폭기에 의해 이전에 수신되고 증폭된 신호들의 신호 레벨들의 지시를 적어도 파워 제어 알고리즘을 실행시키도록 동작가능한 신호 처리기에 적용하고, 가변 이득 증폭기의 이득 레벨을 조정할 것인지의 결정 지시를 발생하기 위해 파워 제어 알고리즘을 실행하는 단계를 포함하며, 결정 지시는 제1 분해능을 갖는 디지털 신호인 것을 특징으로 하는 이득 제어 방법.
  14. 제13항에 있어서, 결정 지시가 상기 제공하는 단계 동안에 제공되는 이득 특성 제어기는 델타 시그마 변조기를 구비한 것을 특징으로 하는 이득 제어 방법.
  15. 제14항에 있어서, 상기 이득 제어 신호를 발생하는 단계는 제2 분해능을 갖는 델타 시그마 변조된 신호를 제공하고, 델타 시그마 변조된 신호를 아날로그 형태로 변환하는 단계 동안에, 제공된 지시에 응답하여 델타 시그마 변조기에서 델타 시그마 변조된 신호를 형성하는 것을 포함하며, 델타 시그마 변조된 신호는 아날로그 형태로 변환될 경우에 이득 제어 신호를 형성하는 것을 특징으로 하는 이득 제어 방법.
  16. 제15항에 있어서, 가변 이득 증폭기의 이득 레벨을 제어하기 위한 방법은 이득 제어 신호를 형성하기 위해 아날로그 형태로 변환되면, 델타 시그마 변조된 신호를 가변 이득 증폭기에 인가하는 단계를 더 포함하며, 원치않은 변조 성분들을 형성하는 가변 이득 증폭기에 의해 수신된 신호들에 따른 잡음 성분들의 원치않은 변조가 선택된 주파수 범위를 초과한 주파수에 위치되도록, 이득 제어 신호의 잡음 성분들이 주파수 쉬프팅된 것을 특징으로 하는 이득 제어 방법.
  17. 무선 회로를 갖는 무선 디바이스에서의 개선된 이득 제어 장치에 있어서,
    선택가능한 이득 특성을 가지며, 무선 회로의 동작중에 발생된 전기 신호들을 수신하도록 연결되며, 전기 신호들을 선택된 이득 특성으로 증폭시키기 위한 가변 이득 증폭기; 및
    이득 제어 루프로 상기 가변 이득 증폭기에 연결되며, 상기 가변 이득 증폭기에 인가될 경우에 전기 신호들을 증폭시키는 선택된 이득 특성을 결정하는 값들의 이득 제어 신호를 발생하며, 잡음 성분들이 적어도 잡음 성분들의 기본 주파수에 관련하여 선택된 양만큼 오프셋된 주파수를 갖도록 이득 제어 신호의 잡음 성분들을 정형하기 위한 이득 특성 제어기를 구비한 것을 특징으로 하는 이득 제어 장치.
  18. 제17항에 있어서, 무선 회로는 무선 수신기를 구비하고, 상기 가변 이득 증폭기가 수신하는 전기 신호들은 중간 주파수의 수신 신호들을 포함한 것을 특징으로 하는 이득 제어 장치.
  19. 제17항에 있어서, 상기 이득 특성 제어기는 델타 시그마 변조 신호를 발생하기 위한 델타 시그마 변조기, 및 델타 시그마 변조 신호를 이득 제어 신호를 형성하는 아날로그 신호로 변환하기 위한 디지털-아날로그 제어기를 구비하는 것을 특징으로 하는 이득 제어 장치.
KR1020007013806A 1998-06-05 1999-06-04 델타 시그마 변조기 디지털/아날로그 변환기를 갖는 가변이득 증폭기의 제어 KR20010052606A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/092,464 US6060950A (en) 1998-06-05 1998-06-05 Control of a variable gain amplifier with a delta sigma modulator D/A converter
US09/092,464 1998-06-05
PCT/US1999/012532 WO1999063661A1 (en) 1998-06-05 1999-06-04 Control of a variable gain amplifier with a delta sigma modulator d/a converter

Publications (1)

Publication Number Publication Date
KR20010052606A true KR20010052606A (ko) 2001-06-25

Family

ID=22233343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007013806A KR20010052606A (ko) 1998-06-05 1999-06-04 델타 시그마 변조기 디지털/아날로그 변환기를 갖는 가변이득 증폭기의 제어

Country Status (7)

Country Link
US (1) US6060950A (ko)
JP (1) JP2002517932A (ko)
KR (1) KR20010052606A (ko)
CN (1) CN1113458C (ko)
AU (1) AU4418999A (ko)
GB (1) GB2354385B (ko)
WO (1) WO1999063661A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388980B1 (ko) * 1998-11-26 2003-10-10 엘지정보통신주식회사 시디엠에이통신시스템의데이터송신장치및방법
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
JP2001230644A (ja) * 2000-02-18 2001-08-24 Matsushita Electric Ind Co Ltd 自動利得制御装置及び方法、並びに自動利得制御機能を備える無線通信装置
JP2001251152A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 自動利得制御装置及び方法、並びに自動利得制御機能を備えた無線通信装置
US6292122B1 (en) * 2000-03-04 2001-09-18 Qualcomm, Incorporated Digital-to-analog interface circuit having adjustable time response
US6792282B1 (en) * 2000-09-21 2004-09-14 Skyworks Solutions, Inc. Multiple step switched translation loop for power amplifier feedback control
US6600378B1 (en) 2002-01-18 2003-07-29 Nokia Corporation Fractional-N frequency synthesizer with sine wave generator
DE60215298T2 (de) * 2002-03-20 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital Sigma-Delta Modulator mit FIR-Filter
US6707855B2 (en) 2002-06-20 2004-03-16 Nokia Corporation Digital delta sigma modulator in a fractional-N frequency synthesizer
US20040044512A1 (en) * 2002-08-29 2004-03-04 Motorola, Inc. Method and apparatus for increasing a number of operating states of a circuit device
US7026874B2 (en) * 2003-02-24 2006-04-11 Nokia Corporation Methods and apparatus for improving the operation of a variable gain amplifier (VGA)
US7027783B2 (en) 2003-02-24 2006-04-11 Sami Vilhonen Method and apparatus providing reduction in transmitter current consumption using signal derived from rectified input signal
US7023267B2 (en) * 2004-02-17 2006-04-04 Prophesi Technologies, Inc. Switching power amplifier using a frequency translating delta sigma modulator
US7738849B2 (en) * 2005-10-14 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Output impedance insensitive power amplifier architecture
US7545210B2 (en) * 2006-09-07 2009-06-09 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
US7920026B2 (en) 2008-04-07 2011-04-05 National Semiconductor Corporation Amplifier output stage with extended operating range and reduced quiescent current
JP5058208B2 (ja) * 2009-05-21 2012-10-24 株式会社東芝 自動利得制御回路および受信回路
EP3217544B1 (en) 2014-02-04 2020-11-18 Cirrus Logic, Inc. Switch mode amplifier
GB2545337B (en) 2014-05-08 2021-04-14 Cirrus Logic Inc System with multiple signal loops and switched mode converter
US9628033B2 (en) 2014-10-29 2017-04-18 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier
US10979030B2 (en) * 2017-08-25 2021-04-13 Mediatek Inc. System improving signal handling
CN108111451B (zh) * 2017-12-08 2022-06-07 北京智芯微电子科技有限公司 一种频偏估计方法、系统及控制器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829299A (en) * 1987-09-25 1989-05-09 Dolby Laboratories Licensing Corporation Adaptive-filter single-bit digital encoder and decoder and adaptation control circuit responsive to bit-stream loading
JP2744006B2 (ja) * 1988-03-15 1998-04-28 株式会社東芝 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法
US5083304A (en) * 1990-09-28 1992-01-21 Motorola, Inc. Automatic gain control apparatus and method
US5283536A (en) * 1990-11-30 1994-02-01 Qualcomm Incorporated High dynamic range closed loop automatic gain control circuit
JPH07336283A (ja) * 1994-06-06 1995-12-22 Oki Electric Ind Co Ltd 線形受信機
JP3214981B2 (ja) * 1994-06-30 2001-10-02 旭化成マイクロシステム株式会社 Ａｇｃ機能付きデルタシグマ型ａ／ｄ変換器
US5754591A (en) * 1994-08-03 1998-05-19 Broadcom Corporation System for, and method of, processing quadrature amplitude modulated signals
JP3316351B2 (ja) * 1995-09-27 2002-08-19 シャープ株式会社 Ａｇｃ装置

Also Published As

Publication number Publication date
US6060950A (en) 2000-05-09
JP2002517932A (ja) 2002-06-18
CN1113458C (zh) 2003-07-02
GB2354385B (en) 2003-02-12
GB0029371D0 (en) 2001-01-17
AU4418999A (en) 1999-12-20
WO1999063661A1 (en) 1999-12-09
CN1316129A (zh) 2001-10-03
GB2354385A (en) 2001-03-21

Similar Documents

Publication Publication Date Title
KR20010052606A (ko) 델타 시그마 변조기 디지털/아날로그 변환기를 갖는 가변이득 증폭기의 제어
JP3021662B2 (ja) 直角位相受信機における自動利得制御およびｄｃオフセット消去のための方法および装置
KR100508516B1 (ko) 무선 정보 전송방법
RU2158474C2 (ru) Линеаризованная цифровая автоматическая регулировка усиления
US7440486B2 (en) Noise shaping technique for spread spectrum communications
US20090072921A1 (en) Polar Modulation Without Analog Filtering
CN1242557C (zh) 无线接收机及无线接收方法
US6175321B1 (en) Apparatus and method for the reduction of periodic noise in a sigma-delta modulator
US5886656A (en) Digital microphone device
EP0595406A1 (en) Radio device with signal compression
JP2001308730A (ja) ディジタル受信機
US6331834B1 (en) Wideband data converter with adaptive segment shuffling
US20130251078A1 (en) Receiver gain adjustment to reducing an influence of a dc offset
US7130364B2 (en) Interference dependent ADC headroom adjustment
US6459397B1 (en) Saturation compensating analog to digital converter
KR20010012348A (ko) 신호 처리 방법 및 장치
US6219390B1 (en) Adaptive interference canceller using digital control techniques
JPWO2009034618A1 (ja) 無線受信機
US7277034B2 (en) Gain control for cartesian loop transmitter with digital processing
JPS594350A (ja) スペクトラム拡散通信装置
JP4002709B2 (ja) ディジタル通信システム
US5796959A (en) Noise shaping technique for spread spectrum communications
KR0149940B1 (ko) 신호 처리기를 이용한 협대역 간이 무선용 선형화기
KR20010112316A (ko) Ｃｄｍａ 신호의 스펙트럼 정형
JP2855652B2 (ja) 送信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee