KR20010050379A - 반도체 장치의 제조방법 및 반도체 제조장치 - Google Patents

반도체 장치의 제조방법 및 반도체 제조장치 Download PDF

Info

Publication number
KR20010050379A
KR20010050379A KR1020000053113A KR20000053113A KR20010050379A KR 20010050379 A KR20010050379 A KR 20010050379A KR 1020000053113 A KR1020000053113 A KR 1020000053113A KR 20000053113 A KR20000053113 A KR 20000053113A KR 20010050379 A KR20010050379 A KR 20010050379A
Authority
KR
South Korea
Prior art keywords
reaction vessel
quartz
silicon nitride
film
gas
Prior art date
Application number
KR1020000053113A
Other languages
English (en)
Other versions
KR100383034B1 (ko
Inventor
미즈노노리카즈
마에다기요히코
Original Assignee
엔도 마코토
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔도 마코토, 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 엔도 마코토
Publication of KR20010050379A publication Critical patent/KR20010050379A/ko
Application granted granted Critical
Publication of KR100383034B1 publication Critical patent/KR100383034B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

보수 빈도를 가능한 작게할 수 있는 동시에 피로의 발생도 억제 또는 방지할 수 있는 질화실리콘막의 제조 공정을 구비하는 반도체장치의 제조방법 및 반도체 제조장치를 제공한다.
비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 반응용기 내에 흐르게 하여, 열 CVD 법에 의해 질화실리콘막을 석영 반응용기 내에 설치한 반도체 웨이퍼 상에 형성하는 공정을 소정 회수 반복한 후에, 석영 반응용기 내에 NF3가스를 흐르게 하여, 석영 반응용기 내에 형성된 질화실리콘을 제거하고, 그 후에, 비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 석영 반응용기 내에 흐르게 하여, 열 CVD 법에 의해 질화실리콘막을 석영 반응용기 내에 설치한 반도체 웨이퍼 상에 성형하는 공정을 소정 회수 반복한다.

Description

반도체 장치의 제조방법 및 반도체 제조장치{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE AND APPARATUS FOR MANUFACTURING A SEMICONDUCTOR}
본 발명은, 반도체장치의 제조방법 및 반도체 제조장치에 관한 것으로서, 특히, 질화실리콘막의 열 CVD(Chemical Vapor Deposition) 법에 의한 제조공정을 구비하는 반도체장치의 제조방법 및 해당 방법에 적절히 사용되는 반도체 제조장치에 관한 것이다.
종래, 반도체장치에 사용되는 질화실리콘막은, SiH2Cl2(이하 DCS 로 함)과 NH3와의 혼합가스에 의해 형성하는 것이 일반적이다.
그러나, 이 방법에는, 700 내지 800 ℃ 에 이르는 고온에서 질화실리콘막을 형성할 필요가 있고, 그 결과, 얇은 확산층 내의 불순물이 열에 의해 깊게 확산되어, 소자 치수를 작게 할 수 없다는 문제가 있다. 또, 배기구에 반응부생성물인 NH4Cl(염화암모늄)이 부착되어, 이 NH4Cl 은 금속 표면에 녹을 발생시켜, 반도체 웨이퍼 상에 금속 오염을 발생시킨다는 문제도 있다.
이들 문제점을 해결하기 위해서, 본 발명자들은, SiH2(NH(C4H9))2(비스 터셜 부틸 아미노 실린 : BTBAS : Bis tertial butyl amino silane)과 NH3를 원료가스로서 이용하여 질화실리콘(Si3N4)막을 형성하는 것을 검토하였다. 그 결과, 이와 같이 하면, 600℃ 정도의 저온에서 질화실리콘막을 성막할 수 있고, 또, 금속오염의 원인인 NH4Cl을 발생시킬 수 없다고 판명났다.
그러나, 본 발명자들은, BTBAS 를 이용한 Si3N4막에는 다음의 결점이 있다는 것을 발견하였다.
즉, 노 내에 도입된 BTBAS 와 NH3는 열분해되고, 웨이퍼 상에 뿐만 아니라 석영 반응관 내벽이나 반응관 내부의 석영으로 구성되어 있는 부재에 Si3N4막을 형성하지만, BTBAS 를 이용한 Si3N4막은 막 스트레스가 크고, 막수축이 크다고 하는 성질이 있다. 일반적인 DCS 와 NH3에 의한 Si3N4막과의 비교 데이터를, 막 수축률에 관해서는 도 4에, 막 스트레스에 관해서는 도 5에 도시한다. 도 4, 도 5에 있어서, B는 BTBAS와 NH3에 의한 Si3N4막의 경우를 도시하고, D는 DCS 와 NH3에 의한 Si3N4막의 경우를 도시한다. 막 스트레스는 인장력(막응력)이고, 반응노 석영 상에 성막된 Si3N4막은 막응력에 의해 벗겨져 버린다. 또, 반응노의 온도(600℃ 정도)에 의해 막이 수축해 버린다. 석영은 열에 의해 수축, 팽창이 없기 때문에, 변형이 발생해 버린다. 따라서, 석영상의 Si3N4막이 두껍게 되면 석영에 미세 크랙이 발생해 웨이퍼 상에 피로를 발생시켜 버린다. 미세 크랙을 일으키는 Si3N4막 두께는 4000 Å 이다.
이 피로 문제를 해결하기 위해서, 4000 Å 성막 마다에, 도 1에 도시하는 종형 LPCVD 성막장치(1) 내의 석영 내측 튜브(12), 석영 포트(14), 석영 캡(15)을 해체하여, HF(불소 수소)를 이용한 습식 청정을 실시하여 Si3N4막을 제거하는 방법으로 보수를 행할 필요가 있다. 1회의 성막을 1000Å 로 하는 4회의 성막 마다에 보수를 행할 필요가 있다. 또, 보수에 필요한 시간은 16시간으로, 시간이 너무 걸린다는 문제도 있다.
따라서, 본 발명의 주 목적은, BTBAS와 NH3에 의해 Si3N4막을 제조하는 경우 보수 빈도가 높은 문제점을 해결하고, 보수 빈도를 가능한 작게 할 수 있는 동시에 피로의 발생도 억제 또는 방지할 수 있는 질화실리콘막의 제조방법 및 제조장치를 제공하는 데에 있다.
본 발명에 의하면,
비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 반응용기 내에 흐르게 하여, 열 CVD 법에 의해 질화실리콘막을 상기 반응용기 내에 설치한 피성막체 상에 형성하는 제1 공정과,
그 후, 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거하는 제2 공정과,
를 포함하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
바람직하게는, 상기 제2 공정 후에, 상기 제1 공정을 더 포함한다.
또, 바람직하게는, 상기 제1 공정을 소정 회수 반복한 후에, 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거한다.
또, 바람직하게는, 상기 반응용기 내에 형성된 상기 질화실리콘이 소정의 막 두께로 되기 전에 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거한다.
또, 바람직하게는, 상기 반응용기 내에 형성된 상기 질화실리콘이 상기 피성막체 상에 피로를 발생시키는 두께로 되기 전에 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거한다.
또, 바람직하게는, 상기 반응용기 그 자체가 석영으로 구성되어 있고, 및/또는 상기 반응용기 내부에 석영으로 구성되어 있는 부재가 이용되고 있고, 상기 석영 상에 형성된 상기 질화실리콘이 상기 피성막체 상에 피로를 발생시키는 두께로 되기 전에 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 석영 상에 형성된 질화실리콘을 제거한다.
이 경우에, 바람직하게는, 질화실리콘막의 막 두께가 4000Å 보다 두껍게 되기 전에 NF3에 의해 제거하는 것이 바람직하다.
또, 바람직하게는, 상기 제2 공정을, 상기 반응용기 내의 압력을 10 Torr 이상으로 행한다.
또, 바람직하게는, 상기 제1 공정 전후의 적어도 어느 하나 일방에, 상기 반응용기 내를 NH3로 가스 퍼지(purge)하는 공정을 더 포함한다.
또, 본 발명에 의하면,
비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 반응용기 내에 흐르게 하여, 열 CVD 법에 의해 질화실리콘막을 상기 반응용기 내에 설치한 반도체 웨이퍼 상에 형성하는 반도체 제조장치로서,
상기 반응용기 내에 형성된 질화실리콘을 상기 반응용기 내에 NF3가스를 흐르게 하여 제거하도록 한 것을 특징으로 하는 반도체 제조장치가 제공된다.
도 1은 본 발명의 일 실시 형태에 사용하는 종형 LPCVD 성막장치를 설명하기 위한 개략 단면도,
도 2는 본 발명의 일 실시 형태에 사용하는 성막장치에 있어서 적절하게 사용되는 BTBAS 공급장치를 설명하기 위한 개략도,
도 3은 본 발명의 일 실시 형태에 사용하는 성막장치에 있어서 적절하게 사용되는 BTBAS 공급장치를 설명하기 위한 개략도,
도 4는 BTBAS 와 NH3를 원료가스로서 형성한 Si3N4막의 막흡수율을 도시하는 도면,
도 5는 BTBAS 와 NH3를 원료가스로서 형성한 Si3N4막의 막 스트레스를 도시하는 도면,
도 6는 BTBAS 와 NH3를 원료가스로서 형성한 Si3N4막의 NF3에 의한 선택 에칭성을 설명하기 위한 도면,
도 7은 NF3클리닝을, BTBAS 와 NH3를 원료가스로서 형성한 Si3N4막을 3000Å 성막할 때마다 실시하는 것에 의해, 연속 성막의 상황을 설명하기 위한 도면.
〈도면의 주요부분에 대한 부호의 간단한 설명〉
1 : 종형 성막장치 4, 5 : BTBAS 공급장치
11 : 석영반응관 12 : 석영 내측튜브
13 : 히터 14 : 석영 포트
15 : 캡 16 : 반도체 웨이퍼
17 : 배기구 18, 21 : 석영노즐
41 : 항온조 51 : BTBAS 원료탱크
42, 52 : BTBAS 액체원료 53 : 캐리어 가스 도입구
35, 54, 55 : 배관 43 : 매스플로워 컨트롤러
44, 58 : BTBAS 공급구 56 : 액체유량 제어장치
57 : 기화기 45, 59 : 배관가열부재
다음에, 도면을 참조하여 본 발명의 일 실시 형태를 설명한다.
본 발명에서 사용하는 BTBAS는 상온에서 액체이기 때문에, 도 2, 도 3에 도시하는 바와 같이 BTBAS 공급장치를 이용하여 노 내로 도입한다.
도 2에 도시하는 BTBAS 공급장치는, 항온조와 기체 유량 제어의 조합이다. 도 3에 도시하는 BTBAS 공급장치는, 액체유량제어와 기화기와의 조합에 의한 유량제어를 행하는 장치이다.
도 2를 참조하면, BTBAS 공급장치(4)에 있어서, BTBAS 액체원료(42)를 구비한 항온조(41) 내를 100℃ 정도로 가열하고, BTBAS의 증기압을 높게 하는 것에 의해 BTBAS를 기화하고, 그 후 기화한 BTBAS는, 매스플로워 컨트롤러(MFC; 43)에 의해 유량 제어되고, BTBAS 공급구(44)에 의해 도 1에 도시하는 종형 LPCVD(감압 CVD) 성막장치의 노즐(21)의 공급구(22)에 공급된다. 또, 이 BTBAS 공급장치(4)에 있어서는, BTBAS 액체원료(42)에서 BTBAS 공급구(44)에 이르기 까지의 배관은, 배관가열부재(45)에 의해 덮혀져 있다.
도 3을 참조하면, BTBAS 공급장치(5)에 있어서는, BTBAS 액체원료(52)를 구비한 BTBAS 탱크(51) 내에, 압출가스 도입구(53)에서 도입된 압출가스 He, N2를 배관(54)을 통해 도입하는 것에 의해, BTBAS 액체원료(52)를 배관(55)으로 압출하고, 그 후 BTBAS 액체원료는, 액체유량제어장치(56)에 의해 유량제어되어 기화기(57)로 보내지고, 기화기(57)에서 기화되어 BTBAS 공급구(58)에 의해 도 1에 도시하는 종형 LPCVD(감압 CVD) 성막장치의 노즐(21)의 공급구(22)에 공급된다. 또, 이 BTBAS 공급장치(5)에서는, 기화기(57)에서 BTBAS 공급구(58)에 이르기까지의 배관은, 배관가열부재(59)에 의해 덮혀져 있다.
다음에, 본 실시 형태에 적절하게 사용할 수 있는 종형 LPCVD 성막장치를 도 1을 참조로 설명한다.
종형 LPCVD 성막장치(1)에 있어서는, 석영반응관(11)의 외부에 히터(13)를 구비하고 있고, 석영반응관(11) 내를 균일하게 가열할 수 있는 구조로 되어 있다. 석영반응관(11) 내에는 석영 내측튜브(12)가 설치되어 있다. 석영 내측튜브(12) 내에는, 복수 개의 반도체 웨이퍼를 수직방향으로 적층하여 탑재하는 석영 포트(14)가 설치되어 있다. 이 석영 포트(14)는, 캡(15) 상에 탑재되어 있고, 캡(15)을 상하시키는 것에 의해, 석영 내측튜브(12) 내에 삽입되어, 또 석영 내측튜브(12)에서 취출된다. 석영반응관(11) 및 석영 내측튜브(12)의 하부는 개방된 구조로 되어 있지만, 캡(15)을 상승시키는 것에 의해, 캡(15)의 바닥판(24)에 의해 폐쇄되어 기밀 구조로 된다. 석영 내측튜브(12)의 하부에는, 석영노즐(18, 21)이 연통하게 설치되어 있다. 석영 내측튜브(12)의 상부는 개방되어 있다. 석영 내측튜브(12)와 석영반응관(11) 사이의 공간 하부에는, 배기구(17)가 연통하게 설치되어 있다. 배기구(17)는 진공펌프(도시 생략)에 연통하고 있고, 석영반응관(11) 내를 감압할 수 있다. 석영노즐(18, 21)에서 공급된 원료가스는, 각각의 분출구(20, 23)에서 석영 내측튜브(12) 내에 분출되어, 그 후, 석영 내측튜브(12) 내를 하부에서 상부까지 이동하고, 석영 내측튜브(12)와 석영 반응관(11) 사이의 공간을 통하도록 하방으로 흐르고, 배기구(17)에서 배기된다.
다음에, 이 종형 LPCVD 성막장치(1)를 사용하여 질화실리콘막을 제조하는 방법에 관해서 설명한다.
우선, 다수 매의 반도체 웨이퍼(16)를 유지한 석영 포트(14)를 600℃ 이하의 온도로 유지한 석영 내측튜브(12) 내에 삽입한다.
다음에, 진공펌프(도시생략)를 이용하여 배기구(17)에 의해 진공 배기한다. 웨이퍼의 면내 온도 안정 효과를 얻기 위해, 1시간 정도 배기하는 것이 바람직하다.
다음에, 석영노즐(18)의 주입구(19)에 의해 NH3가스를 주입하고, 석영반응관(11) 내를, BTBAS를 흐르게 하기 전에 NH3로 퍼지(깨끗하게) 한다.
다음에, 석영노즐(18)의 주입구(19)에 의해 NH3가스를 계속 주입하는 동시에, 석영노즐(21)의 주입구(22)에 의해 BTBAS를 주입하여, 반도체 웨이퍼(16) 상에 Si3N4막을 성막한다.
다음에, 석영노즐(18)의 주입구(19)에 의해 NH3가스를 계속 주입한 채로, BTBAS의 공급을 정지하여, 석영반응관(11) 내를 NH3로 퍼지(깨끗하게) 한다.
BTBAS 만 흐르면 Si3N4막과 다른 막이 완성되기 때문에, 데포지션 (deposition) 전후에 NH3에 의해 퍼지(깨끗하게) 하는 것이 바람직하다.
다음에, 석영노즐(18)에 의해 N2 를 석영반응관(11) 내에 유입시켜 N2퍼지를 행하고, 석영반응관(11) 내의 NH3를 제거한다.
그 후, N2의 공급을 멈추고 석영반응관(11) 내를 진공으로 한다. N2퍼지와 그 후의 석영반응관(11) 내의 진공배기는 수회 세트로 실시한다.
그 후, 석영반응관(11) 내를 진공상태에서 대기압상태로 복귀하고, 그 후, 석영 포트(14)를 내려서, 석영반응관(11)에 의해 인출하고, 그 후, 석영포트(14) 및 반도체 웨이퍼(16)를 실온까지 내린다.
상기 질화실리콘막의 제조방법을 반복하여, 석영반응관(11) 내의 Si3N4막 두께가 3000Å에 도달한 시점에서, NF3가스를 석영노즐(18)에서, 석영반응관(11) 내로 도입하는 것에 의해 Si3N4막의 그 때 클리닝(in situ cleaning)을 행한다.
다음에, 이 클리닝방법에 관해서 설명한다.
우선, 반도체 웨이퍼(16)를 유지하지 않는 석영 포트(14)를 600℃의 온도로 유지된 석영 내측포트(12) 내에 삽입한다.
다음에, 진공펌프(도시생략)를 이용하여 배기구(17)에서 진공 배기한다.
다음에, 석영노즐(18)의 주입구(19)에서 NF3가스를 500 ccm 의 유량으로 주입하고, 진공펌프(도시생략)를 이용하여 배기구(17)에서 진공 배기하면서, 석영반응관(11) 내를 10 Torr 이상으로 유지한 상태로, 석영반응관(11) 내의 클리닝을 행한다.
다음에, NF3가스의 공급을 멈추고, 진공펌프(도시생략)를 이용하여 배기구(17)에서 진공 배기하여, 잔류 NF3가스를 배기한다.
다음에, 석영노즐(18)에서 석영 반응관(11) 내로 유입시켜서 N2퍼지를 행해, 석영 반응관(11) 내의 NF3를 제거한다.
그 후, 진공펌프(도시생략)를 이용하여 배기구(17)에서 진공 배기한다. 진공배기와 N2퍼지는 수 사이클 실시한다.
그 후, 석영 반응관(11) 내를 진공상태에서 대기압 상태로 복귀하고, 그 후, 석영 포트(14)를 내려, 석영 반응관(11)에서 인출한다.
또, NF3클리닝시 Si3N4막이 에칭되는 동시에 석영도 에칭된다. 따라서, Si3N4막을 많이 에칭하여, 석영(SiO2)을 완성하는 만큼 에칭시키지 않는 조건이 중요하다.
도 6에 압력과 에칭의 선택성의 관계를 도시한다. 이 도면에 있어서, 횡축은 석영 반응관(11) 내의 압력을 표시하고, 종축은 Si3N4막의 에칭비(ER(SiN))와 석영의 에칭비(ER(SiO2)의 비를 표시하고 있다. 도 6을 참조하면, 고압으로 되면 되는 만큼 선택성이 좋게 되고, 석영(SiO2)의 에칭이 어렵게 되는 것을 알 수 있다. 이러한 이유로 압력을 10 Torr 이상으로 하는 것이 바람직하다. 또, 더 고압으로 하는 것에 의해, 선택성은 더 좋게 되고, 오히려 에칭비도 상승하기 때문에, 에칭 시간을 단축할 수 있다. 예컨대, 압력을 10 Torr 로 한 경우, 에칭에 30분 정도의 시간을 요하고 있는데 반해, 압력을 70 Torr 로 한 경우, 15 분 정도에서 동등의 에칭을 행할 수 있다.
NF3클리닝을, Si3N4막을 3000Å 성막할 때마다 실시하는 것에 의해, 연속 100 Run 의 피로 없는 Si3N4막을 유지 보수 없이 형성할 수 있다. 도 7에 데이터를 도시한다, 도 7에 있어서, 횡축은 성막횟수를 도시하고, 3회에 1회는 공란으로 되어 있다. 공란부는 NF3클리닝을 도시하고, 종축은 입경 0.18 ㎛ 이상의 웨이퍼 상의 이물질의 갯수를 표시한다. 또, NF3가스를 이용한 클리닝은, 석영 반응관(11) 내에 NF3가스를 500 ccm의 유량으로 주입하여 진공펌프에 의해 진공 배기하면서, 석영반응관(11) 내를 10 Torr(1300 Pa)로 유지하고, 온도를 600 ℃ 정도로서, 30분간 행하였다. 또, 도 7에서, 상부(top)라 함은, 125 매의 웨이퍼를 처리한 경우의 아래에서 115 매를 말하고, 중앙(cnt)이라 함은, 아래에서 66 매를 말하고, 바닥(bot)이라 함은 아래에서 16 매를 말한다.
또, NF3클리닝 1회에 필요한 시간은 2.5 시간(NF3가스를 흐르는 것은 30분, 나머지 시간은 포트 엎, 진공 빼기 등을 행하는 시간)이고, 종래의 보수에 필요한 16 시간과 비교하여도 이점이 있다.
BTBAS 와 NH3에 의해 SiN4막을 제조하는 경우에, 보수 빈도를 가능한 작게할 수 있는 동시에 피로의 발생도 억제 또는 방지할 수 있다.

Claims (9)

  1. 비스 터셜 부틸 아미노 실린(BTBAS : Bis tertial butyl amino silane)과 NH3를 원료가스로서 반응용기 내에 흐르게 하여, 열 CVD 법에 의해 질화실리콘막을 상기 반응용기 내에 설치한 피성막체 상에 형성하는 제1 공정과,
    그 후, 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거하는 제2 공정과,
    를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 제2 공정 후에, 상기 제1 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 공정을 소정 회수 반복한 후에, 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 반응용기 내에 형성된 상기 질화실리콘이 소정의 막 두께로 되기 전에 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 반응용기 내에 형성된 상기 질화실리콘이 상기 피성막체 상에 피로를 발생시키는 두께로 되기 전에 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 반응용기 내에 형성된 질화실리콘을 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 반응용기 그 자체가 석영으로 구성되어 있고, 및/또는 상기 반응용기 내부에 석영으로 구성되어 있는 부재가 이용되고 있고, 상기 석영 상에 형성된 상기 질화실리콘이 상기 피성막체 상에 피로를 발생시키는 두께로 되기 전에 상기 반응용기 내에 NF3가스를 흐르게 하여, 상기 석영 상에 형성된 질화실리콘을 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서,
    상기 제2 공정을, 상기 반응용기 내의 압력을 10 Torr 이상으로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 공정 전후의 적어도 어느 하나 일방에, 상기 반응용기 내를 NH3로 가스 퍼지(purge)하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 비스 터셜 부틸 아미노 실린과 NH3를 원료가스로서 반응용기 내에 흐르게 하여, 열 CVD 법에 의해 질화실리콘막을 상기 반응용기 내에 설치한 반도체 웨이퍼 상에 형성하는 반도체제조장치로서,
    상기 반응용기 내에 형성된 질화실리콘을 상기 반응용기 내에 NF3가스를 흐르게 하여 제거하도록 한 것을 특징으로 하는 반도체 제조장치.
KR10-2000-0053113A 1999-11-24 2000-09-07 반도체 장치의 제조방법 및 반도체 제조장치 KR100383034B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33312999A JP2001156065A (ja) 1999-11-24 1999-11-24 半導体装置の製造方法および半導体製造装置
JP99-333129 1999-11-24

Publications (2)

Publication Number Publication Date
KR20010050379A true KR20010050379A (ko) 2001-06-15
KR100383034B1 KR100383034B1 (ko) 2003-05-09

Family

ID=18262626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0053113A KR100383034B1 (ko) 1999-11-24 2000-09-07 반도체 장치의 제조방법 및 반도체 제조장치

Country Status (4)

Country Link
US (2) US20060121746A1 (ko)
JP (1) JP2001156065A (ko)
KR (1) KR100383034B1 (ko)
TW (1) TW466637B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416997B2 (en) 2005-01-18 2008-08-26 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device including removing impurities from silicon nitride layer

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153066A (ja) 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
KR100771799B1 (ko) * 2003-02-07 2007-10-30 도쿄 엘렉트론 가부시키가이샤 피처리 기판을 처리하는 반도체 처리 방법 및 장치
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
US7001844B2 (en) * 2004-04-30 2006-02-21 International Business Machines Corporation Material for contact etch layer to enhance device performance
JP5547418B2 (ja) 2009-03-19 2014-07-16 株式会社Ａｄｅｋａ 化学気相成長用原料及びこれを用いたシリコン含有薄膜形成方法
CZ305576B6 (cs) * 2014-09-25 2015-12-16 Univerzita Karlova v Praze Matematicko- fyzikální fakulta Fyzikální ústav Způsob a zařízení pro přípravu mikroporézních vrstev nitridu křemíku v křemenných ampulích

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720395A (en) * 1986-08-25 1988-01-19 Anicon, Inc. Low temperature silicon nitride CVD process
US4877651A (en) * 1988-05-31 1989-10-31 Olin Corporation Process for thermally depositing silicon nitride and silicon dioxide films onto a substrate
JPH03130368A (ja) * 1989-09-22 1991-06-04 Applied Materials Inc 半導体ウェーハプロセス装置の洗浄方法
JPH05326499A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH0653186A (ja) * 1992-07-29 1994-02-25 Sony Corp ドライエッチング方法
JP2776696B2 (ja) * 1992-07-31 1998-07-16 セントラル硝子株式会社 窒化珪素のクリーニング方法
JP2776700B2 (ja) 1992-09-02 1998-07-16 セントラル硝子株式会社 珪フッ化アンモニウムのクリーニング方法
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US5421957A (en) * 1993-07-30 1995-06-06 Applied Materials, Inc. Low temperature etching in cold-wall CVD systems
JPH08124870A (ja) 1994-10-21 1996-05-17 Kokusai Electric Co Ltd 半導体製造装置のドライクリーニング方法
US5861065A (en) * 1997-01-21 1999-01-19 Air Products And Chemicals, Inc. Nitrogen trifluoride-oxygen thermal cleaning process
US5868852A (en) * 1997-02-18 1999-02-09 Air Products And Chemicals, Inc. Partial clean fluorine thermal cleaning process
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
US6255222B1 (en) * 1999-08-24 2001-07-03 Applied Materials, Inc. Method for removing residue from substrate processing chamber exhaust line for silicon-oxygen-carbon deposition process
JP3819660B2 (ja) * 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置
US6268299B1 (en) * 2000-09-25 2001-07-31 International Business Machines Corporation Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
JP4897159B2 (ja) * 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP4329403B2 (ja) * 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
US20060062913A1 (en) * 2004-09-17 2006-03-23 Yun-Ren Wang Process for depositing btbas-based silicon nitride films
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416997B2 (en) 2005-01-18 2008-08-26 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device including removing impurities from silicon nitride layer

Also Published As

Publication number Publication date
US20070238292A1 (en) 2007-10-11
JP2001156065A (ja) 2001-06-08
KR100383034B1 (ko) 2003-05-09
TW466637B (en) 2001-12-01
US7432215B2 (en) 2008-10-07
US20060121746A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100481441B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
US6197694B1 (en) In situ method for cleaning silicon surface and forming layer thereon in same chamber
US5584963A (en) Semiconductor device manufacturing apparatus and cleaning method for the apparatus
US20070087579A1 (en) Semiconductor device manufacturing method
US20020185067A1 (en) Apparatus and method for in-situ cleaning of a throttle valve in a CVD system
US20060121194A1 (en) Method for cleaning a deposition chamber
JPH07165410A (ja) シリコン表面からの自然酸化物のインシチュウ清浄化法
US7432215B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
KR20180044214A (ko) 가열기 상의 알루미늄 플루오르화물 축적을 방지하기 위한 기법
WO2000054893A1 (en) Method and apparatus for metal oxide chemical vapor deposition on a substrate surface
EP1154036A1 (en) Gas reactions to eliminate contaminates in a CVD chamber
JP2001156063A (ja) 半導体装置の製造方法および半導体製造装置
JP4423282B2 (ja) 半導体装置の製造方法
JP4131677B2 (ja) 半導体デバイスの製造方法及び基板処理装置
JPH1197434A (ja) 成膜装置、クリーニング方法、及び成膜方法
JP4464364B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2005039153A (ja) 基板処理装置および半導体デバイスの製造方法
JP2001156067A (ja) 半導体装置の製造方法
EP1154037A1 (en) Methods for improving chemical vapor deposition processing
JP3820212B2 (ja) Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法
EP1154038A1 (en) Method of conditioning a chamber for chemical vapor deposition
TW202017666A (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體
US20070054045A1 (en) Method for conditioning chemical vapor deposition chamber
US20230008131A1 (en) Chemical vapor deposition furnace with a cleaning gas system to provide a cleaning gas
TW201921502A (zh) 蝕刻含矽表面之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 17