KR20010043254A - 자외선 레이저 출력으로 전기적인 전도성 링크를 절단하는방법 - Google Patents

자외선 레이저 출력으로 전기적인 전도성 링크를 절단하는방법 Download PDF

Info

Publication number
KR20010043254A
KR20010043254A KR1020007012202A KR20007012202A KR20010043254A KR 20010043254 A KR20010043254 A KR 20010043254A KR 1020007012202 A KR1020007012202 A KR 1020007012202A KR 20007012202 A KR20007012202 A KR 20007012202A KR 20010043254 A KR20010043254 A KR 20010043254A
Authority
KR
South Korea
Prior art keywords
link
laser output
laser
passivation layer
predetermined wavelength
Prior art date
Application number
KR1020007012202A
Other languages
English (en)
Other versions
KR100696256B1 (ko
Inventor
윤롱 선
에드워드 스웬슨
Original Assignee
레인하트 죠셉 엘.
일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레인하트 죠셉 엘., 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 filed Critical 레인하트 죠셉 엘.
Publication of KR20010043254A publication Critical patent/KR20010043254A/ko
Application granted granted Critical
Publication of KR100696256B1 publication Critical patent/KR100696256B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

자외선(UV) 레이저 출력은, 전기적인 전도성 링크(42)와, 하부에 있는 반도체 기판(50)과, 페시베이션 층(48 및 54)이 상기 기판(50)에 손상을 주지 않고도 링크(42)를 전기적으로 제거하도록 이루어지는 물질의 흡수 특성을 이용한다. UV 레이저 출력은, 더 짧은 파장 때문에 종래의 IR 레이저 링크 블로우(link-blowing) 스폿 직경(58)보다 더 작은 직경을 형성하여, 더 큰 회로 밀도를 구현하게 해준다. 링크와 기판 사이에 위치한 페시베이션 층은, 레이저 에너지가 오프 링크(off-link)와 링크가 겹쳐진(link-overlapped) 부분 모두에서 레이저 빔 스폿 영역(43)의 상기 기판(50)에 손상을 주는 것을 방지하기 위해 UV 레이저 에너지가 충분히 흡수되고, 상기 레이저 에너지를 감쇠시키는데 충분히 두껍도록 형성될 수 있다. UV 레이저 출력은, 상기 링크(42)의 완전한 제거를 용이하게 하기 위해 링크(42) 하부에 있는 페시베이션 층(54)의 깊이 방향의 부분을 제어가능하게 부식(ablate)하도록 사용될 수 있다. 더욱이, UV 레이저 출력을 사용한 상기 페시베이션 층(48)의 직접적인 부식은, 예측가능하고 일관된 링크 절단 측면(profile)을 용이하게 한다. 상기 페시베이션 물질의 흡수 특성은 이웃한 링크 또는 다른 활성 구조에 손상을 줄 위험을 감소시킨다.

Description

자외선 레이저 출력으로 전기적인 전도성 링크를 절단하는 방법{METHOD OF SEVERING ELECTRICALLY CONDUCTIVE LINKS WITH ULTRAVIOLET LASER OUTPUT}
전통적인 1.047㎛ 또는 1.064㎛의 레이저 파장은, 예를 들어 결함이 있는 메모리 셀을 단절시키고, DRAM, SRAM, 또는 내장 메모리와 같은 메모리 장치에서 예비 셀을 교체하도록 레이저로 절단가능한 회로 링크를 분해적으로(explosively) 제거하기 위해 20년 이상 사용되어 왔다. 논리 프로덕트(product), 게이트 배열, 또는 ASIC를 프로그래밍하도록 링크를 절단하기 위해 또한 유사한 기술이 사용된다. 도 1a는, 스폿(spot) 크기의 직경(14)의 종래의 적외선(IR) 펄스로 된 레이저 빔(12)을 도시하는데, 상기 레이저 빔은, 실리콘 기판(20) 위에 위치하고, 상부에 있는(overlying) 페시베이션 층(21)과 하부에 있는 페시베이션 층(22)을 포함하는 페시베이션 층 스택의 성분 층들 사이에 위치한 폴리실리콘 또는 금속 링크(18)로 구성된 링크 구조(16)에 입사한다. 실리콘 기판(20)은 IR 방사의 상대적으로 적은 비율의 양을 흡수하고, 실리콘 디옥시드 또는 실리콘 질화물과 같은 종래의 페시베이션 층(21 및 22)은 상대적으로 IR 방사에 투명하다.
금속 링크(18)를 처리하는데 충분한 에너지를 유지하면서 기판(20)의 손상을 피하기 위해, 미국 특허 번호(제 5,265,114호)에서 선(Sun)등은 실리콘 웨이퍼 상의 링크(18)를 처리하기 위해 1.3㎛와 같은 더 긴 레이저 파장을 사용하는 것을 제안한다. 1.3㎛ 레이저 파장에서, 링크 물질과 실리콘 기판(20) 사이의 흡수 콘트라스트(contrast)는 전통적인 1㎛ 레이저 파장의 흡수 콘트라스트보다 훨씬 더 크다. 이 기술에 의해 제고오디는 훨씬 더 넓은 처리 윈도우와 훨씬 우수한 처리 품질이 큰 성공을 거두며, 약 30년 동안 이 산업에서 사용되어 왔다.
그러나, IR 레이저 파장은, 즉, 높은 전기적인 전도성 금속 링크(18)로의 IR 레이저 빔(12)의 결합 효과가 상대적으로 떨어지고, 링크 절단을 위한 IR 레이저 빔(12)의 실제로 달성가능한 스폿 크기(14)가 상대적으로 크며, 링크 폭(24)과, 콘택트 패드(28)사이의 링크 길이(26), 및 링크 피치(30)의 임계 치수(critical dimension)를 한정한다는 단점을 갖는다. IR 레이저 링크 처리는, 가열과, 링크(18)에서의 융해, 및 상부에 있는 페시베이션 층(21)을 분해적으로 개방하기 위해 기계적 응력 증가(build-up)의 생성에 의존한다. 열 압력 분해(explode) 반응은 링크(18)의 폭에 의해 어느 정도 좌우된다. 링크 폭이 약 1㎛보다 더 좁아짐에 따라, 페시베이션 층(21)의 분해 패턴은 불규칙하게 되고, 허용될 수 없고 일관성 없는 링크 처리 품질을 야기한다.
링크 절단 레이저 빔(12)에 대한 실제로 달성가능한 더 낮은 레이저 스폿 크기 한계는 기판(20)으로부터 광학 소자의 선택과 광학 소자의 간격으로 인해, 이 파장의 2배(2 lambda )만큼 편리하게 추정될 수 있다. 따라서, 1.32㎛, 1.06㎛, 및 1.04㎛의 레이저 파장에 대해, 링크 제거에 대한 실제 스폿 크기 한계는 각각 대략 2.6㎛, 2.1㎛, 및 2.0㎛의 직경이다. 유용한 링크 피치(30)의 더 낮은 한계가 레이저 빔 스폿 크기(14)와, 링크(18)의 타겟 위치와 레이저 빔(12)의 정렬(alignment) 정밀도의 함수이기 있기 때문에, 더 낮은 스폿 크기 한계는 회로 집적의 밀도에 직접 영향을 미친다.
산업계에서 64 메가비트 DRAM을 수리하는데 널리 사용되는 최소로 집속된(focused) 물질-제거 레이저 스폿 크기(14)는 약 2㎛의 직경이다. 256 메가비트와 몇몇 1 기가비트의 DRAM 설계를 통해 2.1㎛의 스폿 크기(14)가 유용한 것으로 생각된다. 도 2는 링크 피치(30)와 링크 폭(24)이 감소할 때 더 작은 스폿 크기에 대한 산업상 요구량을 표시하는 스폿 크기 대 연도의 그래프이다. 상기 그래프는 스폿 크기 요구량을 추정하기 위한 간단한 공식, 즉, 스폿 크기 직경=2(최소 링크 피치)-2(시스템 정렬 정밀도)-(링크 폭)에 기초한다. (이들 파라미터는 도 1b에 도시된다.) 상기 그래프는, 1997년까지 0.5㎛ 정밀도를 나타내고, 1999년까지 0.35㎛ 정밀도를 나타내며, 1999년 이후에는 0.25㎛ 정밀도를 나타낸다. 따라서, 2㎛이하의 스폿 크기가 링크(18)를 처리하는데 바람직하다는 것을 산업계 전문가는 예측한다. 그러나, 이들 스폿 크기는 종래의 IR 링크 블로우(link-blowing) 레이저 파장으로 실질적으로 달성될 수 없다.
0.532㎛와 같은 더 짧은 가시 파장은 레이저 빔 스폿 크기를 감소시킬 수 있다. 그러나, 이들 파장에서, 실리콘 기판(20)은 강하게 흡수하고, 레이저 링크 절단 과정은 기판(20)의 일부분에 손상을 줄 수 있다. 기판의 손상은 처리된 장치의 신뢰도를 보장하기 위해 허용될 수 없다.
그러므로, 2㎛보다 상당히 적은 실제 빔 스폿 크기를 감소시키지만 링크를 절단하는 동안 반도체 웨이퍼 기판에 손상을 주지 않는 선택된 레이저 파장으로 반도체 웨이퍼 상에 제작된 전기적인 전도성 링크를 절단하기 위한 처리 방법 및 장치가 필요하다.
본 발명은, 반도체 웨이퍼 상에 제작된 집적 회로 장치에 있는 전기적인 전도성 링크를 절단하기 위한 레이저에 기초한 방법에 관한 것인데, 더 구체적으로 레이저 출력이 하부에 있는(underlying) 기판에 입사하는 것을 방지하는데 충분한 높이와 흡수 감도를 특징으로 하는 페시베이션(passivation) 층위에 위치한 링크를 절단하는데 충분한 크기의 전력 밀도를 구비한 미리 결정된 파장의 자외선 레이저 출력을 사용하는 그러한 방법에 관한 것이다.
도 1a는 종래 기술의 펄스 파라미터를 특징으로 하는 레이저 펄스를 수신하는 종래의 반도체 링크 구조의 부분 횡단면도.
도 1b는, 인접 회로 구조와 함께, 도 1a를 참조하여 설명된 링크 폭, 피치, 및 레이저 빔 스폿 크기 파라미터의 상호관계를 도시한 도면.
도 2는 링크 처리를 위해 연도에 걸쳐 요구될 수 있는 레이저 스폿 크기를 예측하는 스폿 크기 대 연도의 그래프.
도 3은 4개의 상이한 금속 대 파장의 광 흡수 특성을 나타내는 그래프.
도 4는 실리콘에서의 몇몇 비소 농도에 대한 광 흡수 계수 대 레이저 광자 에너지(파장)를 나타내는 그래프.
도 5는 실내 온도에서 다양한 반도체에 대한 광 흡수 특성 대 파장을 나타내는 그래프.
도 6a 및 도 6b는, 일반적인 페시베이션 물질, 특히 실리콘 디옥시드 및 실리콘 질화물에 대한 광 흡수 특성 대 파장을 나타내는 그래프.
도 7a는 인접 회로 구조와 함께, 본 발명의 반도체 링크 구조의 부분 확대 평면도.
도 7b는 본 발명의 펄스 파라미터를 특징으로 하는 레이저 펄스를 수신하는 도 7a의 링크 구조의 부분 확대 횡단면도.
도 7c는, 본 발명의 레이저 펄스에 의해 링크가 제거된 후의, 도 7b의 링크 구조의 부분 횡단면도.
도 8은, 본 발명의 방법을 실행하기 위한 레이저 처리 제어 시스템과 상호 작용하는 웨이퍼 위치 결정기(positioner)를 포함하는 바람직한 UV 레이저 시스템의 일실시예의 간단한 부분 개략도.
도 9a는 펄스 사이의 시간 간격의 함수로 종래의 UV 레이저 출력의 펄스 당 에너지의 변동을 나타내는 그래프.
도 9b는 변화하는 시간 간격에서 생성된 UV 레이저 출력의 펄스 당 에너지를 안정시키도록 인가된 전압 보정 신호를 나타내는 그래프.
도 9c는 펄스 사이의 변화하는 시간 간격과 관련된 불안정성에 대해 보정된 본 발명의 UV 레이저 출력의 펄스 당 에너지를 나타내는 그래프.
그러므로, 본 발명의 목적은, 하부에 있는 웨이퍼 기판에 손상을 주지 않고 반도체 웨이퍼 상의 집적 회로 구조에 제작된 전기적인 전도성 링크를 절단하기 위해 자외선(UV) 레이저 출력을 사용하는 레이저에 기초한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 링크를 절단하는 동안 기판으로의 레이저 출력 에너지의 결합을 감소시키기 위해 특정 링크 구조 성분 물질의 파장에 민감한 광 흡수를 이용하기 위해 선택된 레이저 출력 파라미터로 실시되는 그러한 방법을 제공하는 것이다.
본 발명은, 집적 회로 구조에 있는 전기적인 전도성 링크를 절단하기 위해 UV 파장 범위내의 레이저 출력을 제공한다. 상기 파장 범위는 링크 처리에 대해 종래의 것이 아니고, 본 발명은 링크와 기판 사이에 위치한 페시베이션 층의 파장에 민감한 광 흡수 특성을 이용한다. 실리콘 디옥시드와 실리콘 질화물과 같은 종래의 페시베이션 물질이 UV 방사선에 대해 상대적으로 높은 흡수를 나타내기 때문에, 상기 물질들은 외부로부터 UV 레이저 출력 에너지를 흡수하고 UV 레이저 출력 에너지가 기판에 손상을 주는 것을 방지하는데 사용될 수 있다. 이들 및 다른 페시베이션 물질은 바람직한 UV 레이저 파장을 더 양호하게 흡수하도록 추가로 최적화될 수 있다.
더 구체적으로, 링크 하부에 있는 페시베이션 물질의 층은 집적 회로 구조에 가하는 UV 레이저 에너지를 흡수하는데, 상기 레이저 에너지는, 링크 폭, 및 링크에 의해 겹쳐지지 않는 페시베이션 층의 인접 부분을 덮는 빔 스폿 크기 영역 전체에 분포된다. 페시베이션 층이 UV 광을 흡수하기 때문에, 하부에 있는 페시베이션 층은 UV 광을 감쇠시키고, UV 광이 링크를 절단하는데 필요한 에너지 레벨에서 웨이퍼 기판에 손상을 주는 것을 방지한다. 하부에 있는 페시베이션 층에 의한 UV 광 흡수가 없으므로, 인접 부분으로 입사하는 오프-링크(off-link) 레이저 출력 에너지는 링크 절단 과정 동안 기판 손상을 일으킬 수 있다.
더욱이, 링크의 바닥 부분은 완전히 제거하는데 어려운 부분이고, 상기 부분의 불완전한 제거는 링크 절단 후에 낮은 개로 저항(low open circuit resistance)을 야기시킨다. 링크의 완전한 절단을 보장하기 위해, 레이저 빔 제어기는 UV 레이저로 하여금 부분적으로 잘라내게 하여, 스폿 영역 내에서 전체 링크의 깊이 방향으로 간격을 갖도록 제거하는 것을 용이하게 하기 위해 하부 페시베이션 층에 덴트(dent)를 형성한다. 제어기는, 링크 절단 과정을 수행하기 위해 사용된 레이저 에너지의 양을 제어함으로써 덴트의 깊이를 결정한다. 페시베이션 물질의 높이는, 링크 제거 이후에 잔여 레이저 에너지를 흡수하는데 충분히 두껍게 되도록 또한 조정될 수 있다. 따라서, 주변에 있거나 밑에 있는 기판 물질에 손상을 줄 위험은 없다.
링크 처리를 위해 UV 파장을 사용하는 또 다른 장점은, IR 파장에서 발생되는 빔 스폿 크기와 비교해서 더 적은 빔 스폿 크기에 있다. 예를 들어, 212nm 파장에 대한 0.5㎛ 빔 스폿 크기는 1㎛ 파장에 대한 2.5㎛ 빔 스폿 크기와 비교하여 쉽게 달성될 수 있다. 더 작은 링크 특성(feature) 크기는 더 밀집하게 패킹된 IC 장치의 제조를 허용할 것이다. 링크 상부의 페시베이션 층을 구비하는 집적 회로 구조에 대해, 본 발명의 또 다른 장점은, 상부 페시베이션 층의 제거가, UV 레이저 에너지에 의해 상부 페시베이션 층에서 열적 유도 응력 증가(build-up)뿐 아니라,상부 페시베이션 층의 직접적인 부분 부식(ablation)으로부터 생긴다는 것이다. 이러한 현상은, 상부 페시베이션 층이 정밀하게 개방(opening)하게 하며, 그리하여 매우 좁은 링크 폭을 자르는데 유리하며, 그렇지 않은 경우 상기 링크 폭은, 종래의 링크 절단 과정에 따라 링크 가열이 상부 페시베이션 층을 분해할 때 불규칙하게 파열된 윤곽을 갖게된다.
본 발명의 또 다른 장점은, 페시베이션 층 물질에 의한 UV 레이저 에너지의 높은 흡수로부터 일어나는 것이다. 종래의 IR 링크 처리에 있어서, 이웃한 링크는 처리되는 링크로부터 측면으로 반사된 레이저 에너지에 의해 일반적으로 손상된다. 이러한 문제는 링크 사이의 피치가 계속해서 감소함에 따라 더 빈번하게 일어난다. 그러나, UV 레이저 에너지로 절단하게 되는 링크에 의하여 측면으로 반사된 페시베이션 물질에 의해 감쇠될 수 있어서, 이웃한 링크 또는 다른 회로 구조에 손상을 입힐 위험을 크게 감소시킬 수 있다.
본 발명의 추가 목적과 장점은, 첨부 도면을 참조하여 진행되는, 본 발명의 바람직한 실시예의 후속하는 상세한 설명으로부터 명백하게 될 것이다.
본 발명의 방법은, 링크 제거를 위해 UV 범위내의 파장과 같은 더 짧은 파장의 사용을 용이하게 하여, 레이저 빔 스폿 크기의 감소를 허용하는 것이다. 400㎛보다 더 짧거나 같은 파장은 0.8㎛미만의 레이저 빔 스폿 크기의 생성을 용이하게 한다. 몇몇 일반적인 링크 물질의 파장에 의존적인 흡수 특성은 아래에 설명된다.
도 3은 링크(18)로 사용될 수 있는 알루미늄, 니켈, 텅스텐, 및 백금과 같은 여러 물질의 광 흡광도(absorbance) 특성을 그래픽으로 도시한다. 도 3은 마빈 제이. 웨버(Marvin J. Weber)가 저술한 광학 물질 제 4권 2부의, "레이저 과학 및 기술 안내서"(CRC 출판사, 1986년)에서 찾아낸 흡광도 그래프의 관련 부분의 기록이다. 도 3은, 알루미늄, 니켈, 텅스텐, 및 백금과 같은 금속이 일반적으로 IR 파장에서보다 UV 파장에서 더 우수하게 레이저 에너지를 흡수하는 것을 보여준다. 전도 성 링크(18)를 형성하는데 사용된 금속 질화물(즉, 티타늄 질화물) 및 다른 전기적인 전도성 물질은 일반적으로 유사한 광 흡수 특성을 갖는다. 그러나, 그러한 물질에 대한 흡수 계수는 금속에 대한 흡수 계수만큼 쉽게 이용할 수 없다.
이들 링크 물질에서 나타난, UV 파장 범위에서의 파장과, 특히, 300nm보다 더 짧은 파장의 높은 흡수는, 이들 물질이 UV 레이저 출력에 의해 쉽게 가공될 수 있다는 것을 암시하는 것이다. 따라서, 스폿 크기의 장점 외에, UV 레이저 출력은, 더 청결한 링크 제거와, 절단된 링크 양단 간의 더 양호한 개방 저항 품질, 및 더 높은 링크 처리량을 달성하기 위해 전도성 링크로의 훨씬 더 나은 결합 효율을 제공한다.
불행하게도, 또한 많은 반도체 기판은 1㎛보다 더 짧은 파장을 갖는 레이저 출력으로부터 더욱 손상을 받기 쉽다. 몇몇 일반적인 기판 물질의 흡수 특성은 아래에 설명된다.
도 4는 실리콘에서의 몇몇 비소화물 농도에 대한 광 흡수 계수 대 레이저 광자 에너지(파장)를 그래픽으로 보여준다. 도 4는, 젤리슨(Jellison)등에 의한 물리학 연구 논문(Phys. Rev. Let.), 1981년도, 46권 1414 페이지에 있는 도면의 복사본이다. 도 4는, 도핑된(doped) 실리콘과 도핑되지 않은(undoped) 실리콘 모두 약 1㎛보다 더 짧은 파장에서 흡수 계수의 급격한 증가를 나타내는 것을 보여준다. 이러한 반응의 상세한 물리적 현상은, 반도체와 반금속, 23권(1984, 아카데믹 출판사, 주식회사)의 "반도체의 펄스로 된 레이저 처리"에서 설명된다.
도핑된 폴리실리콘, 폴리시드, 및 디실리시드에 대한 광 흡수 대 파장의 신뢰할 수 있는 발표가 쉽게 이용할 수 없을지라도, 이들 도핑된 물질에 대한 흡수 계수가 1㎛보다 더 짧은 파장에서 또한 상당히 증가한다는 것을 당업자는 알 수 있을 것이다.
도 5는, 실내 온도에서 갈륨 비소화물 및 실리콘을 포함하는 다양한 반도체에 대한 광 흡수 계수 대 파장을 그래픽으로 보여준다. 도 5는, 미국 광학 학회(1978, 맥그로우-힐 북 주식회사), 월터 지. 드리스콜(Walter G. Driscoll)에 의한 "광학 안내서"에 있는 도면 156의 복사본이다. 실내 온도에서, 실리콘, 갈륨 비소화물, 및 다른 반도체 물질의 광 흡수가 IR 범위 내에서보다 가시 및 UV 범위의 파장에서 더 극적으로 증가한다는 것을 그래프가 나타낸다. 도 4 및 도 5를 참조하여, 이들 기판에 의한 UV 범위내의 파장의 높은 흡수는, 상기 기판들이 UV 레이저 출력에 의해 손상되기 쉽다는 것을 암시한다.
도 6a는 용해된 실리카(실리콘 디옥시드)에 대한 광 흡수 계수 대 파장을 그래픽으로 보여준다. 도 6a는 시.엠. 랜달(C.M. Randall) 및 알. 로클리프(R. Rawcliff)의 응용 광학(Appl. Opt. 7:213)(1968)으로부터 적용된 것이다. 실리콘 디옥시드가 약 300㎛보다 더 짧은 파장에서 양호한 흡수 특성을 나타내고, 상기 실리콘 디옥시드의 흡수 반응이 200nm보다 더 짧은 파장에서 극적으로 증가한다는 것을 그래프가 보여준다. 당업자는, 실리콘 디옥시드 페시베이션 층이 일반적으로 의도적으로 도핑되거나, 도핑된 웨이퍼로부터 확산의 결과로서 일반적으로 도핑된다는 것을 이해할 것이다. 일반적인 도펀트(dopant)는 붕소, 인, 비소, 및 안티모니와 같은 3족 및 4족 원소를 포함한다. 또한, 실리콘 디옥시드 페시베이션 층은 일반적으로 결점(defect)을 갖는다. 도핑 및/또는 결점으로, 실리콘 디옥시드 또는 실리콘 질화물 페시베이션 층은, 400nm보다 더 짧거나 같은 상대적으로 더 긴 파장에서 흡수하게 된다. 페시베이션 층이 원하는 UV 레이저 파장을 더 양호하게 흡수하도록 "조정(tune)"하기 위해 특정 도펀트와 도펀트의 농도가 조절될 수 있다는 것을 당업자는 이해할 수 있을 것이다.
도 6b는 실리콘 질화물을 포함하는 몇몇 결정 광 물질에 대한 광 투과 범위 대 파장을 그래픽으로 보여준다. 도 6b는, 1991년, 뉴욕, 폴 클로섹ⓒ마르셀 데커, 인코포레이티드에 의해 간행된 적외선 광 물질의 안내서 중 4장에 있는 도 5.1의 복사본이다. 도 6b는, 실리콘 질화물의 투과율이 약 300nm보다 더 짧은 파장에서 감소하는 것을 보여준다.
도 7a는 본 발명의 반도체 링크 구조(40)를 갖는 웨이퍼(38)의 부분 확대 평면도이다. 도 7b는, 본 발명의 펄스 파라미터를 특징으로 하는 레이저 펄스(44)의 스폿 영역(43)을 수신하는, 링크 구조(40)의 부분 확대 횡단면도이며, 도 7c는, 링크(42)가 레이저 펄스(44)에 의해 제거된 후에 도 7b의 링크 구조(40)의 부분 확대 횡단면도이다. 도 7a 내지 도 7c를 참조하여, 링크 구조(40)는 콘택트 패드(52)와 링크 길이(46)와 링크 폭(47)을 갖는 금속 또는 전도성 링크(42)를 포함하는 것이 바람직하다. 링크 폭(47)은 종래의 IR 링크-블로우(link-blowing) 레이저 빔(12)에 의해 블로우된 링크(18)의 폭(24)(약 2.5㎛)보다 더 적게 설계될 수 있다. 링크 물질들은, 알루미늄, 구리, 니켈, 텅스텐, 백금 및 금 뿐 아니라 니켈 크롬화물, 금속 질화물(즉, 티타늄 또는 탄탈 질화물)과 같은 다른 금속, 금속 합금, 텅스텐 규소 화합물과 같은 금속 규소 화합물, 및 도핑된 폴리실리콘 및 유사 물질을 포함할 수 있지만, 여기에 한정되지 않는다. 링크 구조(40)가 종래의 크기를 가질 수 있을지라도, 링크 폭(47)은 예를 들어, 약 1.0㎛이하일 수 있다. 유사하게, 링크들(42) 사이에 있는 중심간의 피치(center-to-center pitch)(49)는, 빔(12)에 의해 끊어지는 링크(18) 사이의 피치(30)(약 8㎛)보다 실질적으로 더 적을 수 있다. 링크(42)는 예를 들어, 다른 링크(42) 또는 인접 회로 구조의 2.5㎛ 내에 있을 수 있다. 212nm 빔이 링크(42)를 절단하기 위해 약 0.5㎛이하의 스폿 크기로 사용되면, 피치(49)는 약 1.0㎛이하일 수 있다.
링크 구조(40)는 일반적으로 링크(42) 위에 있는 UV 흡수 페시베이션 층(48)을 포함한다. 그러나, 링크(42)가 노출될 수 있다는 것은 당업자에게 명백할 것이다. 링크 구조(40)는 기판(50)과 링크(42) 사이에 위치한 UV 흡수 페시베이션 층(54)을 또한 포함한다.
페시베이션 층(54)은, 기판(50)이 손상되지 않도록 링크(42)를 절단하는데 사용된 UV 레이저 에너지를 충분한 양만큼 감쇠시키기에 충분히 높은 높이(56)를 갖는 것이 바람직하다. 실리콘 디옥시드 또는 실리콘 질화물을 포함하는 페시베이션 층(54)에 대해, 높이(56)는 적어도 약 0.5㎛인 것이 바람직하며, 약 0.8㎛인 것이 더 바람직하다. 페시베이션 층(48 및/또는 54)의 높이(56)는, 스폿 영역(43) 내에 있는 이 층의 오프-링크(off-link) 부분(57)이 기판(50)의 오프-링크 절단 부분의 손상을 방지하기 위해 펄스(44)로부터 충분한 에너지를 감쇠하도록 특히 조정될 수 있는 것이 바람직하다. 페시베이션 층(48 및 54)은 동일하거나 다른 물질을 포함할 수 있다. 페시베이션 층(48 및/또는 54)은 300nm와 400nm 사이에서와 같은 더 긴 UV 파장에서 이 층의 흡수율(absorptivity)을 증가시키도록 또한 도핑될 수 있다.
전술한 UV 이용의 장점 외에, 페시베이션 층(54)은 다른 처리 장점을 허용한다. 도 7b를 참조하여, 높이(56)는 페시베이션 층(54)의 의도적인 부분 부식을 허용하도록 조정될 수 있다. 페시베이션 층(54)의 부분 부식은, 콘택트 패드(52) 양단 간의 높은 개방 저항을 달성하기 위해 기판(50)에 손상을 줄 위험없이도 링크(42)의 바닥을 완전하게 제거하는 것을 수월하게 한다.
도 8은 본 발명에 따라 UV 링크 절단을 달성하는데 바람직한 레이저 펄스를 생성시키기 위한 간단한 레이저 시스템(120)의 바람직한 실시예를 도시한다. 편의를 위해, 레이저 시스템(120)은, 레이저 다이오드(110)에 의해 펌핑된 제 4 고조파 Nd:YAG 레이저에 대해 단지 예로서만 본 명세서에서 모델로 제공되는데, 상기 레이저 다이오드의 방출(112)은 렌즈 소자(114)에 의해 IR 레이저 공진기(122)로 집속된다. IR 레이저 공진기(122)는, 광축(130)을 따라 후면 미러(rear mirror)(126)와 출력 미러(128) 사이에 위치한 레이전트(lasant)(124)를 포함하고, FWHM이, 10ns미만인 특성 펄스 폭을 갖는 1064nm의 파장에서 IR 펄스로 된 출력(123)을 방출한다. 미러(126)는, 기본 Nd:YAG 파장에 100 퍼센트 반사하고 다이오드 레이저(110)의 출력에 크게 투과하는 것이 바람직하고, 미러(128)는, 기본 Nd:YAG 파장에 100 퍼센트 반사하고, 광축(130)을 따라 전파하는 제 2 고조파 광에 크게 투과하는 것이 바람직하다. 내부 공진기 주파수 2배기(134)는 레이전트(124)와 출력 미러(128) 사이에 위치하는 것이 바람직하다. 4배기(138)는 레이저 빔 주파수를 제 4 고조파로 추가로 변환시키기 위해 공진기(122) 외부에 위치하는 것이 바람직하다.
레이저 시스템은, 기본 고조파와 제 4 고조파를 조합하거나 제 2 고조파와 제 3 고조파를 조합하기 위해 다른 비선형 결정을 사용함으로써 제 5 고조파(Nd;YAG에 대해 212nm, Nd:YLF에 대해 210)를 생성시키도록 또한 구성될 수 있다. 고조파 변환 과정은, 브이. 지. 드미트리브(V.G. Dmitriev)등에 의한, 1991년 ISBN 3-540-53547-0, 뉴욕, 스프링거-버락의, "비선형 광학 결정의 안내서", pp.138-141에서 설명된다.
IR 레이저 공진기(122)는 대안적으로 1.047㎛의 기본 파장을 갖는 Nd:YLF 레이저, 또는 1,064㎛의 기본 파장을 갖는 Nd:YVO4레이저일 수 있다. Nd:YAG(355nm)와 Nd:YLF(349nm)의 제 3 고조파가 도핑된 페시베이션 물질에 의해 둘러싸인 링크(42)를 처리하는데 사용될 수 있다는 것은 또한 당업자에게 명백할 것이다. 300nm보다 더 짧은 파장에서 방출되는 다른 적합한 레이저가 상업적으로 이용가능하고 사용될 수 있다는 것은 또한 당업자에게 명백할 것이다. 예를 들어, 오리곤, 포틀랜드, 일렉트로 사이언티픽 인더스트리 인코포레이티드(Electro Scientific Industries, Inc.)에 의해 제조된 모델 9300 시리즈와 같은 레이저 시스템의 변형은, UV 레이저의 더 짧은 파장을 수용하도록 당업자가 적용하기에 바람직하다.
레이저 시스템 출력(140)은 빔 경로(146)를 따라 위치한 종래의 다양한 광 소자(142 및 144)에 의해 조작될 수 있다. 소자(142 및 144)는, 유용한 전파 특성을 갖는 빔을 발생시키기 위한 UV 레이저 출력(140)을 평행하게 하기 위해 빔 확장기 또는 다른 레이저 광 소자를 포함할 수 있다. 빔 반사경(172, 174, 176 및 178)은 제 4 고조파 UV 레이저 파장에서 크게 반사되지만, Nd:YAG의 제 2 고조파에서 크게 투과되어, 제 4 고조파 UV만이 링크 구조(40)의 표면(51)에 도달할 것이다. 집속 렌즈(148)는, 2㎛보다 상당히 더 작고, 1㎛미만인 것이 바람직한 집속된(focused) 스폿 크기(58)를 발생시키기 위해 평행한 UV 펄스된 출력(140)을 집속시키는 F1, F2, 또는 F3 단일 소자 또는 다중소자를 사용하는 것이 바람직하다. 집속된 레이저 스폿(43)은, UV 레이저 출력(140)의 단일 펄스(44)로 링크(42)를 바람직하게 제거하기 위해 링크 구조(40)를 타겟으로 하는 웨이퍼(38)로 향하게 된다. 링크(42)에 인가된 펄스(44)의 절단 깊이는 펄스(44)의 에너지를 선택함으로써 정밀하게 계산되고 제어될 수 있다. 일반적으로, 집속된 스폿 크기(58)의 바람직한 부식 파라미터는, 약 1 내지 5㎑에서의 1ns 내지 100ns 지속 기간(duration), 바람직하게는 5㎑에서 15ns 지속 기간을 갖는 펄스(44) 중 0.01과 10사이의 펄스 에너지를 포함한다.
바람직한 빔 위치 결정 시스템(160)은 오버벡(Overbeck)의 미국 특허 번호(제 4,532,402)에서 구체적으로 설명된다. 빔 위치 결정 시스템(160)은 레이저 제어기(170)를 사용하는 것이 바람직한데, 상기 제어기는, 레이저 시스템 출력(140)을 웨이퍼(38) 상의 원하는 레이저 링크(42)로 타겟팅하고 집속하기 위해 적어도 2개의 플랫폼(Platform) 또는 스테이지(stage) 및 다수의 반사경(172, 174, 176, 및 178)을 제어한다. 빔 위치 결정 시스템(160)은, 제공된 시험 또는 설계 데이터에 기초한 고유 링크 절단 동작을 달성하기 위해 동일하거나 상이한 다이(die) 상에 있는 링크(42) 사이의 빠른 움직임을 허용한다. 위치 데이터는 동시에 레이저 시스템 출력(140) 중 하나의 펄스가 각 별개의 링크(42)로 향하는 것이 바람직하다.
도 8에 도시된 바와 같이 Q-스위치(180)를 사용하는 내부공동 레이저 빔 변조를 위해, 레이저 제어기(170)는 타이밍 데이터에 의해 영향을 받을 수 있는데, 상기 타이밍 데이터는, 방사 빔 위치 및 방출 좌표 시스템에 대한 코넥니(Konecny)의 미국 특허 번호(제 5,453,594호)에서 설명된 것과 같은 플랫폼의 움직임으로 레이저 시스템(120)의 발사(firing)를 동기화한다. 대안적으로, 레이저 제어기(170)가 포켈(pockels) 셀 또는 음향 광학 장치를 거쳐 지속파(CW: Continuous Wave) 레이저 에너지의 외부공동 변조를 위해 사용될 수 있다는 것은 당업자에게 명백할 것이다. 이들 대안은, 초핑(chopping) 반복 속도 또는 출력 펄스 지속 시간에도 불구하고 일정 피크 전력을 제공할 수 있다. 빔 위치 결정 시스템(160)은, 본 출원의 양수인에게 양도된, 커틀러(Cutler) 등에 의한 미국 특허 번호(제 5,751,585호)에서 설명된 개선점 또는 빔 위치 결정기를 대안적으로 또는 추가로 사용할 수 있다.
비선형 주파수 변환을 사용하는 Q-스위치되는 펄스로 된 고체 상태 UV 레이저에 대해, UV 출력의 펄스 전력 레벨에 대한 펄스는, 연속하는 펄스 발사 사이의 반복 속도 또는 간격 시간(interval time)에 특히 민감하다. 도 9a는 종래의 UV 레이저 시스템의 펄스 사이의 시간 간격 대 펄스 당 UV 레이저 에너지의 그래프이다. 바람직한 실시예에서, 광 변조기(OM)(181)는 4배기(138)와 광 소자(142) 사이에 삽입될 수 있다. 시스템(120)은, 펄스 사이의 상이한 간격 시간을 갖는 펄스 당 UV 에너지 변동을 사전 검사하고, 에너지 곡선(curve)을 확립한다. 그 후에, "보정" 신호는 에너지 곡선 정보에 기초하여 생성되고, OM(181)에 인가된다. 도 9b는 각 시간 간격을 보상하기 위해 OM(181)에 인가된 보정 신호를 보여주는 그래프이다. 레이저 펄스(44)가 발사될 때마다, 보정 신호는 트리거되어, OM(181) 상의 제어 신호 전압은 최종 레이저 펄스가 발사한 후에 경과된 시간에 따라 변화할 것이다. 다음 레이저 펄스가 발사될 때마다, OM(181) 상의 보정 신호는, 임의의 2개의 연속하는 레이저 펄스(44) 사이의 간격 시간에도 불구하고, 보정 신호에 따라 일어나는 레이저 에너지가 사전 설정된 일정 레벨로 남아있다는것을 보장할 것이다. 도 9c는 OM(181)으로의 보정 후의 UV 에너지 펄스이다. 이러한 접근법으로, 시스템 위치 결정의 최대 속도가 펄스(44) 사이의 상이한 시간 간격에도 불구하고 펄스 당 UV 레이저 에너지의 변동없이 구현될 수 있다는 것은 당업자에게 명백할 것이다.
본 발명의 일부가 바람직한 실시예에 대해 전술한 구현과 상이하게 구현될 수 있다는 것을 당업자는 인식할 것이다. 예를 들어, 시스템 제어 컴퓨터(170), OM 제어기(171) 및 빔 위치 결정 제어기(160)는, 하나의 프로세서로 조합될 수 있거나, 신호 프로세서와, 마이크로프로세서와, 스테이트(state) 기계, 또는 아날로그 회로에서 실행하는 프로그램을 하드 와이어된(hard wired) 디지털 논리의 몇몇 조합으로 구현될 수 있다.
많은 변화가, 본 발명의 기초 원리에서 벗어나지 않고도 본 발명의 전술한 실시예의 세부 사항으로 이루어질 수 있다는 것은 당업자에게 명백할 것이다. 그러므로, 본 발명의 범주는 하기 청구항에서만 결정되어야 한다.

Claims (31)

  1. 상부 표면과, 링크와 기판 사이에 위치한 페시베이션(passivation) 층을 포함하는 집적 회로 링크 구조에 있는 반도체 기판 상에 제작된 상기 전기적인 전도성 링크를 절단하는 방법으로서, 상기 링크는 링크 폭을 갖고, 상기 페시베이션 층은 높이와 파장에 민감한 광 흡수 특성을 갖는, 전기적인 전도성 링크를 절단하는 방법에 있어서,
    상기 링크 구조의 상기 상부 표면상의 스폿 영역 전체에 분포된 전력 밀도를 특징으로 하는 미리 결정된 파장 에너지를 갖는 자외선 레이저 출력을 생성시키고 상기 링크 구조로 향하게 하는 단계로서, 상기 스폿 영역은 상기 링크에 의해 겹쳐지지 않는 상기 페시베이션 층의 인접 부분과 상기 링크 폭을 덮고, 상기 전력 밀도는 링크를 절단하는데 충분한 크기이고, 상기 페시베이션 층과 상호작용하는 상기 미리 결정된 파장과 협력하여, 파장에 민감한 광 흡수 특성과 높이는, 상기 링크에 의해 겹쳐지지 않는 상기 페시베이션 층의 상기 인접 부분으로 하여금, 상기 레이저 출력이 상기 기판에 손상을 주는 것을 방지하기 위해 상기 링크를 절단하는 동안 상기 인접 부분에 입사하는 상기 레이저 출력의 오프 링크 에너지(off-link energy)를 감쇠하게 하는, 상기 자외선 레이저 출력을 생성시키고 향하는 단계를 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  2. 제 1항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 300nm보다 더 짧은, 전기적인 전도성 링크를 절단하는 방법.
  3. 제 2항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 266nm, 262nm, 212nm, 210nm, 또는 193nm인, 전기적인 전도성 링크를 절단하는 방법.
  4. 제 3항에 있어서, 상기 자외선 레이저 출력을 생성하는 단계는, 고체 상태의 Q-스위치된 자외선 광을 방출하는 레이저를 광학적으로 펌핑(pumping)함으로써 펄스로 된 자외선 레이저 출력을 형성하는 단계를 추가로 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  5. 제 1항에 있어서, 상기 페시베이션 층은 실리콘 디옥시드 또는 실리콘 질화물을 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  6. 제 5항에 있어서, 상기 페시베이션 층의 상기 높이는 적어도 약 0.5㎛인, 전기적인 전도성 링크를 절단하는 방법.
  7. 제 1항에 있어서, 상기 링크는, 약 2.5㎛미만의 피치 거리만큼 서로 떨어져 있는 상기 기판 성에 제작된 다수의 전기적인 전도성 링크 중 하나인, 전기적인 전도성 링크를 절단하는 방법.
  8. 제 1항에 있어서, 상기 링크 폭은 약 1.0㎛이하인, 전기적인 전도성 링크를 절단하는 방법.
  9. 제 1항에 있어서, 상기 스폿 영역은 약 2.0㎛미만의 직경을 갖는, 전기적인 전도성 링크를 절단하는 방법.
  10. 제 1항에 있어서, 상기 레이저 출력은, 상기 스폿 영역내의 상기 링크 중 거의 모든 링크가 제거된다는 것과, 하부에 있고 상기 링크에 의해 겹쳐지는 상기 기판이 손상되지 않는다는 것을 보장하기 위해 하부에 있고 상기 링크에 의해 겹쳐지는 상기 페시베이션 층의 부분을 제거하는, 전기적인 전도성 링크를 절단하는 방법.
  11. 제 1항에 있어서, 상기 링크 구조는, 상기 상부 페시베이션 층이 상기 링크를 절단하는 상기 자외선 레이저 출력에 의해 직접 부식되도록, 상기 링크 전체에 위치한 상부 페시베이션 층을 추가로 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  12. 제 1항에 있어서, 상기 링크는 메모리 장치 또는 ASIC의 일부를 형성하는, 전기적인 전도성 링크를 절단하는 방법.
  13. 제 1항에 있어서, 상기 페시베이션 층은 상기 미리 결정된 파장에서 흡수를 증가시키도록 도핑(doped)되는, 전기적인 전도성 링크를 절단하는 방법.
  14. 제 1항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 349nm 또는 355nm인, 전기적인 전도성 링크를 절단하는 방법.
  15. 제 1항에 있어서, 하부에 있고 상기 링크에 의해 겹쳐지는 상기 페시베이션 층은, 하부에 있고 상기 링크에 의해 겹쳐지는 상기 기판이 손상되지 않는다는 것을 보장하기 위해 상기 링크를 절단하는데 필요한 에너지를 초과하여 상기 레이저 출력의 에너지를 많이 감쇠시키는, 전기적인 전도성 링크를 절단하는 방법.
  16. 제 1항에 있어서, 상기 링크는 상기 기판 상에 제작된 다수의 전기적인 전도성 링크 중 하나이고, 상기 링크는, 상기 레이저 출력이 상기 제 2 링크에 손상을 주는 것을 방지하기 위해 상기 페시베이션 물질이 상기 링크 중 제 1 링크로부터 상기 링크 중 제 2 링크를 향해 반사되는 상기 레이저 출력의 에너지를 감쇠시키도록, 파장에 민감한 광 흡수 특성을 갖는 상기 페시베이션 물질에 의해 서로 분리되는, 전기적인 전도성 링크를 절단하는 방법.
  17. 반도체 기판 상에 제작된 제 1 전기적인 전도성 링크를 절단하는 방법으로서, 상기 제 1 링크는, 페시베이션 물질에 의해 제 2 전기적인 전도성 링크와 분리되며, 상기 페시베이션 물질은 상기 제 1 및 제 2 링크 사이에 위치하고 파장에 민감한 광 흡수 특성을 갖는, 제 1 전기적인 전도성 링크를 절단하는 방법에 있어서,
    상기 링크를 절단하는데 충분한 크기를 가지며, 상기 페시베이션 물질과 상호작용하는 미리 결정된 파장과 협력하는, 전력 밀도를 특징으로 하는 에너지를 갖는 상기 미리 결정된 파장의 자외선 레이저 출력을 생성시키고 상기 제 1 링크로 향하게 하는 단계로서, 상기 페시베이션 물질의 상기 파장에 민감한 광 흡수 특성은, 상기 레이저 출력이 상기 제 2 링크에 손상을 주는 것을 방지하기 위해 상기 페시베이션 물질이 상기 제 1 링크로부터 상기 제 2 링크로 반사된 상기 레이저 출력의 에너지를 감쇠하게 하도록, 자외선 레이저 출력을 생성시키고 제 1 링크로 향하게 하는 단계를 포함하는, 제 1 전기적인 전도성 링크를 절단하는 방법.
  18. 제 17항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 300nm보다 더 짧은, 제 1 전기적인 전도성 링크를 절단하는 방법.
  19. 제 17항에 있어서, 상기 제 1 및 제 2 링크는 약 2.5㎛미만의 피치 거리만큼 떨어져 있는, 제 1 전기적인 전도성 링크를 절단하는 방법.
  20. 링크와 기판 사이에 위치한 페시베이션 층을 포함하는 집적 회로 링크 구조에서 반도체 기판 상에 제작된 한 쌍의 전기적인 전도성 컨택트 패드(contact pad) 사이에서 전기적인 전도성 링크를 절단하는 방법으로서, 상기 페시베이션 층은 높이, 및 파장에 민감한 광 흡수 특성을 갖는, 한 쌍의 전기적인 전도성 컨택트 패드 사이에서 전기적인 전도성 링크를 절단하는 방법에 있어서,
    상기 컨택트 패드 양단 간에 높은 전기적 개방 저항(open resistance)을 생성하기 위해 상기 링크를 절단하고, 상기 링크 하부에 있는 상기 페시베이션 층 내에서 깊이 방향의 크레이터(crater)를 형성하기 위해 상기 페시베이션 층의 상기 파장에 민감한 광 흡수 특성과 상호작용하는 미리 결정된 파장을 갖는 자외선 레이저 출력을 생성시키고 상기 링크 구조로 향하게 하는 단계로서, 상기 페시베이션 층의 상기 높이와 파장에 민감한 광 흡수 특성은, 상기 레이저 출력이 상기 링크 하부에 있는 상기 기판에 손상을 주는 것을 방지하도록 협력(cooperate)하는, 자외선 레이저 출력을 생성시키고 상기 링크 구조로 향하게 하는 단계를 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  21. 제 20항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 300nm보다 더 짧은, 전기적인 전도성 링크를 절단하는 방법.
  22. 제 21항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 266nm, 212nm, 210nm, 또는 193nm인, 전기적인 전도성 링크를 절단하는 방법.
  23. 제 20항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 349nm 또는 355nm인, 전기적인 전도성 링크를 절단하는 방법.
  24. 제 11항에 있어서, 상기 상부 페시베이션 층은 상기 미리 결정된 파장에서 흡수를 증가시키도록 도핑되는, 전기적인 전도성 링크를 절단하는 방법.
  25. 제 17항에 있어서, 상기 페시베이션 물질은 상기 미리 결정된 파장에서 흡수를 증가시키도록 도핑되는, 제 1 전기적인 전도성 링크를 절단하는 방법.
  26. 제 17항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 약 349nm 또는 355nm인, 제 1 전기적인 전도성 링크를 절단하는 방법.
  27. 제 18항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은, 약 266m, 262nm, 212nm, 210nm, 또는 193nm인, 제 1 전기적인 전도성 링크를 절단하는 방법.
  28. 제 1항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 Nd:YLF 레이저에 의해 생성된 기본 파장의 제 3 고조파를 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  29. 제 17항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 Nd:YLF 레이저에 의해 생성된 기본 파장의 제 3 고조파를 포함하는, 제 1 전기적인 전도성 링크를 절단하는 방법.
  30. 제 20항에 있어서, 상기 레이저 출력의 상기 미리 결정된 파장은 Nd:YLF 레이저에 의해 생성된 기본 파장의 제 3 고조파를 포함하는, 전기적인 전도성 링크를 절단하는 방법.
  31. 제 9항에 있어서, 상기 스폿 영역은 약 1.0㎛미만의 직경을 갖는, 전기적인 전도성 링크를 절단하는 방법.
KR1020007012202A 1998-06-05 1999-06-04 자외선 레이저 출력으로 전기적인 전도성 링크를 절단하는방법 KR100696256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/092,490 1998-06-05
US09/092,490 US6057180A (en) 1998-06-05 1998-06-05 Method of severing electrically conductive links with ultraviolet laser output

Publications (2)

Publication Number Publication Date
KR20010043254A true KR20010043254A (ko) 2001-05-25
KR100696256B1 KR100696256B1 (ko) 2007-03-21

Family

ID=22233486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007012202A KR100696256B1 (ko) 1998-06-05 1999-06-04 자외선 레이저 출력으로 전기적인 전도성 링크를 절단하는방법

Country Status (10)

Country Link
US (1) US6057180A (ko)
EP (1) EP1092237B1 (ko)
JP (1) JP2002517902A (ko)
KR (1) KR100696256B1 (ko)
CN (1) CN1198329C (ko)
AU (1) AU4417799A (ko)
CA (1) CA2330653A1 (ko)
DE (1) DE69936646T2 (ko)
TW (1) TW445684B (ko)
WO (1) WO1999063592A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075830A1 (en) * 2005-01-12 2006-07-20 Eo Technics Co., Ltd. Method of processing an object having a passivation layer

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998759A (en) * 1996-12-24 1999-12-07 General Scanning, Inc. Laser processing
US6987786B2 (en) * 1998-07-02 2006-01-17 Gsi Group Corporation Controlling laser polarization
JP3630999B2 (ja) 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
US6300590B1 (en) * 1998-12-16 2001-10-09 General Scanning, Inc. Laser processing
US6323067B1 (en) * 1999-01-28 2001-11-27 Infineon Technologies North America Corp. Light absorption layer for laser blown fuses
US20040134894A1 (en) * 1999-12-28 2004-07-15 Bo Gu Laser-based system for memory link processing with picosecond lasers
US7838794B2 (en) * 1999-12-28 2010-11-23 Gsi Group Corporation Laser-based method and system for removing one or more target link structures
US7723642B2 (en) * 1999-12-28 2010-05-25 Gsi Group Corporation Laser-based system for memory link processing with picosecond lasers
US6281471B1 (en) 1999-12-28 2001-08-28 Gsi Lumonics, Inc. Energy-efficient, laser-based method and system for processing target material
US7671295B2 (en) * 2000-01-10 2010-03-02 Electro Scientific Industries, Inc. Processing a memory link with a set of at least two laser pulses
US20030222324A1 (en) * 2000-01-10 2003-12-04 Yunlong Sun Laser systems for passivation or link processing with a set of laser pulses
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US20060141681A1 (en) * 2000-01-10 2006-06-29 Yunlong Sun Processing a memory link with a set of at least two laser pulses
FR2810118B1 (fr) 2000-06-07 2005-01-21 Saint Gobain Vitrage Substrat transparent comportant un revetement antireflet
GB2386184B (en) * 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
WO2002024395A1 (en) * 2000-09-20 2002-03-28 Electro Scientific Industries, Inc. Laser processing of alumina or metals on or embedded therein
US7157038B2 (en) * 2000-09-20 2007-01-02 Electro Scientific Industries, Inc. Ultraviolet laser ablative patterning of microstructures in semiconductors
US6664500B2 (en) 2000-12-16 2003-12-16 Anadigics, Inc. Laser-trimmable digital resistor
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
EP1365880A4 (en) * 2001-01-31 2008-04-16 Electro Scient Ind Inc PREPARATION OF PATTERN OF MICROSTRUCTURES IN SEMICONDUCTORS WITH UV LASER
US20070173075A1 (en) * 2001-03-29 2007-07-26 Joohan Lee Laser-based method and system for processing a multi-material device having conductive link structures
US6777645B2 (en) 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
CA2436227A1 (en) * 2001-12-17 2003-06-26 Electro Scientific Industries, Inc. Processing a memory link with a set of at least two laser pulses
JP4006994B2 (ja) * 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
CN100485902C (zh) 2002-03-12 2009-05-06 浜松光子学株式会社 基板的分割方法
JP4358502B2 (ja) * 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
EP2216128B1 (en) 2002-03-12 2016-01-27 Hamamatsu Photonics K.K. Method of cutting object to be processed
US6951995B2 (en) 2002-03-27 2005-10-04 Gsi Lumonics Corp. Method and system for high-speed, precise micromachining an array of devices
US7332402B2 (en) * 2002-10-18 2008-02-19 Finisar Corporation Method for optically trimming electronic components
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
US6979798B2 (en) * 2003-03-07 2005-12-27 Gsi Lumonics Corporation Laser system and method for material processing with ultra fast lasers
EP1609559B1 (en) 2003-03-12 2007-08-08 Hamamatsu Photonics K. K. Laser beam machining method
US6947454B2 (en) * 2003-06-30 2005-09-20 Electro Scientific Industries, Inc. Laser pulse picking employing controlled AOM loading
US7616669B2 (en) * 2003-06-30 2009-11-10 Electro Scientific Industries, Inc. High energy pulse suppression method
KR101123911B1 (ko) * 2003-08-19 2012-03-23 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 특별히 맞추어진 전력 프로파일을 구비한 레이저 펄스를 사용하여 링크 처리를 하는 방법 및 레이저 시스템
JP4334308B2 (ja) * 2003-09-24 2009-09-30 オムロンレーザーフロント株式会社 配線修正装置
US20050144524A1 (en) * 2003-12-04 2005-06-30 International Business Machines Corporation Digital reliability monitor having autonomic repair and notification capability
US7287177B2 (en) * 2003-12-04 2007-10-23 International Business Machines Corporation Digital reliability monitor having autonomic repair and notification capability
US7629234B2 (en) * 2004-06-18 2009-12-08 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling
US20060000814A1 (en) * 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US20060191884A1 (en) * 2005-01-21 2006-08-31 Johnson Shepard D High-speed, precise, laser-based material processing method and system
US8084706B2 (en) * 2006-07-20 2011-12-27 Gsi Group Corporation System and method for laser processing at non-constant velocities
CN101990729B (zh) 2008-03-31 2013-02-27 伊雷克托科学工业股份有限公司 结合多重激光束以形成高重复率、高平均功率的极化激光束
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8593722B2 (en) 2011-07-05 2013-11-26 Electro Scientific Industries, Inc. Systems and methods for providing temperature stability of acousto-optic beam deflectors and acousto-optic modulators during use
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
USD671323S1 (en) 2012-04-06 2012-11-27 William Mitchell Scott Carrying tote
USD671322S1 (en) 2012-04-06 2012-11-27 William Mitchell Scott Carrying tote
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
USD685634S1 (en) 2012-04-27 2013-07-09 William Mitchell Scott Box
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
USD720539S1 (en) 2012-09-07 2015-01-06 William Mitchell Scott Box
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
USD712476S1 (en) 2012-11-09 2014-09-02 William Mitchell Scott Document holder
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
WO2014159464A1 (en) 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US10562132B2 (en) * 2013-04-29 2020-02-18 Nuburu, Inc. Applications, methods and systems for materials processing with visible raman laser
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US20220015245A1 (en) * 2018-11-21 2022-01-13 Lg Innotek Co., Ltd. Jig for via-hole processing, via-hole processing device, and via-hole processing method using same
KR20200076148A (ko) 2018-12-19 2020-06-29 엘지디스플레이 주식회사 베젤이 감소된 표시장치 및 그 제조방법
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
US11798880B2 (en) * 2021-09-27 2023-10-24 Innolux Corporation Electronic device and method of fabricating an electronic device
CN114619135A (zh) * 2022-03-14 2022-06-14 东莞市舟拓电路科技有限公司 一种自动识别压合板尺寸并进行裁切的设备

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228528B2 (en) * 1979-02-09 1992-10-06 Memory with redundant rows and columns
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4598039A (en) * 1984-07-02 1986-07-01 At&T Bell Laboratories Formation of features in optical material
JPH0821623B2 (ja) * 1985-09-20 1996-03-04 株式会社日立製作所 レ−ザ処理方法
US4684437A (en) * 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
US4810049A (en) * 1987-04-02 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Reducing bend and coupling losses in integrated optical waveguides
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
US4834834A (en) * 1987-11-20 1989-05-30 Massachusetts Institute Of Technology Laser photochemical etching using surface halogenation
US4780177A (en) * 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist
US4915981A (en) * 1988-08-12 1990-04-10 Rogers Corporation Method of laser drilling fluoropolymer materials
JP2569139B2 (ja) * 1988-08-24 1997-01-08 株式会社日立製作所 イオンビーム加工方法
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5066998A (en) * 1989-06-30 1991-11-19 At&T Bell Laboratories Severable conductive path in an integrated-circuit device
US5185291A (en) * 1989-06-30 1993-02-09 At&T Bell Laboratories Method of making severable conductive path in an integrated-circuit device
US5108785A (en) * 1989-09-15 1992-04-28 Microlithics Corporation Via formation method for multilayer interconnect board
US5021362A (en) * 1989-12-29 1991-06-04 At&T Bell Laboratories Laser link blowing in integrateed circuit fabrication
US5096850A (en) * 1991-04-23 1992-03-17 Harris Corporation Method of laser trimming
US5293025A (en) * 1991-08-01 1994-03-08 E. I. Du Pont De Nemours And Company Method for forming vias in multilayer circuits
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
JP3212405B2 (ja) * 1992-07-20 2001-09-25 富士通株式会社 エキシマレーザ加工方法及び装置
US5265114C1 (en) * 1992-09-10 2001-08-21 Electro Scient Ind Inc System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device
US5378313A (en) * 1993-12-22 1995-01-03 Pace; Benedict G. Hybrid circuits and a method of manufacture
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
KR0151383B1 (ko) * 1994-06-16 1998-10-01 문정환 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH08172063A (ja) * 1994-12-16 1996-07-02 Sumitomo Heavy Ind Ltd レーザリペア装置
US5541731A (en) * 1995-04-28 1996-07-30 International Business Machines Corporation Interferometric measurement and alignment technique for laser scanners
US5623449A (en) * 1995-08-11 1997-04-22 Lucent Technologies Inc. Flag detection for first-in-first-out memories
US5950071A (en) * 1995-11-17 1999-09-07 Lightforce Technology, Inc. Detachment and removal of microscopic surface contaminants using a pulsed detach light
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
JPH10151309A (ja) * 1996-11-23 1998-06-09 Bridgestone Corp 浴水循環器
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075830A1 (en) * 2005-01-12 2006-07-20 Eo Technics Co., Ltd. Method of processing an object having a passivation layer

Also Published As

Publication number Publication date
TW445684B (en) 2001-07-11
DE69936646T2 (de) 2008-05-21
US6057180A (en) 2000-05-02
DE69936646D1 (de) 2007-09-06
EP1092237B1 (en) 2007-07-25
CN1303519A (zh) 2001-07-11
CA2330653A1 (en) 1999-12-09
KR100696256B1 (ko) 2007-03-21
WO1999063592A1 (en) 1999-12-09
JP2002517902A (ja) 2002-06-18
AU4417799A (en) 1999-12-20
CN1198329C (zh) 2005-04-20
EP1092237A1 (en) 2001-04-18

Similar Documents

Publication Publication Date Title
KR100696256B1 (ko) 자외선 레이저 출력으로 전기적인 전도성 링크를 절단하는방법
KR100804253B1 (ko) 레이저 섬유 증폭기의 증폭기 출력 제어 방법
US7482551B2 (en) Processing a memory link with a set of at least two laser pulses
US6574250B2 (en) Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
WO2002005345A1 (en) Uv laser system and method for single pulse severing of ic fuses
US20120160814A1 (en) Methods and systems for link processing using laser pulses with optimized temporal power profiles and polarizations
JP2005512814A (ja) 少なくとも２つのレーザパルスの組によるメモリリンクの処理
US20030222324A1 (en) Laser systems for passivation or link processing with a set of laser pulses
US20060141681A1 (en) Processing a memory link with a set of at least two laser pulses

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee