KR20010041556A - 광전 다중칩 모듈 - Google Patents

광전 다중칩 모듈 Download PDF

Info

Publication number
KR20010041556A
KR20010041556A KR1020007009740A KR20007009740A KR20010041556A KR 20010041556 A KR20010041556 A KR 20010041556A KR 1020007009740 A KR1020007009740 A KR 1020007009740A KR 20007009740 A KR20007009740 A KR 20007009740A KR 20010041556 A KR20010041556 A KR 20010041556A
Authority
KR
South Korea
Prior art keywords
polymer layer
optical
electrical
waveguide
substrate
Prior art date
Application number
KR1020007009740A
Other languages
English (en)
Inventor
로베르트슨매츠
구스타프슨괴란
하겔올리존
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20010041556A publication Critical patent/KR20010041556A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12104—Mirror; Reflectors or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

기판(19)의 상부의 박막 다층 구조는 적합한 굴절률을 가지고, 광 도파관(9)을 형성한 3개의 폴리머 층(31, 35, 39)을 가진다. 신호 도전 금속층(33, 37, 41)은 이런 3개의 박막층에 위치된다. 금속이 도파관 코어에 에칭됨으로써, 채널형의 보통의 광 도파관은 상기 코어 및 클래드 물질의 굴절률 차를 가지도록 달성된다. 구멍은 폴리머 층내에서 에칭되어 전기 바이어스를 형성한다. 레이저 제거로 미러를 형성하여, 다른 유사한 세트의 3개의 폴리머 층이 도시된 층의 상부에 사용되는 경우에, 어떤 구성 요소(7)에 광 도파관을 접속하고, 광 바이어스를 제공한다.따라서, 전기 및 광학 상호 접속부는 최소수의 폴리머 층을 사용하여 다층 구조에 통합될 수 있고, 광 도파관은 저 손실을 가지도록 구성될 수 있다.

Description

광전 다중칩 모듈{OPTOELECTRIC MULTICHIP MODULE}
오늘날, 전기 통신 시스템은 서로 다른 도파관에서 전파하는 광을 이용하여 더욱 더 확장되어 왔다. 광 네트워크, 즉 "Fibre To (In/From) the Home", "Fibre To (In/From) the Customer (Business)" 등으로 불리워지는 소위 로컬 액세스 네트워크를 가정 및 사무실 까지도 확장하는 데에 있어 상당한 흥미가 있다. 또한, 사무실에서의 컴퓨터를 상호 접속하고, 컴퓨터 장비 내부에 통신하며, 컴퓨터 및 프린터등의 주변 기기간의 통신을 위해 사용된 LAN(근거리 통신망)의 광 네트워크의 용도를 확장하는 데에 상당한 흥미가 있다. 이런 확장을 달성하기 위하여, 광 네트워크의 부품의 비용은 물론 가능한 많이 감소되어야 한다. 매우 중요한 비용은 레이저, LED 등을 포함하는 광 전송기 및 수신기 모듈 과, 다른 능동 또는 수동 광 소자를 생산하는 것과 관계가 있다.
몇몇 케이스에서만, 광전 및 전기 광학 모듈을 상업적으로 제조할 시에 비용을 극적으로 줄일려고 시도되어 왔다. 예를 들면, 모토로라사는 시장에서 "OPTOBUS"라 불리는 개념을 사용하였다. 이에 대한 상세 사항은 냅 등에 의한 미국 특허 제 5,659,648 호에 기재되어 있다. 폴리이미드로 제조된 기판에 기초한 다층 구조에는 광 신호층이 전기 도전 금속층간의 전기 절연층으로 사용된다. 도 1 및 2에서, 이런 구조는 폴리머 물질의 도파관 코어(17,18, ... 및 45, 46)를 포함하는 데, 이런 코어의 측면에는 중심층의 금속 스트립(strip)이 제공되고, 상기 금속층은 도파관 클래드(cladding)의 부분을 형성한다. 중심층의 상부 아래위의 층은 폴리이미드로 형성되고, 오버클래드 및 언더클래드를 구성한다. 도 3에 도시된 구조에서, 전체 금속층(52, 60)은 부가적으로 중심층 및 폴리머 클래드층 사이에 위치된다. 전기 신호 도체를 위치시키는 것에 대해서는 상세히 제공되지 않는다.
본 발명은 광전 다중칩 모듈 및 이를 기본적으로 폴리머 물질을 이용하여 제조하는 방법에 관한 것이다.
본 발명은 첨부한 도면을 참조로 비제한 실시예로 상세히 설명된다.
도 1은 전기 신호 경로 및 광 도파관을 형성하는 다층 구조로 커버(cover)된 기판의 부분의 평면도로서, 이런 부분은 특히 커넥터를 가진 전송기 모듈 및 수신시 모듈을 나타낸다.
도 2는 특정 광 도파관 및 레이저 칩의 장착 상태(mounting)를 도시한 확대 평면도이다.
도 3은 구성을 나타낸 광 도파관에 대해 수직으로 취해진 단면도이다.
도 4는 표면 방출 레이저 칩의 장착 상태 와, 전기 신호 경로 및 광 도파관에 대한 상기 칩의 접속부를 도시한 단면도이다.
도 5는 기판상의 커넥터 소자의 장착 상태를 도시한 사시도이다.
도 6은 표면 방출 레이저 칩의 장착 상태 와, 전기 신호 경로 및 광 도파관에 대한 상기 칩의 접속부를 도시한 단면도이다.
도 7은 전송기 모듈 및 수신시 모듈을 위한 커넥터의 선택적인 실시예를 도시하는 도 1과 유사한 평면도이다.
본 발명의 목적은 전기 및 광학 접속을 한 다층 구조를 제공하는 것이다.
본 발명의 다른 목적은 저 손실을 가진 전기적 상호 접속 및 광학 접속을 한 다층 구조를 제공하는 것이다.
본 발명의 또다른 목적은 최소수의 처리 단계를 이용하여 용이하게 실행될 수 있는 전기 및 광학 접속을 한 다층 구조를 제조하는 방법을 제공하는 것이다.
적절한 기판의 상부위에 다층 구조를 순차적으로 형성하기 위해서는 박막 공정이 사용된다. 다층 구조에서, 적절한 폴리머의 하나 이상의 박막층은 신호 도전 금속층을 분리한 전기 절연층 및, 광 도파관의 층으로서 사용된다. 박막 구조의 재료는 적절히 선택된 어떤 광 파장에 대해 광학적으로 투명하고, 이런 파장에 대해 적합한 굴절률을 갖도록 선택된다. 일반적으로, 신호 도전 금속층은 광 도파관을 형성하는 3개의 박막층 사이에 및/또는 상부 위에 및/또는 아래에 위치되지만, 금속은 도파관 코어에서 에칭됨으로써, 이런 코어 및 클래드 재료의 굴절률 차를 가진 형태의 광 도파관이 달성되며, 즉, 클래드는 투명한 광학 재료로 되어, 박막 구조의 하부층 및 상부층의 부분으로 형성된다. 따라서, 전기적 및 광학적 상호 접속부는 최소수의 폴리머층을 사용하여 다층 구조에 통합될 수 있고, 광 도파관은 이들을 형성하기 위한 어떤 금속층도 갖지 않거나, 또는 도파관 코어 바로 근처에도 금속층을 갖지 않도록 구성될 수 있다. 각종 구성 요소가 레이저, 광 다이오드, 광학 장치용 전자 구동 회로, 전자 논리 및 메모리 회로 등과 같은 다층 구조에 설치될 수 있다. 이런 구성 요소는 예컨대 플립-칩이 장착되거나 배선이 접착될 수 있다. 예컨대, 리본형의 조합된 케이블은 전기 도체 및 광 도파관 양자를 수용하도록 형성될 수 있다.
1997년 10월 26-30일, 스웨덴, 노르괴핑, First IEEE Int. Symp. on Polymeric Electronics packaging에서, M. Robertsson, A. Dabek, G. Gustafsson, O.-J. Hagel, M. Popall에 의한 "New Patternable Dielectric and Optical Materials for MCM-L/D- and o/e-MCM-packaging"에 기재되어 있는 바와 같이, 기술될 다중칩 모듈의 제조법은 일반적으로 재료의 용도에 기초로 한다. 여기서, 광-패턴 가능 폴리머 물질,ORMOCERTM은 광전 다중칩 모듈에 적당하여 광 도파관을 형성할 수 있도록 개재되어 있다. 특히, 이런 물질의 굴절률은 광 도파관 구조의 코어 및 클래드를 생산하기 위해 변화될 수 있다. 게다가, 이런 물질은 비교적 저온의 1200내지 1800에서 처리될 수 있다. 또한, 이런 물질은 양호한 에칭 특성을 가지고 있다. 저온 처리로, 고온 처리에 적절치 않은 저 비용 기판도 사용하여, 회로판에 사용된 표준 물질, FR4-에폭시, BT-박층, 실리콘 웨이퍼, 세라믹, 유리, 폴리머의 얇은 막 및 다른 물질 등의 기판이 사용될 수 있다.
도 1에서, 각종 층으로 코팅된 기판의 부분의 평면도가 도시되는 데, 이는 상기 기판상에 장착된 광학 및 전기 부품을 가지고 있다. 기판을 제조하여 그 상에 장착된 부품을 가진 후에, 기판은 스퀘어(square) 모듈(1)로 분할되고, 분할선은 (3)으로 표시되며, 기판을 절단하는 마크는 (5)로 도시된다. 도시된 표면 방출 레이저 칩(7)은 5개의 개별 레이저 유니트를 구비한다. 이런 레이저 유니트는 서로 병렬로, 그리고 분할선(3)에 수직으로 연장하는 5개의 대응하는 광 도파관(9)으로 발광하고, 이런 분할선을 넘어서 이웃한 모듈(1)로도 발광한다. 레이저 칩(7)이 장착되는 모듈상에서, 전자 구동 회로 칩(11)이 위치되고, 전기 접촉 패드(13)는 도시되지 않은 칩 캐패시터의 배선 접속을 위해 고려된 모듈(1)의 한계(margin) 영역내에 위치된다. 광 도파관(9)이 연장하는 이웃한 모듈상에는 광 검출기 칩(15)이 5개의 병렬 광 도파관(9)으로부터 광을 수신하도록 위치된다. 3개의 전자 구동기 칩(17)은 또한 이런 모듈상에 위치되고, 또한 전기 접촉 패드가 제공된다. 광학 및 전자 칩(7, 15, 11, 17)은, 점선으로 도시된 접촉 패드(18)로 설명되는 바와 같이, 예를 들어 볼 그리드 어레이 방법에 의해 기판에 전기적으로 접속될 수 있다.
도 4의 부분 정면도에서, 광 도파관(9)을 형성하고, 그 기판(19)의 상부상에 위치되는 상이한 층이 도시되고, 또한 전기 도전 층과, 상이한 레벨에서의 층간의 상호 접속부가 도시된다. 표준 다층형의 기판(19)은 제각기 하부면 및 상부면상의 금속층(21, 23) 과 2개의 내부 금속층(25, 27)을 갖는다. 이런 금속층은 모두 각종 부분 사이에 적당한 전기 도체 경로를 형성하도록 패턴될 수 있다. 또한, 기판의 금속층(21 내지 27)을 통상적인 방식으로 적당한 위치에서 상호 접속하도록 바이어스(vias)를 형성할 수 있다. 기판(19)의 상위 금속층(23)의 상부에는 제 1 패턴된 얇은 금속층(29)이 인가되어, 기판(19)의 상위 내부의 두꺼운 금속층(27)을 접촉시키기 위한 바이어스(30)를 형성한다. 얇은 금속층(29)의 상부에는 제 1 폴리머 층(31)이 인가되고, 이런 층의 상부에는, 차례로 신호 전송을 위한 일련의 제 2 얇은 전기 도전 금속층(33), 제 2 폴리머 층(35), 신호 전송을 위한 제 3 의 전기 도전적인 얇은 금속층(37), 제 3 폴리머 층(39), 신호 전송을 위한 제 4 의 전기 도전적인 얇은 금속층(41)이 위치된다. 구동 회로(11)는 여기에 도시된 바와 같이 배선(42)에 의해 제 3 금속층(37)의 접촉 영역에 접속될 수 있다.
폴리머 층(31, 35, 39)은 전술된 바와 같이 폴리머 ORMOCER로 구성된다. 폴리머 층(31, 35, 39)은 아래에 기술되는 바와 같이 광 도파관의 언더클래드, 도파관 코어 및 오버클래드를 형성할 수 있도록 적합한 굴절률을 갖는다. 제 1 또는 하부 및 제 3 또는 상부 폴리머 층(31, 39)의 통상적인 두께는 5㎛ 내지 20㎛, 예컨대 10㎛이고, 제 2 또는 중간 폴리머 층(35)의 두께는 5㎛ 내지 70㎛, 예컨대 20㎛이다. 이런 폴리머 층은 모두 패턴될 수 있지만, 우선 상이한 레벨간의 전기 접속을 위한 구멍만을 통해 구멍 또는 컷아웃(cutouts)의 매우 작은 전체 영역만을 포함한다. 게다가, 제 2 폴리머 층(37)은 패턴되어, 아래에 기술되는 바와 같이, 클래드 부분이 상기 층내에 형성된 도파관 코어의 측면에 형성되도록 한다. 상부 폴리머 층(35, 37)은 패턴되어, 도 1에 도시된 바와 같이, 하나 또는 둘의 모듈(1)에 접속될 광 커넥터(44)를 정렬하기 위한 긴 병렬 홈(43)을 포함할 수 있다. 또한, 상부 폴리머 층(39)은 컷아웃을 가져, 그 금속층에 제공된 접촉 패드(13)를 가진 구조의 상부측으로부터 제 3 전기 신호 층(37)을 전기 접촉할 수 있다.
전기 신호 층(29, 33, 37, 41)은 모두 매우 얇고, 통상적으로 3㎛ 의 두께를 가질 수 있는 데, 이는 200㎛ 정도일 수 있는 기판 금속층(21, 23, 25, 27)의 두께와 비교된다. 상부 다층 구조의 3개의 내부층(29, 33, 37)은 스퍼터링에 의해 알루미늄으로 제조될 수 있다. 상부층(41)은, 최하부의 스퍼터된 알루미늄 층, 그 상의 매우 얇은 티타늄 층 및 얇은 구리 층 과, 그 상부에서 얇은 금 층으로 코팅된 두꺼운 니켈 층으로 이루어진 일련의 층으로 구성된다. 이들은 모두 패턴되어, 도체 경로 및 전기 접촉 패드를 형성하여, 구멍을 통해 하위 폴리머 층을 채워 그 밑에 위치된 전기 도전 층을 접촉시킨다. 얼마간의 금속 물질은 각 전기 신호 층에 남겨질 수 있고, 특히, 도파관내의 광의 전파를 간섭하지 않고, 도파관 코어의 단면을 균일하게 하고,똑바로 연장하도록 광 도파관 코어를 형성하는 영역에서 제 3 폴리머 층(39)의 하부면 및 상부면에서는 금속 물질이 없다.
도 2의 확대도에서, 상부 금속층 및 상부 폴리머 층이 도시되고, 특히, 레이저 칩(7) 아래의 영역이 도시된다. 도파관(9)은 여기서 제 2 폴리머 층(35)의 스트립으로 형성된 도파관 코어(51)를 포함하는 것으로 되어 있다. 이런 층의 코어(51)의 측면에서, 홈(53)은, 도 3의 단면도에 도시되어 있는 바와 같이, 다음 폴리머 층, 제 3 또는 상부 폴리머 층(39)으로부터의 물질로 채워지도록 형성되어 있다. 홈(53)은 오버클래드 및 언더클래드 층의 두께에 대응하는 폭, 즉, 예컨대 10㎛의 폭을 가질 수 있다. 홈(53) 및 도파관(9)은 레이저 칩(7) 아래로 연장하고, 여기서, 각 도파관내에는, 또한 도 4에 도시된 바와 같이, 미러(55)가 층 조립체의 상부에서 제거되는 레이저에 의해 생성된 깊은 경사 리세스(recess)로 형성된다. 층 조립체의 표면에 있는 미러 리세스(55)의 하나 이상의 에지(edge)는 상부 금속층(41)의 금속의 스트립(57)으로 제한되고, 이런 금속 스트립(57)의 적당한 측면은 각 미러 리세스(55)의 위치를 설정한다. 레이저 칩(7)을 전기적으로 접촉시켜, 레이저 칩을 납땜할 시에 표면 인장력을 이용하여 상기 레이저 칩을 정렬시키는 접촉 패드(59)는 또한 상부 금속층(41)에 의해 형성된다. 따라서, 접촉 및 정렬 패드(59) 와 미러 설정 스트립(57)은 동일한 금속층에 의해 형성되고, 이런 금속층을 패턴하는 동일한 마스크 단계를 이용하여 형성된다.
도 1의 하부, 특히, 도 5에서, 커넥터 구조(44)가 도시되어 있다. 이는 스웨덴 특허원 제9504549-8호에 기술되어 있는 바와 같은 종류의 커넥터를 형성하도록 되어 있다. 커넥터 구조(44)는 연장된 구형판의 형상을 가지는 데, 상기 구형판의 긴 측면에는 리브(rib)(61)가 하향으로 돌출되어 있다. 이런 리브는 대칭적으로 긴 측면에 위치되고, 구형 커넥터 몸체의 짧은 측면으로부터 얼마간 떨어져서 끝을 이룬다. 리브(61)는, 이들을 컷아웃 홈(63)에 배치함으로써 커넥터 구조를 거의 위치시키도록 되어 있고, 상기 홈은 모두 폴리머 층 및 기판(19)을 통과한다. 홈은 예컨대 모든 금속층 및 폴리머 층을 인가한 후, 구성 요소를 장착하기 전에 머신(machined)된다. 커넥터 구조(44)의 미소 위치 조정 또는 정렬을 위해서는 도시되지 않은 저(low) 정렬 리브가 고(high) 리브(61)간의 커넥터 구조판의 부분의 아래쪽에 배치된다. 저 정렬 리브는 전술된 바와 같은 구조에서 상부 폴리머 층의 홈과 협력한다.
커넥터 구조(44)는 2개의 이웃한 모듈(1)을 브릿지(bridge)한다. 이는 모듈간으로 연장하는 도파관(9) 위에 위치되고, 도파관에 대한 정렬 커넥터를 형성하도록 되어 있다. 커넥터 구조(44)는 다른 구성 요소가 코팅된 기판(19)상에 설치될 시와 동일한 시간에 설치되고, 예컨대, 도 1에 도시되어 있는 바와 같이, 접착 패드(67)에 의해 기판의 표면에 부착될 수 있다. 도 1 및 5에 설명된 실시예에서, 커넥터 구조의 판형 몸체의 단부는 레이저 칩(7) 및 광 검출기 칩(15)을 통해 연장하여 그의 보호부(protection)를 형성한다. 구성 요소 및 커넥터 구조의 모두를 설치한 후에, 기판(19)은 예컨대 마크(5)로 설정된 바와 같이 선(3)을 따라 절단함으로써 개별 모듈(1)로 스플릿(split)된다. 그런 절단 동작 후에, 도파관(9)은 또한 모듈 경계에서의 단부를 갖도록 절단된다. 그 후, 도파관의 단부는 커넥터 구조(44)의 절단 단부와 동일한 수직면에 위치되고, 이런 수직면은 스플릿 동작에 의해 2개의 커넥터로 분리되는 데, 이 중의 하나는 각 모듈(1)상에 있다.
기판을 모듈로 스플릿하기 전에 커넥터 구조(44)를 부착하여, 기본적으로 2개의 커넥터를 하나의 동작으로 부착하고, 도파관의 단부면과 동일한 절단면에 위치된 개별 커넥터의 단부면을 가짐으로써 제조 비용이 낮추어질 수 있는 데, 상기 절단면은 저 감쇠률을 가진 잘 정렬된 도파관 커넥션을 형성하도록 필요한 단부면의 연마를 용이하게 한다.
도파관이 물론 에지로 형성되도록 하는 표면 구조에서는 방출 레이저가 사용될 수 있다. 이는 도 6의 단면도에서 설명된다. 여기서,에지-방출(edge-emitting) 레이저 유니트(7')는 2개의 상부 폴리머 층(35 및 39)에 형성된 리세스(71)내에 설치된다. 이런 레이저 유니트는 각 도파관(11)으로 발광시키는 다수의 개별 레이저를 포함한다. 레이저 유니트(7')는 부가적인 폴리머 층(73)에 의해 보호될 수 있다. 이런 층(73)은 또한 레이저 유니트(71)의 표면 과 도파관(11)의 대향 단부면 사이로 들어갈 수 있다. 그 후, 여기에는, 레이저 유니트의 굴절률에 부합(match)할 적절한 굴절률 및, 레이저 유니트로부터 도파관(11)에 결합된 광의 감쇠률을 낮추고, 레이저 유니트로의 배면 반사률을 감소시킬 도파관이 제공된다.
커넥터 구조의 선택적인 실시예는 도 7에 도시되어 있다. 커넥터 구조(44')는 여기서 2개의 인접한 다층 모듈의 주요부 및 각 모듈의 모든 구성 요소를 커버하는 것으로 설명된다. 절단 홈(63')은 각 모듈의 2개의 대향 에지에 위치되고, 병렬 저 리브(43')는 홈 다음으로 연장한다. 저 리브는 각 모듈의 3개의 에지에 병렬인 연속적인 리브로서 설계되어, 커넥터 구조(44') 및, 기판을 스플릿할 시에 형성된 개별 커넥터를 정확히 위치 조정하는 주요 기능 이외에 상기 3개의 에지에서의 각 모듈을 실(seal)한다.

Claims (33)

  1. 전기 및 광학 신호 도전용 다층 구조로서,
    언더클래드를 형성하는 제 1 폴리머 층,
    상기 제 1 폴리머 층의 상부에 위치되고, 하나 이상의 도파관 코어를 포함하는 제 2 폴리머 층 및,
    상기 제 2 폴리머 층의 상부에 위치되고, 오버클래드를 형성하는 제 3 폴리머 층을 구비하는 전기 및 광학 신호 도전용 다층 구조에 있어서,
    폴리머 층의 하나의 대향면에 위치되고, 전기 신호 도체를 형성하는 2개의 패턴된 금속층을 포함하는 데, 상기 폴리머 층은 전기 절연적이고, 상기 2개의 금속층은 패턴됨으로써, 제 2 폴리머 층에 위치되는 2개의 금속층의 한 금속층의 하나 이상의 도파관에서, 금속 물질은 하나 이상의 도파관 코어에 병렬인 하나 이상의 스트립에서 제거되어, 하나 이상의 도파관은 단지 폴리머 층의 물질로 바운드되거나 둘려싸이는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  2. 제 1 항에 있어서, 상기 제 2 폴리머 층은 스트립형 리세스를 도파관 코어의 측면에 형성하도록 패턴되고, 상기 스트립형 리세스에는 상기 제 3 폴리머 층으로부터의 물질이 위치되어 측면 클래드를 형성하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  3. 제 2 항에 있어서, 상기 도파관 코어의 측면에서의 상기 스트립형 리세스의 폭 및, 상기 제 1 및 3 폴리머 층의 두께는 실질적으로 서로 동일한 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  4. 제 1 내지 3 항의 어느 한 항에 있어서, 전기 신호 경로를 가진 기판을 포함하는 데, 상기 폴리머 층은 상기 기판의 표면상에 사용되고, 상기 다층 구조는 다층 구조를 분할한 다수의 개별 다층 모듈 및, 2개의 이웃한 다층 모듈 사이로 연장하여 이에 따라 2개의 이웃한 다층 모듈 사이로 연장하는 광 도파관을 형성하는 하나 이상의 도파관 코어를 더 포함함으로써, 모듈의 다층 구조를 분할할 시에 광 도파관은 2개의 부분으로 분할되고, 상기 부분의 각 하나는 분리 모듈상에 위치되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  5. 제 4 항에 있어서, 2개의 부분으로 분할되는 상기 광 도파관에서의 폴리머 층의 자유 표면 및, 2개의 이웃한 다층 모듈상에 설치된 커넥터 구조를 포함하는 데, 이에 의해, 모듈의 다층 구조를 분할할 시에, 상기 커넥터 구조는 2개의 부분으로 분할되고, 각 부분은 또한 2개의 부분으로 분할되는 광 도파관의 각 부분에 대한 커넥터인 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  6. 제 5 항에 있어서, 상기 커넥터 구조는 상기 2개의 이웃한 다층 모듈의 주요 부분을 커버하도록 설치됨으로써, 모듈의 다층 구조를 분할할 시에, 생성된 모듈은 상기 모듈 및, 상기 모듈상에 설치된 가능 구성 요소의 캡슐 봉입부를 형성하도록 커넥터 구조의 대응 커넥터 부분을 가지는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  7. 제 1 내지 6 항의 어느 한 항에 있어서, 상기 폴리머 층의 리세스를 포함하는 데, 상기 리세스가 위치됨으로써, 광 도파관은 상기 리세스의 측벽 표면내의 단부면 및, 광학 신호를 제각기 광 도파관으로부터 및/또는 광 도파관에 대한 광 구성 요소에 결합하기 위해 상기 리세스내에 설치된 광 구성 요소를 가지는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  8. 전기 및 광학 신호 도전용 다층 구조에 있어서,
    일련의 층은,
    제 1 패턴된 금속층,
    언더클래드를 형성하는 전기 절연의 제 1 폴리머 층,
    제 2 패턴된 금속층,
    도파관 코어 및, 상기 도파관 코어의 측면에서 측면 클래드를 형성하고, 상기 도파관 코어 보다 낮은 굴절률을 가진 스트립을 포함하는 전기 절연의 제 2 폴리머 층,
    제 3 패턴된 금속층 과,
    오버클래드를 형성하는 전기 절연의 제 3 폴리머 층을 구비하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  9. 광학 신호 도전용 다층 구조에 있어서,
    일련의 층은,
    언더클래드를 형성하는 전기 절연의 제 1 폴리머 층,
    도파관 코어 및, 상기 도파관 코어의 측면에서 측면 클래드가 형성되고, 상기 도파관 코어 보다 낮은 굴절률을 가진 좁은 스트립을 포함하는 전기 절연의 제 2 폴리머 층 과,
    오버클래드를 형성하는 전기 절연의 제 3 폴리머 층을 구비하는 데,
    상기 좁은 스트립의 폭 및, 상기 언더클래드 및 오버클래드의 두께는 실질적으로 서로 동일한 것을 특징으로 하는 광학 신호 도전용 다층 구조.
  10. 제 1 내지 9 항의 어느 한 항에 있어서, 상기 제 1 및 3 폴리머 층은 실질적으로 전체 층이고, 상기 전체 층은 모두 다층 구조를 통해 확장하고, 상이한 층간의 전기 및 광학 접속부 와, 외부에 대한 전기 및 광학 접속부의 구멍만을 통하는 것을 특징으로 하는 광학 신호 도전용 다층 구조.
  11. 제 1 내지 10 항의 어느 한 항에 있어서, 상기 다층 구조의 표면에 설치된 광학 및/또는 전기 구성 요소 및, 상기 구성 요소 및 상기 다층 구조의 표면의 적어도 부분을 커버하는 부가적인 폴리머 층을 포함하는 것을 특징으로 하는 광학 신호 도전용 다층 구조.
  12. 제 11 항에 있어서, 상기 부가적인 폴리머 층은 상기 구성 요소 및 도파관간의 광학 결합력을 향샹시키도록 선택된 적합한 굴절률을 가지고, 구성 요소가 광학 신호를 방출하거나 수신하도록 배치되는 상기 구성 요소의 표면 및 광 도파관의 단부면간의 하나 이상의 스페이스 또는 슬롯으로 들어가는 것을 특징으로 하는 광학 신호 도전용 다층 구조.
  13. 제 1 내지 12 항의 어느 한 항에 있어서, 하나의 시퀀스가 다른 하나의 시퀀스의 상부에 형성되는 2개 이상의 시퀀스의 폴리머 층 및, 각 시퀀스에 위치된 광 도파관을 포함하는 것을 특징으로 하는 광학 신호 도전용 다층 구조.
  14. 전기 및 광학 신호 도전용 다층 구조로서,
    언더클래드를 형성하는 제 1 폴리머 층,
    상기 제 1 폴리머 층의 상부에 위치되고, 하나 이상의 도파관 코어를 포함하는 제 2 폴리머 층 및,
    상기 제 2 폴리머 층의 상부에 위치되고, 오버클래드를 형성하는 제 3 폴리머 층을 구비함으로써,
    상기 폴리머 층내에 하나 이상의 광 도파관이 형성되는 전기 및 광학 신호 도전용 다층 구조에 있어서,
    전기 신호 경로를 가진 기판을 포함하는 데, 상기 폴리머 층은 상기 기판의 표면상에 사용되고, 상기 다층 구조는 다층 구조를 분할한 다수의 개별 다층 모듈 및, 2개의 이웃한 다층 모듈 사이로 연장하여 이에 따라 2개의 이웃한 다층 모듈 사이로 연장하는 광 도파관을 형성하는 하나 이상의 도파관 코어를 더 포함함으로써, 모듈의 다층 구조를 분할할 시에 광 도파관은 2개의 부분으로 분할되고, 상기 부분의 각 하나는 분리 모듈상에 위치되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  15. 제 14 항에 있어서, 2개의 부분으로 분할되는 상기 광 도파관에서의 폴리머 층의 자유 표면 및, 2개의 이웃한 다층 모듈상에 설치된 커넥터 구조를 포함하는 데, 이에 의해, 모듈의 다층 구조를 분할할 시에, 상기 커넥터 구조는 2개의 부분으로 분할되고, 각 부분은 또한 2개의 부분으로 분할되는 광 도파관의 각 부분에 대한 커넥터인 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  16. 전기 및 광학 신호 도전용 다층 구조로서,
    언더클래드를 형성하는 제 1 폴리머 층,
    상기 제 1 폴리머 층의 상부에 위치되고, 하나 이상의 도파관 코어를 포함하는 제 2 폴리머 층 및,
    상기 제 2 폴리머 층의 상부에 위치되고, 오버클래드를 형성하는 제 3 폴리머 층을 구비함으로써,
    상기 폴리머 층내에 하나 이상의 광 도파관이 형성되는 전기 및 광학 신호 도전용 다층 구조에 있어서,
    상기 폴리머 층의 리세스를 포함하는 데, 상기 리세스가 위치됨으로써, 광 도파관은 상기 리세스의 측벽 표면내의 단부면 및, 광학 신호를 제각기 광 도파관으로부터 및/또는 광 도파관에 대한 광 구성 요소에 결합하기 위해 상기 리세스내에 설치된 광 구성 요소를 가지는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조.
  17. 전기 및 광학 신호 도전용 다층 모듈의 제조 방법으로서,
    기판을 제공하는 단계,
    상기 기판에 제 1 폴리머 층을 사용하여 언더클래드를 형성하는 단계,
    상기 제 1 폴리머 층의 상부에 제 2 폴리머 층을 사용하여 하나 이상의 도파관 코어를 형성하는 단계 및,
    상기 제 2 폴리머 층의 상부에 제 3 폴리머 층을 사용하여 오버클래드를 형성하는 단계로 이루어지는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법에 있어서,
    2개의 금속층을 사용하는 단계로서, 상기 금속층의 하나는 상기 폴리머 층의 하나의 표면에서 전기 절연하고, 상기 금속층의 다른 하나는 상기 폴리머 층의 상기 하나의 대향 표면에서 전기 절연하는 단계 및, 전기 신호 도체를 형성하도록 2개의 금속층을 패턴하는 단계를 포함하는 데, 상기 제 2 폴리머 층에 위치되는 2개의 금속층의 하나의 하나 이상의 도파관에서, 상기 금속층의 금속은 하나 이상의 상기 도파관 코어에 위치되거나 이에 병렬 위치된 스트립에서 제거됨으로써, 하나 이상의 상기 도파관 코어는 상기 제 1, 2 및 3 폴리머 층의 물질로 단지 바운드되거나 둘러싸이는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  18. 제 17 항에 있어서, 상기 제 3 폴리머 층을 사용하기 전에, 하나 이상의 상기 도파관 코어의 측면에 스트립을 형성하도록 상기 제 2 폴리머 층을 패턴하는 부가적인 단계를 포함함으로써, 상기 제 3 폴리머 층을 사용할 시에, 상기 제 3 폴리머 층으로부터의 물질은 하나 이상의 상기 도파관 코어의 측면 클래드를 형성하도록 스트립으로 들어가는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  19. 제 18 항에 있어서, 상기 제 2 폴리머 층을 패턴하는 단계에서, 상기 스트립에는 상기 제 1 및 3 폴리머 층의 두께와 실질적으로 동일한 폭이 제공되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  20. 제 17 내지 19항의 어느 한 항에 있어서, 상기 기판을 다수의 개별 다층 모듈로 분할하는 부가적인 단계를 포함하는 데, 상기 단계는 2개의 부분에서 하나 이상의 광 도파관을 분할하고, 상기 부분의 각 하나는 개별 다층 모듈상에 위치되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  21. 제 20 항에 있어서, 상기 기판을 분할하는 단계 전에, 하나 이상의 상기 층 및 상기 기판의 표면상에 구성 요소를 설치하는 부가적인 단계를 포함하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  22. 제 21 항에 있어서, 상기 기판을 분할하는 단계 전에, 상기 기판 분할 단계 시에 2개의 부분에서 분할되는 하나 이상의 상기 광 도파관에 있는 상기 기판의 표면상에 커넥터 구조를 설치하는 부가적인 단계를 포함하는 데, 상기 커넥터 구조의 설치는, 상기 기판 분할 단계 시의 커넥터 구조가 2개의 부분에서 분할되는 방식으로 행해지고, 각 부분은 상기 기판 분할 단계 시에 분할되는 하나 이상의 상기 광 도파관의 각 부분에 대한 커넥터인 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  23. 제 17 내지 22항의 어느 한 항에 있어서, 상기 폴리머 층내에 리세스를 형성하고, 광 도파관이 상기 리세스의 측벽면내의 단부면을 가지도록 상기 리세스를 위치시키는 부가적인 단계 및, 광학 신호를 제각기 광 도파관으로부터 및/또는 광 도파관에 대한 광 구성 요소에 결합하기 위해 상기 리세스내에 광 구성 요소를 설치하는 부가적인 단계를 포함하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  24. 전기 및 광학 신호 도전용 다층 모듈의 제조 방법에 있어서,
    기판을 제공하는 단계,
    상기 기판의 표면상에 제 1 패턴된 금속층을 사용하는 단계,
    그 위에 전기 절연의 제 1 폴리머 층을 사용하여 언더클래드를 형성하는 단계,
    그 위에 제 2 패턴된 금속층을 사용하는 단계,
    그 위에, 도파관 코어 및, 상기 도파관 코어의 측면에서의 스트립형 리세스를 포함하는 전기 절연의 제 2 폴리머 층을 사용하는 단계,
    그 위에 제 3 패턴된 금속층을 사용하는 단계 및,
    그 위에 전기 절연의 제 3 폴리머 층을 사용하여 오버클래드를 형성하는 단계로 이루어지고 나서, 상기 제 3 폴리머 층으로부터의 물질은 스트립형 리세스내로 들어가서 측면 클래드를 형성하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  25. 전기 및 광학 신호 도전용 다층 모듈의 제조 방법에 있어서,
    기판을 제공하는 단계,
    그 위에 전기 절연의 제 1 폴리머 층을 사용하여 언더클래드를 형성하는 단계,
    그 위에, 도파관 코어 및, 상기 도파관 코어의 측면에서의 좁은 스트립형 리세스를 포함하는 전기 절연의 제 2 폴리머 층을 사용하는 단계 및,
    그 위에 전기 절연의 제 3 폴리머 층을 사용하여 오버클래드를 형성하는 단계로 이루어지고 나서, 상기 제 3 폴리머 층으로부터의 물질은 좁은 스트립형 리세스내로 들어가서 측면 클래드를 형성하고,
    좁은 스트립의 폭은 상기 제 1 및 3 폴리머 층의 두께와 실질적으로 동일하도록 형성되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  26. 제 17 내지 25 항의 어느 한 항에 있어서, 상기 제 1 및 3 폴리머 층을 사용하는 단계에서, 상기 제 1 및 3 폴리머 층은 실질적으로 전체 층이고, 상기 전체 층은 모두 다층 구조를 통해 확장하고, 상이한 층간의 전기 및 광학 접속부 와, 외부에 대한 전기 및 광학 접속부의 구멍만을 통하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  27. 제 17 내지 26 항의 어느 한 항에 있어서, 상기 기판의 표면에 광학 및/또는 전기 구성 요소를 설치하는 부가적인 단계 및, 부가적인 폴리머 층을 사용하여 상기 구성 요소 및 상기 다층 구조의 표면의 적어도 부분을 커버하는 부가적인 단계를 포함하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  28. 제 27 항에 있어서, 상기 부가적인 폴리머 층을 사용하는 단계에서, 상기 부가적인 폴리머 층은 상기 구성 요소 및 도파관간의 광학 결합력을 향샹시키도록 선택된 굴절률을 가지며, 상기 부가적인 폴리머 층은, 구성 요소가 광학 신호를 방출하거나 수신하도록 배치되는 상기 구성 요소의 표면 및 광 도파관의 단부면간의 하나 이상의 스페이스 또는 슬롯으로 들어가도록 형성되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  29. 제 17 내지 28 항의 어느 한 항에 있어서, 상기 제 1, 2 및 3 폴리머 층을 사용한 후에, 형성된 구조의 상부에 하나 이상의 유사한 시퀀스의 제 1, 2 및 3 폴리머 층을 사용하는 부가적인 단계를 포함함으로써, 광 도파관이 각 시퀀스에 형성되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  30. 전기 및 광학 신호 도전용 다층 모듈의 제조 방법에 있어서,
    전기 신호 경로를 가진 기판을 기판내에 제공하는 단계,
    상기 기판의 표면상에 층을 사용하여 광학 신호 도전을 위한 광 도파관을 형성하는 단계 및,
    상기 기판을 다수의 개별 다층 모듈내로 스플릿하는 단계로 이루어지는 데, 상기 스플릿은 하나 이상의 광 도파관을 개별 모듈상에 위치된 2개의 부분으로 분할하도록 행해지는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  31. 제 30 항에 있어서, 상기 기판을 스플릿하기 전에, 구성 요소를 하나 이상의 층 및 기판의 표면상에 설치하는 부가적인 단계를 포함하는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  32. 제 30 항에 있어서, 상기 기판을 스플릿하기 전에, 커넥터 구조를 기판의 표면상에 설치하는 부가적인 단계를 포함하는 데, 상기 스플릿 단계에서, 상기 커넥터 구조가 각 부분이 상기 기판을 스플릿하는 단계에서 분할되는 하나 이상의 상기 광 도파관의 부분의 커넥터인 2개의 부분으로 분할되는 식으로 2개의 부분으로 분할되는 하나 이상의 상기 광 도파관에 위치되도록 설치되는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 모듈의 제조 방법.
  33. 전기 및 광학 신호 도전용 다층 구조의 제조 방법에 있어서,
    전기 신호 경로를 가진 기판을 제공하는 단계,
    상기 기판의 표면상에 층을 사용하여 광학 신호 도전을 위한 광 도파관을 형성하는 단계 ,
    광 도파관이 리세스의 측벽면내의 단부면을 가지는 위치에 있는 층으로 상기 리세스를 에칭하는 단계 및,
    광학 신호를 제각기 광 도파관으로부터 및/또는 광 도파관에 대한 구성 요소에 결합하기 위해 상기 리세스내에 광 구성 요소를 설치하는 단계로 이루어지는 것을 특징으로 하는 전기 및 광학 신호 도전용 다층 구조의 제조 방법.
KR1020007009740A 1998-03-06 1999-03-08 광전 다중칩 모듈 KR20010041556A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9800757-8 1998-03-06
SE9800757A SE513858C2 (sv) 1998-03-06 1998-03-06 Flerskiktsstruktur samt förfarande för att tillverka flerskiktsmoduler
PCT/SE1999/000349 WO1999045416A2 (en) 1998-03-06 1999-03-08 Optoelectric multichip module

Publications (1)

Publication Number Publication Date
KR20010041556A true KR20010041556A (ko) 2001-05-25

Family

ID=20410471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009740A KR20010041556A (ko) 1998-03-06 1999-03-08 광전 다중칩 모듈

Country Status (11)

Country Link
US (1) US6343164B1 (ko)
EP (1) EP1070269A2 (ko)
JP (1) JP2002506223A (ko)
KR (1) KR20010041556A (ko)
CN (1) CN1154858C (ko)
AU (1) AU3178099A (ko)
CA (1) CA2322314A1 (ko)
HK (1) HK1037929A1 (ko)
SE (1) SE513858C2 (ko)
TW (1) TW430747B (ko)
WO (1) WO1999045416A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020113770A1 (en) * 1998-07-08 2002-08-22 Joseph M. Jacobson Methods for achieving improved color in microencapsulated electrophoretic devices
EP1196814A1 (en) * 1999-07-21 2002-04-17 E Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix driven electronic display
US7893435B2 (en) * 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
DE60139463D1 (de) * 2000-04-18 2009-09-17 E Ink Corp Prozess zur herstellung von dünnfilmtransistoren
US7034775B2 (en) * 2001-03-26 2006-04-25 Seiko Epson Corporation Display device and method for manufacturing the same
FR2824920B1 (fr) 2001-05-15 2003-10-17 Opsitech Optical Sys On A Chip Structure optique integree a parties conductrices de l'electricite
US6967640B2 (en) * 2001-07-27 2005-11-22 E Ink Corporation Microencapsulated electrophoretic display with integrated driver
FR2832224B1 (fr) * 2001-11-15 2004-01-16 Commissariat Energie Atomique Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
DE10202277A1 (de) * 2002-01-22 2003-07-31 Siemens Ag Elektrisch-optischer Schaltungsträger und Verfahren zu dessen Herstellung
US6907178B2 (en) * 2002-06-13 2005-06-14 Steve Lerner Optoelectronic assembly with embedded optical and electrical components
GB0329516D0 (en) * 2003-12-19 2004-01-28 Univ Kent Canterbury Integrated circuit with debug support interface
US7369718B2 (en) * 2004-01-23 2008-05-06 Intel Corporation Package substrate pattern to accommodate optical waveguide
CN101044422B (zh) * 2004-07-08 2010-05-05 陶氏康宁公司 短程光学互连
US20060024060A1 (en) * 2004-07-30 2006-02-02 Roth Weston C Apparatus and method for optical interconnects on a carrier substrate
US7492982B2 (en) * 2006-02-06 2009-02-17 Samsung Electronics Co., Ltd. Optical module
US7486847B1 (en) 2008-03-31 2009-02-03 International Business Machines Corporation Chip carrier package with optical vias
US8346039B2 (en) * 2008-11-05 2013-01-01 Rochester Institute Of Technology Methods for three-dimensional nanofocusing of light and systems thereof
JP5267426B2 (ja) * 2009-11-04 2013-08-21 住友ベークライト株式会社 光素子搭載基板、光電気混載基板および電子機器
JP5495896B2 (ja) * 2010-03-30 2014-05-21 京セラ株式会社 光電気配線基板の製造方法
CN103135182B (zh) * 2011-12-02 2016-09-14 鸿富锦精密工业（深圳）有限公司 光学元件封装结构及其封装方法
TWI575275B (zh) * 2012-12-21 2017-03-21 鴻海精密工業股份有限公司 光學通訊模組
CN103885135A (zh) * 2012-12-22 2014-06-25 鸿富锦精密工业（深圳）有限公司 光学通讯装置
JP6286853B2 (ja) * 2013-04-04 2018-03-07 富士通株式会社 電子装置とその製造方法、及び電子機器
CN104166188B (zh) * 2013-05-16 2017-07-21 赛恩倍吉科技顾问（深圳）有限公司 光通讯装置
JP6168602B2 (ja) * 2013-10-31 2017-07-26 日東電工株式会社 光電気混載モジュール
US9854687B2 (en) * 2014-08-13 2017-12-26 Finisar Corporation Multi-layer substrates including thin film signal lines
US9848498B2 (en) 2014-08-13 2017-12-19 Finisar Corporation Optoelectronic subassembly with components mounted on top and bottom of substrate
WO2016069786A1 (en) * 2014-10-28 2016-05-06 Finisar Corporation Multi-layer substrates
US9389362B1 (en) * 2015-11-16 2016-07-12 International Business Machines Corporation Adaptive optical interconnection of components of an electro-optical circuit
CN106980159B (zh) * 2017-03-07 2019-01-22 中国科学院微电子研究所 基于光电混合集成的光电模块封装结构
IT201800005891A1 (it) 2018-05-31 2019-12-01 Procedimento per realizzare un dispositivo per accoppiamento adiabatico, dispositivo e sistema corrispondenti
CN116263524A (zh) * 2021-12-13 2023-06-16 中兴通讯股份有限公司 一种光连接器及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0198030A1 (en) 1984-09-28 1986-10-22 AT&T Corp. Optical waveguide lateral alignment arrangement
EP0219356B1 (en) 1985-10-16 1989-12-06 BRITISH TELECOMMUNICATIONS public limited company Movable member mounting
US5292620A (en) * 1988-01-15 1994-03-08 E. I. Du Pont De Nemours And Company Optical waveguide devices, elements for making the devices and methods of making the devices and elements
US5077878A (en) 1990-07-11 1992-01-07 Gte Laboratories Incorporated Method and device for passive alignment of diode lasers and optical fibers
US5125054A (en) * 1991-07-25 1992-06-23 Motorola, Inc. Laminated polymer optical waveguide interface and method of making same
JPH05173046A (ja) 1991-12-20 1993-07-13 Sony Corp 光導波路装置
DE69331876T2 (de) 1992-01-28 2002-11-28 British Telecomm Ausrichtung von integrierten optischen Komponenten
DE4206328A1 (de) * 1992-02-29 1993-09-02 Sel Alcatel Ag Verfahren zur herstellung optoelektronischer bauelemente
US5917980A (en) * 1992-03-06 1999-06-29 Fujitsu Limited Optical circuit device, its manufacturing process and a multilayer optical circuit using said optical circuit device
US5271083A (en) * 1992-07-27 1993-12-14 Motorola, Inc. Molded optical waveguide with contacts utilizing leadframes and method of making same
US5388174A (en) 1993-02-22 1995-02-07 At&T Corp. Optical fiber connector techniques
JP3484543B2 (ja) * 1993-03-24 2004-01-06 富士通株式会社 光結合部材の製造方法及び光装置
US5544268A (en) * 1994-09-09 1996-08-06 Deacon Research Display panel with electrically-controlled waveguide-routing
US5659648A (en) 1995-09-29 1997-08-19 Motorola, Inc. Polyimide optical waveguide having electrical conductivity
KR100219712B1 (ko) * 1997-02-26 1999-09-01 윤종용 저손실 능동광소자 및 그 제조방법
US5974214A (en) * 1997-04-08 1999-10-26 Alliedsignal Inc. Raised rib waveguide ribbon for precision optical interconnects
US5887116A (en) * 1997-06-11 1999-03-23 The United States Of America As Represented By The Secretary Of The Air Force Integrated circuit compatible electro-optic device using conductive polymer cladding layers

Also Published As

Publication number Publication date
JP2002506223A (ja) 2002-02-26
WO1999045416A2 (en) 1999-09-10
AU3178099A (en) 1999-09-20
SE513858C2 (sv) 2000-11-13
CN1299471A (zh) 2001-06-13
HK1037929A1 (en) 2002-02-22
WO1999045416A3 (en) 2000-01-06
SE9800757D0 (sv) 1998-03-06
SE9800757L (sv) 1999-09-07
TW430747B (en) 2001-04-21
US6343164B1 (en) 2002-01-29
CA2322314A1 (en) 1999-09-10
CN1154858C (zh) 2004-06-23
EP1070269A2 (en) 2001-01-24

Similar Documents

Publication Publication Date Title
KR20010041556A (ko) 광전 다중칩 모듈
US5125054A (en) Laminated polymer optical waveguide interface and method of making same
US5659648A (en) Polyimide optical waveguide having electrical conductivity
US7242823B2 (en) Optical transmission channel board, board with built-in optical transmission channel, and data processing apparatus
US7713767B2 (en) Method of making circuitized substrate with internal optical pathway using photolithography
US7382946B2 (en) Electro-optical module comprising flexible connection cable and method of making the same
US7355862B2 (en) Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module
US7657136B2 (en) Optoelectronic integrated circuit device and communications equipment using same
US20040156576A1 (en) Optical via to pass signals through a printed circuit board
JP4195442B2 (ja) 可撓性接続ケーブルを備えた電気−光モジュールおよびその製造方法
CN103370644A (zh) 光学电路板
KR100499005B1 (ko) 다채널 블록형 광원소자가 패키징된 인쇄회로기판
JP2004093606A (ja) 光モジュール及び光伝送装置
CN209946469U (zh) 光纤线路板、光传输装置及混合光纤线路板
KR100383049B1 (ko) 한 부분과 또 다른 부분과의 컴팩트 접속을 위한 결합된 전기 및 광 에지 접점, 그의 사용 및, 이러한 상호 접속체 제조 방법
WO2003014772A2 (en) Assembly for aligning an optical array with optical fibers
JPH1195062A (ja) 光接続構造
JP3343837B2 (ja) 電気光混載モジュールの製造方法
KR20040106674A (ko) 광도파로 적층 인쇄회로기판 및 광연결 블록의 구조와 그광도파로층 제작 방법
US20050058388A1 (en) Silicon platform for optical modules
EP1550889A2 (en) Opto-electronic module comprising flexible electric connection cable and method of making the same
JP2000156511A (ja) 電気配線構造およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application