KR20010041192A - Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby - Google Patents
Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby Download PDFInfo
- Publication number
- KR20010041192A KR20010041192A KR1020007009261A KR20007009261A KR20010041192A KR 20010041192 A KR20010041192 A KR 20010041192A KR 1020007009261 A KR1020007009261 A KR 1020007009261A KR 20007009261 A KR20007009261 A KR 20007009261A KR 20010041192 A KR20010041192 A KR 20010041192A
- Authority
- KR
- South Korea
- Prior art keywords
- gallium nitride
- nitride layer
- layer
- defect density
- nitride semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Abstract
질화갈륨 반도체층이 제 1 개구부 어레이를 갖는 제 1 마스크(106)로 하부 질화갈륨층(104)를 마스킹하고 상기 하부 질화갈륨층(104)을 상기 개구부 어레이를 통해 상기 제 1 마스크 상으로 확장하여, 제 1 과성장된 질화갈륨층(108a, b)를 형성함으로써 제조된다. 상기 제 1 과성장층은 제 2 개구부 어레이를 갖는 제 2 마스크(206)로 마스킹된다. 상기 제 2 개구부 어레이는 상기 제 1 개구부 어레이로부터 측면방향으로 오프셋된다. 이어서, 상기 제 1 과성장된 질화갈륨층(108a, b)이 상기 제 2 개구부 어레이를 통해 상기 제 2 마스크(206) 상으로 성장되어, 제 2 과성장된 질화갈륨 반도체층(208a, b)을 형성한다. 이어서, 상기 제 2 과성장된 질화갈륨 반도체층 내에 마이크로 전자소자(210)가 형성될 수 있다.The gallium nitride semiconductor layer masks the lower gallium nitride layer 104 with a first mask 106 having a first opening array and extends the lower gallium nitride layer 104 through the opening array onto the first mask. And the first overgrown gallium nitride layers 108a and b. The first overgrowth layer is masked with a second mask 206 having a second array of openings. The second opening array is laterally offset from the first opening array. Subsequently, the first overgrown gallium nitride layer 108a, b is grown onto the second mask 206 through the second opening array, so that the second overgrown gallium nitride semiconductor layer 208a, b To form. Subsequently, a microelectronic device 210 may be formed in the second overgrown gallium nitride semiconductor layer.
Description
질화갈륨(Gallium Nitride)은 트랜지스터, 필드 이미터(Field Emitter) 및 광전자 소자를 포함하여 그러나 이에 국한되지 않고 마이크로 전자소자(microelectronic devices)용으로 폭넓게 연구되고 있다. 여기서 사용되는 질화갈륨은 질화알루미늄갈륨(Aluminum Gallium Nitride), 질화인듐갈륨(Indium Gallium Nitride) 및 질화알루미늄인듐갈륨(Aluminum Indium Gallium)의 합금을 포함하는 개념으로 이해된다.Gallium Nitride has been widely studied for microelectronic devices, including but not limited to transistors, field emitters and optoelectronic devices. As used herein, gallium nitride is understood as a concept including an alloy of aluminum gallium nitride (Aluminum Gallium Nitride), indium gallium nitride (Indium Gallium Nitride) and aluminum indium gallium nitride (Aluminum Indium Gallium).
질화갈륨 기반의 마이크로 전자소자를 제조하는데 주된 문제는 결함밀도가 낮은 질화갈륨 반도체층을 제조하는 것이다. 질화갈륨이 성장되는 기판은 결함밀도에 영향을 미치는 하나의 인자로 알려져 있다. 이에 따라, 비록 질화갈륨층이 사파이어 기판상에 성장되어 왔지만, 탄화규소(silicon carbide) 기판에 독자적으로 형성된 질화알루미늄 버퍼층(buffer layers) 위에 질화갈륨을 성장시키는 방법이 결함밀도를 감소시키는 것으로 알려져 있다. 이러한 개선에도 불구하고 결함밀도의 지속적인 감소가 바람직하다.The main problem in manufacturing gallium nitride-based microelectronic devices is to produce a gallium nitride semiconductor layer with low defect density. The substrate on which gallium nitride is grown is known as one factor affecting the defect density. Accordingly, although gallium nitride layers have been grown on sapphire substrates, a method of growing gallium nitride on aluminum nitride buffer layers independently formed on silicon carbide substrates is known to reduce defect density. . Despite these improvements, continuous reduction in defect density is desirable.
마스크(mask) 내의 개구부를 통한 질화갈륨구조를 제조하는 방법 또한 알려져 있다. 예를 들면, 필드 이미터 어레이(array)를 제조하는데 있어서, 스트라이프(stripe) 또는 원형으로 패턴된 기판 상에 질화갈륨을 선택적으로 성장하는 방법이 알려져 있다. 예로써, 1996년 12월 Proceedings of Materials Research Society에 실린 공동발명자 남(Nam)씨 등의 "Selective Growth of GaN and Al0.2Ga0.8N on GaN/AlN/6H-SiC(0001) Multilayer Substrates Via Organometallic Vapor Phase Epitaxy"라는 제하의 논문 및 1997년 5월 Japanese Journal of Applied Physics(Vol. 36, Part 2, No 5A, pp L532~L535)에 실린 "Growth of GaN and Al0.2Ga0.8N on Patterned Substrate via Organometallic Vapor Phase Epitaxy"라는 제하의 논문을 보라. 이 논문들에 게시된 대로 특정한 조건에서 바람직하지 않은 릿지(ridge) 성장 또는 측면(lateral) 과성장이 발생할 수 있다.Methods of producing gallium nitride structures through openings in masks are also known. For example, in manufacturing field emitter arrays, a method of selectively growing gallium nitride on a stripe or circular patterned substrate is known. For example, co-inventor Nam et al., Published in the Proceedings of Materials Research Society in December 1996, said, “Selective Growth of GaN and Al 0.2 Ga 0.8 N on GaN / AlN / 6H-SiC (0001) Multilayer Substrates Via Organometallic Vapor. Phase Epitaxy and "Growth of GaN and Al 0.2 Ga 0.8 N on Patterned Substrate via Organometallic" in the May 1997 Japanese Journal of Applied Physics (Vol. 36, Part 2, No 5A, pp L532-L535). See the article entitled "Vapor Phase Epitaxy". As published in these papers, undesirable ridge growth or lateral overgrowth may occur under certain conditions.
본 발명은 마이크로 전자소자와 제조방법에 관한 것으로, 더욱 상세하게는 질화갈륨 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a microelectronic device and a manufacturing method, and more particularly to a gallium nitride semiconductor device and a manufacturing method thereof.
도 1은 본 발명에 따른 질화갈륨 반도체구조의 제 1 실시예의 단면도이다.1 is a cross-sectional view of a first embodiment of a gallium nitride semiconductor structure according to the present invention.
도 2 내지 도 5는 본 발명에 따른 중간 제조 단계동안 도 1의 구조의 단면도들이다.2 to 5 are cross-sectional views of the structure of FIG. 1 during an intermediate manufacturing step according to the invention.
도 6은 본 발명에 따른 질화갈륨 반도체구조의 제 2 실시예의 단면도이다.6 is a cross-sectional view of a second embodiment of a gallium nitride semiconductor structure according to the present invention.
도 7 내지 도 14는 본 발명에 따른 중간 제조 단계동안 도 6의 구조의 단면도들이다.7-14 are cross-sectional views of the structure of FIG. 6 during an intermediate manufacturing step in accordance with the present invention.
본 발명의 목적은 질화갈륨 반도체층을 제조하는 개선된 방법과 그러한 방법으로 제조된 개선된 질화갈륨 반도체층을 제공하는데 있다.It is an object of the present invention to provide an improved method for producing a gallium nitride semiconductor layer and an improved gallium nitride semiconductor layer produced by such a method.
본 발명의 다른 목적은 낮은 결함밀도를 가진 질화갈륨 반도체층을 제조하는 방법 및 그 방법으로 제조된 질화갈륨 반도체층을 제공하는데 있다.Another object of the present invention is to provide a method for producing a gallium nitride semiconductor layer having a low defect density and a gallium nitride semiconductor layer produced by the method.
본 발명에 따르면, 본 발명의 이러한 목적들 및 다른 목적들은 하부의 질화갈륨층을 측면성장시켜 질화갈륨 반도체층을 제조함으로써, 측면성장된(laterally grown) 질화갈륨 반도체층을 형성하고, 상기 측면성장된 질화갈륨 반도체층 내에 마이크로 전자소자를 형성함에 의해 달성된다. 바람직한 일 실시예에 따르면, 질화갈륨 반도체층은 그 내부에 개구부 어레이(array of openings)를 갖는 마스크로 하부의 질화갈륨층을 마스킹(masking)하고, 하부 질화갈륨층을 상기 개구부 어레이를 통하여 마스크 상으로 성장시켜, 과성장된(overgrown) 질화갈륨 반도체층을 형성함으로써 제조된다. 마이크로 전자소자는 상기 과성장된 질화갈륨 반도체층 내에 형성될 수 있다.According to the present invention, these and other objects of the present invention form a gallium nitride semiconductor layer by laterally growing a lower gallium nitride layer, thereby forming a laterally grown gallium nitride semiconductor layer, wherein the laterally grown By forming a microelectronic device in the gallium nitride semiconductor layer. According to a preferred embodiment, the gallium nitride semiconductor layer masks the lower gallium nitride layer with a mask having an array of openings therein, and the lower gallium nitride layer is masked on the mask through the opening array. It is produced by forming a gallium nitride semiconductor layer overgrown. Microelectronic devices may be formed in the overgrown gallium nitride semiconductor layer.
본 발명의 이러한 관점에 따르면, 비록 전위(dislocation) 결함이 하부 질화갈륨층으로부터 수직방향으로 마스크 개구부 위에 성장된 질화갈륨층으로 전파될 수 있지만, 과성장된 질화갈륨막은 상대적으로 저결함(defect-free)이다. 따라서, 고성능 마이크로 전자소자가 과성장된 질화갈륨 반도체층 내에 형성될 수 있다.According to this aspect of the invention, although the dislocation defects can propagate from the lower gallium nitride layer to the gallium nitride layer grown above the mask opening in the vertical direction, the overgrown gallium nitride film is relatively defective. free). Therefore, a high performance microelectronic device can be formed in the overgrown gallium nitride semiconductor layer.
본 발명의 다른 관점에 따르면, 상기 과성장된 질화갈륨 반도체층은 상기 과성장된 질화갈륨층이 마스크 위에서 합체할 때까지 과성장되어, 연속된 과성장된 단결정의 질화갈륨 반도체층을 형성한다. 그리하여 상기 과성장층은 합체 영역 내에 상대적으로 저결함을 가지는 과성장 영역과 마스크 개구부 위에 상대적으로 높은 결함을 가지는 영역을 가진다.According to another aspect of the present invention, the overgrown gallium nitride semiconductor layer is overgrown until the overgrown gallium nitride layer coalesces on a mask to form a continuous overgrown single crystal gallium nitride semiconductor layer. Thus, the overgrowth layer has a relatively low defect in the coalescence region and a region having a relatively high defect on the mask opening.
본 발명의 다른 관점에 따르면, 질화갈륨막은 하부 질화갈륨층을 측면 성장시킴으로써 제 1 측면성장된 질화갈륨 반도체층을 형성함에 의해, 그리고 상기 제 1 측면성장된 질화갈륨층을 측면성장시킴으로써 제 2 측면성장된 질화갈륨 반도체층을 형성함에 의해 제조된다. 마이크로 전자소자는 상기 제 2 측면성장된 질화갈륨 반도체층 내에 형성될 수 있다.According to another aspect of the present invention, the gallium nitride film has a second side surface by growing a lower gallium nitride layer to form a first side-grown gallium nitride semiconductor layer, and laterally growing the first side-grown gallium nitride layer. It is produced by forming a grown gallium nitride semiconductor layer. The microelectronic device may be formed in the second laterally grown gallium nitride semiconductor layer.
더욱 상세하게는, 본 발명의 일 실시예에 따르면, 질화갈륨 반도체층은 제 1 개구부 어레이를 가진 제 1 마스크로 하부의 질화갈륨층을 마스킹하고 상기 하부 질화갈륨층을 상기 제 1 개구부를 통해 성장시켜 제 1 과성장된 질화갈륨 반도체층을 형성함에 의해 제조된다. 상기 제 1 과성장층은 제 2 개구부 어레이를 가진 제 2 마스크로 마스킹된다. 상기 제 2 개구부 어레이는 상기 제 1 개구부 어레이로부터 측면방향으로 오프셋(offset)되어 있다. 상기 제 1 과성장된 질화갈륨층은 상기 제 2 개구부를 통하여 상기 제 2 마스크 위로 성장되어, 제 2 과성장된 질화갈륨 반도체층을 형성한다. 그리하여 마이크로 전자소자는 상기 제 2 과성장된 질화갈륨 반도체층 내에 형성된다.More specifically, in accordance with an embodiment of the present invention, the gallium nitride semiconductor layer masks a lower gallium nitride layer with a first mask having a first array of openings and grows the lower gallium nitride layer through the first openings. By forming a first overgrown gallium nitride semiconductor layer. The first overgrowth layer is masked with a second mask having a second array of openings. The second opening array is laterally offset from the first opening array. The first overgrown gallium nitride layer is grown over the second mask through the second opening to form a second overgrown gallium nitride semiconductor layer. A microelectronic device is thus formed in the second overgrown gallium nitride semiconductor layer.
본 발명의 이러한 관점에 따르면, 비록 전위결함이 상기 하부 질화갈륨층으로부터 상기 제 1 마스크 개구부 위의 성장된 질화갈륨층으로 수직방향으로 전파될 수도 있지만, 상기 제 1 과성장된 질화갈륨층은 상대적으로 결함이 적다. 더우기, 상기 제 2 개구부 어레이가 제 1 개구부 어레이로부터 측면으로 오프셋되어 있기 때문에 상대적으로 저결함인 상기 과성장된 제 1 질화갈륨층은 상기 제 2 개구부 어레이를 통하여 제 2 마스크 위로 진행한다. 따라서 고성능의 마이크로 전자소자는 제 2 과성장된 질화갈륨 반도체층 내에 형성될 수 있다.In accordance with this aspect of the invention, the first overgrown gallium nitride layer is relative, although dislocation defects may propagate vertically from the lower gallium nitride layer to the grown gallium nitride layer above the first mask opening. There are few defects. Furthermore, the overgrown first gallium nitride layer, which is relatively defective because the second opening array is laterally offset from the first opening array, travels over the second mask through the second opening array. Therefore, a high performance microelectronic device can be formed in the second overgrown gallium nitride semiconductor layer.
본 발명의 다른 측면에 따르면, 상기 제 2 과성장된 질화갈륨 반도체층은 상기 제 2 과성장된 질화갈륨층이 제 2 마스크 상에서 합체될 때까지 과성장되어, 연속 과성장된 단결정 질화갈륨 반도체층을 형성한다. 그리하여 연속 과성장층 전부는 하부의 질화갈륨층에 비해 상대적으로 저결함이 된다.According to another aspect of the present invention, the second overgrown gallium nitride semiconductor layer is overgrown until the second overgrown gallium nitride layer is coalesced on a second mask, and thus the continuous overgrown single crystal gallium nitride semiconductor layer To form. As a result, all of the continuous overgrowth layer becomes relatively defective compared to the lower gallium nitride layer.
상기 제 1 및 제 2 질화갈륨 반도체층은 유기금속기상에피택시법(Metal Organic Vapor Phase Epitaxy; MOVPE)에 의해 성장될 수 있다. 바람직하게는 마스크 내의 상기 개구부들은 하부의 질화갈륨층의 ＜1 -1 0 0＞방향을 따라 배열된 스트라이프들이다. 상기 과성장된 질화갈륨층은 테트라에틸갈륨(tetraethylgallium; TEG)과 암모니아(NH3) 전구체를 사용하여 1000~1100℃의 온도 및 45 Torr의 압력에서 형성될 수 있다. 바람직하게는, 13~30 ×10-6mol/min의 TEG와 1500 sccm의 NH3가 3000 sccm의 H2희석제와 함께 조합되어 사용된다. 가장 바람직하게는, 1100℃의 온도 및 45 Torr의 압력에서 26 ×10-6mol/min의 TEG, 1500 sccm의 NH3및 3000 sccm의 H2가 사용된다. 상기 하부 질화갈륨층은 바람직하게는 그 자체로 질화알루미늄과 같은 버퍼층을 구비하는 기판, 6H-SiC(0001)와 같은 기판 상에 형성된다.The first and second gallium nitride semiconductor layers may be grown by metal organic vapor phase epitaxy (MOVPE). Preferably, the openings in the mask are stripes arranged along the <1 -1 0 0> direction of the underlying gallium nitride layer. The overgrown gallium nitride layer may be formed at a temperature of 1000 to 1100 ° C. and a pressure of 45 Torr using tetraethylgallium (TEG) and ammonia (NH 3 ) precursors. Preferably, 13-30 x 10-6 mol / min TEG and 1500 sccm NH 3 are used in combination with 3000 sccm H 2 diluent. Most preferably, 26 × 10 −6 mol / min TEG, 1500 sccm NH 3 and 3000 sccm H 2 are used at a temperature of 1100 ° C. and a pressure of 45 Torr. The lower gallium nitride layer is preferably formed on a substrate, such as 6H-SiC (0001), itself having a buffer layer such as aluminum nitride.
본 발명에 따른 질화갈륨 반도체층은 하부 질화갈륨층, 상기 하부 질화갈륨층으로부터 확장된 측면 질화갈륨층 및 상기 측면 질화갈륨층 내의 복수개의 마이크로 전자소자를 포함한다. 바람직한 실시예에서, 본 발명에 따른 질화갈륨 반도체구조는 하부 질화갈륨층과 상기 하부 질화갈륨층 상에 개구부 어레이를 갖는 패턴층(예컨대 마스크)을 포함한다. 수직 질화갈륨층은 상기 개구부 어레이를 통해 상기 하부 질화갈륨층으로부터 확장된다. 측면 질화갈륨층은 상기 하부 질화갈륨층과는 달리 상기 수직 질화갈륨층으로부터 상기 패턴층 상으로 확장된다. 광전자소자 및 필드 이미터를 포함하나 이에 한정되지 않는 복수개의 마이크로 전자소자가 상기 측면 질화갈륨층 내에 형성된다.The gallium nitride semiconductor layer according to the present invention includes a lower gallium nitride layer, a lateral gallium nitride layer extending from the lower gallium nitride layer, and a plurality of microelectronic devices in the lateral gallium nitride layer. In a preferred embodiment, the gallium nitride semiconductor structure according to the present invention includes a lower gallium nitride layer and a pattern layer (eg a mask) having an array of openings on the lower gallium nitride layer. A vertical gallium nitride layer extends from the lower gallium nitride layer through the array of openings. The lateral gallium nitride layer, unlike the lower gallium nitride layer, extends from the vertical gallium nitride layer onto the pattern layer. A plurality of microelectronic devices, including but not limited to optoelectronic devices and field emitters, are formed in the lateral gallium nitride layer.
바람직하게는, 상기 측면 질화갈륨층은 연속된 단결정 질화갈륨 반도체층이다. 상기 하부 질화갈륨층과 상기 수직 질화갈륨층은 모두 소정의 결함밀도를 가지며, 상기 측면 질화갈륨 반도체층은 상기 소정의 결함밀도보다 낮은 결함밀도를 가진다. 따라서 낮은 결함밀도의 질화갈륨 반도체층이 형성되어, 고성능의 마이크로 전자소자의 생산이 가능하게 된다.Preferably, the lateral gallium nitride layer is a continuous single crystal gallium nitride semiconductor layer. Both the lower gallium nitride layer and the vertical gallium nitride layer have a predetermined defect density, and the side gallium nitride semiconductor layer has a defect density lower than the predetermined defect density. Therefore, a low defect density gallium nitride semiconductor layer is formed, which enables the production of high performance microelectronic devices.
본 발명에 따른 다른 질화갈륨 반도체구조는 하부 질화갈륨층, 상기 하부 질화갈륨층으로부터 확장된 제 1 측면 질화갈륨층 및 상기 제 1 측면 질화갈륨층으로부터 확장된 제 2 측면 질화갈륨층을 포함한다. 복수개의 마이크로 전자소자는 상기 제 2 측면 질화갈륨층 내에 제공된다.Another gallium nitride semiconductor structure according to the present invention includes a lower gallium nitride layer, a first side gallium nitride layer extending from the lower gallium nitride layer and a second side gallium nitride layer extending from the first side gallium nitride layer. A plurality of microelectronic devices is provided in the second side gallium nitride layer.
바람직한 실시예에 의하면, 본 발명에 따른 질화갈륨 반도체구조는 하부 질화갈륨층 및 상기 하부 질화갈륨층 상에서 그 내부에 제 1 개구부 어레이를 갖는 제 1 마스크를 포함한다. 제 1 수직 질화갈륨층은 상기 하부 질화갈륨층으로부터 상기 제 1 개구부 어레이를 통해 확장된다. 제 1 측면 질화갈륨층은 상기 하부 질화갈륨층과는 달리 상기 수직 질화갈륨층으로부터 상기 마스크로 확장된다. 상기 제 1 측면 질화갈륨층 상의 제 2 마스크는 그 내부에 상기 제 1 개구부 어레이로부터 측면으로 오프셋된 제 2 개구부 어레이를 가진다. 제 2 수직 질화갈륨층은 상기 제 1 질화갈륨층으로부터 확장되어 상기 제 2 개구부 어레이를 통과한다. 제 2 측면 질화갈륨층은 상기 제 1 측면 질화갈륨층과는 달리 상기 제 2 수직 질화갈륨층으로부터 상기 제 2 마스크로 확장된다. 광전자소자 및 필드 이미터를 포함하나 이에 한정되지 않는 복수개의 마이크로 전자소자가 상기 제 2 수직 질화갈륨층 및 상기 제 2 측면 질화갈륨층 내에 형성된다.According to a preferred embodiment, the gallium nitride semiconductor structure according to the present invention includes a lower gallium nitride layer and a first mask having a first array of openings therein on the lower gallium nitride layer. A first vertical gallium nitride layer extends from the lower gallium nitride layer through the first array of openings. The first side gallium nitride layer, unlike the lower gallium nitride layer, extends from the vertical gallium nitride layer to the mask. The second mask on the first side gallium nitride layer has a second array of openings laterally offset from the array of first openings therein. A second vertical gallium nitride layer extends from the first gallium nitride layer and passes through the second array of openings. The second side gallium nitride layer extends from the second vertical gallium nitride layer to the second mask, unlike the first side gallium nitride layer. A plurality of microelectronic devices, including but not limited to optoelectronic devices and field emitters, are formed in the second vertical gallium nitride layer and the second side gallium nitride layer.
바람직하게는, 상기 제 2 질화갈륨층은 연속된 단결정 질화갈륨 반도체층이다. 상기 하부 질화갈륨층은 소정의 결함밀도를 포함하고, 상기 제 2 수직 및 측면 질화갈륨 반도체층은 상기 소정의 결함밀도보다 낮은 결함밀도를 가진다. 따라서 측면으로 오프셋된 마스크를 사용함으로써, 연속되고 저결함밀도를 가진 질화갈륨 반도체층이 생산될 수 있고, 고성능 마이크로 전자소자의 생산이 가능하게 된다.Preferably, the second gallium nitride layer is a continuous single crystal gallium nitride semiconductor layer. The lower gallium nitride layer includes a predetermined defect density, and the second vertical and lateral gallium nitride semiconductor layers have a defect density lower than the predetermined defect density. Therefore, by using the laterally offset mask, a continuous, low defect density gallium nitride semiconductor layer can be produced, and the production of high performance microelectronic devices becomes possible.
본 발명은 바람직한 실시예를 도시한 첨부된 도면을 참조하여 이하에서 보다 충분히 설명될 것이다. 그러나, 본 발명은 많은 다른 형태로 실현될 수 있고 여기에서 설명된 실시예에 국한되는 의미로 해석되어서는 안된다. 오히려 본 발명의 ro시가 충분하고 완전하게 되도록, 그리고 기술분야의 숙련자에게 보다 완전하게 본 발명의 범위를 전달하기 위해 제공되는 것이다. 도면에서 층들과 영역의 두께는 명확성을 위해 과장된다. 전체에 걸쳐서 동일한 참조번호는 동일한 요소를 지시한다. 층, 영역 또는 기판이 다른 요소의 위에 있다고 언급하고 있을 때, 그것은 다른 요소의 위에 직접 있을 수도 있거나 그 사이에 중간의 요소가 존재할 수도 있다. 반대로, 한 요소가 다른 요소의 위에 직접 존재한다고 언급되는 때는 그 사이에는 중간의 요소가 존재하지 않는다. 더우기, 여기서 기술되고 설명된 각 실시예는 상보적인 도전형의 실시예도 또한 포함한다.The invention will be described more fully hereinafter with reference to the accompanying drawings, in which preferred embodiments are shown. However, the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, it is provided so that the ro ro of the present invention will be sufficient and complete, and to more fully convey the scope of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout. When mentioning that a layer, region or substrate is on top of another element, it may be directly on top of another element or there may be an intermediate element in between. Conversely, when one element is said to be directly on top of another, there is no intermediate element between them. Moreover, each embodiment described and described herein also includes an embodiment of a complementary conductivity type.
이제 도 1을 참조하여, 본 발명에 따른 질화갈륨 반도체구조를 설명한다. 상기 질화갈륨구조(100)는 기판(102)을 포함한다. 상기 기판은 사파이어나 질화갈륨일 수 있다. 그러나, 바람직하게는 상기 기판은 6H-SiC(0001)기판(102a) 및 상기 탄화규소 기판(102a) 위의 질화알루미늄 버퍼층(102b)을 포함한다. 상기 질화알루미늄 버퍼층(102b)은 0.01㎛의 두께일 수 있다.Referring now to Figure 1, a gallium nitride semiconductor structure according to the present invention will be described. The gallium nitride structure 100 includes a substrate 102. The substrate may be sapphire or gallium nitride. Preferably, however, the substrate comprises a 6H-SiC (0001) substrate 102a and an aluminum nitride buffer layer 102b over the silicon carbide substrate 102a. The aluminum nitride buffer layer 102b may have a thickness of 0.01 μm.
기판(102)의 제조방법은 기술분야의 숙련자들에게 널리 알려져 있으므로 여기서 더 이상 기술될 필요는 없다. 탄화규소 기판의 제조는 예컨대, 본 출원의 명세서에 함께 참조문헌으로 결합된 팔머(Palmour)씨의 미국특허 제 4,865,685호 및 데이비스(Davis)씨 등의 Re 34,861; 공(Kong)씨 등의 미국특허 제 4,912,064호 및 팔머(Palmour)씨 등의 미국특허 제 4,946,547호에 기술되어 있다. 또한 여기서 사용된 결정학적인 방위 규약은 기술분야의 숙련자에게는 널리 알려져 있으므로 더 이상 기술되어질 필요는 없다.The method of making the substrate 102 is well known to those skilled in the art and need not be described further herein. Fabrication of silicon carbide substrates is described, for example, in US Pat. No. 4,865,685 to Palmor and Re 34,861 to Davis, et al .; US Pat. No. 4,912,064 to Mr. Kong et al. And US Pat. No. 4,946,547 to Mr. Palmer et al. In addition, the crystallographic defense protocols used herein are well known to those skilled in the art and need not be described further.
하부 질화갈륨층(104) 역시 기판(102a)의 반대쪽 버퍼층(102b)상에 포함된다. 상기 하부 질화갈륨층(104)의 두께는 약 1.0 내지 2.0㎛일 수 있고, 유기금속기상에피택시법(MOVPE)을 통해 형성될 수 있다. 상기 하부 질화갈륨층은 통상 바람직하지 않게 상대적으로 높은 결함밀도를 가지는데, 예를 들면 전위밀도가 약 108내지 1010㎝-2의 값을 가진다. 이 높은 결함밀도는 버퍼층(102b)과 하부 질화갈륨층(104)간의 격자상수의 불일치로부터 발생한다. 이 높은 결함밀도는 하부 질화갈륨층(104) 상에 형성된 마이크로 전자소자의 성능에 나쁜 영향을 줄 수 있다.The lower gallium nitride layer 104 is also included on the buffer layer 102b opposite the substrate 102a. The lower gallium nitride layer 104 may have a thickness of about 1.0 to 2.0 μm, and may be formed on the organometallic layer through epitaxy (MOVPE). The lower gallium nitride layer typically undesirably has a relatively high defect density, for example, a dislocation density of about 10 8 to 10 10 cm −2 . This high defect density results from a mismatch in the lattice constant between the buffer layer 102b and the lower gallium nitride layer 104. This high defect density may adversely affect the performance of the microelectronic device formed on the lower gallium nitride layer 104.
계속 도 1을 설명하면, 산화규소(SiO2) 마스크(106)와 같은 마스크가 하부 질화갈륨층(104) 상에 구비된다. 마스크(106)는 그 내부에 개구부 어레이를 구비한다. 바람직하게는, 상기 개구부들은 하부 질화갈륨층(104)의 ＜1 -1 0 0＞방향을 따라 연장되는 스트라이프(stripe)들이다. 마스크(106)는 하부 질화갈륨층 상에, 대략 1000Å의 두께를 가지고 410℃의 온도에서 저압의 화학기상증착법(Chemical Vapor Deposition; CVD)을 사용하여 형성될 수 있다. 마스크(106)는 통상의 포토 리소그래피(photolithography) 공정을 사용하고 불산(hydrofluoric acid) 완충용액으로 식각하여 패턴이 형성될 수 있다.1, a mask such as a silicon oxide (SiO 2 ) mask 106 is provided on the lower gallium nitride layer 104. Mask 106 has an array of openings therein. Preferably, the openings are stripes extending along the <1 -1 0 0> direction of the lower gallium nitride layer 104. Mask 106 may be formed on the lower gallium nitride layer using a low pressure chemical vapor deposition (CVD) at a temperature of 410 ° C. with a thickness of approximately 1000 kPa. The mask 106 may be formed by using a conventional photolithography process and etching with hydrofluoric acid buffer.
도 1을 계속 설명하면, 수직(vertical) 질화갈륨층(108a)이 하부 질화갈륨층(104)으로부터 마스크(106)의 개구부 어레이를 통하여 확장된다. 여기서 사용된 "수직(vertical)"이라는 용어는 기판(102)면에 수직 방향이라는 의미이다. 수직 질화갈륨층(108a)은 약 1000~1100℃의 온도 및 45 Torr의 압력에서 유기금속기상에피택시법에 의해 형성될 수 있다. 수직 질화갈륨층(108a)을 형성하기 위해 13~39 ×10-6㏖/min의 트리에틸갈륨(TEG) 전구체 및 1500 sccm의 암모니아(NH3) 전구체가 3000 sccm의 H2희석액과 함께 사용될 수 있다.1, a vertical gallium nitride layer 108a extends from the lower gallium nitride layer 104 through an array of openings in the mask 106. The term "vertical" as used herein means a direction perpendicular to the surface of the substrate 102. The vertical gallium nitride layer 108a may be formed by epitaxy on an organometallic substrate at a temperature of about 1000 to 1100 ° C. and a pressure of 45 Torr. 13-39 x 10 -6 mol / min triethylgallium (TEG) precursor and 1500 sccm ammonia (NH 3 ) precursor can be used with 3000 sccm H 2 diluent to form the vertical gallium nitride layer 108a have.
도 1을 계속 설명하면, 질화갈륨 반도체구조(100)는 수직 질화갈륨층(108a)로부터 하부 질화갈륨층 반대쪽 마스크(106) 상으로 측면으로 확장된 측면(lateral) 질화갈륨층(108b)을 포함한다. 측면 질화갈륨층(108b)은 위에서 언급한 유기금속기상에피택시법을 사용하여 형성될 수 있다. 여기서 사용된 "측면(lateral)"이라는 용어는 기판(102) 면에 평행한 방향을 나타낸다.1, the gallium nitride semiconductor structure 100 includes a lateral gallium nitride layer 108b extending laterally from the vertical gallium nitride layer 108a onto the mask 106 opposite the lower gallium nitride layer. do. Lateral gallium nitride layer 108b may be formed using the epitaxy method on the organometallic groups mentioned above. As used herein, the term "lateral" refers to a direction parallel to the substrate 102 plane.
도 1에 도시된 바와 같이, 측면 질화갈륨층(108b)은 계면(108c)에서 합체되어 연속된 단일의 단결정 질화갈륨 반도체층(108)을 형성한다. 하부 질화갈륨층(104)의 전위밀도는 통상적으로 측면방향으로는 수직방향과는 동일한 밀도로 전파되지는 않는다고 알려져 있다. 그리하여, 측면 질화갈륨층(108b)은 상대적으로 낮은 결함밀도를 갖는데, 예컨대 104㎝-2보다 적은 값이다. 이에 따라 측면 질화갈륨층(108b)은 소자에 적합한 품질을 갖는 질화갈륨 반도체물질이 된다. 그리하여, 도 1에 도시된 바와 같이, 마이크로 전자소자(110)가 측면 질화갈륨층(108b) 내에 형성될 수 있다.As shown in FIG. 1, the lateral gallium nitride layer 108b is coalesced at the interface 108c to form a single continuous single crystal gallium nitride semiconductor layer 108. It is known that the dislocation density of the lower gallium nitride layer 104 does not normally propagate at the same density as the vertical direction in the lateral direction. Thus, the lateral gallium nitride layer 108b has a relatively low defect density, for example less than 10 4 cm −2 . Accordingly, the lateral gallium nitride layer 108b becomes a gallium nitride semiconductor material having a quality suitable for the device. Thus, as shown in FIG. 1, the microelectronic device 110 may be formed in the lateral gallium nitride layer 108b.
도 2 내지 도 5를 참조하여, 이제 본 발명에 따른 질화갈륨 반도체구조를 제조하는 방법을 설명한다. 도 2에 도시된 바와 같이, 하부 질화갈륨층(104)이 기판(102) 상에 성장된다. 기판(102)은 6H-SiC(0001) 기판(102a)과 질화알루미늄 버퍼층(102b)을 포함할 수 있다. 질화갈륨층(104)은 1.0 내지 2.0㎛ 사이의 두께이고 6H-SiC 기판(102a) 상에 증착된 고온(1100℃) 질화알루미늄 버퍼층(102b) 상에 1000℃의 온도에서 26 ×10-6㏖/min의 트리에틸갈륨, 1500sccm의 암모니아 및 3000sccm의 H2희석제를 이용한 유기금속기상에피택시 장치 내에서 형성될 수 있다. 이 성장기술에 대한 추가적인 설명은 본 출원의 명세서에 함께 참조문헌으로 결합되어 있는 티. 더블유. 윅스(T. W. Weeks) 등이 Applied Physics Letters(Vol.67, No.3, July 17, 1995, pp. 401~403)에 발표한 "GaN Thin Films Deposited Via Organometallic Vapor Phase Epitaxy on α(6H)-SiC(0001) Using High-Temperature Monocrystalline AlN Buffer Layers"라는 제하의 논문에서 찾을 수 있다. 버퍼층을 갖거나 버퍼층이 없는 다른 기판들도 사용될 수 있다.2 to 5, a method of manufacturing a gallium nitride semiconductor structure according to the present invention will now be described. As shown in FIG. 2, a lower gallium nitride layer 104 is grown on the substrate 102. The substrate 102 may include a 6H-SiC (0001) substrate 102a and an aluminum nitride buffer layer 102b. The gallium nitride layer 104 has a thickness between 1.0 and 2.0 μm and is 26 × 10 −6 mol at a temperature of 1000 ° C. on a high temperature (1100 ° C.) aluminum nitride buffer layer 102 b deposited on the 6H-SiC substrate 102 a. It can be formed in an epitaxy device on an organometallic gas phase with triethylgallium / min, 1500 sccm ammonia and 3000 sccm H 2 diluent. Further descriptions of this growth technique are available in T. W. TW Weeks et al., Published in Applied Physics Letters (Vol. 67, No. 3, July 17, 1995, pp. 401-403), "GaN Thin Films Deposited Via Organometallic Vapor Phase Epitaxy on α (6H) -SiC. (0001) Using High-Temperature Monocrystalline AlN Buffer Layers. " Other substrates with or without a buffer layer may also be used.
계속 도 2를 참조하면, 하부 질화갈륨층(104)는 그 내부에 개구부 어레이(107)을 포함하는 마스크(106)에 의해 마스킹된다. 마스크는 1000Å의 두께의 산화규소(SiO2)로 구성되며 410℃의 온도에서 저압 화학기상증착법으로 증착될 수 있다. 다른 마스크 물질도 사용될 수 있다. 마스크는 통상의 포토 리소그라피 공정을 사용하고 불산 완충용액으로 에칭하여 패터닝될 수 있다. 일 실시예로, 개구부(107)는 폭이 3㎛이고 3 내지 40㎛의 간격으로 하부 질화갈륨층(104) 상에 ＜1 -1 0 0＞방향을 따라 배열되어 평행하게 이어진다. 후속의 공정을 수행하기 전에, 상기 구조물은 50% 불산 완충용액에 담겨져 하부 질화갈륨층(104)으로부터 표면 산화물이 제거될 수 있다.2, the lower gallium nitride layer 104 is masked by a mask 106 that includes an array of openings 107 therein. The mask is made of silicon oxide (SiO 2 ) having a thickness of 1000 μs and may be deposited by low pressure chemical vapor deposition at a temperature of 410 ° C. Other mask materials can also be used. The mask can be patterned by using conventional photolithography processes and etching with hydrofluoric acid buffer. In one embodiment, the openings 107 are 3 μm wide and run parallel to the <1 −10 0> direction on the lower gallium nitride layer 104 at intervals of 3 to 40 μm. Prior to the subsequent process, the structure may be immersed in 50% hydrofluoric acid buffer solution to remove surface oxides from the lower gallium nitride layer 104.
도 3을 참조하면, 하부 질화갈륨층(104)는 개구부 어레이(107)을 통해 성장되어 개구부 내에 수직 질화갈륨층(108a)을 형성한다. 질화갈륨의 성장은 1000~1100℃의 온도 및 45Torr의 압력에서 이루어진다. 13~39 ×10-6㏖/min의 TEG 전구체와 1500sccm의 암모니아(NH3)가 3000sccm의 H2희석제와 함께 사용될 수 있다. 질화갈륨합금이 형성될 경우에는 추가로 통상의 전구체 예컨대, 알루미늄 또는 인듐 전구체가 사용될 수 있다. 도 3에 도시된 바와 같이, 질화갈륨층(108a)은 마스크(106)의 상부로 수직 성장한다.Referring to FIG. 3, the lower gallium nitride layer 104 is grown through the opening array 107 to form a vertical gallium nitride layer 108a in the opening. The growth of gallium nitride takes place at a temperature of 1000-1100 ° C. and a pressure of 45 Torr. TEG precursors of 13-39 × 10 −6 mol / min and 1500 sccm of ammonia (NH 3 ) can be used with 3000 sccm of H 2 diluent. When a gallium nitride alloy is formed, further conventional precursors such as aluminum or indium precursors may be used. As shown in FIG. 3, the gallium nitride layer 108a grows vertically on top of the mask 106.
하부 질화갈륨층(104)이 성장 매개변수의 적절한 조절 및/또는 하부 질화갈륨층(104)의 적절한 패터닝에 의해 마스크(106)를 사용하지 않고 측면으로 성장될 수도 있다는 것은 잘 이해될 수 있을 것이다. 수직 성장 또는 측면 성장 후에 패턴층이 하부 질화갈륨층 상에 형성될 수 있고, 이러한 패턴층이 마스크로 기능할 필요는 없다.It will be appreciated that the lower gallium nitride layer 104 may be grown laterally without using the mask 106 by proper adjustment of growth parameters and / or proper patterning of the lower gallium nitride layer 104. . After vertical growth or lateral growth, a pattern layer may be formed on the lower gallium nitride layer, and this pattern layer need not function as a mask.
2차원의 측면 성장이 과성장된 질화갈륨 반도체층을 형성하는데 사용되어질 수 있다. 구체적으로, 마스크(106)는 ＜1 -1 0 0＞ 와 ＜1 1 -2 0＞같은 두 개의 직교하는 방향을 따라 확장하는 개구부 어레이(107)를 갖도록 패터닝될 수 있다. 그리하여 개구부는 직교하는 줄무늬 패턴의 사각형을 형성할 수 있다. 이 경우, 사각형의 변의 비는 바람직하게는 {1 1 -2 0} 면(facet)과 {1 -1 0 1} 면의 성장속도의 비에 비례하게, 예컨대 1.4:1의 비로 할 수 있다.Two-dimensional lateral growth can be used to form the overgrown gallium nitride semiconductor layer. Specifically, the mask 106 may be patterned to have an array of openings 107 extending along two orthogonal directions, such as <1 -1 0 0> and <1 1 -2 0>. Thus, the openings can form a quadrangle of orthogonal stripes. In this case, the ratio of the sides of the square is preferably in proportion to, for example, the ratio of the growth rate of the {1 1 -2 0} facet and the {1 -1 0 1} face, for example, 1.4: 1.
이제 도 4를 참조하면, 질화갈륨층(108a)의 연속성장은 마스크(106) 위로의 측면 과성장을 유발하여 측면 질화갈륨층(108b)을 형성한다. 과성장을 위한 성장조건은 도 3과 관련하여 설명된 조건으로 유지될 수 있다.Referring now to FIG. 4, continuous growth of gallium nitride layer 108a causes lateral overgrowth over mask 106 to form lateral gallium nitride layer 108b. Growth conditions for overgrowth may be maintained at the conditions described in relation to FIG. 3.
도 5를 참조하면, 측면 과성장은 측면성장면(front)이 계면(108c)에서 합체될 때까지 계속되어, 연속된 질화갈륨층(108)을 형성한다. 전체 성장시간은 약 60분 정도가 될 수 있다. 마이크로 전자소자는 도 1에 도시된 바와 같은 영역(108b)내에 형성될 수 있다. 필요하다면, 소자는 다른 영역들(108a) 내에 형성될 수도 있다.Referring to FIG. 5, lateral overgrowth continues until the lateral growth front coalesces at the interface 108c, forming a continuous gallium nitride layer 108. The total growth time can be about 60 minutes. The microelectronic device can be formed in region 108b as shown in FIG. If desired, the device may be formed in other regions 108a.
도 6을 참조하여, 본 발명의 제 2 실시예에 따른 질화갈륨 반도체구조를 설명한다. 질화갈륨구조(200)는 위에서 언급한 기판(102)을 포함한다. 앞서 언급된 바와 같이 하부 질화갈륨층(104)도 기판(102a) 반대쪽 버퍼층(102b) 상에 포함될 수 있다. 제 1 산화규소 마스크(106)와 같은 제 1 마스크는 하부 질화갈륨층(104) 상에 형성된다. 제 1마스크(106)는 그 내부에 제 1 개구부를 가진다. 바람직하게는, 제 1 개구부는 앞에서 언급한 바와 같이 하부 질화갈륨층의 ＜1 -1 0 0＞방향을 따라 이어진 제 1 스트라이프들이다. 제 1 수직 질화갈륨층(108a)는 앞서 언급한 바와 같이 하부 질화갈륨층(104)으로부터 제 1 마스크(106) 내의 개구부 어레이를 통해 확장된다. 질화갈륨 반도체구조(200)는 제 1 수직 질화갈륨층(108a)으로부터 하부 질화갈륨층(104)의 반대쪽 제 1 마스크(106) 위로 확장된 제 1 측면 질화갈륨층(108b)도 포함한다.6, a gallium nitride semiconductor structure according to a second embodiment of the present invention will be described. The gallium nitride structure 200 includes the substrate 102 mentioned above. As mentioned above, the lower gallium nitride layer 104 may also be included on the buffer layer 102b opposite the substrate 102a. A first mask, such as first silicon oxide mask 106, is formed on lower gallium nitride layer 104. The first mask 106 has a first opening therein. Preferably, the first openings are first stripes extending along the <1 -1 0 0> direction of the lower gallium nitride layer as mentioned above. The first vertical gallium nitride layer 108a extends from the lower gallium nitride layer 104 through the array of openings in the first mask 106 as mentioned above. The gallium nitride semiconductor structure 200 also includes a first lateral gallium nitride layer 108b extending from the first vertical gallium nitride layer 108a onto the first mask 106 opposite the lower gallium nitride layer 104.
도 6을 계속 설명하면, 제 2 산화규소 마스크와 같은 제 2 마스크(206)가 제 1 수직 질화갈륨층(108a) 상에 구비된다. 도시된 바와 같이, 제 2 마스크(206)는 제 1 마스크(106)으로부터 측면으로 오프셋(offset)된다. 제 2 마스크는 제 1 측면 질화갈륨층(108b) 상으로 확장될 수 도 있다는 것은 쉽게 이해될 수 있다. 바람직하게는, 제 2 마스크(206)는 제 1 수직 질화갈륨층(108a) 내의 결함이 더 이상 전파하지 못하도록 제 1 수직 질화갈륨층(108a)을 완전히 덮는다. 제 2 마스크(206)는 제 1 마스크에 대하여 대칭적으로 오프셋될 필요가 없다는 것 또한 이해될 수 있다. 제 2 마스크는 그 내부에 제 2 개구부 어레이를 가진다. 제 2 개구부는 제 1 마스크(106)와 관련하여 기술된 방향으로 배열되는 것이 바람직하다. 제 2 마스크(206)는 또한 제 1 마스크(106)와 유사하게 제조될 수 있다.6, a second mask 206, such as a second silicon oxide mask, is provided on the first vertical gallium nitride layer 108a. As shown, the second mask 206 is laterally offset from the first mask 106. It can be readily understood that the second mask may extend over the first lateral gallium nitride layer 108b. Preferably, the second mask 206 completely covers the first vertical gallium nitride layer 108a such that defects in the first vertical gallium nitride layer 108a no longer propagate. It can also be appreciated that the second mask 206 need not be symmetrically offset relative to the first mask. The second mask has a second array of openings therein. The second opening is preferably arranged in the direction described with respect to the first mask 106. The second mask 206 can also be manufactured similar to the first mask 106.
도 6을 계속 설명하면, 제 2 수직 질화갈륨층(208a)은 제 1 측면 질화갈륨층(108a)으로부터 제 2 마스크(206)의 제 2 개구부 어레이를 통해 확장된다. 제 2 수직 질화갈륨층(208a)는 제 1 수직 질화갈륨층(108a)와 유사하게 형성될 수 있다. 질화갈륨 반도체구조(200)는 또한 제 2 수직 질화갈륨층으로부터 제 1 질화갈륨층(108)의 반대쪽 제 2 마스크(206) 위로 확장된 제 2 측면 질화갈륨층(208b)을 포함한다. 제 2 측면 질화갈륨층(208b)는 앞서 언급한 유기금속기상에피택시법을 사용하여 형성될 수 있다.6, the second vertical gallium nitride layer 208a extends from the first side gallium nitride layer 108a through the second array of openings in the second mask 206. The second vertical gallium nitride layer 208a may be formed similarly to the first vertical gallium nitride layer 108a. The gallium nitride semiconductor structure 200 also includes a second lateral gallium nitride layer 208b extending from the second vertical gallium nitride layer onto the second mask 206 opposite the first gallium nitride layer 108. The second side gallium nitride layer 208b may be formed using the epitaxy method on the organometallic group mentioned above.
도 6에 도시된 바와 같이, 제 2 측면 질화갈륨층(208b)은 제 2 계면(208c)에서 합체하여, 연속된 단결정층인 제 2 질화갈륨 반도체층(208)을 형성한다. 제 1 측면 질화갈륨층 (108b)은 제 2 질화갈륨층(208)을 성장시키는데 사용되기 때문에, 제 2 수직 질화갈륨층(208a)과 제 2 측면 질화갈륨층(208b)으로 구성되는 제 2 질화갈륨층(208)은 상대적으로 낮은 결함밀도, 예컨대 104㎝-2이하를 가질 수 있다는 것을 알 수 있다. 따라서, 전체 질화갈륨(208)은 소자에 적합한 품질을 가진 질화갈륨 반도체물질을 형성할 수 있다. 그리하여, 도 6에 도시된 바와 같이, 마이크로 전자소자(210)가 제 2 수직 질화갈륨층(208a) 및 제 2 측면 질화갈륨층(208b) 양자 모두에 형성될 수 있고, 이러한 층들간을 브릿지(bridge)할 수도 있다. 마스크들(106, 206)을 오프셋시킴으로써, 소자에 적합한 질을 가진 연속된 질화갈륨층을 얻을 수 있다.As shown in FIG. 6, the second side gallium nitride layer 208b is merged at the second interface 208c to form a second gallium nitride semiconductor layer 208 which is a continuous single crystal layer. Since the first side gallium nitride layer 108b is used to grow the second gallium nitride layer 208, the second vertical gallium nitride layer 208a and the second side gallium nitride layer 208b are formed. It can be seen that the gallium layer 208 may have a relatively low defect density, such as 10 4 cm −2 or less. Thus, the entire gallium nitride 208 can form a gallium nitride semiconductor material having a quality suitable for the device. Thus, as shown in FIG. 6, a microelectronic device 210 can be formed in both the second vertical gallium nitride layer 208a and the second side gallium nitride layer 208b, and bridges between these layers ( You can bridge it. By offsetting the masks 106 and 206, a continuous gallium nitride layer having a quality suitable for the device can be obtained.
도 7 내지 도 14를 참조하여, 본 발명에 따른 질화갈륨 반도체구조의 제 2 실시예의 제조방법을 설명한다. 도 7에 도시된 바와 같이, 도 2와 관련하여 설명된 대로 하부 질화갈륨층(104)이 기판(102) 상에 형성된다. 계속 도 7을 참조하면, 하부 질화갈륨막(104)은 도 2와 관련하여 설명된 바와 같이 그 내부에 제 1 개구부 어레이(107)을 갖는 제 1 마스크에 의해 마스킹된다.7 to 14, a manufacturing method of a second embodiment of a gallium nitride semiconductor structure according to the present invention will be described. As shown in FIG. 7, a lower gallium nitride layer 104 is formed on the substrate 102 as described in connection with FIG. 2. Still referring to FIG. 7, the lower gallium nitride film 104 is masked by a first mask having a first opening array 107 therein as described in connection with FIG. 2.
도 8을 참조하면, 하부 질화갈륨층(104)은 도 3과 관련하여 설명된 바와 같이 제 1 개구부 어레이(107)를 통해 성장하여 제 1 개구부 내에 제 1 수직 질화갈륨층(108a)을 형성한다. 도 9를 참조하면, 제 1 질화갈륨층(108a)의 연속 성장은 도 4와 관련하여 설명된 바와 같이 제 1 마스크(106) 상으로 측면 과성장을 유발하여, 제 1 측면 질화갈륨층(108b)을 형성한다. 도 10을 참조하면, 측면 과성장은 측면성장된 전면(front)이 제 1 계면(108c)에서 합체될 때까지 선택적으로 계속 허용되어, 도 5와 관련하여 설명된 바와 같이 연속된 제 1 질화갈륨층(108)이 형성된다.Referring to FIG. 8, the lower gallium nitride layer 104 grows through the first opening array 107 as described with respect to FIG. 3 to form a first vertical gallium nitride layer 108a in the first opening. . 9, the continuous growth of the first gallium nitride layer 108a causes side overgrowth onto the first mask 106 as described with respect to FIG. 4, such that the first side gallium nitride layer 108b ). With reference to FIG. 10, lateral overgrowth is optionally allowed to continue until the laterally grown front is coalesced at the first interface 108c, such that the continuous first gallium nitride layer as described in connection with FIG. 5. 108 is formed.
도 11을 참조하면, 제 1 수직 질화갈륨층(108a)은 그 내부에 제 2 개구부 어레이(207)를 갖는 제 2 마스크(206)에 의해 마스킹된다. 제 2 마스크는 제 1 마스크와 관련하여 설명된 방법에 의해 제조될 수 있다. 도 3과 관련하여 설명된 바와 같이, 제 2 마스크는 제거될 수도 있다. 이미 언급한 바와 같이, 제 2 마스크(206)는 제 1 수직 질화갈륨층(108a) 내부의 결함이 수직방향으로 또는 측면방향으로 전파하는 것을 방지하기 위해 바람직하게는 제 1 수직 질화갈륨층(108a)을 완전히 덮어야 한다. 무결점의 전파를 제공하기 위해서, 마스크(206)는 제 1 측면 질화갈륨층(108b) 상으로 연장될 수도 있다.Referring to FIG. 11, the first vertical gallium nitride layer 108a is masked by a second mask 206 having a second array of openings 207 therein. The second mask can be manufactured by the method described in connection with the first mask. As described in connection with FIG. 3, the second mask may be removed. As already mentioned, the second mask 206 is preferably a first vertical gallium nitride layer 108a to prevent defects inside the first vertical gallium nitride layer 108a from propagating vertically or laterally. ) Must be completely covered. To provide flawless propagation, mask 206 may extend over first side gallium nitride layer 108b.
이제 도 12를 참조하면, 제 1 측면 질화갈륨층(108b)은 제 2 개구부 어레이(207)를 통해 수직방향으로 성장하여, 제 2 개구부 내에 제 2 수직 질화갈륨층(208a)을 형성한다. 성장은 도 3과 관련하여 설명된 바와 같은 방법으로 얻어질 수 있다.Referring now to FIG. 12, first side gallium nitride layer 108b grows vertically through second array of openings 207 to form a second vertical gallium nitride layer 208a in the second opening. Growth can be obtained in a manner as described in connection with FIG. 3.
도 13을 참조하면, 제 2 질화갈륨층(208a)의 연속적인 성장은 제 2 마스크(206) 상으로 측면 과성장을 유발하여, 제 2 측면 질화갈륨(208b)을 형성한다. 측면 성장은 도 3과 관련하여 설명된 방법으로 얻어질 수 있다.Referring to FIG. 13, the continuous growth of the second gallium nitride layer 208a causes side overgrowth on the second mask 206 to form the second side gallium nitride 208b. Lateral growth can be obtained by the method described in connection with FIG. 3.
도 14를 참조하면, 측면 과성장은 측면과성장면이 제 2 계면(208c)에서 합체될 때까지 계속되어 연속된 제 2 질화갈륨층(208)이 형성되는 것이 바람직하다. 총 성장시간은 약 60분 정도이다. 마이크로 전자소자는 도 6에 도시된 바와 같은 영역들(208a, 208b)내에 형성될 수 있는데, 이는 양 영역 모두 상대적으로 낮은 결함밀도를 갖기 때문이다. 소자들은 도시된 바와 같이 이들 영역을 브릿지(bridge)할 수도 있다. 따라서 소자에 적합한 질을 가진 연속된 질화갈륨층(208)을 얻을 수 있다.Referring to FIG. 14, the lateral overgrowth is preferably continued until the lateral overgrowth surface is coalesced at the second interface 208c to form a continuous second gallium nitride layer 208. Total growth time is about 60 minutes. The microelectronic device can be formed in the regions 208a and 208b as shown in FIG. 6 because both regions have a relatively low defect density. The devices may bridge these regions as shown. Thus, a continuous gallium nitride layer 208 having a quality suitable for the device can be obtained.
이하에서는 본 발명의 방법 및 구조에 대한 추가적인 논의를 제공한다. 앞서 언급한 바와 같이, 마스크 내의 개구부(107, 207)는 하부 질화갈륨층(104)에 대해 바람직하게는 ＜1 1 -2 0＞ 및/또는 ＜1 -1 0 0＞ 방향을 따라 연장된 사각형 줄무늬인 것이 바람직하다. (1 -1 0 1)의 경사면(slant facet)과 (0 0 0 1)의 좁은 상부면(top facet)을 가진 꼭지잘린 삼각형 스트라이프(truncated triangular stripes)는 마스크 개구부(107, 207)를 ＜1 1 -2 0＞방향을 따라 배열함으로써 얻어진다. (0 0 0 1)의 상부면, (1 1 -2 0)의 수직 측면(side facet)과 (1 -1 0 1)의 경사면을 가진 직사각형 스트라이프는 ＜1 -1 0 0＞방향을 따라 배열함으로써 성장될 수 있다. 3분까지의 성장시간동안에는 결정방향에 무관하게 유사한 모폴로지(morphology)가 얻어질 수 있다. 성장이 지속되면 스트라이프는 서로 다른 형상으로 발전한다.The following provides further discussion of the method and structure of the present invention. As mentioned above, the openings 107, 207 in the mask preferably extend along the <1 1 -2 0> and / or <1 -1 0 0> directions with respect to the lower gallium nitride layer 104. It is preferable that it is striped. A truncated triangular stripes with slant facet of (1 -1 0 1) and narrow top facet of (0 0 0 1) are used to mask mask openings 107, 207. It is obtained by arranging along 1-2 <2 >> direction. Rectangular stripe with an upper surface of (0 0 0 1), a vertical side facet of (1 1 -2 0) and an inclined surface of (1 -1 0 1), arranged along the <1 -1 0 0> direction Can be grown. A similar morphology can be obtained regardless of the crystal orientation for growth times up to 3 minutes. As growth continues, the stripes develop into different shapes.
측면성장량은 일반적으로 스트라이프의 방향에 매우 크게 의존한다. ＜1 -1 0 0＞방향의 스트라이프의 측면성장속도는 일반적으로 ＜1 1 -2 0＞방향을 따른 스트라이프보다 훨씬 빠르다. 따라서, 개구부(107, 207)는 하부 질화갈륨층(104)의 ＜1 -1 0 0＞ 방향을 따라 연장되는 것이 가장 바람직하다.Lateral growth generally depends very much on the direction of the stripe. Lateral growth rates of stripes in the <1 -1 0 0> direction are generally much faster than stripes in the <1 1 -2 0> direction. Therefore, the openings 107 and 207 are most preferably extended along the <1 -1 0 0> direction of the lower gallium nitride layer 104.
개구부 방향의 함수로서 상이하게 모폴로지가 전개되는 것은 질화갈륨 구조내의 결정면의 안정성에 관련된 것으로 보인다. 성장 조건에 따라 ＜1 1 -2 0＞ 방향의 스트라이프는 넓은 (1 -1 0 0)의 경사진 퍼싯이나 매우 좁거나 존재하지 않는 (0 0 0 1)의 상부퍼싯을 가질 수 있다. 이것은 질화갈륨 위어자이트(wurtzite) 결정구조에서 (1 -1 0 1)이 가장 안정된 면이어서, 이 면에서의 성장속도가 다른 면들에 비해 낮기 때문이다. ＜1 -1 0 0＞ 방향 스트라이프의 {1 -1 0 1} 면군은 물결형태를 가질 수 있는데, 이것은 하나의 밀러 지수(Miller index) 이상의 밀러 지수가 존재한다는 것을 암시한다. 증착하는 동안 면들이 불안정해지고 ＜1 1 -2 0＞ 방향 스트라이프의 (1 -1 0 1)의 성장속도에 관계가 있는 선택된 {1 -1 0 1}면군의 성장속도를 증가시켜 경쟁적인 성장이 발생하는 것으로 보인다.The different morphology development as a function of the opening direction seems to be related to the stability of the crystal plane in the gallium nitride structure. Depending on the growth conditions, the stripe in the <1 1 -2 0> direction can have a wide (1-1 0 0) inclined facet or a very narrow or nonexistent (0 0 0 1) top facet. This is because (1 −1 0 1) is the most stable surface in the gallium nitride wurtzite crystal structure, and the growth rate on this surface is lower than that of other surfaces. The {1 -1 0 1} plane group of the <1 -1 0 0> directional stripe can have a wave shape, suggesting that there is a Miller index above one Miller index. During deposition, the surfaces become unstable and increase the growth rate of the selected {1 -1 0 1} plane group, which is related to the growth rate of (1 -1 0 1) in the <1 1 -2 0> direction stripe, resulting in competitive growth. It seems to occur.
＜1 -1 0 0＞방향의 개구부 상에 선택적으로 성장된 질화갈륨층의 모폴로지는 일반적으로 성장온도에 대해 강한 함수관계를 가진다. 1000℃에서 성장된 층은 잘려진 삼각형상을 가진다. 이 모폴로지는 성장온도가 증가함에 따라 점차 사각형의 단면으로 변해간다. 이 형상의 변화는 성장온도의 증가가 확산계수(diffusion coefficient)의 증가를 가져오고 이에 따라 {1 -1 0 1}면군 상으로 (0 0 0 1) 상부면을 따라 갈륨원소의 플럭스(flux)가 증가하는 결과로서 발생한다. 이것은 (0 0 0 1)의 성장속도의 감소 및 {1 -1 0 1}면군의 성장속도의 증가를 가져올 수 있다. 이 현상은 산화규소 상의 갈륨-비소(GaAs)의 선택적 성장에서도 관찰된 바 있다. 따라서 1100℃의 온도가 가장 바람직한 것으로 보인다.The morphology of the gallium nitride layer selectively grown on openings in the <1 -1 0 0> direction generally has a strong functional relationship with the growth temperature. The layer grown at 1000 ° C. has a truncated triangular shape. This morphology gradually changes into a rectangular cross section as the growth temperature increases. This change in shape results in an increase in the growth temperature resulting in an increase in the diffusion coefficient and thus flux of gallium elements along the top surface (0 0 0 1) onto the {1 -1 0 1} plane group. Occurs as a result of increasing. This can lead to a decrease in the growth rate of (0 0 0 1) and an increase in the growth rate of the {1 -1 0 1} plane group. This phenomenon has also been observed in the selective growth of gallium arsenide (GaAs) on silicon oxide. Thus, a temperature of 1100 ° C. appears to be most preferred.
질화갈륨 영역의 모폴로지 전개는 또한 TEG의 유량(flow rate)에 의존하는 것으로 보인다. TEG 공급량의 증가는 일반적으로 측면방향 및 수직방향의 스트라이프의 성장속도를 증가시킨다. 그러나, 측면/수직 성장속도비는 TEG의 유량 13 ×10-6㏖/min에서 1.7로부터 TEG 유량 39 ×10-6㏖/min에서 0.86으로 감소한다. ＜1 1 -2 0＞의 성장속도와 관계가 있는 ＜0 0 0 1＞을 따른 성장속도에 미치는 영향이 증가되는 것은, 반응 가스가 기판에 수직하게 흐르게 되는 사용된 반응기의 종류에 관계될 수 있다. 표면에서의 갈륨원소 농도의 상당한 증가는 {1 -1 0 1}면군으로 갈륨원소의 확산을 방해하기 충분하여 (0 0 0 1)면에서 화학흡착(chemisorption) 및 질화갈륨 성장이 더 쉽게 발생한다.The morphological evolution of the gallium nitride region also appears to depend on the flow rate of the TEG. Increasing the TEG supply generally increases the growth rate of the lateral and vertical stripes. However, the side / vertical growth rate ratio is the flow rate in the 13 × 10 -6 ㏖ / TEG flow rate of 39 × 10 -6 ㏖ / min in 1.7 min decreased from 0.86 in the TEG. The increased effect on the growth rate along <0 0 0 1>, which is related to the growth rate of <1 1 -2 0>, may be related to the type of reactor used in which the reactant gas flows perpendicularly to the substrate. have. Significant increases in gallium element concentrations on the surface are sufficient to prevent the diffusion of gallium elements into the {1 -1 0 1} facet group, making chemisorption and gallium nitride growth easier in the (0 0 0 1) facet. .
두께 2㎛인 연속된 질화갈륨층(108, 208)은 7㎛ 간격으로 떨어져 있고 ＜1 -1 0 0＞를 따라 배열된 폭 3㎛인 스트라이프 개구부(107, 207)를 사용하여, 1100℃의 온도 및 26 ×10-6㏖/min의 TEG 유량에서 얻어질 수 있다. 과성장 질화갈륨층(108b, 208b)는 두 성장면이 합체될 때 발생한 기공(void)을 포함할 수 있다. 이 기공들은 {1 1 -2 0}의 수직 측면을 갖는 직사각형 스트라이프가 성장되는 측면성장조건에서 자주 발생한다.Continuous gallium nitride layers 108, 208 having a thickness of 2 mu m are spaced at 1100 DEG C. using stripe openings 107, 207 having a width of 3 mu m spaced at intervals of 7 mu m and arranged along < Temperature and a TEG flow rate of 26 × 10 −6 mol / min. The overgrown gallium nitride layers 108b and 208b may include pores generated when the two growth surfaces are coalesced. These pores frequently occur in lateral growth conditions in which a rectangular stripe with a vertical side of {1 1 -2 0} is grown.
합체된 질화갈륨층(108, 208)은 미시적으로 편평하고 피트가 없는(pit-free) 표면을 가진다. 측면성장된 질화갈륨층의 표면들은 단의 평균높이가 0.32㎚인 테라스(terrace)구조를 포함할 수 있다. 이 테라스구조는 측면성장된 질화갈륨과 관계가 있을 수 있는데, 이것은 일반적으로 테라스구조가 질화알루미늄 버퍼층에만 성장된 훨씬 넓은 영역의 박막에는 구비되지 않기 때문이다. 평균 RMS 거칠기(roughness)는 하부 질화갈륨층(104)에서 얻어진 값과 유사하다.The coalesced gallium nitride layers 108 and 208 have a microscopically flat, pit-free surface. The surfaces of the laterally grown gallium nitride layer may include a terrace structure with an average height of 0.32 nm in the stages. This terrace structure may be related to the laterally grown gallium nitride, since the terrace structure is generally not included in a much larger area thin film grown only in the aluminum nitride buffer layer. The average RMS roughness is similar to the value obtained in the lower gallium nitride layer 104.
질화갈륨 하부층(104)과 버퍼층(102b) 사이에서 발생한 스레딩(threading) 전위는 제 1 마스크(106)의 제 1 개구부(107) 내의 제 1 수직 질화갈륨층(108a)의 상면에까지 전파하는 것으로 보인다. 이 영역에서의 전위밀도는 약 109㎝-2이다. 비교해보면, 스레딩 전위는 제 1 과성장 영역(108b) 내로는 쉽게 전파하지 않는 것처럼 보인다. 오히려 제 1 과성장 질화갈륨영역(108b)은 적은 수의 전위만 포함하고 있다. 이 전위는 수직 스레딩 전위의 연장부를 경유하여 재성장 영역에서 90°꺽어진 뒤 (0001)면에 평행하게 형성된다. 이 전위는 제 1 과성장 질화갈륨층의 상부표면까지는 전파되지 않는 것 같다. 제 2 수직 질화갈륨층(208a)와 제 2 측면 질화갈륨층(208b)는 모두 결함이 적은 제 1 과성장 질화갈륨층(108b)로부터 전파되기 때문에, 이 모든 층(208)은 낮은 결함밀도를 가질 수 있다.Threading dislocations occurring between the gallium nitride underlayer 104 and the buffer layer 102b appear to propagate up to the top surface of the first vertical gallium nitride layer 108a in the first opening 107 of the first mask 106. . The dislocation density in this region is about 10 9 cm -2 . In comparison, the threading dislocations do not appear to propagate easily into the first overgrowth region 108b. Rather, the first overgrowth gallium nitride region 108b contains only a small number of dislocations. This dislocation is formed parallel to the (0001) plane after 90 ° bending in the regrowth region via the extension of the vertical threading dislocation. This potential does not seem to propagate to the upper surface of the first overgrowth gallium nitride layer. Since all of the second vertical gallium nitride layer 208a and the second side gallium nitride layer 208b propagate from the first defect-free overgrowth gallium nitride layer 108b, all of these layers 208 have low defect density. Can have
앞에서 설명된 바와 같이, 선택적으로 성장된 질화갈륨층의 형성기구는 측면 에피택시이다. 이 성장기구의 주된 두 단계는 수직성장과 측면성장이다. 수직성장하는 동안, 증착된 질화갈륨은, 점착계수(sticking coefficient) s가 마스크(s~1) 위보다 질화갈륨(s=1) 위에서 훨씬 높기 때문에, 마스크(206, 207) 위보다 마스크 개구부(107, 207) 내에서 선택적으로 더 빨리 성장한다. 산화규소 결합강도(bond strength)는 799.6kJ/㏖이고 Si-N(439kJ/㏖), Ga-N(103kJ/㏖) 및 Ga-O(353.6kJ/㏖)의 결합강도에 비해 훨씬 크므로, 질화갈륨 핵을 생성할만큼 충분한 시간 및 개수가 있더라도 Ga 또는 N 원자는 마스크표면에 쉽게 결합할 수 없다. 원자들은 증발하거나 마스크 표면을 따라 마스크 내의 개구부(107, 207) 또는 막 드러난 수직 질화갈륨층(108a, 208a)으로 확산할 것이다. 측면 성장하는 동안, 질화갈륨층은 개구부 위로 드러난 물질로부터 수직 및 측면방향으로 동시에 성장한다.As described above, the mechanism for forming the selectively grown gallium nitride layer is side epitaxy. The two main stages of this growth mechanism are vertical growth and lateral growth. During vertical growth, the deposited gallium nitride has a mask opening (r) above the masks 206 and 207 because the sticking coefficient s is much higher above the gallium nitride (s = 1) than above the masks s-1. 107, 207) selectively growing faster. Since the silicon oxide bond strength is 799.6 kJ / mol and much larger than the bond strengths of Si-N (439 kJ / mol), Ga-N (103 kJ / mol) and Ga-O (353.6 kJ / mol), Ga or N atoms cannot easily bond to the mask surface even if they have enough time and number to produce gallium nitride nuclei. Atoms will either evaporate or diffuse along the mask surface into openings 107 and 207 in the mask or into the layered vertical gallium nitride layers 108a and 208a. During lateral growth, the gallium nitride layer grows simultaneously in the vertical and lateral directions from the material exposed over the openings.
마스크 위에서 갈륨과 질소의 표면확산은 질화갈륨의 선택적 성장에 있어 중요치 않은 역할을 한다. 물질의 주된 원천은 가스상으로부터 획득되는 것으로 보인다. 이것은 TEG 유량의 증가가 (0 0 0 1)인 상부면의 성장속도를 (1 -1 0 1)인 측면보다 빠르게 하여 측면성장을 조절하게 된다는 사실로부터 증명될 수 있다.Surface diffusion of gallium and nitrogen on the mask plays an insignificant role in the selective growth of gallium nitride. The main source of matter seems to be obtained from the gas phase. This can be proved from the fact that the increase in TEG flow rate regulates lateral growth by making the growth rate of the top surface (0 0 0 1) faster than the side (1 -1 0 1).
측면 성장된 질화갈륨층(108b, 208b)은 냉각시 떨어지지 않도록 하부 마스크(106, 206)에 강하게 결합한다. 그러나, 냉각시 발생한 열응력에 의해 산화규소 내에서 측면 균열(cracking)이 발생할 수 있다. 1050℃에서 산화규소의 점도(viscosity, ρ)는, 벌크 비정질 물질의 응력해소가 약 6시간 걸려 일어나는, 변형점(strain point, 약 1014.5poise)보다 10배 이상 큰 값인 약 1015.5poise이다. 그리하여 SiO2마스크는 냉각시 제한적으로 순응하게 된다. 비정질 SiO2표면의 원자배열이 GaN 표면의 원자배열과 매우 다르기 때문에, 화학결합은 적당한 원자들이 아주 근접했을 때에만 발생할 수 있다. 각각의 표면 및/또는 SiO2벌크 내부에서 규소, 산소, 갈륨 및 질소 원자들의 극도로 작은 응력완화는 질화갈륨을 순응시켜 SiO2산화물에 결합시키게 할 수 있다.The laterally grown gallium nitride layers 108b and 208b bond strongly to the lower masks 106 and 206 so that they do not fall off upon cooling. However, side cracking may occur in silicon oxide due to thermal stress generated during cooling. The viscosity, ρ, of silicon oxide at 1050 ° C. is about 10 15.5 poises, at least 10 times greater than the strain point (about 10 14.5 poise), in which stress release of the bulk amorphous material takes about 6 hours. Thus, the SiO 2 mask is limitedly compliant upon cooling. Because the atomic arrangement of the amorphous SiO 2 surface is very different from that of the GaN surface, chemical bonds can only occur when the appropriate atoms are in close proximity. Extremely small stress relaxation of silicon, oxygen, gallium and nitrogen atoms on each surface and / or inside the SiO 2 bulk may allow gallium nitride to conform and bond to SiO 2 oxide.
따라서, 하부 질화갈륨층으로부터 마스크 개구부를 통한 측면 에피택셜 과성장은 MOVPE를 통해 이루어질 수 있다. 성장은 개구부의 방향성, 성장온도 및 TEG 유량에 크게 의존한다. 극도로 낮은 전위밀도를 갖고 평탄하고 피트가 없는 표면을 갖는 영역을 형성하기 위해서 과성장된 질화갈륨 영역의 합체는 7 ㎛ 간격으로 떨어져 있고 3㎛의 폭을 가지고 ＜1 -1 0 0＞을 따라 이어진 마스크 개구부를 통해 1000℃의 온도와 26×10-6㏖/min의 TEG 유량에서 얻어질 수 있다. MOVPE를 통한 질화갈륨의 측면 과성장은 마이크로 전자소자용의 낮은 결함밀도를 가지고 연속된 질화갈륨층을 얻는데 사용될 수 있다.Thus, lateral epitaxial overgrowth from the lower gallium nitride layer through the mask opening can be achieved through the MOVPE. Growth is highly dependent on the orientation of the opening, the growth temperature and the TEG flow rate. To form an area with extremely low dislocation density and a flat, pit-free surface, the coalescing of overgrown gallium nitride regions is spaced 7 μm apart and has a width of 3 μm along <1 −1 0 0> Through the subsequent mask openings can be obtained at a temperature of 1000 ° C. and a TEG flow rate of 26 × 10 −6 mol / min. Lateral overgrowth of gallium nitride through MOVPE can be used to obtain continuous gallium nitride layers with low defect density for microelectronic devices.
도면과 명세서에서, 본 발명의 전형적인 바람직한 실시예가 개시되었고, 비록 특정용어가 도입되었지만, 그것들은 포괄적이고 기술적인(descriptive) 의미로만 사용된 것이며, 제한의 목적으로 사용된 것이 아니며, 본 발명의 범위는 다음의 청구항에서 보여진다.In the drawings and specification, exemplary preferred embodiments of the present invention have been disclosed, and although specific terms have been introduced, they are used only in a comprehensive and descriptive sense, and are not intended to be limiting, and the scope of the present invention. Is shown in the following claims.
Claims (59)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/032,190 | 1998-02-27 | ||
| US09/032,190 US6051849A (en) | 1998-02-27 | 1998-02-27 | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
| US09/031,843 | 1998-02-27 | ||
| US09/031,843 US6608327B1 (en) | 1998-02-27 | 1998-02-27 | Gallium nitride semiconductor structure including laterally offset patterned layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010041192A true KR20010041192A (en) | 2001-05-15 |
| KR100610396B1 KR100610396B1 (en) | 2006-08-09 |
Family
ID=26707683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020007009261A KR100610396B1 (en) | 1998-02-27 | 1999-02-26 | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1070340A1 (en) |
| JP (1) | JP2002505519A (en) |
| KR (1) | KR100610396B1 (en) |
| CN (1) | CN1143363C (en) |
| AU (1) | AU2795699A (en) |
| CA (1) | CA2321118C (en) |
| WO (1) | WO1999044224A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735488B1 (en) * | 2006-02-03 | 2007-07-04 | 삼성전기주식회사 | Method for forming the gan type led device |
| KR100960764B1 (en) * | 2003-01-28 | 2010-06-01 | 엘지전자 주식회사 | Laser emitting diode, and method for manufacturing the same |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2258080C (en) | 1997-04-11 | 2007-06-05 | Nichia Chemical Industries, Ltd. | Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device |
| US6265289B1 (en) | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
| JP4529215B2 (en) * | 1999-10-29 | 2010-08-25 | 日亜化学工業株式会社 | Nitride semiconductor growth method |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| AU2001218182A1 (en) * | 2000-02-09 | 2001-08-20 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6261929B1 (en) | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| TW518767B (en) * | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP4291527B2 (en) | 2000-10-13 | 2009-07-08 | 日本碍子株式会社 | Method of using group III nitride epitaxial substrate |
| JP4920152B2 (en) * | 2001-10-12 | 2012-04-18 | 住友電気工業株式会社 | Structure substrate manufacturing method and semiconductor device manufacturing method |
| US20030198837A1 (en) * | 2002-04-15 | 2003-10-23 | Craven Michael D. | Non-polar a-plane gallium nitride thin films grown by metalorganic chemical vapor deposition |
| US6876009B2 (en) * | 2002-12-09 | 2005-04-05 | Nichia Corporation | Nitride semiconductor device and a process of manufacturing the same |
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US7012314B2 (en) * | 2002-12-18 | 2006-03-14 | Agere Systems Inc. | Semiconductor devices with reduced active region defects and unique contacting schemes |
| FR2855650B1 (en) * | 2003-05-30 | 2006-03-03 | Soitec Silicon On Insulator | SUBSTRATES FOR CONSTRAINTS SYSTEMS AND METHOD FOR CRYSTALLINE GROWTH ON SUCH A SUBSTRATE |
| US7622318B2 (en) | 2004-03-30 | 2009-11-24 | Sony Corporation | Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device |
| KR100773555B1 (en) * | 2006-07-21 | 2007-11-06 | 삼성전자주식회사 | Semiconductor substrate having low defects and method of manufacturing the same |
| US8362503B2 (en) | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| US7825432B2 (en) * | 2007-03-09 | 2010-11-02 | Cree, Inc. | Nitride semiconductor structures with interlayer structures |
| JP4638958B1 (en) * | 2009-08-20 | 2011-02-23 | 株式会社パウデック | Manufacturing method of semiconductor device |
| CN102427101B (en) * | 2011-11-30 | 2014-05-07 | 李园 | Semiconductor structure and forming method thereof |
| EP2837021A4 (en) * | 2012-04-13 | 2016-03-23 | Tandem Sun Ab | A method for manufacturing a semiconductor method device based on epitaxial growth. |
| CN108368640A (en) * | 2015-05-21 | 2018-08-03 | Ev 集团 E·索尔纳有限责任公司 | Method for being applied to outgrowth layer on seed layer |
| CN106469648B (en) * | 2015-08-31 | 2019-12-13 | 中国科学院微电子研究所 | epitaxial structure and method |
| WO2021237528A1 (en) * | 2020-05-27 | 2021-12-02 | 苏州晶湛半导体有限公司 | Group iii nitride structure and preparation method therefor |
| WO2021261494A1 (en) * | 2020-06-22 | 2021-12-30 | 京セラ株式会社 | Method for producing semiconductor device, semiconductor device, electronic device, method for producing semiconductor epitaxial substrate, and semiconductor epitaxial substrate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127521A (en) * | 1990-09-19 | 1992-04-28 | Fujitsu Ltd | Manufacture of semiconductor substrate |
| JPH04303920A (en) * | 1991-03-29 | 1992-10-27 | Nec Corp | Insulating film/iii-v compound semiconductor stacked structure on group iv substrate |
| EP1081818B1 (en) * | 1995-09-18 | 2004-08-18 | Hitachi, Ltd. | Semiconductor laser devices |
| JP3757339B2 (en) * | 1995-12-26 | 2006-03-22 | 富士通株式会社 | Method for manufacturing compound semiconductor device |
| JPH09219540A (en) * | 1996-02-07 | 1997-08-19 | Rikagaku Kenkyusho | Forming method of gan thin film |
| JP3139445B2 (en) * | 1997-03-13 | 2001-02-26 | 日本電気株式会社 | GaN-based semiconductor growth method and GaN-based semiconductor film |
| JPH10326912A (en) * | 1997-03-25 | 1998-12-08 | Mitsubishi Cable Ind Ltd | Production of non-dislocated gan substrate and gan base material |
| JPH11191657A (en) * | 1997-04-11 | 1999-07-13 | Nichia Chem Ind Ltd | Growing method of nitride semiconductor and nitride semiconductor device |
| JPH10321529A (en) * | 1997-05-22 | 1998-12-04 | Nippon Telegr & Teleph Corp <Ntt> | Double layer selective growth method |
| JPH11135770A (en) * | 1997-09-01 | 1999-05-21 | Sumitomo Chem Co Ltd | Iii-v compd. semiconductor, manufacture thereof and semiconductor element |
| JP3925753B2 (en) * | 1997-10-24 | 2007-06-06 | ソニー株式会社 | Semiconductor device, manufacturing method thereof, and semiconductor light emitting device |
-
1999
- 1999-02-26 JP JP2000533892A patent/JP2002505519A/en active Pending
- 1999-02-26 WO PCT/US1999/004346 patent/WO1999044224A1/en not_active Application Discontinuation
- 1999-02-26 EP EP99908553A patent/EP1070340A1/en not_active Ceased
- 1999-02-26 KR KR1020007009261A patent/KR100610396B1/en not_active IP Right Cessation
- 1999-02-26 CN CNB998034002A patent/CN1143363C/en not_active Expired - Lifetime
- 1999-02-26 CA CA002321118A patent/CA2321118C/en not_active Expired - Lifetime
- 1999-02-26 AU AU27956/99A patent/AU2795699A/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960764B1 (en) * | 2003-01-28 | 2010-06-01 | 엘지전자 주식회사 | Laser emitting diode, and method for manufacturing the same |
| KR100735488B1 (en) * | 2006-02-03 | 2007-07-04 | 삼성전기주식회사 | Method for forming the gan type led device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002505519A (en) | 2002-02-19 |
| CN1292149A (en) | 2001-04-18 |
| CA2321118A1 (en) | 1999-09-02 |
| EP1070340A1 (en) | 2001-01-24 |
| CA2321118C (en) | 2008-06-03 |
| AU2795699A (en) | 1999-09-15 |
| KR100610396B1 (en) | 2006-08-09 |
| WO1999044224A1 (en) | 1999-09-02 |
| CN1143363C (en) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100610396B1 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby | |
| US6051849A (en) | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer | |
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| CA2331893C (en) | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls | |
| US6376339B2 (en) | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on silicon carbide substrates by lateral growth from sidewalls of masked posts, and gallium nitride semiconductor structures fabricated thereby | |
| US6621148B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| WO2000031783A1 (en) | Fabrication of gallium nitride layers on silicon | |
| WO2001059819A1 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
| US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
| JP2004363251A (en) | Group iii-v compound semiconductor and its manufacturing method | |
| KR100941596B1 (en) | Method of producing 3-5 group compound semiconductor and semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150723 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |