JPH11191657A - Growing method of nitride semiconductor and nitride semiconductor device - Google Patents

Growing method of nitride semiconductor and nitride semiconductor device

Info

Publication number
JPH11191657A
JPH11191657A JP7724598A JP7724598A JPH11191657A JP H11191657 A JPH11191657 A JP H11191657A JP 7724598 A JP7724598 A JP 7724598A JP 7724598 A JP7724598 A JP 7724598A JP H11191657 A JPH11191657 A JP H11191657A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
protective film
layer
substrate
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7724598A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kiyohisa
裕之 清久
Noriya Ozaki
徳也 小崎
Shigeto Iwasa
成人 岩佐
Shuji Nakamura
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP7724598A priority Critical patent/JPH11191657A/en
Publication of JPH11191657A publication Critical patent/JPH11191657A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a growing method for nitride semiconductor of with good crystallinity. SOLUTION: A first protective film 11 is partly formed on a dissimilar substrate 1 consisting of a material different from that of a nitride semiconductor or on the surface of a nitride semiconductor layer 2 grown on the dissimilar substrate 1, and a first nitride semiconductor layer 3 is grown via the first protective film 11. The first nitride semiconductor 3 is selectively grown on the protective film 11 and continuously joined together with an adjacent nitride semiconductor on the protective film 11 as it continues to grow. The first nitride semiconductor 3 on the first protective film 11 has few lattice defects, so that a nitride semiconductor substrate of good crystallinity is obtained, when a thick nitride semiconductor film is grown via a protective film. A nitride semiconductor substrate is grown to a prescribed thickness, and when an element structure is formed thereon, a satisfactory element with improved characteristics is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は窒化物半導体(InX
YGa1-X-YN、0≦X、0≦Y、X+Y≦1)の成長方法
に係り、特に窒化物半導体よりなる基板の成長方法に関
する。
The present invention relates to a nitride semiconductor (In XA).
The present invention relates to a method for growing l Y Ga 1 -XYN , 0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and particularly to a method for growing a substrate made of a nitride semiconductor.

【0002】[0002]

【従来の技術】一般に半導体を基板上に成長させる際、
成長させる半導体と格子整合した基板を用いると半導体
の結晶欠陥が少なくなって結晶性が向上することが知ら
れている。しかし、窒化物半導体は格子整合する基板が
現在世の中に存在しないことから、一般にサファイア、
スピネル、炭化ケイ素のような窒化物半導体と格子整合
しない異種基板の上に成長されている。
2. Description of the Related Art Generally, when a semiconductor is grown on a substrate,
It is known that when a substrate lattice-matched with a semiconductor to be grown is used, crystal defects of the semiconductor are reduced and crystallinity is improved. However, nitride semiconductors generally have sapphire,
Spinel is grown on a heterogeneous substrate that does not lattice match with a nitride semiconductor such as silicon carbide.

【0003】一方、窒化物半導体と格子整合するGaN
バルク結晶を作製する試みは、様々な研究機関において
成されているが、未だに数ミリ程度のものしか得られた
という報告しかされておらず、実用化には程遠い状態で
ある。
On the other hand, GaN lattice-matched with a nitride semiconductor
Attempts to fabricate bulk crystals have been made by various research institutions, but only reports of a few millimeters have been reported, which is far from practical use.

【0004】GaN基板を作製する技術として、例えば
特開平7−202265号公報、特開平7−16549
8号に、サファイア基板の上にZnOよりなるバッファ
層を形成して、そのバッファ層の上に窒化物半導体を成
長させた後、バッファ層を溶解除去する技術が記載され
ている。しかしながらサファイア基板の上に成長される
ZnOバッファ層の結晶性は悪く、そのバッファ層の上
に窒化物半導体を成長させても良質の窒化物半導体結晶
を得ることは難しい。さらに、薄膜のZnOよりなるバ
ッファ層の上に、基板となるような厚膜の窒化物半導体
を連続して成長させることも難しい。
As a technique for manufacturing a GaN substrate, for example, Japanese Patent Application Laid-Open No. 7-202265 and Japanese Patent Application Laid-Open
No. 8 discloses a technique of forming a buffer layer made of ZnO on a sapphire substrate, growing a nitride semiconductor on the buffer layer, and then dissolving and removing the buffer layer. However, the crystallinity of a ZnO buffer layer grown on a sapphire substrate is poor, and it is difficult to obtain a good quality nitride semiconductor crystal even if a nitride semiconductor is grown on the buffer layer. Further, it is also difficult to continuously grow a thick nitride semiconductor serving as a substrate on a thin buffer layer made of ZnO.

【0005】[0005]

【発明が解決しようとする課題】LED素子、LD素
子、受光素子等の数々の電子デバイスに使用される窒化
物半導体素子を作製する際、窒化物半導体よりなる基板
を作製することができれば、その基板の上に新たな窒化
物半導体を成長させて、格子欠陥が少ない窒化物半導体
が成長できるので、それら素子の結晶性が飛躍的に良く
なり、従来実現されていなかった素子が実現できるよう
になる。従って本発明の目的とするところは、結晶性の
良い窒化物半導体の成長方法を提供することにあり、具
体的には基板となる窒化物半導体の成長方法と、窒化物
半導体基板を有する新規な構造の素子を提供することに
ある。
When a nitride semiconductor element used for various electronic devices such as an LED element, an LD element and a light receiving element is manufactured, if a substrate made of a nitride semiconductor can be manufactured, By growing a new nitride semiconductor on a substrate and growing a nitride semiconductor with few lattice defects, the crystallinity of these devices is dramatically improved, and devices that have not been realized before can be realized. Become. Accordingly, it is an object of the present invention to provide a method for growing a nitride semiconductor having good crystallinity, and more specifically, a method for growing a nitride semiconductor serving as a substrate, and a novel method including a nitride semiconductor substrate. It is to provide an element having a structure.

【0006】[0006]

【課題を解決するための手段】即ち、本発明は下記
(1)〜(22)の構成により本発明の目的を達成する
ことができる。 (1) 窒化物半導体と異なる材料よりなる異種基板上
に成長された窒化物半導体の上に、第1の保護膜を部分
的に形成する第1の工程と、第1の工程後、第1の窒化
物半導体を、前記窒化物半導体の上に成長させると共
に、第1の保護膜の上にまで成長させる第2の工程とを
含むことを特徴とする窒化物半導体の成長方法。 (2) 前記第1の保護膜が、第1の保護膜の形成され
ていない部分の表面積よりも大きい表面積を有して形成
されることを特徴とする前記(1)に記載の窒化物半導
体の成長方法。 (3) 窒化物半導体と異なる材料よりなる異種基板の
上に、第1の保護膜を、第1の保護膜の形成されていな
い部分の表面積よりも大きい表面積を有して部分的に形
成する第1の工程と、第1の工程後、第1の窒化物半導
体を、前記異種基板の上に成長させると共に、第1の保
護膜の上にまで成長させる第2の工程とを含むことを特
徴とする窒化物半導体の成長方法。 (4) 前記第1の保護膜が、ストライプ状であり、更
に隣接するストライプ状の第1の保護膜の形成されてい
ない部分(窓部)の幅が5μm以下として形成されてい
ることを特徴とする前記(1)〜(3)のいずれか1項
に記載の窒化物半導体の成長方法。 (5) 前記窓部の幅(Ww)とストライプ状の第1の
保護膜の幅(Ws)の比Ws/Wwが、1〜20である
ことを特徴とする前記(1)〜(4)のいずれか1項に
記載の窒化物半導体の成長方法。
That is, the present invention can achieve the object of the present invention by the following constitutions (1) to (22). (1) a first step of partially forming a first protective film on a nitride semiconductor grown on a heterogeneous substrate made of a different material from the nitride semiconductor; Growing the nitride semiconductor on the nitride semiconductor and growing the nitride semiconductor on the first protective film. (2) The nitride semiconductor according to (1), wherein the first protective film is formed to have a surface area larger than a surface area of a portion where the first protective film is not formed. Growth method. (3) A first protective film is partially formed on a heterogeneous substrate made of a material different from that of the nitride semiconductor so as to have a surface area larger than a surface area of a portion where the first protective film is not formed. A first step and, after the first step, a second step of growing a first nitride semiconductor on the heterogeneous substrate and growing the first nitride semiconductor on the first protective film. A method for growing a nitride semiconductor. (4) The first protective film is formed in a stripe shape, and the width of a portion (window portion) where the adjacent stripe-shaped first protective film is not formed is 5 μm or less. The method for growing a nitride semiconductor according to any one of the above (1) to (3). (5) The ratio (Ws / Ww) of the width (Ww) of the window portion to the width (Ws) of the stripe-shaped first protective film is 1 to 20, wherein (1) to (4). The method for growing a nitride semiconductor according to any one of the above items.

【0007】(6) 前記異種基板はその基板の主面か
らオフアングルした主面を有することを特徴とする前記
(1)〜(5)のいずれか1項に記載の窒化物半導体の
成長方法。 (7) 前記異種基板はステップ状にオフアングルして
いることを特徴とする前記(6)に記載の窒化物半導体
の成長方法。 (8) 前記異種基板が(0001)面=(C面)を主
面とするサファイアであり、前記第1の保護膜はそのサ
ファイアの(112−0)面=(A面)に対して垂直な
ストライプ形状を有することを特徴とする前記(1)〜
(7)のいずれか1項に記載の窒化物半導体の成長方
法。 (9) 前記異種基板が(112−0)面=(A面)を
主面とするサファイアであり、前記第1の保護膜はその
サファイアの(11−02)面=(R面)に対して垂直
なストライプ形状を有することを特徴とする前記(1)
〜(7)のいずれか1項に記載の窒化物半導体の成長方
法。 (10) 前記異種基板が(111)面を主面とするス
ピネルであり、前記第1の保護膜は、そのスピネルの
(110)面に対して垂直なストライプ形状を有するこ
とを特徴とする前記(1)〜(7)のいずれか1項に記
載の窒化物半導体の成長方法。
(6) The method for growing a nitride semiconductor according to any one of (1) to (5), wherein the heterogeneous substrate has a main surface off-angled from the main surface of the substrate. . (7) The method for growing a nitride semiconductor according to (6), wherein the heterogeneous substrate is off-angled in a step shape. (8) The heterogeneous substrate is sapphire having a (0001) plane = (C plane) as a main surface, and the first protective film is perpendicular to the (112-0) plane of the sapphire = (A plane). (1) to (1), characterized in that the
(7) The method for growing a nitride semiconductor according to any one of (7). (9) The heterogeneous substrate is sapphire having a (112-0) plane = (A plane) as a main surface, and the first protective film is formed on the (11-02) plane of the sapphire = (R plane). (1) characterized by having a vertical stripe shape.
The method for growing a nitride semiconductor according to any one of (7) to (7). (10) The heterogeneous substrate is a spinel whose main surface is a (111) plane, and the first protective film has a stripe shape perpendicular to the (110) plane of the spinel. The method for growing a nitride semiconductor according to any one of (1) to (7).

【0008】(11) 前記第2の工程後、第1の窒化
物半導体の上に第2の保護膜を部分的に形成する第3の
工程と、第3の工程後、第2の窒化物半導体を前記第1
の窒化物半導体の上に成長させると共に、第2の保護膜
の上にまで成長させる第4の工程とを含むことを特徴と
する前記(1)〜(10)のいずれ1項に記載の窒化物
半導体の成長方法。 (12) 前記第2の保護膜は、第1の窒化物半導体の
表面に現れた結晶欠陥上に形成されることを特徴とする
前記(11)に記載の窒化物半導体の成長方法。 (13) 前記第2の保護膜は、前記第1の保護膜と平
行なストライプ形状を有することを特徴とする前記(1
1)または(12)に記載の窒化物半導体の成長方法。
(11) After the second step, a third step of partially forming a second protective film on the first nitride semiconductor, and after the third step, a second nitride Semiconductors in the first
A fourth step of growing on the second protective film as well as growing on the nitride semiconductor of the above (1) to (10). Method of growing semiconductors. (12) The method for growing a nitride semiconductor according to (11), wherein the second protective film is formed on a crystal defect appearing on a surface of the first nitride semiconductor. (13) The device according to (1), wherein the second protective film has a stripe shape parallel to the first protective film.
The method for growing a nitride semiconductor according to 1) or 12).

【0009】(14) 窒化物半導体と異なる材料より
なる異種基板上に成長された窒化物半導体の上に、第1
の保護膜が部分的に形成されており、その第1の保護膜
の上に第1の窒化物半導体が成長され、その第1の窒化
物半導体の上に素子構造となる窒化物半導体が積層され
てなることを特徴とする窒化物半導体素子。 (15) 前記第1の保護膜が、第1の保護膜の形成さ
れていない部分の表面積よりも大きい表面積を有して形
成されることを特徴とする前記(14)に記載の窒化物
半導体素子。 (16) 窒化物半導体と異なる材料よりなる異種基板
の上に、第1の保護膜が、第1の保護膜の形成されてい
ない部分の表面積よりも大きい表面積を有して部分的に
形成されており、その第1の保護膜の上に第1の窒化物
半導体が成長され、その第1の窒化物半導体の上に素子
構造となる窒化物半導体が積層されてなることを特徴と
する窒化物半導体素子。 (17) 前記第1の窒化物半導体が、総膜厚1μm以
上、50μm以下の膜厚を有し、前記異種基板を有して
いることを特徴とする前記(14)〜(16)のいずれ
か1項に記載の窒化物半導体素子。 (18) 前記第1の窒化物半導体が、総膜厚70μm
以上の膜厚を有し、前記異種基板が除去されてなること
を特徴とする前記(14)〜(16)のいずれか1項に
記載の窒化物半導体素子。 (19) 前記第1の窒化物半導体が、窓部の幅が5μ
m以下のストライプ状の形状の第1の保護膜を形成した
上に成長されたものであることを特徴とする前記(1
4)〜(18)のいずれか1項に記載の窒化物半導体素
子。 (20) 上記素子構造となる窒化物半導体が、超格子
構造を有するn側窒化物半導体を有していることを特徴
とする前記(14)〜(19)のいずれか1項に記載の
窒化物半導体素子。 (21) 前記超格子構造を有するn側窒化物半導体に
n電極が形成されていることを特徴とする前記(14)
〜(20)のいずれか1項に記載の窒化物半導体素子。 (22) 前記窓部の幅(Ww)と保護膜の幅(Ws)
の比Ws/Wwが、1〜20であることを特徴とする前
記(14)〜(21)のいずれか1項に記載の窒化物半
導体素子。
(14) On the nitride semiconductor grown on a heterogeneous substrate made of a different material from the nitride semiconductor,
Is partially formed, a first nitride semiconductor is grown on the first protective film, and a nitride semiconductor having an element structure is laminated on the first nitride semiconductor. A nitride semiconductor device characterized by being produced. (15) The nitride semiconductor according to (14), wherein the first protective film is formed to have a surface area larger than a surface area of a portion where the first protective film is not formed. element. (16) A first protective film is partially formed on a heterogeneous substrate made of a material different from a nitride semiconductor, with a surface area larger than a surface area of a portion where the first protective film is not formed. A first nitride semiconductor is grown on the first protective film, and a nitride semiconductor having an element structure is stacked on the first nitride semiconductor. Semiconductor device. (17) The semiconductor device according to any one of (14) to (16), wherein the first nitride semiconductor has a total film thickness of 1 μm or more and 50 μm or less, and has the heterogeneous substrate. 2. The nitride semiconductor device according to claim 1. (18) The first nitride semiconductor has a total film thickness of 70 μm
The nitride semiconductor device according to any one of the above (14) to (16), having the above film thickness, wherein the heterogeneous substrate is removed. (19) The first nitride semiconductor has a window width of 5 μm.
m, wherein the first protective film is formed on a first protective film having a stripe shape of not more than m.
4) The nitride semiconductor device according to any one of the items (18) to (18). (20) The nitride according to any one of (14) to (19), wherein the nitride semiconductor having the element structure includes an n-side nitride semiconductor having a superlattice structure. Semiconductor device. (21) The (14), wherein an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure.
The nitride semiconductor device according to any one of (1) to (20). (22) The width of the window (Ww) and the width of the protective film (Ws)
Wherein the ratio Ws / Ww of the nitride semiconductor device is 1 to 20.

【0010】つまり、本発明の成長方法は、異種基板上
に成長された窒化物半導体の上に第1の保護膜を形成し
(第1の形態の方法)、第1の窒化物半導体を成長させ
ることにより、結晶欠陥の少ない結晶性の良好な窒化物
半導体を得ることができる。更に、本発明の第1の形態
において、窒化物半導体の上に成長される第1の保護膜
が、第1の保護膜が形成されていない部分(窓部)の表
面積より大きいの表面積を有して形成されることによ
り、より結晶欠陥が少なくなり、さらに第1の窒化物半
導体が成長し易くなり好ましい。また、本発明のその他
の成長方法は、異種基板の上に、第1の保護膜を形成し
(第2の形態の方法)、且つ第1の保護膜の表面積が保
護膜が形成されていない窓部の表面積より大きい表面積
を有し、この第1の保護膜上に第1の窒化物半導体を成
長させることにより、結晶欠陥の少ない結晶性の良好な
窒化物半導体を得ることができる。第2の形態の成長方
法において、異種基板上に直接第1の保護膜を形成し、
露出している異種基板面(保護膜の形成されていない窓
部)から第1の窒化物半導体層を成長させると比較的多
くの結晶欠陥が発生するが、第1の保護膜の表面積と窓
部の表面積とを調整することにより結晶欠陥の少ない第
1の窒化物半導体層を得ることができる。更に表面積を
調整すると第1の窒化物半導体が良好に窓部に選択成長
を始める。
That is, according to the growth method of the present invention, a first protective film is formed on a nitride semiconductor grown on a heterogeneous substrate (a method of the first embodiment), and the first nitride semiconductor is grown. By doing so, a nitride semiconductor with few crystal defects and good crystallinity can be obtained. Further, in the first embodiment of the present invention, the first protective film grown on the nitride semiconductor has a surface area larger than the surface area of the portion (window portion) where the first protective film is not formed. The formation is preferable because crystal defects are further reduced and the first nitride semiconductor is easily grown. According to another growth method of the present invention, a first protective film is formed on a heterogeneous substrate (the method of the second embodiment), and the surface area of the first protective film is not formed with the protective film. By having a surface area larger than the surface area of the window portion and growing the first nitride semiconductor on the first protective film, a nitride semiconductor with few crystal defects and good crystallinity can be obtained. In the growth method according to the second aspect, a first protective film is formed directly on a heterogeneous substrate,
When the first nitride semiconductor layer is grown from the exposed surface of the different substrate (the window where the protective film is not formed), relatively many crystal defects are generated, but the surface area of the first protective film and the window By adjusting the surface area of the portion, a first nitride semiconductor layer with few crystal defects can be obtained. When the surface area is further adjusted, the first nitride semiconductor starts to selectively grow on the window portion.

【0011】更に、本発明の第1及び第2の形態の方法
において、異種基板が、その異種基板の主面からオフア
ングル(傾斜)した主面を有することにより、結晶欠陥
の数の少ない窒化物半導体が得られやすくなり、更にオ
フアングルが連続的に形成されているよりも、ステップ
状に形成されているほうが結晶欠陥が少なくなり好まし
い。
Further, in the method according to the first and second aspects of the present invention, since the heterogeneous substrate has a main surface that is off-angled (inclined) from the main surface of the heterogeneous substrate, the nitridation with a small number of crystal defects is reduced. It is preferable to form the semiconductor in a stepwise manner, as compared with the case where the off-angle is formed continuously, since crystal defects are reduced as compared with the case where the off-angle is formed continuously.

【0012】更に、本発明の第1及び第2の形態の方法
において、異種基板の面方位及び/又は第1の保護膜の
形状などを特定して行うことにより、結晶欠陥の数をよ
り減少させることができ好ましい。
Further, in the methods of the first and second embodiments of the present invention, the number of crystal defects can be further reduced by specifying the plane orientation of the heterogeneous substrate and / or the shape of the first protective film. It is preferable because it can be performed.

【0013】更に、本発明の第1及び第2の形態の方法
において、第1の保護膜が、窓部の幅(保護膜と保護膜
との距離)が5μm以下のストライプ状として形成され
ていると、異種基板と窒化物半導体との界面で発生する
結晶欠陥が第1の窒化物半導体の表面方向に転位しにく
くなり、第1の窒化物半導体の表面に現れる結晶欠陥が
少なくなり好ましい。更に窓部の幅(Ww)と保護膜の
幅(Ws)の比Ws/Wwを、1〜20となるように調
整することにより、結晶欠陥の転位がさらに減少する傾
向が見られ、第1の窒化物半導体の表面に現れる結晶欠
陥がより減少し好ましい。
Further, in the method according to the first and second aspects of the present invention, the first protective film is formed as a stripe having a width of the window (distance between the protective film and the protective film) of 5 μm or less. In this case, crystal defects generated at the interface between the heterogeneous substrate and the nitride semiconductor are less likely to be dislocated in the surface direction of the first nitride semiconductor, and crystal defects appearing on the surface of the first nitride semiconductor are reduced, which is preferable. Further, by adjusting the ratio Ws / Ww of the width (Ww) of the window portion to the width (Ws) of the protective film so as to be 1 to 20, the dislocation of crystal defects tends to be further reduced. This is preferable because crystal defects appearing on the surface of the nitride semiconductor are further reduced.

【0014】また本発明の第1及び第2の形態の方法に
おいて、好ましくは、前記第2の工程後、第1の窒化物
半導体の上に第2の保護膜を部分的に形成し、この上に
第2の窒化物半導体を第2の保護膜の上にまで成長させ
ることにより、結晶欠陥の転位を更に良好に抑えられ、
第2の窒化物半導体の表面に現れる結晶欠陥がより一層
減少し好ましい。更に、第2の保護膜が、第1の窒化物
半導体の表面に現れた結晶欠陥上に、結晶欠陥を覆うよ
うに形成されると、結晶欠陥の転位をさらに良好に防止
でき好ましい。
In the first and second embodiments of the present invention, preferably, after the second step, a second protective film is partially formed on the first nitride semiconductor. By growing the second nitride semiconductor on the second protective film, dislocation of crystal defects can be further suppressed,
This is preferable because crystal defects appearing on the surface of the second nitride semiconductor are further reduced. Further, it is preferable that the second protective film be formed on the crystal defect appearing on the surface of the first nitride semiconductor so as to cover the crystal defect, because dislocation of the crystal defect can be more favorably prevented.

【0015】さらにまた、第2の保護膜が、第1の保護
膜と平行なストライプ形状を有して形成されていると、
本発明の効果を得るのに好ましい。これは、例えば第1
の保護膜をサファイアA面に対して垂直な方向に設けた
場合、サファイアR面に対して垂直な方向で設けた場
合、及びスピネル(110)面に対して垂直な方向で設
けた場合、第1の保護膜のストライプと、第2の保護膜
のストライプとが、同じ平行方向で設けられていること
を意味する。
Further, when the second protective film is formed so as to have a stripe shape parallel to the first protective film,
It is preferable to obtain the effects of the present invention. This is, for example, the first
When the protective film is provided in a direction perpendicular to the sapphire A surface, in a direction perpendicular to the sapphire R surface, and in a direction perpendicular to the spinel (110) surface, This means that the stripe of the first protective film and the stripe of the second protective film are provided in the same parallel direction.

【0016】本発明の窒化物半導体素子は、前記本発明
の第1の形態の方法により得られる結晶欠陥の少ない第
1の窒化物半導体上に素子構造となる窒化物半導体を積
層することにより形成(第1の形態の窒化物半導体素
子)されているので、素子構造の結晶性が向上し良好な
性能を有する窒化物半導体素子となる。更に、本発明の
第1の形態の窒化物半導体素子において、第1の保護膜
が、第1の保護膜の形成されていない部分の表面積より
も大きい表面積を有して形成された第1の窒化物半導体
上に素子構造を積層されたものであると、第1の窒化物
半導体の表面に現れている結晶欠陥が少ないので更に良
好な性能を有する窒化物半導体素子を得ることができ好
ましい。
The nitride semiconductor device of the present invention is formed by laminating a nitride semiconductor having an element structure on the first nitride semiconductor having few crystal defects obtained by the method of the first embodiment of the present invention. Since the nitride semiconductor device of the first embodiment is used, the crystallinity of the device structure is improved and the nitride semiconductor device has good performance. Further, in the nitride semiconductor device according to the first aspect of the present invention, the first protective film is formed so as to have a surface area larger than a surface area of a portion where the first protective film is not formed. It is preferable that the element structure is stacked on the nitride semiconductor because a crystal defect appearing on the surface of the first nitride semiconductor is small, so that a nitride semiconductor element having better performance can be obtained.

【0017】本発明のその他の窒化物半導体素子は、前
記本発明の第2の形態の方法により得られる結晶欠陥の
少ない第1の窒化物半導体上に素子構造となる窒化物半
導体を積層することにより形成(第2の形態の窒化物半
導体素子)されているので、結晶性が向上し良好な性能
を有する窒化物半導体素子となる。
According to another nitride semiconductor device of the present invention, a nitride semiconductor having an element structure is laminated on a first nitride semiconductor having few crystal defects obtained by the method of the second embodiment of the present invention. (The nitride semiconductor device of the second embodiment), the crystallinity is improved and the nitride semiconductor device has good performance.

【0018】更に、本発明の第1及び第2の形態の窒化
物半導体素子において、第1の保護膜が、窓部の幅が5
μm以下のストライプ状であると、第1の窒化物半導体
の結晶欠陥がより少なくなり、素子性能が更に向上し好
ましい。また、素子構造となる窒化物半導体として、超
格子構造を有するn側窒化物半導体が形成され、またこ
の超格子構造のn側窒化物半導体にn電極が形成され、
また窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/
Wwが1〜20であると本発明の効果をより良好に得ら
れ易くなる。
Further, in the nitride semiconductor device according to the first and second aspects of the present invention, the first protective film has a window width of 5 mm.
When the stripe shape is not more than μm, crystal defects of the first nitride semiconductor are further reduced, and device performance is further improved, which is preferable. An n-side nitride semiconductor having a superlattice structure is formed as a nitride semiconductor having an element structure, and an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure.
Also, the ratio Ws / of the width (Ww) of the window and the width (Ws) of the protective film is obtained.
When Ww is 1 to 20, the effect of the present invention is more likely to be obtained more favorably.

【0019】[0019]

【発明の実施の形態】以下に本発明の第1の形態の成長
方法の一形態の具体的な模式図を例にとって、本発明の
成長方法について更に詳細に説明する。本発明の第1の
形態の成長方法と、第2の形態の成長方法とは、第1の
工程で第1の保護膜の形成面が、異種基板上に窒化物半
導体層(例えばバッファ層、GaN層等)を成長させた
面(第1の形態)であるか、異種基板面(第2の形態)
であるかが異なり、更に、第2の形態で異種基板面に保
護膜を形成する場合には第1の窒化物半導体層が成長し
易いように、予め第1の保護膜の表面積と窓部の表面積
の大きさを調整して行う点が相違するが、他はほぼ同様
である。第1の形態においても、第1の保護膜の表面積
と窓部の幅を調整して行うとより良好に第1の窒化物半
導体が成長できる。まず、本発明の第1の形態の成長方
法について説明し、次に本発明の第2の形態の成長方法
について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The growth method of the present invention will be described in more detail below by taking a specific schematic view of one embodiment of the growth method of the first embodiment of the present invention as an example. According to the growth method of the first mode and the growth method of the second mode of the present invention, the surface on which the first protective film is formed in the first step has a nitride semiconductor layer (for example, a buffer layer, GaN layer, etc.) (first mode) or a heterogeneous substrate surface (second mode)
Furthermore, when a protective film is formed on the surface of a heterogeneous substrate in the second embodiment, the surface area of the first protective film and the window portion are set in advance so that the first nitride semiconductor layer can be easily grown. The difference is that the size of the surface area is adjusted, but the others are almost the same. Also in the first embodiment, the first nitride semiconductor can be more favorably grown by adjusting the surface area of the first protective film and the width of the window. First, the growth method according to the first embodiment of the present invention will be described, and then the growth method according to the second embodiment of the present invention will be described.

【0020】図1乃至図6は、本発明の第1の形態の成
長方法の各工程において得られる窒化物半導体ウェーハ
の構造を示す模式的な断面図である。なお図において、
1は異種基板、2は窒化物半導体層、3は第1の窒化物
半導体層、4は第2の窒化物半導体層、11は第1の保
護膜、12は第2の保護膜を示す。
FIGS. 1 to 6 are schematic sectional views showing the structure of a nitride semiconductor wafer obtained in each step of the growth method according to the first embodiment of the present invention. In the figure,
Reference numeral 1 denotes a heterogeneous substrate, 2 denotes a nitride semiconductor layer, 3 denotes a first nitride semiconductor layer, 4 denotes a second nitride semiconductor layer, 11 denotes a first protective film, and 12 denotes a second protective film.

【0021】本発明の第1の形態の成長方法では、第1
の工程において、図1に示すように異種基板1上に成長
させたバッファ層の上に、窒化物半導体層2を成長さ
せ、この窒化物半導体層2上に第1の保護膜11を部分
的に形成する。本発明で用いることのできる異種基板1
としては、窒化物半導体と異なる材料よりなる基板であ
ればどのようなものでも良く、例えば、サファイアC面
の他、R面、A面を主面とするサファイア、スピネル
(MgA124)のような絶縁性基板、SiC(6H、
4H、3Cを含む)、ZnS、ZnO、GaAs、S
i、及び窒化物半導体と格子整合する酸化物基板等、従
来知られている窒化物半導体と異なる基板材料を用いる
ことができる。さらに前記基板材料の主面をオフアング
ルさせた基板、さらに好ましくはステップ状にオフアン
グルさせた基板を用いることもできる。このように異種
基板の主面がオフアングルされていると結晶欠陥がより
少なくなり好ましい。
According to the growth method of the first aspect of the present invention, the first
In the step, as shown in FIG. 1, a nitride semiconductor layer 2 is grown on the buffer layer grown on the heterogeneous substrate 1, and a first protective film 11 is partially formed on the nitride semiconductor layer 2. Formed. Dissimilar substrate 1 usable in the present invention
As it may be mentioned any substrate made of a material different from the nitride semiconductor, for example, other sapphire C plane, sapphire having the principal R-plane, A plane, spinel (MgA1 2 O 4) Such an insulating substrate, SiC (6H,
4H, 3C), ZnS, ZnO, GaAs, S
A substrate material different from a conventionally known nitride semiconductor, such as i and an oxide substrate lattice-matched with a nitride semiconductor, can be used. Further, a substrate in which the main surface of the substrate material is off-angled, and more preferably a substrate in which the main surface is off-angled in a step shape, can be used. As described above, it is preferable that the main surface of the heterogeneous substrate be off-angle because crystal defects are further reduced.

【0022】図1に示される異種基板1上に形成されて
いるバッファ層2としては、例えばAlN、GaN、A
lGaN、InGaN等を900℃以下の温度で、膜厚
数十オングストローム〜数百オングストロームで成長さ
せてなるものである。このバッファ層は、異種基板1と
窒化物半導体層2との格子定数不正を緩和するために形
成されるが、窒化物半導体の成長方法、基板の種類等に
よっては省略することも可能である。またバッファ層
は、異種基板と窒化物半導体層2との格子定数不正を緩
和し結晶欠陥の発生を防止するのに好ましい。
As the buffer layer 2 formed on the heterogeneous substrate 1 shown in FIG. 1, for example, AlN, GaN, A
It is formed by growing lGaN, InGaN or the like at a temperature of 900 ° C. or less with a film thickness of several tens angstroms to several hundred angstroms. This buffer layer is formed in order to mitigate an irregular lattice constant between the heterogeneous substrate 1 and the nitride semiconductor layer 2, but may be omitted depending on the nitride semiconductor growth method, the type of the substrate, and the like. Further, the buffer layer is preferable for alleviating lattice mismatch between the heterogeneous substrate and the nitride semiconductor layer 2 and preventing generation of crystal defects.

【0023】本発明の第1の形態の成長方法において、
第1の工程後に成長される窒化物半導体層2としては、
アンドープ(不純物をドープしない状態、undop
e)のGaN、n型不純物をドープしたGaN、またS
iをドープしたGaNを用いることができる。また窒化
物半導体2は、高温、具体的には900℃〜1100
℃、好ましくは1050℃で異種基板上に成長され、膜
厚は特に限定されないが、例えば1〜20μm、好まし
くは2〜10μmである。窒化物半導体層2の膜厚が上
記範囲であると窒化物半導体層2と第1の窒化物半導体
の総膜厚が抑えられウエハの反り(異種基板を有する状
態での反り)が防止でき好ましい。
In the growth method according to the first aspect of the present invention,
As the nitride semiconductor layer 2 grown after the first step,
Undoped (Undoped state, undop
e) GaN, GaN doped with n-type impurities, and S
GaN doped with i can be used. The nitride semiconductor 2 is heated at a high temperature, specifically, 900 ° C. to 1100 ° C.
It is grown on a heterogeneous substrate at a temperature of 10 ° C., preferably 1050 ° C., and the film thickness is not particularly limited. When the thickness of the nitride semiconductor layer 2 is in the above range, the total thickness of the nitride semiconductor layer 2 and the first nitride semiconductor can be suppressed, and the warpage of the wafer (warpage in a state having a heterogeneous substrate) can be prevented, which is preferable. .

【0024】第1の保護膜11の材料としては、保護膜
表面に窒化物半導体が成長しないか、若しくは成長しに
くい性質を有する材料を好ましく選択し、例えば酸化ケ
イ素(SiOX)、窒化ケイ素(SiXY)、酸化チタ
ン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化
物、窒化物、またこれらの多層膜の他、1200℃以上
の融点を有する金属等を用いることができる。これらの
保護膜材料は、窒化物半導体の成長温度600℃〜11
00℃の温度にも耐え、その表面に窒化物半導体が成長
しないか、成長しにくい性質を有している。保護膜材料
を窒化物半導体表面に形成するには、例えば蒸着、スパ
ッタ、CVD等の気相製膜技術を用いることができる。
また、部分的(選択的)に形成するためには、フォトリ
ソグラフィー技術を用いて、所定の形状を有するフォト
マスクを作製し、そのフォトマスクを介して、前記材料
を気相製膜することにより、所定の形状を有する第1の
保護膜11を形成できる。第1の保護膜11の形状は特
に問うものではなく、例えばドット、ストライプ、碁盤
面状の形状で形成できるが、後に述べるように、ストラ
イプ状の形状で特定の面方位に形成することが望まし
い。また第1の保護膜11の表面積は窓部の表面積より
も大きくした方が格子欠陥の少ない第1の窒化物半導体
3が得られ易くなり好ましい。
As a material of the first protective film 11, a material having a property that a nitride semiconductor does not grow or hardly grows on the surface of the protective film is preferably selected. For example, silicon oxide (SiO x ), silicon nitride ( Oxides such as Si x N y ), titanium oxide (TiO x ), and zirconium oxide (ZrO x ), nitrides, multi-layer films thereof, and metals having a melting point of 1200 ° C. or more can be used. These protective film materials have a nitride semiconductor growth temperature of 600 ° C. to 11 ° C.
It has the property of withstanding a temperature of 00 ° C. and preventing the nitride semiconductor from growing or hardly growing on its surface. In order to form the protective film material on the surface of the nitride semiconductor, for example, a vapor deposition technique such as vapor deposition, sputtering, or CVD can be used.
Further, in order to partially (selectively) form, a photomask having a predetermined shape is manufactured by using a photolithography technique, and the material is vapor-phase-formed through the photomask. The first protective film 11 having a predetermined shape can be formed. The shape of the first protective film 11 is not particularly limited. For example, the first protective film 11 can be formed in a dot, stripe, or checkerboard shape. However, as described later, it is desirable to form the first protective film 11 in a stripe shape with a specific plane orientation. . Further, it is preferable that the surface area of the first protective film 11 is larger than the surface area of the window portion because the first nitride semiconductor 3 with less lattice defects can be easily obtained.

【0025】第1の保護膜の表面積が、第1の保護膜が
形成されていない部分(窓部)の表面積より大きくなる
ように、第1の保護膜11が形成されることが好まし
い。このように第1の保護膜の表面積を大きくすると、
異種基板と窒化物半導体の界面で生じる結晶欠陥の転位
が第1の保護膜により抑制され、更に窓部から転位した
結晶欠陥が途中で転位を中断しやすくなり好ましい。第
1の保護膜の表面積及び窓部の表面積の調整は、保護膜
の形状によっても異なるが、例えば保護膜がストライプ
状の形状の場合、保護膜のストライプの幅と窓部の幅を
調整することにより行うことができる。第1の保護膜1
1の大きさは特に限定しないが、例えばストライプで形
成した場合、好ましいストライプ幅は0.5〜100μ
m、さらに好ましくは1μm〜50μm程度の幅で形成
することが望ましく、またストライプピッチは、ストラ
イプ幅よりも狭くすることが望ましい。つまり保護膜の
表面積を窓よりも大きくする方が、結晶欠陥の少ない窒
化物半導体層が得られる。
It is preferable that the first protective film 11 is formed such that the surface area of the first protective film is larger than the surface area of the portion (window portion) where the first protective film is not formed. When the surface area of the first protective film is increased as described above,
Dislocation of crystal defects generated at the interface between the heterogeneous substrate and the nitride semiconductor is suppressed by the first protective film, and crystal defects dislocated from the window portion are more likely to be interrupted in the middle, which is preferable. The adjustment of the surface area of the first protective film and the surface area of the window portion vary depending on the shape of the protective film. For example, when the protective film has a stripe shape, the width of the stripe of the protective film and the width of the window portion are adjusted. It can be done by doing. First protective film 1
Although the size of 1 is not particularly limited, for example, when formed in a stripe, a preferable stripe width is 0.5 to 100 μm.
m, more preferably about 1 μm to 50 μm, and the stripe pitch is desirably smaller than the stripe width. In other words, when the surface area of the protective film is larger than that of the window, a nitride semiconductor layer with less crystal defects can be obtained.

【0026】更に、保護膜と窓部の表面積を調整する好
ましい形態としては、第1の保護膜11をストライプ状
とし、窓部の幅を5μm以下に調整することが好まし
く、さらに好ましくは窓部の幅(Ww)とストライプ状
の第1の保護膜の幅(Ws)の比、Ws/Wwを1〜2
0となるように調整して行う。このように第1の保護膜
11と窓部の幅やWs/Wwを調整して第1の窒化物半
導体を成長させると、非常に結晶欠陥の少ない結晶性の
良好な窒化物半導体を得ることができる。窓部の幅の好
ましい値は、3μm以下であり、より好ましくは、1μ
m以下であり、下限値は0.1μm以上である。このよ
うに窓部の幅を調整すると、より結晶欠陥の少ない窒化
物半導体層が得られる。ストライプ状の保護膜の幅は、
上記範囲があげられるが特に窓部の幅を5μm以下とす
る場合は、2〜30μmであり、好ましくは5〜20μ
mであり、より好ましくは5〜15μmである。この範
囲であると結晶欠陥の少ない窒化物半導体層が得られ好
ましい。また、ストライプ状の保護膜の膜厚は、特に限
定されないが、例えば0.01〜5μmであり、好まし
くは0.1〜3μmであり、より好ましくは0.1〜2
μmである。この範囲であると効果を得るのに好まし
い。また、窓部の幅(Ww)と保護膜の幅(Ws)の比
Ws/Wwは、1〜20であり、好ましくは1〜10で
ある。1以下であると窓部と保護膜上に結晶欠陥が発生
し易くなり、20以上であると保護膜上に成長する第1
の窒化物半導体が完全にくっつかず保護膜上に空洞部が
でき易くなる。
Further, as a preferable mode for adjusting the surface area of the protective film and the window portion, it is preferable that the first protective film 11 is formed in a stripe shape and the width of the window portion is adjusted to 5 μm or less, more preferably, the window portion. Of the width (Ww) of the stripe-shaped first protective film, Ws / Ww, is set to 1 to
The adjustment is performed so as to be 0. When the first nitride semiconductor is grown by adjusting the width and Ws / Ww of the first protective film 11 and the window as described above, a nitride semiconductor with very few crystal defects and good crystallinity can be obtained. Can be. The preferred value of the width of the window is 3 μm or less, more preferably 1 μm.
m or less, and the lower limit is 0.1 μm or more. By adjusting the width of the window in this way, a nitride semiconductor layer with less crystal defects can be obtained. The width of the striped protective film is
When the width of the window is 5 μm or less, it is 2 to 30 μm, preferably 5 to 20 μm.
m, more preferably 5 to 15 μm. Within this range, a nitride semiconductor layer with few crystal defects can be obtained, which is preferable. The thickness of the stripe-shaped protective film is not particularly limited, but is, for example, 0.01 to 5 μm, preferably 0.1 to 3 μm, and more preferably 0.1 to 2 μm.
μm. This range is preferable for obtaining the effect. The ratio Ws / Ww of the width (Ww) of the window to the width (Ws) of the protective film is 1 to 20, and preferably 1 to 10. When the number is 1 or less, crystal defects easily occur on the window portion and the protective film.
The nitride semiconductor does not completely adhere to each other, and a cavity is easily formed on the protective film.

【0027】次に、第2の工程では、図2に示すよう
に、第1の保護膜11を形成した窒化物半導体層2上に
第1の窒化物半導体3を成長させる。窒化物半導体層2
の上に成長させる第1の窒化物半導体3としては、特に
限定されないが、好ましくはアンドープ(不純物をドー
プしない状態、undope)のGaN、若しくはn型不純物
をドープしたGaNが挙げられる。
Next, in the second step, as shown in FIG. 2, the first nitride semiconductor 3 is grown on the nitride semiconductor layer 2 on which the first protective film 11 has been formed. Nitride semiconductor layer 2
The first nitride semiconductor 3 grown thereon is not particularly limited, but is preferably undoped (undoped) GaN or GaN doped with an n-type impurity.

【0028】図2に示すように、第1の保護膜11を形
成した窒化物半導体層2の上に第1の窒化物半導体層3
を成長させると、第1の保護膜11の上には第1の窒化
物半導体層3が成長せず、露出した窒化物半導体層2上
に、第1の窒化物半導体層3が選択成長される。さらに
成長を続けると、第1の窒化物半導体層3が第1の保護
膜11の上で横方向に成長し、隣接した第1の窒化物半
導体層3同士でつながって、図3に示すように、あたか
も第1の保護膜11の上に第1の窒化物半導体層3が成
長したかのような状態となる。
As shown in FIG. 2, the first nitride semiconductor layer 3 is formed on the nitride semiconductor layer 2 on which the first protective film 11 is formed.
Is grown, the first nitride semiconductor layer 3 does not grow on the first protective film 11, and the first nitride semiconductor layer 3 is selectively grown on the exposed nitride semiconductor layer 2. You. When the growth is further continued, the first nitride semiconductor layer 3 grows laterally on the first protective film 11 and is connected by the adjacent first nitride semiconductor layers 3 as shown in FIG. Then, it is as if the first nitride semiconductor layer 3 had grown on the first protective film 11.

【0029】このように成長した第1の窒化物半導体層
3の表面に現れる結晶欠陥(貫通転位)は、従来のもの
に比べ非常に少なくなる。しかし、第1の窒化物半導体
層3の成長初期における窓部の上部と第1の保護膜11
の上部のそれぞれの結晶欠陥の数は著しく異なる。つま
り、異種基板1上部の第1の保護膜11が形成されてい
ない部分(窓部)に成長されている成長初期の第1の窒
化物半導体層3には、異種基板1と窒化物半導体層(例
えば図2の場合はバッファ層)との界面から結晶欠陥が
発生し縦方向に転位し易い傾向があるが、第1の保護膜
11の上部に成長されている成長初期の第1の窒化物半
導体層3には、縦方向へ転位している結晶欠陥はほとん
どない。
The crystal defects (threading dislocations) appearing on the surface of the first nitride semiconductor layer 3 grown in this manner are much smaller than those of the conventional one. However, the upper portion of the window portion and the first protective film 11 in the initial stage of the growth of the first nitride semiconductor layer 3
The number of crystal defects at the top of each is significantly different. That is, the heterogeneous substrate 1 and the nitride semiconductor layer are added to the first nitride semiconductor layer 3 in the initial stage of growth grown on the portion (window) where the first protective film 11 is not formed on the heterogeneous substrate 1. (For example, a buffer layer in the case of FIG. 2), crystal defects are generated from the interface, and there is a tendency for dislocation to occur in the vertical direction. In the semiconductor layer 3, there is almost no crystal defect dislocation in the vertical direction.

【0030】例えば、図3に示すウエハの窒化物半導体
結晶の結晶欠陥による貫通転位の模式的な図のように、
異種基板1から第1の窒化物半導体層3の表面方向に向
かう複数の細線により示されるような結晶欠陥が発生、
転位していると考えられる。図3に示される窓部の結晶
欠陥は、異種基板1と窒化物半導体との格子定数のミス
マッチにより、異種基板1と窒化物半導体との界面に、
非常に多く発生する。そして、この窓部の結晶欠陥のほ
とんどは、第1の窒化物半導体層3を成長中、異種基板
1と窒化物半導体との界面から表面方向に向かって転位
をする。しかし、この窓部から発生した結晶欠陥は、図
3に示すように、第1の窒化物半導体層3の成長初期に
は転位し続けているが、第1の窒化物半導体層3が成長
を続けるうちに、途中で表面方向に転位する結晶欠陥の
数が激減する傾向にあり、第1の窒化物半導体層3の表
面まで転位する結晶欠陥が非常に少なくなる。また、第
1の保護膜11上部に形成された第1の窒化物半導体層
3は、異種基板1から成長したものではなく隣接する第
1の窒化物半導体層3が成長中につながったものである
ため、基板から成長した窒化物半導体層2上部に成長し
た第1の窒化物半導体層3の部分に比べて、成長のはじ
めから結晶欠陥が非常に少ない。この結果、成長終了後
の第1の窒化物半導体層3の表面(保護膜上部及び窓部
上部)には、転位した結晶欠陥が非常に少なく、あるい
は透過型電子顕微鏡観察によると保護膜上部にはほとん
ど見られなくなる。この結晶欠陥の非常に少ない第1の
窒化物半導体層3を、素子構造となる窒化物半導体の成
長基板に用いることにより、従来よりも結晶性に優れた
窒化物半導体素子を実現できる。また、上記のような本
発明のGaNの成長による結晶欠陥の発生や、転位の傾
向が見られることから、窓部の表面積を保護膜の表面積
に比較して小さくすることが好ましい。
For example, as shown in FIG. 3, a schematic diagram of threading dislocation due to a crystal defect of a nitride semiconductor crystal of a wafer is shown in FIG.
Crystal defects as shown by a plurality of fine lines from the heterogeneous substrate 1 toward the surface of the first nitride semiconductor layer 3;
It is thought that it is transposed. The crystal defects in the window shown in FIG. 3 are generated at the interface between the heterogeneous substrate 1 and the nitride semiconductor due to a mismatch in lattice constant between the heterogeneous substrate 1 and the nitride semiconductor.
It happens very often. Most of the crystal defects in the window portion are dislocated from the interface between the heterogeneous substrate 1 and the nitride semiconductor toward the surface during the growth of the first nitride semiconductor layer 3. However, as shown in FIG. 3, the crystal defects generated from the window continue to be dislocated in the initial growth of the first nitride semiconductor layer 3, but the first nitride semiconductor layer 3 does not grow. As the process continues, the number of crystal defects dislocations in the surface direction tends to decrease drastically, and the number of crystal defects dislocations up to the surface of the first nitride semiconductor layer 3 becomes extremely small. Further, the first nitride semiconductor layer 3 formed on the first protective film 11 is not the one grown from the heterogeneous substrate 1 but the one connected to the adjacent first nitride semiconductor layer 3 during growth. Therefore, the number of crystal defects is very small from the beginning of the growth, as compared with the portion of the first nitride semiconductor layer 3 grown on the nitride semiconductor layer 2 grown from the substrate. As a result, the surface of the first nitride semiconductor layer 3 after the growth is completed has very few dislocation crystal defects on the surface (the upper part of the protective film and the upper part of the window). Almost disappears. By using the first nitride semiconductor layer 3 having very few crystal defects as a growth substrate for a nitride semiconductor having an element structure, a nitride semiconductor element having better crystallinity than before can be realized. In addition, since the occurrence of crystal defects and the tendency of dislocation due to the growth of GaN of the present invention as described above are observed, it is preferable that the surface area of the window be smaller than the surface area of the protective film.

【0031】また、第1の窒化物半導体層3の表面の窓
部及び保護膜の上部共に結晶欠陥が少なくなるが、成長
初期に結晶欠陥が多かった窓部の上部に成長した第1の
窒化物半導体層3の表面には、保護膜上部に成長したも
のに比べやや結晶欠陥が多い傾向がある。このことは、
恐らく第1の窒化物半導体層3の成長の途中で、多くの
結晶欠陥の転位が止まったものの、わずかに転位を続け
る結晶欠陥が窓部のほぼ直上部に転位し易い傾向がある
のではないかと考えられる。
Although the number of crystal defects is reduced both in the window on the surface of the first nitride semiconductor layer 3 and in the upper portion of the protective film, the first nitride grown in the upper portion of the window having many crystal defects in the initial stage of growth. On the surface of the semiconductor layer 3, there is a tendency for crystal defects to be slightly larger than those grown on the protective film. This means
Probably, during the growth of the first nitride semiconductor layer 3, the dislocation of many crystal defects stopped, but the crystal defects that continue to be slightly dislocated tend not to be easily dislocated almost directly above the window portion. It is thought.

【0032】このような結晶欠陥の転位の違いによる結
晶欠陥の数を断面TEMにより観察すると、窓部上部の
みに転位が観測され保護膜上部にはほとんど欠陥が見ら
れなくなる。好ましい形態においては、窓部上部の結晶
欠陥密度が、ほぼ106個/cm2以下、好ましい条件に
おいては105個/cm2以下であり、保護膜上部では、
ほぼ105個/cm2以下、好ましい条件においては10
4個/cm2以下である。結晶欠陥は、例えば窒化物半導
体をドライエッチングした際、そのエッチング面に表出
するエッチピットの数を計測することにより測定でき
る。
When the number of crystal defects due to the difference in the dislocations of the crystal defects is observed by a cross-sectional TEM, dislocations are observed only in the upper portion of the window, and almost no defects are observed in the upper portion of the protective film. In a preferred form, the crystal defect density of the window top, approximately 10 6 / cm 2 or less, in a preferred condition is 10 5 / cm 2 or less, the protective film upper,
Approximately 10 5 / cm 2 or less, preferably 10
4 / cm 2 or less. Crystal defects can be measured, for example, by measuring the number of etch pits that appear on the etched surface when a nitride semiconductor is dry-etched.

【0033】第1の窒化物半導体層3の膜厚としては、
先に形成した第1の保護膜の膜厚、大きさによっても異
なるが、保護膜の表面を覆うように第1の窒化物半導体
層を成長させるために、保護膜の膜厚に対して少なくと
も10倍以上、さらに好ましくは50倍以上の膜厚で成
長させることが望ましい。更に、第1の窒化物半導体の
膜厚は、前記したように結晶欠陥の転位が第1の窒化物
半導体の成長の途中で激減する傾向があるので、結晶欠
陥の転位が減少し易い膜厚以上に調整することが好まし
い。また更に、第1の窒化物半導体は、この上に素子構
造となる窒化物半導体を成長させるための基板となる
が、素子構造を形成するには異種基板や保護膜等を予め
除去して第1の窒化物半導体のみとしてから行う場合
と、異種基板等を残して行う場合がある。また異種基板
などの除去は素子構造を形成した後に除去してもよい。
第1の窒化物半導体上に素子構造を形成する際に、異種
基板の有無により第1の窒化物半導体の膜厚が素子構造
の形成のし易さに影響を与えることから、第1の窒化物
半導体の膜厚は、第1の保護膜を覆い、結晶欠陥の転位
を減らすことに、さらに異種基板等を除去してまたは除
去せずに素子構造を形成する等の製造工程の違い等を加
味して調整されることが望ましい。
The thickness of the first nitride semiconductor layer 3 is as follows.
Although it differs depending on the thickness and size of the first protective film formed earlier, the first nitride semiconductor layer is grown so as to cover the surface of the protective film. It is desirable to grow with a film thickness of 10 times or more, more preferably 50 times or more. Further, as described above, the thickness of the first nitride semiconductor is such that the dislocations of the crystal defects tend to decrease drastically during the growth of the first nitride semiconductor. It is preferable to adjust as described above. Furthermore, the first nitride semiconductor serves as a substrate on which a nitride semiconductor having an element structure is grown. To form the element structure, a heterogeneous substrate, a protective film, and the like are removed in advance. There is a case where the process is performed only with the nitride semiconductor of No. 1 and a case where the process is performed while leaving a heterogeneous substrate or the like. Further, the removal of the heterogeneous substrate or the like may be performed after the element structure is formed.
When an element structure is formed on the first nitride semiconductor, the thickness of the first nitride semiconductor affects the ease of forming the element structure depending on the presence or absence of a heterogeneous substrate. The thickness of the target semiconductor covers the first protective film, reduces dislocations of crystal defects, and further includes differences in manufacturing processes such as forming an element structure with or without removing a heterogeneous substrate or the like. It is desirable that the adjustment be made in consideration of the above.

【0034】異種基板や保護膜等を除去する場合、第1
の窒化物半導体の膜厚は50μmより厚く1mm以下程
度の膜厚に成長され、例えば、好ましくは70〜500
μm、より好ましくは100〜300μm、更に好まし
くは100〜250μmである。この範囲であると素子
構造となる窒化物半導体の成長の点で好ましく、また研
磨して下地層及び保護膜を除去しても、第1の窒化物半
導体にクラックが入りにくくハンドリングが容易となり
好ましい。また、異種基板を除去すると、素子構造を形
成する際に窒化物半導体基板に反りがなくなり、結晶性
の良好な素子構造が得られ易くなり好ましい。また異種
基板や保護膜等を残して行う場合、第1の窒化物半導体
の膜厚は1〜50μm、好ましくは2〜40μm、より
好ましくは5〜30μm、もっとも好ましくは10〜2
0μmである。この範囲であると異種基板と窒化物半導
体の熱膨張係数差によるウエハの反りが防止でき、更に
素子基板となる第1の窒化物半導体の上に素子構造とな
る窒化物半導体を良好に成長させることができる。
When removing a heterogeneous substrate or a protective film, the first
Is grown to a thickness of more than 50 μm and about 1 mm or less, for example, preferably 70 to 500
μm, more preferably 100 to 300 μm, and still more preferably 100 to 250 μm. This range is preferable in terms of the growth of the nitride semiconductor having an element structure, and is preferable because even if the base layer and the protective film are removed by polishing, the first nitride semiconductor is hardly cracked and handling becomes easy. . Further, it is preferable to remove the heterogeneous substrate, since the nitride semiconductor substrate does not warp when forming the element structure, and an element structure with good crystallinity can be easily obtained. In the case where the formation is performed while leaving a heterogeneous substrate, a protective film, and the like, the thickness of the first nitride semiconductor is 1 to 50 μm, preferably 2 to 40 μm, more preferably 5 to 30 μm, and most preferably 10 to 2 μm.
0 μm. Within this range, warpage of the wafer due to a difference in thermal expansion coefficient between the heterogeneous substrate and the nitride semiconductor can be prevented, and a nitride semiconductor having an element structure can be favorably grown on the first nitride semiconductor as an element substrate. be able to.

【0035】異種基板上に窒化物半導体を成長させる
と、異種基板の種類によっても異なるが、異種基板との
熱膨張係数差により、成長後にウェーハ全体が反り易く
なり、その反りは窒化物半導体を厚膜で成長させるほど
大きくなる傾向にある。異種基板を有するウェーハの窒
化物半導体層に数々の加工を施して、動作する構造とす
る際に、ウェーハが反ってしまった状態では、窒化物半
導体を加工するのは難しい傾向にある。従って、異種基
板を有する窒化物半導体素子とする場合、第1の窒化物
半導体層の膜厚は、ウェーハが反り返っても異種基板を
つけたままで加工し易い膜厚、即ち50μm以下の膜厚
が望ましい。なお、1μmは保護膜の上に窒化物半導体
が成長できる限界値を示している。異種基板をそのまま
残して素子構造を形成してなる窒化物半導体素子の場
合、保護膜上に成長させる第1の窒化物半導体層は1×
1016/cm3〜5×1019/cm3の範囲でn型不純物をド
ープしたGaNとすることが最も好ましい。
When a nitride semiconductor is grown on a heterogeneous substrate, the entire wafer tends to be warped after growth due to a difference in thermal expansion coefficient between the heterogeneous substrate and the nitride semiconductor. It tends to increase as the film grows with a thicker film. When performing various processes on the nitride semiconductor layer of a wafer having a heterogeneous substrate to form an operating structure, it is difficult to process the nitride semiconductor when the wafer is warped. Therefore, when a nitride semiconductor device having a heterogeneous substrate is used, the thickness of the first nitride semiconductor layer is such that the film can be easily processed with the heterogeneous substrate attached even when the wafer warps, that is, a film thickness of 50 μm or less. desirable. Note that 1 μm indicates a limit value at which a nitride semiconductor can be grown on the protective film. In the case of a nitride semiconductor device having an element structure formed by leaving a heterogeneous substrate as it is, the first nitride semiconductor layer grown on the protective film is 1 ×
Most preferably, GaN is doped with an n-type impurity in the range of 10 16 / cm 3 to 5 × 10 19 / cm 3 .

【0036】異種基板を除去してなる窒化物半導体素子
の場合、異種基板の除去の際の第1の窒化物半導体への
割れや欠け等の発生の防止、及びデバイス工程でのハン
ドリング性の向上のために、第1の窒化物半導体層の膜
厚は、50μmより大きい膜厚であることが好ましい。
このような膜厚を第1の窒化物半導体が有していると、
上記したようにウエハの反りが大きくなる傾向がより強
くなるので、異種基板を除去してから第1の窒化物半導
体層上に素子構造を形成することが好ましい。このよう
に異種基板を除去すると、素子構造を形成するための基
板となる第1の窒化物半導体の反りがなくなり、素子構
造となる窒化物半導体を良好に形成し易くなる。また、
第1の窒化物半導体層の膜厚の上限は、特に限定されな
いが、あまりにも厚過ぎると、成長時間がかかり過ぎる
等の点から1mm以下の膜厚が好ましい。異種基板等を
除去してなる窒化物半導体素子において、異種基板の除
去は、第1の窒化物半導体上に素子構造を形成する前で
も形成した後でもよく、好ましくは、異種基板を除去し
て第1の窒化物半導体層を窒化物半導体基板(GaN基
板)として素子構造を形成する。異種基板を除去する方
法としては、研磨、エッチング等が用いられる。また、
第2の保護膜を形成する場合には、異種基板を除去する
際に第2の保護膜までを除去して第2の窒化物半導体の
みとしてこの第2の窒化物半導体上に素子構造を形成し
てもよく、また第2の保護膜を除去せずに、第1の窒化
物半導体及び第2の窒化物半導体をGaN基板として素
子構造を形成してもよい。また、異種基板等を除去され
た窒化物半導体基板に素子構造となる窒化物半導体を成
長させる際に、異種基板などを除去して露出された面と
は反対側の面に素子構造を成長させることが結晶性のよ
い素子を得ることができ好ましい。
In the case of a nitride semiconductor device obtained by removing a heterogeneous substrate, the first nitride semiconductor is prevented from being cracked or chipped when the heterogeneous substrate is removed, and the handleability in a device process is improved. For this reason, the thickness of the first nitride semiconductor layer is preferably larger than 50 μm.
When the first nitride semiconductor has such a film thickness,
As described above, since the warpage of the wafer is more likely to increase, it is preferable to form the element structure on the first nitride semiconductor layer after removing the heterogeneous substrate. When the dissimilar substrate is removed in this manner, the first nitride semiconductor serving as a substrate for forming an element structure is not warped, and a nitride semiconductor having an element structure is easily formed. Also,
The upper limit of the thickness of the first nitride semiconductor layer is not particularly limited. However, if the thickness is too large, the thickness is preferably 1 mm or less from the viewpoint that the growth time is excessively required. In a nitride semiconductor device obtained by removing a heterogeneous substrate or the like, the heterogeneous substrate may be removed before or after forming an element structure on the first nitride semiconductor. An element structure is formed using the first nitride semiconductor layer as a nitride semiconductor substrate (GaN substrate). Polishing, etching, or the like is used as a method for removing the heterogeneous substrate. Also,
When the second protective film is formed, the element structure is formed on the second nitride semiconductor by removing only the second protective film when removing the heterogeneous substrate and using only the second nitride semiconductor. Alternatively, the element structure may be formed using the first nitride semiconductor and the second nitride semiconductor as a GaN substrate without removing the second protective film. Further, when growing a nitride semiconductor having an element structure on the nitride semiconductor substrate from which the heterogeneous substrate or the like has been removed, the element structure is grown on the surface opposite to the exposed surface by removing the heterogeneous substrate or the like. This is preferable since an element having good crystallinity can be obtained.

【0037】また、本発明において、第1の窒化物半導
体層の膜厚は、図6や図8に示す第1の窒化物半導体層
3単独層の膜厚、若しくは第1の窒化物半導体層3及び
第2の窒化物半導体層4の総膜厚を指す。即ち、基板上
部に最初に成長された第1の保護膜11上に成長されて
いる窒化物半導体層の膜厚を指すものとする。
In the present invention, the thickness of the first nitride semiconductor layer is the thickness of the first nitride semiconductor layer 3 alone shown in FIGS. 6 and 8 or the thickness of the first nitride semiconductor layer. 3 and the total thickness of the second nitride semiconductor layer 4. That is, it refers to the film thickness of the nitride semiconductor layer grown on the first protective film 11 which is first grown on the substrate.

【0038】次に、好ましい工程として、第2の工程後
に、第3の工程及び第4の工程を行うことにより素子構
造の窒化物半導体基板を結晶性よく得ることができる。
まず、本発明の第3の工程において、図4に示すよう
に、第1の窒化物半導体層3の表面に結晶欠陥が現れ易
いと思われる部分、例えば窓部の上部に、また表面に現
れた結晶欠陥を覆うように、新たな保護膜(第2の保護
膜12)を設ける。本発明において、第2の保護膜12
の形成位置は特に限定されず、第1の窒化物半導体層3
の表面に部分的に、好ましくは第1の窒化物半導体層3
の表面に現れている結晶欠陥を覆うように形成され、更
に好ましくは第1の窒化物半導体層3の成長初期に結晶
欠陥が存在する窓部の上部である。このように第2の保
護膜12を設けると、第1の窒化物半導体層3の表面ま
で転位した結晶欠陥の更なる転位が防止でき、更に素子
構造を形成した後で窓部上部の転位を中断した結晶欠陥
がレーザ素子等を作動中に活性層等へ再転位する恐れが
考えられるがこれを防止でき好ましい。
Next, as a preferred step, a third step and a fourth step are performed after the second step, whereby a nitride semiconductor substrate having an element structure can be obtained with good crystallinity.
First, in the third step of the present invention, as shown in FIG. 4, a portion where crystal defects are likely to appear on the surface of the first nitride semiconductor layer 3, for example, on the upper portion of the window portion or on the surface. A new protective film (second protective film 12) is provided to cover the crystal defects. In the present invention, the second protective film 12
The formation position of the first nitride semiconductor layer 3 is not particularly limited.
Is preferably partially formed on the surface of the first nitride semiconductor layer 3.
Is formed so as to cover the crystal defects appearing on the surface of the first nitride semiconductor layer 3, and more preferably above the window portion where the crystal defects exist in the initial growth of the first nitride semiconductor layer 3. By providing the second protective film 12 in this manner, it is possible to prevent further dislocation of crystal defects that have been displaced to the surface of the first nitride semiconductor layer 3. It is conceivable that the interrupted crystal defect may relocate to the active layer or the like during operation of the laser element or the like.

【0039】なお、図4では図3で成長させた第1の窒
化物半導体層3表面の凹凸を少なくするため、研磨して
フラットな面としているが、特に研磨せず、そのまま第
1の窒化物半導体層3の表面に第2の保護膜12を形成
しても良い。
In FIG. 4, a flat surface is polished to reduce irregularities on the surface of the first nitride semiconductor layer 3 grown in FIG. A second protective film 12 may be formed on the surface of the semiconductor layer 3.

【0040】好ましくは第2の保護膜12の表面積は特
に問われないが、第2の保護膜で第1の窒化物半導体の
表面に現れている結晶欠陥を覆うように形成されている
ことが望ましい。例えば第1の保護膜11がストライプ
状のとき、窓部の幅より大きい幅のストライプ状の第2
の保護膜12を窓部上部に形成する。第2の保護膜12
の材料としては、第1の保護膜と同様のものを用いるこ
とができる。
Preferably, the surface area of the second protective film 12 is not particularly limited. desirable. For example, when the first protective film 11 has a stripe shape, the second stripe-shaped second film having a width larger than the width of the window portion.
Is formed on the upper part of the window. Second protective film 12
Can be used as the material of the first protective film.

【0041】次に、本発明の第4の工程において、第2
の保護膜12が形成された第1の窒化物半導体層3上に
第2の窒化物半導体層4を成長させる。図5に示すよう
に、最初は第1の窒化物半導体層3の場合と同様に、第
2の保護膜12の上には第2の窒化物半導体層4は成長
せず、第1の窒化物半導体層3の上にのみ選択成長す
る。そして、第1の窒化物半導体層3の上に成長させる
第2の窒化物半導体層4は、同じ窒化物半導体であり、
しかも結晶欠陥の少ない第1の窒化物半導体層3の上に
成長させているので、格子定数のミスマッチによる結晶
欠陥が発生しにくい。さらに、第2の窒化物半導体層4
の下地層となる第1の窒化物半導体層3には結晶欠陥が
少ないため、第2の窒化物半導体層4の成長初期におい
て転位する結晶欠陥も少なくなる。
Next, in the fourth step of the present invention, the second
The second nitride semiconductor layer 4 is grown on the first nitride semiconductor layer 3 on which the protective film 12 is formed. As shown in FIG. 5, the second nitride semiconductor layer 4 does not grow on the second protective film 12 like the first nitride semiconductor layer 3 at first, and the first nitride semiconductor layer 3 does not grow. Selective growth only on the semiconductor layer 3. Then, the second nitride semiconductor layer 4 grown on the first nitride semiconductor layer 3 is the same nitride semiconductor,
Moreover, since the crystal is grown on the first nitride semiconductor layer 3 having few crystal defects, crystal defects due to mismatch of lattice constants are less likely to occur. Further, the second nitride semiconductor layer 4
Since the first nitride semiconductor layer 3 serving as the underlayer has few crystal defects, the number of dislocation crystal defects in the initial growth of the second nitride semiconductor layer 4 also decreases.

【0042】さらに成長を続けていくと、図6に示すよ
うに、隣接する第2の窒化物半導体層4同士が第2の保
護膜12の上部でつながり、第2の保護膜12を覆うよ
うに成長する。このように成長する第2の窒化物半導体
層4は、結晶欠陥の少ない第1の窒化物半導体層3を下
地層として成長するので、結晶欠陥の非常に少ない窒化
物半導体となる。この第2の窒化物半導体4を素子構造
となる窒化物半導体の成長基板に用いることにより、非
常に結晶性に優れた窒化物半導体素子を実現できる。第
2の保護膜12は、第1の窒化物半導体3の表面に現れ
た結晶欠陥を覆うように形成されているので結晶欠陥の
転位を抑えることができる。また、仮にわずかな結晶欠
陥が第2の窒化物半導体4の成長の初期に転位を続けた
としても、第1の窒化物半導体3の成長の場合と同様
に、第2の窒化物半導体4の成長を続けるうちに結晶欠
陥の転位が止まる傾向があり、第2の窒化物半導体4の
表面に現れる結晶欠陥が少なくなる。このようにして得
られた第2の窒化物半導体層4は第1の窒化物半導体層
3より結晶欠陥が少なくなるので、第2の窒化物半導体
層4上に素子構造を形成すると結晶性の良い素子がより
得られやすくなる。
When the growth is further continued, as shown in FIG. 6, the adjacent second nitride semiconductor layers 4 are connected to each other at the upper part of the second protective film 12 so as to cover the second protective film 12. To grow. The second nitride semiconductor layer 4 thus grown grows with the first nitride semiconductor layer 3 having few crystal defects as a base layer, and thus becomes a nitride semiconductor having very few crystal defects. By using the second nitride semiconductor 4 as a growth substrate for a nitride semiconductor having an element structure, a nitride semiconductor element having extremely excellent crystallinity can be realized. Since the second protective film 12 is formed so as to cover the crystal defects appearing on the surface of the first nitride semiconductor 3, dislocation of the crystal defects can be suppressed. Further, even if a slight crystal defect continues dislocation in the early stage of the growth of the second nitride semiconductor 4, as in the case of the growth of the first nitride semiconductor 3, As the growth continues, dislocation of crystal defects tends to stop, and crystal defects appearing on the surface of the second nitride semiconductor 4 decrease. Since the second nitride semiconductor layer 4 thus obtained has fewer crystal defects than the first nitride semiconductor layer 3, when the element structure is formed on the second nitride semiconductor layer 4, the crystallinity becomes low. Good elements are more easily obtained.

【0043】次に、本発明の第2の形態の成長方法につ
いて説明する。図7、図8は本発明の第2の形態の成長
方法の一形態による一部の工程のウェーハの構造を示す
模式的な断面図である。
Next, a growth method according to the second embodiment of the present invention will be described. 7 and 8 are schematic cross-sectional views showing the structure of a wafer in some steps according to one embodiment of the growth method according to the second embodiment of the present invention.

【0044】本発明の第2の形態の成長方法は、図7に
示すように、第1の工程で、異種基板1上に、第1の保
護膜11を、第1の保護膜11の形成されていない部分
(窓部)の表面積よりも大きい表面積を有して部分的に
形成し、続いて第2の工程で、窓部の露出している異種
基板1上にバッファ層を形成し、この上から図8に示す
ように第1の窒化物半導体層3を成長させる。第2の形
態の成長方法において、バッファ層は場合によっては省
略してもよい。第2の形態の成長方法において、第1の
窒化物半導体層3は、前記第1の形態の成長方法と同様
に、窓部から成長を選択的にはじめ、第1の保護膜11
上を覆っていき、図8に示すように第1の窒化物半導体
層3が形成される。また、図8に示すように、異種基板
1と窒化物半導体(上記第2の形態の成長方法において
はバッファ層)との界面で発生した結晶欠陥は、前記第
1の形態の成長方法と同様に、窓部から転位するが、第
1の窒化物半導体層3の成長を続けるうちに転位が激減
し、更に第1の保護膜11上部にはほとんど結晶欠陥が
発生せず、成長された第1の窒化物半導体層3の表面に
は結晶欠陥が少なくなる。更に第2の形態の成長方法に
おいて、第1の形態の成長方法の場合と同様に、保護膜
の幅と窓部の幅の調整や異種基板の面方位などを特定す
ると、より良好な第1の窒化物半導体が得られる。第2
の形態の成長方法で用いられる異種基板、保護膜、バッ
ファ層、第1の窒化物半導体層3は、前記第1の形態の
成長方法で用いられるものと同様のものが挙げられる。
In the growth method according to the second embodiment of the present invention, as shown in FIG. 7, in a first step, a first protective film 11 is formed on a heterogeneous substrate 1 by forming the first protective film 11. Forming a partial layer having a surface area larger than the surface area of the portion (window portion) which is not formed, and then forming a buffer layer on the heterogeneous substrate 1 where the window portion is exposed in a second step; From above, the first nitride semiconductor layer 3 is grown as shown in FIG. In the growth method of the second embodiment, the buffer layer may be omitted in some cases. In the growth method according to the second embodiment, the first nitride semiconductor layer 3 is selectively grown from the window portion, similarly to the growth method according to the first embodiment.
Then, the first nitride semiconductor layer 3 is formed as shown in FIG. As shown in FIG. 8, the crystal defects generated at the interface between the heterogeneous substrate 1 and the nitride semiconductor (the buffer layer in the second embodiment) are the same as in the first embodiment. In the meantime, dislocations are generated from the window portion, but the dislocations are drastically reduced while the growth of the first nitride semiconductor layer 3 is continued, and further, crystal defects are hardly generated on the upper part of the first protective film 11. Crystal defects are reduced on the surface of the nitride semiconductor layer 3. Further, in the growth method of the second embodiment, as in the case of the growth method of the first embodiment, if the adjustment of the width of the protective film and the width of the window portion and the plane orientation of the heterogeneous substrate are specified, the better first Is obtained. Second
The different substrate, the protective film, the buffer layer, and the first nitride semiconductor layer 3 used in the growth method of the first embodiment may be the same as those used in the growth method of the first embodiment.

【0045】なお、本発明の第2の形態の成長方法にお
いては、バッファ層、及びバッファ層の上に成長させる
第1の窒化物半導体層3も、第1の窒化物半導体層とい
う。つまり、請求項3の第2の工程において、異種基板
1の表面と連続して、若しくは異種基板の上に成長させ
た窒化物半導体と連続して成長させて、第1の保護膜1
1上部にまで成長させる窒化物半導体は全て第1の窒化
物半導体層3と定義する。
In the growth method according to the second embodiment of the present invention, the buffer layer and the first nitride semiconductor layer 3 grown on the buffer layer are also referred to as a first nitride semiconductor layer. That is, in the second step of claim 3, the first protective film 1 is grown continuously with the surface of the heterogeneous substrate 1 or continuously with the nitride semiconductor grown on the heterogeneous substrate.
All the nitride semiconductors grown to the upper part are defined as the first nitride semiconductor layer 3.

【0046】更に、本発明の第2の形態の成長方法にお
いて、好ましくは、前記第1の形態の成長方法の場合と
同様に、第3の工程として、第1の窒化物半導体層3の
表面に現れた結晶欠陥を覆うように、結晶欠陥が現れや
すい部分に、また第1の窒化物半導体層3の成長の初期
に結晶欠陥が転位している窓部の上部等に、第2の保護
膜12を形成し、続いて第4の工程として、第2の保護
膜12を形成した第1の窒化物半導体層3の上に第2の
窒化物半導体層4を成長させる。このように第2の保護
膜12を形成すると、第1の形態の成長方法と同様に、
第1の窒化物半導体層3の表面に現れている結晶欠陥の
更なる転位の抑制、転位の中断した結晶欠陥の再転位の
防止等が可能となり、結晶性の良好な信頼性の高い素子
を形成できる窒化物半導体基板として、第2の窒化物半
導体4を得ることができる。例えば、図8に示すよう
に、第1の窒化物半導体層3の成長初期に結晶欠陥が転
位している窓部上部に第2の保護膜を形成すると、転位
の中断した結晶欠陥の再転位が生じても第2の保護膜1
2で第2の窒化物半導体層4への転位が防止できる。
Further, in the growth method according to the second embodiment of the present invention, preferably, as in the case of the growth method according to the first embodiment, the surface of the first nitride semiconductor layer 3 is formed as a third step. The second protection is provided so as to cover the crystal defects appearing in the first region, at the portion where the crystal defects are likely to appear, and at the top of the window where the crystal defects are dislocated in the early stage of the growth of the first nitride semiconductor layer 3. The film 12 is formed, and subsequently, as a fourth step, the second nitride semiconductor layer 4 is grown on the first nitride semiconductor layer 3 on which the second protective film 12 has been formed. When the second protective film 12 is formed in this manner, similar to the growth method of the first embodiment,
It is possible to further suppress dislocations of crystal defects appearing on the surface of the first nitride semiconductor layer 3 and to prevent re-dislocation of crystal defects in which dislocations have been interrupted. The second nitride semiconductor 4 can be obtained as a nitride semiconductor substrate that can be formed. For example, as shown in FIG. 8, when the second protective film is formed above the window where the crystal defects are dislocated in the early stage of the growth of the first nitride semiconductor layer 3, re-dislocation of the crystal defects in which the dislocations are interrupted is performed. The second protective film 1 even if
2, dislocation to the second nitride semiconductor layer 4 can be prevented.

【0047】なお、本発明の第1の形態、及び第2の形
態の成長方法において、第3の工程と、第4の工程とは
繰り返して行うこともできる。即ち、結晶欠陥の表出し
ている窒化物半導体層の部分に、さらに新たな保護膜を
形成し、その保護膜の上に、新たな窒化物半導体を成長
させることが好ましい。
In the growth methods according to the first and second embodiments of the present invention, the third step and the fourth step can be performed repeatedly. That is, it is preferable to further form a new protective film on the portion of the nitride semiconductor layer where crystal defects are exposed, and grow a new nitride semiconductor on the protective film.

【0048】次に、本発明で用いられる異種基板の好ま
しい形態について説明する。図9は窒化物半導体の結晶
構造を示すユニットセル図である。窒化物半導体は正確
には菱面体構造であるが、このように六方晶系で近似で
きる。本発明の方法では、好ましくはC面=(000
1)面を主面とするサファイアを用い、第1の保護膜は
サファイアA面=(112−0)面に対して垂直なスト
ライプ形状とする。例えば、図10は主面側のサファイ
ア基板の平面図である。この図はサファイアC面を主面
とし、オリエンテーションフラット(オリフラ)面をA
面としている。この図に示すように第1の保護膜のスト
ライプをA面に対して垂直方向で、互いに平行なストラ
イプを形成する。図10に示すように、サファイアC面
上に窒化物半導体を選択成長させた場合、窒化物半導体
は面内ではA面に対して平行な方向で成長しやすく、垂
直な方向では成長しにくい傾向にある。従ってA面に対
して垂直な方向でストライプを設けると、ストライプと
ストライプの間の窒化物半導体がつながって成長しやす
くなり、図2〜図8等に示したような結晶成長が容易に
可能となる。
Next, a preferred embodiment of the heterogeneous substrate used in the present invention will be described. FIG. 9 is a unit cell diagram showing a crystal structure of a nitride semiconductor. Although the nitride semiconductor has a rhombohedral structure, it can be approximated in a hexagonal system. In the method of the present invention, preferably the C plane = (000
1) Sapphire having a main surface as a surface is used, and the first protective film has a stripe shape perpendicular to the sapphire A surface = (112-0) surface. For example, FIG. 10 is a plan view of a sapphire substrate on the main surface side. In this figure, the sapphire C surface is the main surface, and the orientation flat (orientation flat) surface is A
With the face. As shown in this figure, stripes of the first protective film are formed in a direction perpendicular to the A-plane and parallel to each other. As shown in FIG. 10, when a nitride semiconductor is selectively grown on a sapphire C-plane, the nitride semiconductor tends to grow in a direction parallel to the A-plane in the plane and hard to grow in a direction perpendicular to the A-plane. It is in. Therefore, when the stripes are provided in the direction perpendicular to the A plane, the nitride semiconductors between the stripes are connected and grow easily, and the crystal growth as shown in FIGS. Become.

【0049】同様に、A面を主面とするサファイア基板
を用いた場合についても、例えばオリフラ面をR面=
(11−02)面とすると、R面に垂直方向に対して、
互いに平行なストライプを形成することにより、ストラ
イプ幅方向に対して窒化物半導体が成長しやすい傾向に
あるため、結晶欠陥の少ない窒化物半導体層を成長させ
ることができる。
Similarly, when a sapphire substrate having the main surface A is used, for example, the orientation flat surface is set to the R surface =
Assuming the (11-02) plane, with respect to the direction perpendicular to the R plane,
By forming stripes parallel to each other, a nitride semiconductor tends to grow easily in the stripe width direction, so that a nitride semiconductor layer with few crystal defects can be grown.

【0050】またスピネル(MgAl24)に対して
も、窒化物半導体の成長は異方性がああり、窒化物半導
体の成長面を(111)面とし、オリフラ面を(11
0)面とすると、窒化物半導体は(110)面に対して
平行方向に成長しやすい傾向があある。従って(11
0)面に対して垂直は方向にストライプを形成すると窒
化物半導体層と隣接する窒化物半導体同士が保護膜の上
部でつながって、結晶欠陥の少ない結晶を成長できる。
上記説明は第1の保護膜についてであるが、第2の保護
膜を形成する場合も同様に、第1の保護膜と平行方向の
ストライプを第2の窒化物半導体層表面に形成すること
が望ましい。なおスピネルは四方晶であるため特に図示
していない。
Also with respect to spinel (MgAl 2 O 4 ), the growth of the nitride semiconductor is anisotropic, and the growth surface of the nitride semiconductor is (111) and the orientation flat is (11).
When the plane is the 0) plane, the nitride semiconductor tends to grow in a direction parallel to the (110) plane. Therefore (11
When a stripe is formed in a direction perpendicular to the 0) plane, the nitride semiconductor layer and the adjacent nitride semiconductor are connected to each other at the upper portion of the protective film, and a crystal having few crystal defects can be grown.
Although the above description is about the first protective film, when forming the second protective film, similarly, it is possible to form a stripe parallel to the first protective film on the surface of the second nitride semiconductor layer. desirable. The spinel is not shown in the figure because it is tetragonal.

【0051】次に、異種基板の主面からオフアングルし
た主面を有する異種基板について図15を用いて説明す
る。図15はこのサファイア基板の断面を拡大して示す
模式図である。図15に示すステップ状にオフアングル
した基板は、ほぼ水平なテラス部分Aと、段差部分Bと
を有している。テラス部分Aの表面凹凸は平均でおよそ
0.5オングストローム、最大でおよそ2オングストロ
ーム程度に調整され、ほぼ規則正しく形成されている。
一方、段差部分の高さはおよそ15オングストローム程
度に調整されている。なおオフ角θは誇張して示してい
るが、成長面の水平面に対して、0.13゜しか傾斜し
ていない。このようなオフ角を有するステップ状部分
は、基板全体に渡って連続して形成されていることが望
ましいが、特に部分的に形成されていても良い。オフ角
θとは、図15に示すように、複数の段差の底部を結ん
だ直線と、最上層のステップの水平面との角度を指すも
のとする。ステップ段差は30オングストローム以下、
さらに好ましくは25オングストローム以下、最も好ま
しくは20オングストローム以下にする。下限は2オン
グストローム以上が望ましい。特に基板にサファイアC
面を用いた場合、C面からのオフ角θは1度以内、好ま
しくは0.8度以下、さらに好ましくは0.6度以下に
調整する。なお本実施例ではステップ状のオフ基板を用
いたが、特にステップ状でなくても、通常のオフ基板で
も良い。適当にオフアングルした異種基板を用いること
により、窒化物半導体と異種基板との原子間距離が接近
して、さらに結晶欠陥の少ないGaN基板が得られる。
Next, a heterogeneous substrate having a main surface off-angled from the main surface of the heterogeneous substrate will be described with reference to FIG. FIG. 15 is an enlarged schematic view showing a cross section of the sapphire substrate. The substrate off-angled in a step shape shown in FIG. 15 has a substantially horizontal terrace portion A and a step portion B. The surface irregularities of the terrace portion A are adjusted to about 0.5 angstroms on average and about 2 angstroms at maximum, and are formed almost regularly.
On the other hand, the height of the step is adjusted to about 15 angstroms. Although the off angle θ is exaggerated, it is inclined only 0.13 ° with respect to the horizontal plane of the growth surface. It is desirable that the step-like portion having such an off-angle is formed continuously over the entire substrate, but it may be particularly formed partially. The off angle θ indicates an angle between a straight line connecting the bottoms of a plurality of steps and the horizontal plane of the uppermost step as shown in FIG. Step difference is less than 30 angstroms,
More preferably, it is not more than 25 Å, most preferably not more than 20 Å. The lower limit is desirably 2 Å or more. In particular, sapphire C
When a plane is used, the off angle θ from the C plane is adjusted within 1 degree, preferably 0.8 degree or less, and more preferably 0.6 degree or less. In this embodiment, the step-shaped off-substrate is used. By using a heterosubstrate that is appropriately off-angled, the interatomic distance between the nitride semiconductor and the heterogeneous substrate is reduced, and a GaN substrate with less crystal defects can be obtained.

【0052】次に、本発明の窒化物半導体素子について
説明する。本発明の第1の形態の窒化物半導体素子は、
前記第1の形態の成長方法により得られる素子構造の基
板となる第1の窒化物半導体の上に積層成長されてい
る。また、本発明の第2の形態の窒化物半導体素子は、
前記第2の形態の成長方法により得られる素子構造の基
板となる第1の窒化物半導体の上に積層成長されてい
る。上記本発明の第1及び第2の形態の窒化物半導体素
子は、異種基板を除去しても、除去せずそのまま残して
おいてもよい。異種基板が残されている場合、第1の窒
化物半導体の総膜厚は、1μm以上、50μm以下であ
る。また異種基板が除去される場合、第1の窒化物半導
体の総膜厚は、70μm以上である。
Next, the nitride semiconductor device of the present invention will be described. The nitride semiconductor device according to the first aspect of the present invention includes:
The layer is grown on a first nitride semiconductor which is a substrate of an element structure obtained by the growth method of the first embodiment. In addition, the nitride semiconductor device according to the second aspect of the present invention includes:
It is grown on a first nitride semiconductor which is a substrate of an element structure obtained by the growth method of the second embodiment. In the nitride semiconductor devices of the first and second embodiments of the present invention, the heterogeneous substrate may be removed or left without being removed. When a heterogeneous substrate is left, the total thickness of the first nitride semiconductor is 1 μm or more and 50 μm or less. When the heterogeneous substrate is removed, the total thickness of the first nitride semiconductor is 70 μm or more.

【0053】また、本発明の窒化物半導体素子の素子構
造は、層構成、形状、電極等、特に限定されず、いずれ
のものを組み合わせて用いてもよい。素子構造のn側窒
化物半導体として超格子構造を有するn側窒化物半導体
が形成されていることが好ましい。このように超格子層
とすると、素子性能を向上させることができ好ましい。
また、n電極を超格子層に形成することが好ましく、n
電極との接触抵抗を低下させるために超格子層にn型不
純物をドープしても、超格子層とすると結晶性がよくな
る等の点で好ましい。更に、窒化物半導体素子を構成す
る素子の好ましい層構成として、例えばInを含む量子
井戸構造の活性層、バンドギャップエネルギーの異なる
クラッド層に挟まれた活性層を有することが発光効率、
寿命特性など素子の性能を向上させる点で好ましい。こ
のような層構成を有する素子構造を、本発明の成長方法
により得られる結晶欠陥の少ない第1の窒化物半導体上
に形成すると素子性能がより向上し好ましい。本発明の
第1及び第2の形態の窒化物半導体素子の一実施の形態
としては、実施例に具体的に示してある。しかし本発明
はこれに限定されない。また、本発明において、窒化物
半導体を成長させる方法は、特に限定されないがMOV
PE(有機金属気相成長法)、HVPE(ハライド気相
成長法)、MBE(分子線気相成長法)等、窒化物半導
体を成長させるのに知られている全ての方法を適用でき
る。好ましい成長方法は、MOVPE法であり、結晶を
きれいに成長させることができる。しかし、MOVPE
法は時間がかかるため、膜厚が厚い場合には時間の短い
方法で行うことが好ましい。
The device structure of the nitride semiconductor device of the present invention is not particularly limited, such as the layer structure, shape, electrodes, etc., and any of them may be used in combination. It is preferable that an n-side nitride semiconductor having a superlattice structure is formed as the n-side nitride semiconductor of the element structure. Such a superlattice layer is preferable because the element performance can be improved.
Further, it is preferable to form an n-electrode on the superlattice layer.
Even if the superlattice layer is doped with an n-type impurity in order to reduce the contact resistance with the electrode, the superlattice layer is preferable in that the crystallinity is improved. Further, as a preferred layer configuration of the element constituting the nitride semiconductor element, for example, having an active layer of a quantum well structure containing In, an active layer sandwiched between cladding layers having different band gap energies,
It is preferable from the viewpoint of improving the performance of the element such as the life characteristic. It is preferable to form an element structure having such a layer structure on the first nitride semiconductor having few crystal defects obtained by the growth method of the present invention because the element performance is further improved. One embodiment of the nitride semiconductor device according to the first and second embodiments of the present invention is specifically shown in Examples. However, the present invention is not limited to this. In the present invention, a method for growing a nitride semiconductor is not particularly limited, but may be an MOV.
All known methods for growing a nitride semiconductor, such as PE (organic metal vapor phase epitaxy), HVPE (halide vapor phase epitaxy), and MBE (molecular beam vapor phase epitaxy), can be applied. A preferred growth method is the MOVPE method, which allows the crystal to grow cleanly. However, MOVPE
Since the method requires time, it is preferable to perform the method in a short time when the film thickness is large.

【0054】[0054]

【実施例】[実施例1](第1の形態の成長方法) 本実施例はMOVPE(有機金属気相成長法)について
示すものであるが、本発明の方法は、MOVPE法に限
るものではなく、例えばHVPE(ハライド気相成長
法)、MBE(分子線気相成長法)等、窒化物半導体を
成長させるのに知られている全ての方法を適用できる。
[Example 1] (Growth method of first mode) This example is directed to MOVPE (metal organic chemical vapor deposition), but the method of the present invention is not limited to MOVPE. Instead, any of the known methods for growing nitride semiconductors, such as HVPE (halide vapor phase epitaxy) and MBE (molecular beam vapor phase epitaxy), can be applied.

【0055】図1〜6は第1の形態を示す各工程のウェ
ーハの模式断面図である。C面を主面とし、オリフラ面
をA面とするサファイア基板1を反応容器内にセット
し、温度を510℃にして、キャリアガスに水素、原料
ガスにアンモニアとTMG(トリメチルガリウム)とを
用い、サファイア基板1上にGaNよりなるバッファ層
を200オングストロームの膜厚で成長させる。バッフ
ァ層成長後、TMGのみ止めて、温度を1050℃まで
上昇させ、1050℃になったら、原料ガスにTMG、
アンモニア、シランガスを用い、アンドープGaN層2
を5μmの膜厚で成長させる。バッファ層とGaN層2
とを積層したウェーハの、そのGaN層2の上にストラ
イプ状のフォトマスクを形成し、CVD装置によりスト
ライプ幅10μm、窓部8μmのSiO2よりなる第1
の保護膜11を0.1μmの膜厚で形成する(図1)。
なお、第1の保護膜11のストライプ方向はサファイア
A面に対して垂直な方向とする。
FIGS. 1 to 6 are schematic sectional views of a wafer in each step showing the first embodiment. A sapphire substrate 1 having a C surface as a main surface and an orientation flat surface as an A surface is set in a reaction vessel. A GaN buffer layer is grown on the sapphire substrate 1 to a thickness of 200 Å. After the growth of the buffer layer, only TMG was stopped, the temperature was raised to 1050 ° C., and when the temperature reached 1050 ° C., TMG,
Undoped GaN layer 2 using ammonia and silane gas
Is grown to a thickness of 5 μm. Buffer layer and GaN layer 2
A photomask in the form of a stripe is formed on the GaN layer 2 of the wafer in which the first and second layers are made of SiO 2 having a stripe width of 10 μm and a window of 8 μm by a CVD apparatus.
Is formed with a thickness of 0.1 μm (FIG. 1).
The stripe direction of the first protective film 11 is perpendicular to the sapphire A plane.

【0056】第1の保護膜11形成後、ウェーハを反応
容器に移し、1050℃にて、原料ガスにTMG、アン
モニアを用い、アンドープGaNよりなる第1の窒化物
半導体層を100μmの膜厚で成長させる(図2、図
3)。
After the formation of the first protective film 11, the wafer is transferred to a reaction vessel, and at 1050 ° C., a first nitride semiconductor layer made of undoped GaN is formed to a thickness of 100 μm using TMG and ammonia as source gases. Grow (FIGS. 2 and 3).

【0057】次に、ウェーハを反応容器から取り出し、
第1の窒化物半導体層3の表面をラッピングして鏡面状
とし、第1の保護膜11の形成と同様にして、第1の窒
化物半導体層3の表面に、ストライプ幅12μm、間隔
6μmのSi34よりなる第2の保護膜12を0.1μ
mの膜厚で、結晶欠陥を覆うように形成する(図4)。
Next, the wafer is taken out of the reaction vessel,
The surface of the first nitride semiconductor layer 3 is wrapped into a mirror-like surface, and a stripe width of 12 μm and an interval of 6 μm are formed on the surface of the first nitride semiconductor layer 3 in the same manner as the formation of the first protective film 11. The second protective film 12 made of Si 3 N 4 has a thickness of 0.1 μm.
A film thickness of m is formed so as to cover crystal defects (FIG. 4).

【0058】第2の保護膜12形成後、再度ウェーハを
反応容器に戻し、原料ガスにTMG、アンモニアを用
い、アンドープのGaNよりなる第2の窒化物半導体層
4を150μmの膜厚で成長させる。第2の窒化物半導
体層4成長後、ウエハを反応容器から取り出し、表面を
鏡面研磨した。
After the formation of the second protective film 12, the wafer is returned to the reaction vessel again, and a second nitride semiconductor layer 4 made of undoped GaN is grown to a thickness of 150 μm using TMG and ammonia as source gases. . After the growth of the second nitride semiconductor layer 4, the wafer was taken out of the reaction vessel and the surface was mirror-polished.

【0059】(比較例)一方、比較のため、C面を主面
としA面をオリフラ面とするサファイア基板上に、第1
の保護膜11を形成せず、直接200オングストローム
のGaNバッファ層を成長させ、その上にSiを1×1
18/cm3ドープしたGaNを100μm成長させる。
(Comparative Example) On the other hand, for comparison, a sapphire substrate having a C-plane as a main surface and an A-plane as an orientation flat surface was formed on a sapphire substrate.
GaN buffer layer of 200 Å was directly grown without forming the protective film 11 of Si, and 1 × 1 of Si was formed thereon.
A GaN doped with 0 18 / cm 3 is grown to 100 μm.

【0060】上記実施例1で得られた第2の窒化物半導
体層4と、比較例で得られたGaN層の単位面積当たり
の格子欠陥の数を断面TEMにより観察し比較すると、
本発明の窒化物半導体は比較例のものと比べて1/20
0以下に減少していた。また、第2の保護膜12及び第
2の窒化物半導体層4を成長させない状態で、第1の窒
化物半導体層3の表面を鏡面研磨して結晶欠陥の数を観
測したところ、第1の窒化物半導体層3の結晶欠陥の数
は、比較例のGaN層の結晶欠陥の数に対して1/10
0以下に減少していた。
The number of lattice defects per unit area of the second nitride semiconductor layer 4 obtained in Example 1 and the GaN layer obtained in Comparative Example was observed by a cross-sectional TEM and compared.
The nitride semiconductor of the present invention is 1/20 as compared with that of the comparative example.
It was reduced to 0 or less. When the surface of the first nitride semiconductor layer 3 was mirror-polished in a state where the second protective film 12 and the second nitride semiconductor layer 4 were not grown and the number of crystal defects was observed, the first The number of crystal defects in the nitride semiconductor layer 3 is 1/10 of the number of crystal defects in the GaN layer of the comparative example.
It was reduced to 0 or less.

【0061】[実施例2](第2の形態の成長方法) 2インチφ、C面を主面とし、オリフラ面をA面とする
サファイア基板1上にストライプ状のフォトマスクを形
成し、CVD装置によりストライプ幅10μm、ストラ
イプ間隔(窓部)6μmのSiO2よりなる第1の保護
膜11を0.1μmの膜厚で形成する(図7)。なお、
ストライプ方向は図10に示すように、オリフラ面に対
して垂直な方向で形成する。
Example 2 (Growth Method of Second Embodiment) A 2-inch φ, stripe-shaped photomask is formed on a sapphire substrate 1 having a C-plane as a main surface and an orientation flat surface as an A-plane. A first protective film 11 made of SiO 2 having a stripe width of 10 μm and a stripe interval (window portion) of 6 μm is formed with a thickness of 0.1 μm by an apparatus (FIG. 7). In addition,
The stripe direction is formed in a direction perpendicular to the orientation flat surface as shown in FIG.

【0062】保護膜形成後、基板を反応容器内にセット
し、温度を510℃にして、キャリアガスに水素、原料
ガスにアンモニアとTMG(トリメチルガリウム)とを
用い、第1の保護膜11を形成した基板1上にGaNよ
りなるバッファ層を約200オングストロームの膜厚で
成長させる。(図7)
After the formation of the protective film, the substrate is set in a reaction vessel, the temperature is set to 510 ° C., hydrogen is used as a carrier gas, ammonia and TMG (trimethylgallium) are used as source gases, and the first protective film 11 is formed. A buffer layer made of GaN is grown on the formed substrate 1 to a thickness of about 200 angstroms. (FIG. 7)

【0063】バッファ層成長後、TMGのみ止めて、温
度を1050℃まで上昇させる。1050℃になった
ら、原料ガスにTMG、アンモニア、シランガスを用
い、Siを1×1018/cm3ドープしたGaNよりなる
第1の窒化物半導体層3を100μmの膜厚で成長させ
る(図8参照)。
After the growth of the buffer layer, only TMG is stopped, and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., a first nitride semiconductor layer 3 made of GaN doped with 1 × 10 18 / cm 3 of Si is grown to a thickness of 100 μm using TMG, ammonia and silane gas as source gases (FIG. 8). reference).

【0064】第1の窒化物半導体層3成長後、ウェーハ
を反応容器から取り出し、第1の窒化物半導体層3の表
面をラッピングして鏡面状とし、SiドープGaNより
なる窒化物半導体基板を得る。
After the growth of the first nitride semiconductor layer 3, the wafer is taken out of the reaction vessel, and the surface of the first nitride semiconductor layer 3 is lapped to a mirror surface to obtain a nitride semiconductor substrate made of Si-doped GaN. .

【0065】実施例2で得られたGaN層と、前記実施
例1で示した比較例で得られたGaN層の単位面積当た
りの格子欠陥の数を断面TEMにより観察、比較する
と、本発明の窒化物半導体層は比較例のものと比べて1
/10以下に減少していた。
The number of lattice defects per unit area of the GaN layer obtained in Example 2 and the number of lattice defects per unit area of the GaN layer obtained in Comparative Example shown in Example 1 were observed and compared with a cross-sectional TEM. The nitride semiconductor layer was 1 compared with the comparative example.
/ 10 or less.

【0066】[実施例3]実施例2で得られた第1の窒
化物半導体層3の表面に、ストライプ状のマスクを形成
し、CVD装置によりストライプ幅10μm、窓部6μ
mのSi34よりなる第2の保護膜12を0.1μmの
膜厚で形成する(図8)。なお、第2の保護膜12の位
置は、図8に示すように、結晶欠陥を覆うように結晶欠
陥上に、第2の保護膜12の10μmのストライプがく
るようにマスク合わせをしていると共に、第1の保護膜
11と平行なストライプを形成している。第2の保護膜
12形成後、再度ウェーハを反応容器に戻し、原料ガス
にTMG、アンモニア、シランガスを用い、Siを1×
1018/cm3ドープしたGaNよりなる第2の窒化物半
導体層4を150μmの膜厚で成長させる(図8)。第
2の窒化物半導体層4成長後、ウェーハを反応容器から
取り出し、実施例2と同様にして、表面を鏡面研磨し
て、単位面積あたりの格子欠陥の数を、前記比較例のG
aN層と比較したところ、本発明のものは1/100以
下に減少していた。
Example 3 A stripe-shaped mask was formed on the surface of the first nitride semiconductor layer 3 obtained in Example 2, and a stripe width of 10 μm and a window of 6 μm were formed by a CVD apparatus.
A second protective film 12 made of m 3 Si 3 N 4 is formed to a thickness of 0.1 μm (FIG. 8). As shown in FIG. 8, the position of the second protective film 12 is mask-aligned so that the 10 μm stripe of the second protective film 12 is located on the crystal defect so as to cover the crystal defect. At the same time, a stripe parallel to the first protective film 11 is formed. After the formation of the second protective film 12, the wafer is returned to the reaction vessel again, and TMG, ammonia, silane gas is used as a source gas, and the Si is reduced to 1 ×.
A second nitride semiconductor layer 4 made of GaN doped with 10 18 / cm 3 is grown to a thickness of 150 μm (FIG. 8). After the growth of the second nitride semiconductor layer 4, the wafer was taken out of the reaction vessel, and the surface was mirror-polished in the same manner as in Example 2 to determine the number of lattice defects per unit area by G in the comparative example.
As compared with the aN layer, the one of the present invention was reduced to 1/100 or less.

【0067】[実施例4]実施例2において、基板1に
A面を主面とし、オリフラ面をR面とするサファイアを
用いる。このサファイア基板1の上に実施例2と同一の
第1の保護膜11を形成する。なお、第1の保護膜11
の形状はR面に対して垂直なストライプとする。後は実
施例2と同様にしてSiドープGaNよりなる第1の窒
化物半導体層3を100μmの膜厚で成長させたとこ
ろ、実施例2とほぼ同等の結晶欠陥を有する窒化物半導
体層が成長できた。
Fourth Embodiment In the second embodiment, sapphire having the A surface as the main surface and the orientation flat surface as the R surface is used for the substrate 1. On this sapphire substrate 1, the same first protective film 11 as in the second embodiment is formed. The first protective film 11
Is a stripe perpendicular to the R-plane. Thereafter, a first nitride semiconductor layer 3 made of Si-doped GaN was grown to a thickness of 100 μm in the same manner as in Example 2. As a result, a nitride semiconductor layer having almost the same crystal defects as in Example 2 grew. did it.

【0068】[実施例5]実施例5はHVPE法により
第1の窒化物半導体層3を成長させる。まず、(11
1)面を主面とし、オリフラ面を(110)面とする、
1インチφのスピネルよりなる基板1を用意する。この
スピネル基板1の表面に実施例2と同様にして、フォト
マスクを形成し、SiO2よりなる第1の保護膜11
を、オリフラ面に対して垂直なストライプ形状で形成す
る。なおストライプ幅は12μm、ストライプ間隔は6
μmとする。
Embodiment 5 In Embodiment 5, the first nitride semiconductor layer 3 is grown by HVPE. First, (11
1) The plane is the main plane, and the orientation flat is the (110) plane.
A substrate 1 made of 1 inch φ spinel is prepared. A photomask is formed on the surface of the spinel substrate 1 in the same manner as in the second embodiment, and the first protective film 11 made of SiO 2 is formed.
Are formed in a stripe shape perpendicular to the orientation flat surface. The stripe width is 12 μm and the stripe interval is 6
μm.

【0069】HVPE装置では、石英よりなる反応容器
管の内部にGaメタルを入れた石英ボートを設置する。
さらに石英ボートから離れた位置に、斜めに傾けた前述
の基板1を設置する。なお、反応容器内のGaメタルに
接近した位置にはハロゲンガス供給管が設けられ、ハロ
ゲンガス供給管とは別に、基板に接近した位置にはN源
供給管が設けられている。
In the HVPE apparatus, a quartz boat containing Ga metal is installed inside a reaction vessel tube made of quartz.
Further, the above-mentioned substrate 1 inclined at an angle is set at a position away from the quartz boat. It should be noted that a halogen gas supply pipe is provided at a position close to the Ga metal in the reaction vessel, and an N source supply pipe is provided at a position close to the substrate separately from the halogen gas supply pipe.

【0070】ハロゲンガス管より窒素キャリアガスと主
に、HClガスを導入する。この際Gaメタルのボート
は900℃に加熱し、スピネル基板側は1050℃に加
熱してある。そして、HClガスとGaを反応させてG
aCl3を生成させ、スピネル基板側に接近したN源供
給管からはアンモニアガスを同じく窒素キャリアガスと
主に供給し、さらに、ハロゲンガスと共にシランガスを
供給し、成長速度50μm/hrで3時間成長を行い、厚
さ150μmのSiを1×1018/cm3ドープしたGa
Nを成長させる。
A nitrogen carrier gas and mainly HCl gas are introduced from a halogen gas pipe. At this time, the Ga metal boat was heated to 900 ° C., and the spinel substrate side was heated to 1050 ° C. Then, HCl gas and Ga are reacted to form G
aCl 3 is generated, and ammonia gas is also supplied mainly from the N source supply pipe close to the spinel substrate side, similarly to the nitrogen carrier gas. Further, silane gas is supplied together with the halogen gas, and the growth is performed at a growth rate of 50 μm / hr for 3 hours. And a Ga doped with 150 μm thick Si at 1 × 10 18 / cm 3.
Grow N.

【0071】成長後、ウェーハを反応容器から取り出
し、GaN層をラッピングして表面の凹凸を除去し、格
子欠陥を測定したところ、実施例2のものとほぼ同等の
窒化物半導体層が得られた。
After the growth, the wafer was taken out of the reactor, the GaN layer was wrapped to remove surface irregularities, and the lattice defect was measured. As a result, a nitride semiconductor layer almost equivalent to that of Example 2 was obtained. .

【0072】[実施例6]実施例2において、サファイ
ア基板1上にストライプ幅10μm、ストライプ間隔
(窓部)5μmのSiO2よりなる保護膜11を1μm
の膜厚で形成する他は同様にして、Siを1×1018
cm3ドープしたGaNよりなる第1の窒化物半導体層3
を100μmの膜厚で成長させる。第1の窒化物半導体
層3成長後、ウェーハを反応容器から取り出し、第1の
窒化物半導体層3の表面をラッピングして鏡面状とし、
SiドープGaNよりなる窒化物半導体基板を得る。
Example 6 In Example 2, a protective film 11 made of SiO 2 having a stripe width of 10 μm and a stripe interval (window portion) of 5 μm was formed on the sapphire substrate 1 by 1 μm.
In the same manner except that the film is formed with a film thickness of 1 × 10 18 /
cm 3 first nitride semiconductor layer 3 made of GaN doped
Is grown to a thickness of 100 μm. After the growth of the first nitride semiconductor layer 3, the wafer is taken out of the reaction vessel, and the surface of the first nitride semiconductor layer 3 is lapped to a mirror surface,
A nitride semiconductor substrate made of Si-doped GaN is obtained.

【0073】実施例6で得られたGaN層と、前記実施
例1で示した比較例で得られたGaN層のウエハ上に1
0×15μmの範囲を任意に9箇所選び、単位面積あた
りの結晶欠陥の数を断面TEMにより観察し、結晶欠陥
の数を測定した。なお、結晶欠陥の測定方法は、まず上
記GaN基板をドライエッチングにより約1μmエッチ
ングし、その後断面TEMにより観察を行い結晶欠陥を
数える。その結果、本発明は、結晶欠陥の数が約1.3
×106個/cm2であり、前記比較例は約2.4×10
7個/cm2であり、本発明のものは比較例に比べ1/1
0以下に減少していた。また、実施例2と比較すると結
晶欠陥の数がさらに減少した。
On the wafer of the GaN layer obtained in Example 6 and the GaN layer obtained in Comparative Example shown in Example 1 above,
Nine locations were arbitrarily selected in a range of 0 × 15 μm, the number of crystal defects per unit area was observed by a cross-sectional TEM, and the number of crystal defects was measured. In addition, as a method of measuring crystal defects, first, the GaN substrate is etched by about 1 μm by dry etching, and then observed by a cross-sectional TEM to count the crystal defects. As a result, the present invention shows that the number of crystal defects is about 1.3.
× 10 6 / cm 2 , and the comparative example was about 2.4 × 10 6
7 pieces / cm 2 , and that of the present invention was 1/1 compared to the comparative example.
It was reduced to 0 or less. Further, as compared with Example 2, the number of crystal defects was further reduced.

【0074】[実施例7]実施例1において、アンドー
プGaN層2上にストライプ幅10μm、窓部3μmの
SiO2よりなる保護膜11を1μmの膜厚で形成する
他は同様にして第1の窒化物半導体層3を100μmの
膜厚で成長させる。第1の窒化物半導体層3成長後、ウ
ェーハを反応容器から取り出し、第1の窒化物半導体層
3の裏面をラッピングしてサファイア基板を除去して鏡
面状とし、SiドープGaNよりなる窒化物半導体基板
を得る。実施例6と同様に単位面積当たりの結晶欠陥の
数を測定したところ、実施例6よりすくなく1×103
個/cm2であり、結晶欠陥のほとんどない非常に良好
な結晶性を有する素子基板となる窒化物半導体基板を得
ることができた。また、本実施例7は、実施例1の第1
の窒化物半導体層3と比較しても、結晶欠陥の数がさら
に減少していた。
Embodiment 7 The first embodiment is the same as the first embodiment except that a protective film 11 made of SiO 2 having a stripe width of 10 μm and a window portion of 3 μm is formed on the undoped GaN layer 2 to a thickness of 1 μm. A nitride semiconductor layer 3 is grown to a thickness of 100 μm. After the growth of the first nitride semiconductor layer 3, the wafer is taken out of the reaction vessel, the back surface of the first nitride semiconductor layer 3 is wrapped and the sapphire substrate is removed to obtain a mirror-like nitride semiconductor made of Si-doped GaN. Obtain a substrate. When the number of crystal defects per unit area was measured in the same manner as in Example 6, the number was 1 × 10 3 more than in Example 6.
A number / cm 2, it was possible to obtain almost no nitride semiconductor substrate comprising an element substrate having a very good crystallinity of the crystal defects. Further, the seventh embodiment is the first embodiment of the first embodiment.
The number of crystal defects was further reduced as compared with that of the nitride semiconductor layer 3.

【0075】[実施例8]実施例6において、基板1に
A面を主面とし、オリフラ面をR面とするサファイアを
用いる他は同様にして、サファイア基板1の上に第1の
保護膜11を形成し、続いて、SiドープGaNよりな
る第1の窒化物半導体層3を100μmの膜厚で成長さ
せる。なお、第1の保護膜11の形状はR面に対して垂
直なストライプとする。この結果、実施例6とほぼ同等
の結晶欠陥の非常に少ない窒化物半導体層が成長でき
た。
Example 8 A first protective film was formed on a sapphire substrate 1 in the same manner as in Example 6, except that sapphire having the A surface as the main surface and the orientation flat surface as the R surface was used. Then, a first nitride semiconductor layer 3 made of Si-doped GaN is grown to a thickness of 100 μm. Note that the shape of the first protective film 11 is a stripe perpendicular to the R plane. As a result, a nitride semiconductor layer with very few crystal defects almost equivalent to that of Example 6 could be grown.

【0076】[実施例9]実施例5において、SiO2
よりなる第1の保護膜11を、ストライプ幅を10μ
m、窓部を3μm、厚みを1μmとして形成する他は同
様にして、厚さ150μmのSiを1×1018/cm3
ープしたGaNを成長させる。成長後、ウェーハを反応
容器から取り出し、スピネル基板をラッピングして除去
し、結晶欠陥の数を測定したところ、実施例5のものと
ほぼ同等あるいはそれ以上の結晶欠陥の非常に少ない窒
化物半導体層が得られた。
[Embodiment 9] In the embodiment 5, the SiO 2
The first protective film 11 made of
GaN doped with 150 μm of Si at a concentration of 1 × 10 18 / cm 3 is grown in the same manner except that m, the window is 3 μm, and the thickness is 1 μm. After the growth, the wafer was taken out of the reaction vessel, the spinel substrate was wrapped and removed, and the number of crystal defects was measured. was gotten.

【0077】[実施例10]図11は本発明の成長方法
により得られた窒化物半導体層を基板とする一LED素
子の構造を示す模式断面図である。以下、図11を元に
実施例10について説明する。
[Embodiment 10] FIG. 11 is a schematic cross-sectional view showing the structure of an LED device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. Hereinafter, a tenth embodiment will be described with reference to FIG.

【0078】実施例2で得られたウエハのサファイア基
板1、バッファ層、第1の保護膜11、一部の第1の窒
化物半導体層3を研磨、除去し、第1の窒化物半導体層
3の表面を露出させ第1の窒化物半導体層3のみにす
る。第1の窒化物半導体層3(SiドープGaN)を主
面とするウェーハをMOVPE装置の反応容器内にセッ
トし、1050℃でこの第1の窒化物半導体層3の異種
基板1等を除去して露出した面とは反対の面上に、Si
を1×1018/cm3ドープしたGaNよりなる第2のバ
ッファ層31を成長させる。この第2のバッファ層31
は通常900℃以上の高温で成長させる窒化物半導体単
結晶層であり、先の基板との格子不整合を緩和するため
の低温で成長させるバッファ層2とは区別される。
The sapphire substrate 1, the buffer layer, the first protective film 11, and a part of the first nitride semiconductor layer 3 of the wafer obtained in Example 2 were polished and removed, and the first nitride semiconductor layer was removed. 3 is exposed to form only the first nitride semiconductor layer 3. A wafer having the main surface of the first nitride semiconductor layer 3 (Si-doped GaN) is set in a reaction vessel of a MOVPE apparatus, and at 1050 ° C., the heterogeneous substrate 1 and the like of the first nitride semiconductor layer 3 are removed. Si on the surface opposite to the exposed surface
A second buffer layer 31 made of GaN doped with 1 × 10 18 / cm 3 is grown. This second buffer layer 31
Is a nitride semiconductor single crystal layer which is normally grown at a high temperature of 900 ° C. or more, and is distinguished from the buffer layer 2 which is grown at a low temperature for alleviating lattice mismatch with the substrate.

【0079】さらに、第2のバッファ層31の上に膜厚
20オングストローム、単一量子井戸構造のIn0.4
0.6Nよりなる活性層32、膜厚0.3μmのMgド
ープAl0.2Ga0.8Nよりなるp側クラッド層33、膜
厚0.5μmのMgドープGaNよりなるp側コンタク
ト層34を順に成長させる。
Further, on the second buffer layer 31, In 0.4 G having a single quantum well structure and a thickness of 20 Å is formed.
An active layer 32 of a 0.6 N, a p-side cladding layer 33 of Mg-doped Al 0.2 Ga 0.8 N having a thickness of 0.3 μm, and a p-side contact layer 34 of Mg-doped GaN having a thickness of 0.5 μm are sequentially grown. .

【0080】素子構造となる第2のバッファ層31〜p
側コンタクト層34成長後、ウェーハを反応容器から取
出し、窒素雰囲気中で600℃アニーリングして、p側
クラッド層33、p側コンタクト層34を低抵抗にす
る。その後、p側コンタクト層34側からエッチングを
行い、第1の窒化物半導体層3の表面を露出させる。こ
のように、活性層から下の窒化物半導体層をエッチング
により露出させ、チップ切断時の「切りしろ」を設ける
ことにより、切断時にp−n接合面に衝撃を与えにくく
なるため、歩留も向上し、信頼性の高い素子が得られ
る。
The second buffer layers 31 to p having the element structure
After the growth of the side contact layer 34, the wafer is taken out of the reaction vessel and annealed at 600 ° C. in a nitrogen atmosphere to reduce the resistance of the p-side cladding layer 33 and the p-side contact layer 34. Thereafter, etching is performed from the p-side contact layer 34 side to expose the surface of the first nitride semiconductor layer 3. As described above, by exposing the nitride semiconductor layer below the active layer by etching and providing a “cut margin” at the time of cutting the chip, it becomes difficult to give an impact to the pn junction surface at the time of cutting, so that the yield is also reduced. An improved and highly reliable element can be obtained.

【0081】エッチング後、p側コンタクト層34の表
面のほぼ全面にNi/Auよりなる透光性のp電極35
を200オングストロームの膜厚で形成し、そのp電極
35の上に、ボンディング用のパッド電極36を0.5
μmの膜厚で形成する。p電極形成後のチップの平面図
(パッド電極36側から見た図)を図12に示す。
After etching, the translucent p-electrode 35 made of Ni / Au is formed on almost the entire surface of the p-side contact layer 34.
Is formed to a thickness of 200 angstroms, and a pad electrode 36 for bonding is formed on the p electrode 35 by 0.5.
It is formed with a film thickness of μm. FIG. 12 is a plan view of the chip after the formation of the p-electrode (a view from the pad electrode 36 side).

【0082】p側の電極形成後、サファイア基板1等を
除去して露出した第1の窒化物半導体層3層の表面全面
に、n電極37を0.5μmの膜厚で形成する。
After the formation of the p-side electrode, an n-electrode 37 is formed to a thickness of 0.5 μm on the entire surface of the first nitride semiconductor layer 3 exposed by removing the sapphire substrate 1 and the like.

【0083】その後、n電極側からスクライブし、第1
の窒化物半導体層3のM面(101−0)と、そのM面
に垂直な面で劈開し、300μm角のLEDチップを得
る。このLEDは20mAにおいて、520nmの緑色
発光を示し、出力は従来のサファイア基板上に窒化物半
導体素子構造を成長されたものに比較して2倍以上、静
電耐圧も2倍以上と、非常に優れた特性を示した。
Then, scribe from the n-electrode side,
Is cleaved on the M-plane (101-0) of the nitride semiconductor layer 3 and a plane perpendicular to the M-plane to obtain a 300 μm square LED chip. This LED emits green light of 520 nm at 20 mA, and its output is twice or more and the electrostatic withstand voltage is twice or more as compared with that obtained by growing a nitride semiconductor device structure on a conventional sapphire substrate. It showed excellent properties.

【0084】[実施例11]図13は本発明の成長方法
により得られた窒化物半導体層を基板とする一レーザ素
子の構造を示す模式断面図である。以下、図13を元に
実施例11について説明する。
[Embodiment 11] FIG. 13 is a schematic sectional view showing the structure of a laser device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. Hereinafter, an eleventh embodiment will be described with reference to FIG.

【0085】実施例3で得られたウエハのサファイア基
板1、バッファ層、第1の保護膜11、第1の窒化物半
導体層3、第2の保護膜12、第2の窒化物半導体層4
の一部を研磨除去し、第2の窒化物半導体層4(Siド
ープGaN)を主面とするウェーハをMOVPE装置の
反応容器内にセットし、1050℃でこの第2の窒化物
半導体層のサファイア基板1等を除去して露出した面と
は反対の面上に、Siを1×1018/cm3ドープしたG
aNよりなる第3のバッファ層41を成長させる。第3
のバッファ層41は実施例10と同じく、900℃以上
の高温で成長させる窒化物半導体単結晶層であり、従来
より成長される基板と窒化物半導体との格子不整合を緩
和するための低温で成長させるバッファ層とは区別され
る。レーザ素子を作製する場合、この第3のバッファ層
41は膜厚100オングストローム以下、さらに好まし
くは70オングストローム以下、最も好ましくは50オ
ングストローム以下の互いに組成が異なる窒化物半導体
を積層してなる歪超格子層とすることが好ましい。歪超
格子層とすると、単一窒化物半導体層の結晶性が良くな
るため、高出力なレーザ素子が実現できる。またLED
素子のクラッド層に歪超格子層を適用しても良い。
The sapphire substrate 1, the buffer layer, the first protective film 11, the first nitride semiconductor layer 3, the second protective film 12, and the second nitride semiconductor layer 4 of the wafer obtained in Example 3.
Of the second nitride semiconductor layer 4 (Si-doped GaN) is set in a reaction vessel of the MOVPE apparatus at 1050 ° C. On the surface opposite to the surface exposed by removing the sapphire substrate 1 and the like, G doped with 1 × 10 18 / cm 3 of Si
A third buffer layer 41 of aN is grown. Third
Buffer layer 41 is a nitride semiconductor single crystal layer grown at a high temperature of 900 ° C. or higher, as in Example 10, and at a low temperature for reducing lattice mismatch between a conventionally grown substrate and the nitride semiconductor. It is distinguished from the buffer layer to be grown. In the case of manufacturing a laser device, the third buffer layer 41 is a strained superlattice formed by laminating nitride semiconductors having different thicknesses of 100 Å or less, more preferably 70 Å or less, and most preferably 50 Å or less. Preferably, it is a layer. When the strained superlattice layer is used, the crystallinity of the single nitride semiconductor layer is improved, so that a high-power laser element can be realized. LED
A strained superlattice layer may be applied to the cladding layer of the device.

【0086】(クラック防止層42)次にSiを5×1
18/cm3ドープしたIn0.1Ga0.9Nよりなるクラッ
ク防止層42を500オングストロームの膜厚で成長さ
せる。このクラック防止層42はInを含むn型の窒化
物半導体、好ましくはInGaNで成長させることによ
り、Alを含む窒化物半導体層中にクラックが入るのを
防止することができる。クラック防止層は100オング
ストローム以上、0.5μm以下の膜厚で成長させるこ
とが好ましい。100オングストロームよりも薄いと前
記のようにクラック防止として作用しにくく、0.5μ
mよりも厚いと、結晶自体が黒変する傾向にある。な
お、このクラック防止層42は省略することもできる。
(Crack Prevention Layer 42) Next, 5 × 1 of Si
0 18 / cm 3 doped crack preventing layer 42 made of In 0.1 Ga 0.9 N and the is grown to the thickness of 500 angstroms. The crack prevention layer 42 is made of an n-type nitride semiconductor containing In, preferably InGaN, so that cracks can be prevented from entering the nitride semiconductor layer containing Al. The crack preventing layer is preferably grown to a thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 Å, it is difficult to act as a crack prevention as described above.
If it is thicker than m, the crystals themselves tend to turn black. The crack prevention layer 42 can be omitted.

【0087】(n側クラッド層43)次に、Siを5×
1018/cm3ドープしたn型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、アンドープ(undo
pe)のGaNよりなる第2の層、20オングストローム
とを交互に100層積層してなる総膜厚0.4μmの超
格子構造とする。n側クラッド層43はキャリア閉じ込
め層、及び光閉じ込め層として作用し、Alを含む窒化
物半導体、好ましくはAlGaNを含む超格子層とする
ことが望ましく、超格子層全体の膜厚を100オングス
トローム以上、2μm以下、さらに好ましくは500オ
ングストローム以上、1μm以下で成長させることが望
ましい。超格子層にするとクラックのない結晶性の良い
キャリア閉じ込め層が形成できる。
(N-side cladding layer 43) Next, Si was added to 5 ×
A first layer of 10 18 / cm 3 doped n-type Al 0.2 Ga 0.8 N, 20 Å, and undoped
A superlattice structure having a total film thickness of 0.4 μm is formed by alternately laminating 100 second layers composed of GaN of pe) and 20 angstroms. The n-side cladding layer 43 functions as a carrier confinement layer and a light confinement layer, and is preferably a nitride semiconductor containing Al, preferably a superlattice layer containing AlGaN, and the total thickness of the superlattice layer is 100 Å or more. It is desirable that the growth be made at 2 μm or less, more preferably at 500 Å or more and 1 μm or less. When a superlattice layer is formed, a carrier confinement layer having good crystallinity without cracks can be formed.

【0088】(n側光ガイド層44)続いて、Siを5
×1018/cm3ドープしたn型GaNよりなるn型光ガ
イド層44を0.1μmの膜厚で成長させる。このn側
光ガイド層44は、活性層の光ガイド層として作用し、
GaN、InGaNを成長させることが望ましく、通常
100オングストローム〜5μm、さらに好ましくは2
00オングストローム〜1μmの膜厚で成長させること
が望ましい。このn側光ガイド層44は通常はSi、G
e等のn型不純物をドープしてn型の導電型とするが、
特にアンドープにすることもできる。超格子とする場合
には第1の層及び第2の層の少なくとも一方にn型不純
物をドープしてもよいし、またアンドープでも良い。
(N-side light guide layer 44)
An n-type optical guide layer 44 of n-type GaN doped with × 10 18 / cm 3 is grown to a thickness of 0.1 μm. This n-side light guide layer 44 acts as a light guide layer of the active layer,
It is desirable to grow GaN or InGaN, usually 100 Å to 5 μm, more preferably 2 Å.
It is desirable to grow with a film thickness of 00 Å to 1 μm. The n-side light guide layer 44 is usually made of Si, G
e is doped with an n-type impurity such as e to obtain an n-type conductivity type.
In particular, it can be undoped. When a superlattice is used, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped.

【0089】(活性層45)次に、アンドープのIn
0.2Ga0.8Nよりなる井戸層、25オングストローム
と、アンドープIn0.01Ga0.95Nよりなる障壁層、5
0オングストロームを交互に積層してなる総膜厚175
オングストロームの多重量子井戸構造(MQW)の活性
層45を成長させる。また、井戸層及び/または障壁層
にSiをドープしてもよく、Siをドープするとしきい
値が低下し好ましい。
(Active Layer 45) Next, undoped In
A well layer of 0.2 Ga 0.8 N, 25 Å, and a barrier layer of undoped In 0.01 Ga 0.95 N,
Total thickness of 175 by alternately stacking 0 angstrom
An active layer 45 having an Angstrom multiple quantum well structure (MQW) is grown. The well layer and / or the barrier layer may be doped with Si, and the doping with Si is preferable because the threshold value is lowered.

【0090】(p側キャップ層46)次に、バンドギャ
ップエネルギーがp側光ガイド層47よりも大きく、か
つ活性層45よりも大きい、Mgを1×1020/cm3
ープしたp型Al0.3Ga0.9Nよりなるp側キャップ層
46を300オングストロームの膜厚で成長させる。こ
のp側キャップ層46はp型としたが、膜厚が薄いた
め、n型不純物をドープしてキャリアが補償されたi
型、若しくはアンドープとしても良く、最も好ましくは
p型不純物をドープした層とする。p側キャップ層17
の膜厚は0.1μm以下、さらに好ましくは500オン
グストローム以下、最も好ましくは300オングストロ
ーム以下に調整する。0.1μmより厚い膜厚で成長さ
せると、p型キャップ層46中にクラックが入りやすく
なり、結晶性の良い窒化物半導体層が成長しにくいから
である。Alの組成比が大きいAlGaN程薄く形成す
るとLD素子は発振しやすくなる。例えば、Y値が0.
2以上のAlYGa1-YNであれば500オングストロー
ム以下に調整することが望ましい。p側キャップ層46
の膜厚の下限は特に限定しないが、10オングストロー
ム以上の膜厚で形成することが望ましい。
(P-side Cap Layer 46) Next, p-type Al 0.3 doped with Mg at 1 × 10 20 / cm 3 , having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45. A p-side cap layer 46 of Ga 0.9 N is grown to a thickness of 300 Å. Although the p-side cap layer 46 is p-type, the thickness is small, so that the i-type impurity is doped with n-type impurities to compensate for the carrier.
It may be of a type or undoped, and most preferably a layer doped with a p-type impurity. p-side cap layer 17
Is adjusted to 0.1 μm or less, more preferably 500 Å or less, and most preferably 300 Å or less. This is because if the layer is grown with a thickness greater than 0.1 μm, cracks are easily formed in the p-type cap layer 46, and a nitride semiconductor layer having good crystallinity is difficult to grow. When the composition ratio of Al is larger and the thickness of AlGaN is smaller, the LD element is more likely to oscillate. For example, if the Y value is 0.
In the case of two or more Al Y Ga 1 -YN, it is desirable to adjust the thickness to 500 Å or less. p-side cap layer 46
Although the lower limit of the film thickness is not particularly limited, it is desirable to form the film with a film thickness of 10 Å or more.

【0091】(p側光ガイド層47)次に、バンドギャ
ップエネルギーがp側キャップ層46より小さい、Mg
を1×1020/cm3ドープしたp型GaNよりなるp側
光ガイド層47を0.1μmの膜厚で成長させる。この
層は、活性層の光ガイド層として作用し、n側光ガイド
層44と同じくGaN、InGaNで成長させることが
望ましい。また、この層はp側クラッド層48を成長さ
せる際のバッファ層としても作用し、100オングスト
ローム〜5μm、さらに好ましくは200オングストロ
ーム〜1μmの膜厚で成長させることにより、好ましい
光ガイド層として作用する。このp側光ガイド層は通常
はMg等のp型不純物をドープしてp型の導電型とする
が、特に不純物をドープしなくても良い。なお、このp
型光ガイド層を超格子層とすることもできる。超格子層
とする場合には第1の層及び第2の層の少なくとも一方
にp型不純物をドープしてもよいし、またアンドープで
も良い。
(P-side light guide layer 47) Next, the Mg band gap energy is smaller than that of the p-side cap layer 46.
A p-side light guide layer 47 made of p-type GaN doped with 1 × 10 20 / cm 3 is grown to a thickness of 0.1 μm. This layer functions as a light guide layer of the active layer, and is preferably made of GaN or InGaN, like the n-side light guide layer 44. This layer also functions as a buffer layer when growing the p-side cladding layer 48, and functions as a preferable light guide layer by growing with a film thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. . This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity type, but it is not particularly necessary to dope the impurity. Note that this p
The light guide layer may be a superlattice layer. When a superlattice layer is formed, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.

【0092】(p側クラッド層48)次に、Mgを1×
1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、Mgを1×1020
/cm3ドープしたp型GaNよりなる第2の層、20オ
ングストロームとを交互に積層してなる総膜厚0.4μ
mの超格子層よりなるp側クラッド層48を形成する。
この層はn側クラッド層43と同じくキャリア閉じ込め
層として作用し、超格子構造とすることによりp型層側
の抵抗率を低下させるための層として作用する。このp
側クラッド層48の膜厚も特に限定しないが、100オ
ングストローム以上、2μm以下、さらに好ましくは5
00オングストローム以上、1μm以下で成長させるこ
とが望ましい。なお本実施例では超格子層をn側クラッ
ド層側にも設けたが、n側クラッド層側よりもp側層側
に超格子層を設けた方が、p層の抵抗値が減少する傾向
にあるため、Vfを低下させる上で好ましい。
(P-side cladding layer 48) Next, Mg was added to 1 ×
A first layer of p-type Al 0.2 Ga 0.8 N doped with 10 20 / cm 3 , 20 Å, and 1 × 10 20 Mg;
/ Cm 3 doped second layer of p-type GaN, 20 angstrom alternately laminated to a total film thickness of 0.4 μm
A p-side cladding layer 48 of m superlattice layers is formed.
This layer acts as a carrier confinement layer similarly to the n-side cladding layer 43, and acts as a layer for decreasing the resistivity on the p-type layer side by having a superlattice structure. This p
The thickness of the side cladding layer 48 is not particularly limited, but is not less than 100 Å and not more than 2 μm, and more preferably not more than 5 μm.
It is desirable to grow the film at a thickness of not less than 00 Å and not more than 1 μm. In this embodiment, the superlattice layer is also provided on the n-side cladding layer side. However, when the superlattice layer is provided on the p-side layer side rather than the n-side cladding layer side, the resistance value of the p-layer tends to decrease. Is preferable in lowering Vf.

【0093】量子構造の井戸層を有する活性層45を有
するダブルへテロ構造の窒化物半導体素子の場合、活性
層45に接して、活性層45よりもバンドギャップエネ
ルギーが大きい膜厚0.1μm以下のAlを含む窒化物
半導体よりなるキャップ層46を設け、そのキャップ層
46よりも活性層から離れた位置に、キャップ層46よ
りもバッドギャップエネルギーが小さいp側光ガイド層
47を設け、そのp側光ガイド層47よりも活性層から
離れた位置に、p側光ガイド層47よりもバンドギャッ
プが大きいAlを含む窒化物半導体を含む超格子層より
なるp側クラッド層48を設けることは非常に好まし
い。しかもp側キャップ層46のバンドギャップエネル
ギーが大きくしてある、n層から注入された電子がこの
キャップ層46で阻止されるため、電子が活性層をオー
バーフローしないために、素子のリーク電流が少なくな
る。
In the case of a nitride semiconductor device having a double hetero structure having an active layer 45 having a quantum well layer, a thickness of 0.1 μm or less in contact with the active layer 45 and having a band gap energy larger than that of the active layer 45. A cap layer 46 made of a nitride semiconductor containing Al is provided, and a p-side light guide layer 47 having a smaller gap energy than the cap layer 46 is provided at a position farther from the active layer than the cap layer 46. It is extremely difficult to provide a p-side cladding layer 48 made of a superlattice layer containing a nitride semiconductor containing Al having a larger band gap than the p-side light guide layer 47 at a position farther from the active layer than the side light guide layer 47. Preferred. In addition, since the band gap energy of the p-side cap layer 46 is increased, the electrons injected from the n-layer are blocked by the cap layer 46, and the electrons do not overflow the active layer. Become.

【0094】(p側コンタクト層49)最後に、Mgを
2×1020/cm3ドープしたp型GaNよりなるp側コ
ンタクト層49を150オングストロームの膜厚で成長
させる。p側コンタクト層は500オングストローム以
下、さらに好ましくは400オングストローム以下、2
0オングストローム以上に膜厚を調整する。
(P-side contact layer 49) Finally, a p-side contact layer 49 of p-type GaN doped with Mg at 2 × 10 20 / cm 3 is grown to a thickness of 150 Å. The p-side contact layer has a thickness of 500 Å or less, more preferably 400 Å or less.
Adjust the film thickness to 0 Å or more.

【0095】反応終了後、反応容器内において、ウェー
ハを窒素雰囲気中、700℃でアニーリングを行い、p
型層をさらに低抵抗化する。アニーリング後、ウェーハ
を反応容器から取り出し、図13に示すように、RIE
装置により最上層のp型コンタクト層20と、p型クラ
ッド層19とをエッチングして、4μmのストライプ幅
を有するリッジ形状とし、リッジ表面の全面にNi/A
uよりなるp電極51を形成する。次に、図13に示す
ようにp電極51を除くp側クラッド層48、コンタク
ト層49の表面にSiO2よりなる絶縁膜50を形成
し、この絶縁膜50を介してp電極51と電気的に接続
したpパッド電極52を形成する。
After the reaction is completed, the wafer is annealed in a nitrogen atmosphere at 700 ° C.
The resistance of the mold layer is further reduced. After annealing, the wafer is taken out of the reaction vessel and, as shown in FIG.
The uppermost p-type contact layer 20 and the p-type cladding layer 19 are etched by a device into a ridge shape having a stripe width of 4 μm, and Ni / A is formed on the entire surface of the ridge surface.
A p electrode 51 made of u is formed. Next, as shown in FIG. 13, an insulating film 50 made of SiO 2 is formed on the surface of the p-side cladding layer 48 and the contact layer 49 except for the p-electrode 51, and the p-electrode 51 is electrically connected to the p-electrode 51 via the insulating film 50. To form a p-pad electrode 52 connected to.

【0096】p側電極形成後、ウェーハのサファイア基
板1等を研磨、除去し露出された素子構造を有していな
い第2の窒化物半導体層4の表面全面に、Ti/Alよ
りなるn電極53を0.5μmの膜厚で形成し、その上
にヒートシンクとのメタライゼーション用にAu/Sn
よりなる薄膜を形成する。
After forming the p-side electrode, the sapphire substrate 1 and the like of the wafer are polished and removed, and the entire surface of the second nitride semiconductor layer 4 having no exposed element structure is covered with an n-electrode made of Ti / Al. 53 is formed with a thickness of 0.5 μm, and Au / Sn is formed thereon for metallization with a heat sink.
And forming a thin film.

【0097】その後、n電極側53からスクライブし、
第2の窒化物半導体層4のM面(11−00、図9の六
角柱の側面に相当する面)で第2の窒化物半導体層4を
劈開し、共振面を作製する。共振面にSiO2とTiO2
よりなる誘電体多層膜を形成し、最後にp電極に平行な
方向で、バーを切断してレーザチップとした。次にチッ
プをフェースアップ(基板とヒートシンクとが対向した
状態)でヒートシンクに設置し、pパッド電極52をワ
イヤーボンディングして、室温でレーザ発振を試みたと
ころ、室温において、閾値電流密度2.0kA/cm2
閾値電圧4.0Vで、発振波長405nmの連続発振が
確認され、1000時間以上の寿命を示した。
Then, scribe from the n-electrode side 53,
The second nitride semiconductor layer 4 is cleaved at the M-plane (11-00, a surface corresponding to the side surface of the hexagonal prism in FIG. 9) of the second nitride semiconductor layer 4, to form a resonance surface. SiO 2 and TiO 2 on the resonance surface
A dielectric multilayer film was formed, and finally the bar was cut in a direction parallel to the p-electrode to form a laser chip. Next, the chip was placed face-up (in a state in which the substrate and the heat sink faced each other), and the p-pad electrode 52 was wire-bonded. Laser oscillation was attempted at room temperature. / Cm 2 ,
At a threshold voltage of 4.0 V, continuous oscillation with an oscillation wavelength of 405 nm was confirmed, and a lifetime of 1000 hours or more was shown.

【0098】[実施例12]図14は本発明の成長方法
により得られた窒化物半導体層を基板とする一LED素
子の構造を示す模式断面図であり、第2の窒化物半導体
層4よりなる基板より上の素子構造としては、実施例1
0のLED素子と同様の構造を有する。また、実施例1
2のLED素子の窒化物半導体基板としては、実施例3
においてSiをドープしたGaNよりなる第1の窒化物
半導体層3の膜厚を25μm、第2の窒化物半導体層4
をアンドープのGaNとしての膜厚を25μmとした他
は同様にして形成されたものを用いる。このようにして
得られたアンドープGaNよりなる第2の窒化物半導体
層4の上に、Siを1×1018/cm3ドープしたGaN
よりなる第2のバッファ層31、膜厚20オングストロ
ーム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活
性層32、膜厚0.3μmのMgドープAl0.2Ga0.8
Nよりなるp側クラッド層33、膜厚0.5μmのMg
ドープGaNよりなるp側コンタクト層34が順に積層
された構造を有しており、p側コンタクト層34のほぼ
全面には透光性のp電極35と、そのp電極35の上
に、ボンディング用のパッド電極36が形成されてい
る。なお、基板1、バッファ層2、第1の窒化物半導体
層3、第1の保護膜11、第2の保護膜12の全て、及
び第2の窒化物半導体層4の一部は実施例10と同様に
して除去して、本実施例のように同一面側にn電極とp
電極とを設けた構造とすることもできる。
Embodiment 12 FIG. 14 is a schematic cross-sectional view showing the structure of an LED device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate, and shows the structure of the second nitride semiconductor layer 4. The element structure above the substrate is
0 has the same structure as the LED element. Example 1
Example 3 was used as the nitride semiconductor substrate of the LED element of Example 3.
The first nitride semiconductor layer 3 made of GaN doped with Si has a thickness of 25 μm and the second nitride semiconductor layer 4
Except that the film thickness of undoped GaN was 25 μm. On the second nitride semiconductor layer 4 of undoped GaN thus obtained, GaN doped with 1 × 10 18 / cm 3 of Si
A second buffer layer 31, a 20 angstrom thick film, an active layer 32 of In 0.4 Ga 0.6 N having a single quantum well structure, and a 0.3 μm thick Mg-doped Al 0.2 Ga 0.8 film.
N-side p-side cladding layer 33, 0.5 μm thick Mg
It has a structure in which a p-side contact layer 34 made of doped GaN is sequentially laminated, and a light-transmitting p-electrode 35 is provided on almost the entire surface of the p-side contact layer 34, and a bonding Are formed. Note that all of the substrate 1, the buffer layer 2, the first nitride semiconductor layer 3, the first protective film 11, the second protective film 12, and a part of the second nitride semiconductor layer 4 are the same as those of the tenth embodiment. In the same manner as in this embodiment, the n electrode and the p
A structure provided with electrodes may also be employed.

【0099】この素子が実施例10の素子と異なる点
は、実施例10で窒化物半導体基板として用いられる第
1の窒化物半導体層3よりも結晶性の良い第2の窒化物
半導体層4の上に素子構造が形成されており、さらに同
一面側にp電極35と負電極37とを設けていることで
ある。アンドープのGaNよりなる第2の窒化物半導体
層4の上に、n型不純物をドープした窒化物半導体層
(第2のバッファ層31)を積層した構造の窒化物半導
体素子においてn型層側にn電極を設ける場合、n型不
純物をドープした窒化物半導体層の方にn電極を設ける
方が、Vfが低く、発光効率の高いLED素子が得られ
やすい傾向にある。なお、このLED素子は実施例10
のLED素子に比較して、出力は約1.5倍、静電耐圧
も約1.5倍に向上した。
This device is different from the device of the tenth embodiment in that the second nitride semiconductor layer 4 having better crystallinity than the first nitride semiconductor layer 3 used as the nitride semiconductor substrate in the tenth embodiment. The element structure is formed thereon, and a p-electrode 35 and a negative electrode 37 are provided on the same surface side. In a nitride semiconductor device having a structure in which a nitride semiconductor layer (second buffer layer 31) doped with an n-type impurity is stacked on a second nitride semiconductor layer 4 made of undoped GaN, When an n-electrode is provided, providing an n-electrode in a nitride semiconductor layer doped with an n-type impurity tends to easily obtain an LED element having a low Vf and high luminous efficiency. This LED element was used in Example 10.
The output was improved about 1.5 times and the electrostatic withstand voltage was improved about 1.5 times as compared with the LED element of No. 1.

【0100】[実施例13]実施例1と同様に、サファ
イアC面を主面として、オリフラ面をA面とするサファ
イア基板上にGaNよりなるバッファ層を200オング
ストロームと、アンドープGaN層2を4μm成長させ
たウェーハを用意し、CVD装置を用いて、このアンド
ープGaN層2の上にストライプ幅20μm、窓部5μ
mのSiO2よりなる第1の保護膜を0.1μmの膜厚
で形成してなるウェーハを、MOVPE装置に移送し、
アンドープGaN層2及び第1の保護膜の上に、Siを
1×1019/cm3ドープしたGaNよりなる第1の窒化
物半導体層を15μmの膜厚で成長させ、素子構造を成
長させるための窒化物半導体基板を形成する。
Example 13 As in Example 1, a GaN buffer layer of 200 Å and an undoped GaN layer 2 of 4 μm were formed on a sapphire substrate having a sapphire C surface as a main surface and an orientation flat surface as an A surface. A grown wafer was prepared, and a stripe width of 20 μm and a window of 5 μm were formed on the undoped GaN layer 2 using a CVD apparatus.
A wafer formed by forming a first protective film made of m 2 SiO 2 with a thickness of 0.1 μm is transferred to a MOVPE apparatus,
On the undoped GaN layer 2 and the first protective film, a first nitride semiconductor layer made of GaN doped with 1 × 10 19 / cm 3 of Si is grown to a thickness of 15 μm to grow an element structure. Is formed.

【0101】後は実施例12と同様にして、第1の窒化
物半導体層の上に、Siを1×10 18/cm3ドープした
GaNよりなる第2のバッファ層、膜厚20オングスト
ローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる
活性層、膜厚0.3μmのMgドープAl0.2Ga0.8
よりなるp側クラッド層、膜厚0.5μmのMgドープ
GaNよりなるp側コンタクト層を順に積層する。そし
てp層側からエッチングを行い不純物濃度の大きい第1
の窒化物半導体層3の表面を露出させてn電極を形成
し、一方p側コンタクト層のほぼ全面には透光性のp電
極と、そのp電極の上に、ボンディング用のパッド電極
を形成し、図14に示すような同一面側からn電極とp
電極とを設けた構造とする。最後にサファイア基板の厚
さを50μm程度まで研磨して薄くした後、研磨面側を
スクライブして350μm角の素子とする。このLED
素子は、第1の保護膜がGaN層上に形成され、更に第
1の保護膜の窓部を5μmとして第1の窒化物半導体層
が形成されており、異種基板上に第1の保護膜を形成し
て窓部を6μmとして第1の窒化物半導体層を形成して
行った実施例10のLED素子に比べ、より良好な特性
を示した。
Thereafter, the first nitriding is performed in the same manner as in Example 12.
1 × 10 Si on the semiconductor layer 18/cmThreeDoped
GaN second buffer layer, 20 angstrom thick
ROHM, single quantum well structure In0.4Ga0.6Consisting of N
Active layer, 0.3 μm thick Mg-doped Al0.2Ga0.8N
P-side cladding layer, Mg-doped with a thickness of 0.5 μm
A p-side contact layer made of GaN is sequentially stacked. Soshi
To perform etching from the p-layer side,
Exposing the surface of the nitride semiconductor layer 3 to form an n-electrode
On the other hand, almost the entire surface of the p-side contact layer is transparent p-electrode.
Electrode and pad electrode for bonding on its p-electrode
Are formed, and the n-electrode and the p-electrode are formed from the same side as shown in FIG.
A structure with electrodes is provided. Finally, the thickness of the sapphire substrate
After polishing to a thickness of about 50 μm to make it thin,
Scribe into a 350 μm square element. This LED
The device has a first protective film formed on a GaN layer,
A first nitride semiconductor layer having a window portion of the first protective film of 5 μm;
Is formed, and a first protective film is formed on a heterogeneous substrate.
To form a first nitride semiconductor layer with a window of 6 μm
Better characteristics than the LED element of Example 10 performed
showed that.

【0102】[実施例14]C面からのオフアングル角
θ=0.13゜、ステップ段差およそ15オングストロ
ーム、テラス幅Wおよそ56オングストロームのステッ
プを有し、オリフラ面をA面とする2インチφのサファ
イア基板を用意する。図15はこのサファイア基板の断
面を拡大して示す模式図である。図15に示すステップ
状にオフアングルした基板は、ほぼ水平なテラス部分A
と、段差部分Bとを有している。テラス部分Aの表面凹
凸は平均でおよそ0.5オングストローム、最大でおよ
そ2オングストローム程度に調整され、ほぼ規則正しく
形成されている。一方、段差部分の高さはおよそ15オ
ングストローム程度に調整されている。なおオフ角θは
誇張して示しているが、成長面の水平面に対して、0.
13゜しか傾斜していない。このようなオフ角を有する
ステップ状部分は、基板全体に渡って連続して形成され
ていることが望ましいが、特に部分的に形成されていて
も良い。オフ角θとは、図15に示すように、複数の段
差の底部を結んだ直線と、最上層のステップの水平面と
の角度を指すものとする。ステップ段差は30オングス
トローム以下、さらに好ましくは25オングストローム
以下、最も好ましくは20オングストローム以下にす
る。下限は2オングストローム以上が望ましい。特に基
板にサファイアC面を用いた場合、C面からのオフ角θ
は1度以内、好ましくは0.8度以下、さらに好ましく
は0.6度以下に調整する。なお本実施例ではステップ
状のオフ基板を用いたが、特にステップ状でなくても、
通常のオフ基板でも良い。適当にオフアングルした異種
基板を用いることにより、窒化物半導体と異種基板との
原子間距離が接近し、ステップ成長が可能となり、より
一層結晶欠陥の少ないGaN基板が得られる。
Example 14 A 2-inch φ having an off-angle angle θ from the C plane of 0.13 °, a step height of about 15 Å, a terrace width W of about 56 Å, and an orientation flat surface as the A surface A sapphire substrate is prepared. FIG. 15 is an enlarged schematic view showing a cross section of the sapphire substrate. The substrate off-angled in the step shape shown in FIG.
And a step portion B. The surface irregularities of the terrace portion A are adjusted to about 0.5 angstroms on average and about 2 angstroms at maximum, and are formed almost regularly. On the other hand, the height of the step is adjusted to about 15 angstroms. Although the off-angle θ is exaggerated, the off-angle θ is set at 0.
It is only 13 ° inclined. It is desirable that the step-like portion having such an off-angle is formed continuously over the entire substrate, but it may be particularly formed partially. The off angle θ indicates an angle between a straight line connecting the bottoms of a plurality of steps and the horizontal plane of the uppermost step as shown in FIG. The step should be less than 30 angstroms, more preferably less than 25 angstroms, and most preferably less than 20 angstroms. The lower limit is desirably 2 Å or more. In particular, when a sapphire C-plane is used for the substrate, the off-angle θ from the C-plane
Is adjusted within 1 degree, preferably 0.8 degree or less, more preferably 0.6 degree or less. In this embodiment, the step-shaped off-substrate is used.
A normal off substrate may be used. By using a hetero-substrate with an appropriate off-angle, the interatomic distance between the nitride semiconductor and the hetero-substrate is reduced, step growth becomes possible, and a GaN substrate with even fewer crystal defects can be obtained.

【0103】前記サファイア基板のオフアングル面に実
施例13と同様に、GaNよりなるバッファ層を200
オングストロームと、アンドープGaN層を4μm成長
させた後、CVD装置を用いて、このアンドープGaN
層の上にストライプ幅25μm、窓部5μmのSiO2
よりなる第1の保護膜を0.1μmの膜厚で形成する。
同様に第1の保護膜のストライプ方向はA面に対して垂
直とする。
A buffer layer made of GaN was formed on the off-angle surface of the sapphire substrate in the same manner as in the thirteenth embodiment.
After growing an Angstrom and undoped GaN layer by 4 μm, the undoped GaN layer is
SiO 2 with a stripe width of 25 μm and a window of 5 μm on the layer
A first protective film is formed to a thickness of 0.1 μm.
Similarly, the stripe direction of the first protective film is perpendicular to the A-plane.

【0104】次に、このウェーハをMOVPE装置に移
送し、アンドープGaN層及び第1の保護膜の上に、S
iを1×1019/cm3ドープしたGaNよりなる第1の
窒化物半導体層を10μmの膜厚で成長させ、その第1
の窒化物半導体層の上に、Siを1×1018/cm3ドー
プしたGaNよりなる第2のバッファ層、膜厚20オン
グストローム、単一量子井戸構造のIn0.4Ga0.6Nよ
りなる活性層、膜厚0.3μmのMgドープAl0.2
0.8Nよりなるp側クラッド層、膜厚0.5μmのM
gドープGaNよりなるp側コンタクト層を順に積層す
る。後は実施例13と同様にして、エッチングにより第
1の窒化物半導体層の表面を露出させて、図14に示す
ような同一面側からn電極とp電極とを設けた構造とす
る。そして、サファイア基板の厚さを50μm程度まで
研磨して薄くした後、350μm角の素子とする。この
LED素子は実施例13のLED素子と比較して、出力
でおよそ5%向上した。
Next, this wafer was transferred to a MOVPE apparatus, and an S-doped GaN layer and a first protective film were deposited on the undoped GaN layer and the first protective film.
A first nitride semiconductor layer made of GaN doped with 1 × 10 19 / cm 3 is grown to a thickness of 10 μm, and the first
A second buffer layer made of GaN doped with 1 × 10 18 / cm 3 of Si, a 20 angstrom thick film, an active layer made of In 0.4 Ga 0.6 N having a single quantum well structure, 0.3 μm thick Mg-doped Al 0.2 G
a p-side cladding layer of a 0.8 N, 0.5 μm thick M
A p-side contact layer made of g-doped GaN is sequentially stacked. Thereafter, in the same manner as in Example 13, the surface of the first nitride semiconductor layer is exposed by etching, and a structure is provided in which an n-electrode and a p-electrode are provided from the same surface side as shown in FIG. Then, after the sapphire substrate is polished to a thickness of about 50 μm and thinned, a device having a size of 350 μm square is obtained. This LED element improved the output by about 5% as compared with the LED element of Example 13.

【0105】[実施例15]実施例13において、Si
を1×1019/cm3ドープしたGaNよりなる第1の窒
化物半導体層10μm成長後、ウェーハを反応容器から
取り出し、その第1の保護膜の窓部に相当する位置に、
ストライプ幅15μmの第2の保護膜を0.1μmの厚
さで形成する。そして再度ウェーハをMOVPE装置に
移送し、第1の窒化物半導体層と、第2の保護膜の上
に、Siを1×1019/cm3ドープしたGaNよりなる
第2の窒化物半導体層を15μmの膜厚で成長させる。
[Embodiment 15] In the thirteenth embodiment, the Si
After the first nitride semiconductor layer made of GaN doped with 1 × 10 19 / cm 3 is grown to a thickness of 10 μm, the wafer is taken out of the reaction vessel, and is placed at a position corresponding to the window of the first protective film.
A second protective film having a stripe width of 15 μm is formed with a thickness of 0.1 μm. Then, the wafer is transferred to the MOVPE apparatus again, and a second nitride semiconductor layer made of GaN doped with 1 × 10 19 / cm 3 of Si is formed on the first nitride semiconductor layer and the second protective film. It is grown to a thickness of 15 μm.

【0106】後は実施例13と同様にして、第2の窒化
物半導体層の上に、Siを1×10 18/cm3ドープした
GaNよりなる第2のバッファ層、膜厚20オングスト
ローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる
活性層、膜厚0.3μmのMgドープAl0.2Ga0.8
よりなるp側クラッド層、膜厚0.5μmのMgドープ
GaNよりなるp側コンタクト層を順に積層し、第2の
窒化物半導体層の表面を露出させてn電極を形成し、p
側コンタクト層のほぼ全面には透光性のp電極、パッド
電極を形成し、同一面側からn電極とp電極とを設けた
構造とする。最後にサファイア基板の厚さを50μm程
度まで研磨して薄くした後、研磨面側をスクライブして
350μm角の素子とする。このLED素子は実施例1
2のLED素子より良好の特性を示した。
Thereafter, the second nitriding is performed in the same manner as in the thirteenth embodiment.
1 × 10 Si on the semiconductor layer 18/cmThreeDoped
GaN second buffer layer, 20 angstrom thick
ROHM, single quantum well structure In0.4Ga0.6Consisting of N
Active layer, 0.3 μm thick Mg-doped Al0.2Ga0.8N
P-side cladding layer, Mg-doped with a thickness of 0.5 μm
A p-side contact layer made of GaN is sequentially stacked, and a second
By exposing the surface of the nitride semiconductor layer to form an n-electrode,
Almost the entire surface of the side contact layer is a translucent p-electrode and pad
An electrode was formed, and an n electrode and a p electrode were provided from the same surface side.
Structure. Finally, reduce the thickness of the sapphire substrate to about 50 μm.
After polishing to a thin degree, scribe the polished surface side
The element is a 350 μm square element. This LED element was used in Example 1.
2 showed better characteristics than the LED element.

【0107】[実施例16]実施例10において、素子
構造を形成する窒化物半導体基板を、実施例6と同様に
して第1の窒化物半導体層3を成長させ、このウェーハ
のサファイア基板1、バッファ層、保護膜11等を研
磨、除去し、第1の窒化物半導体層3の表面を露出さ
せ、第1の窒化物半導体層3のみにして窒化物半導体基
板とする他は同様にしてLEDチップを得る。このLE
Dは、実施例10と同様に非常に優れた特性を示した
が、本発明の実施例10と比較すると実施例16のほう
がより良好であった。
[Example 16] In Example 10, a nitride semiconductor substrate forming an element structure was grown on the first nitride semiconductor layer 3 in the same manner as in Example 6, and the sapphire substrate 1 The buffer layer, the protective film 11 and the like are polished and removed, and the surface of the first nitride semiconductor layer 3 is exposed. Get chips. This LE
D showed very excellent characteristics as in Example 10, but Example 16 was better than Example 10 of the present invention.

【0108】[実施例17]以下、図16を元に実施例
17について説明する。図16は本発明の成長方法によ
り得られた窒化物半導体層を基板とする一レーザ素子の
構造を示す模式断面図である。
[Embodiment 17] Embodiment 17 will be described below with reference to FIG. FIG. 16 is a schematic cross-sectional view showing the structure of one laser device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate.

【0109】実施例6で得られたウェーハのサファイア
基板1、バッファ層2、保護膜11を研磨、除去し、第
1の窒化物半導体層3の表面を露出させ、第1の窒化物
半導体層3のみにする。
The sapphire substrate 1, the buffer layer 2, and the protective film 11 of the wafer obtained in Example 6 were polished and removed, exposing the surface of the first nitride semiconductor layer 3, and removing the first nitride semiconductor layer. Use only 3

【0110】次に、第1の窒化物半導体層3(Siドー
プGaN)を主面とするウェーハをMOVPE装置の反
応容器内にセットし、この第1の窒化物半導体層3の異
種基板等を除去して露出された面とは反対の面上に下記
各層を形成する。
Next, a wafer having the first nitride semiconductor layer 3 (Si-doped GaN) as a main surface is set in a reaction vessel of a MOVPE apparatus, and a heterogeneous substrate of the first nitride semiconductor layer 3 is placed on the wafer. The following layers are formed on the surface opposite to the surface exposed by the removal.

【0111】(n側クラッド層43)次に、Siを1×
1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、アンドープ(undo
pe)のGaNよりなる第2の層、20オングストローム
とを交互に100層積層してなる総膜厚0.4μmの超
格子構造とする。
(N-side cladding layer 43) Next, Si was added to 1 ×
A first layer of 10 19 / cm 3 doped n-type Al 0.2 Ga 0.8 N, 20 Å, and undoped
A superlattice structure having a total film thickness of 0.4 μm is formed by alternately laminating 100 second layers composed of GaN of pe) and 20 angstroms.

【0112】(n側光ガイド層44)続いて、Siを1
×1017/cm3ドープしたn型GaNよりなるn型光ガ
イド層44を0.1μmの膜厚で成長させる。
(N-side light guide layer 44) Subsequently, 1
An n-type light guide layer 44 of x10 17 / cm 3 doped n-type GaN is grown to a thickness of 0.1 μm.

【0113】(活性層45)次に、Siを1×1017
cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オ
ングストロームと、Siを1×1017/cm3ドープのI
0.01Ga0.95Nよりなる障壁層、50オングストロー
ムを交互に積層してなる総膜厚175オングストローム
の多重量子井戸構造(MQW)の活性層45を成長させ
る。
(Active layer 45) Next, Si was added to 1 × 10 17 /
A well layer of In 0.2 Ga 0.8 N doped with cm 3 , 25 Å, and I × 10 17 / cm 3 doped with Si
An active layer 45 having a multiple quantum well structure (MQW) having a total film thickness of 175 Å is formed by alternately laminating barrier layers of n 0.01 Ga 0.95 N and 50 Å.

【0114】(p側キャップ層46)次に、バンドギャ
ップエネルギーがp側光ガイド層47よりも大きく、か
つ活性層45よりも大きい、Mgを1×1020/cm3
ープしたp型Al0.3Ga0.9Nよりなるp側キャップ層
46を300オングストロームの膜厚で成長させる。
(P-side Cap Layer 46) Next, p-type Al 0.3 doped with Mg at 1 × 10 20 / cm 3 and having a band gap energy larger than that of the p-side light guide layer 47 and larger than that of the active layer 45 is used. A p-side cap layer 46 of Ga 0.9 N is grown to a thickness of 300 Å.

【0115】(p側光ガイド層47)次に、バンドギャ
ップエネルギーがp側キャップ層46より小さい、Mg
を1×1018/cm3ドープしたp型GaNよりなるp側
光ガイド層47を0.1μmの膜厚で成長させる。
(P-side light guide layer 47) Next, Mg band gap energy is smaller than that of the p-side cap layer 46.
Is grown at a film thickness of 0.1 μm by p-type GaN doped with 1 × 10 18 / cm 3 .

【0116】(p側クラッド層48)次に、Mgを1×
1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、Mgを1×1020
/cm3ドープしたp型GaNよりなる第2の層、20オ
ングストロームとを交互に積層してなる総膜厚0.4μ
mの超格子層よりなるp側クラッド層48を形成する。
(P-side cladding layer 48) Next, Mg was added to 1 ×
A first layer of p-type Al 0.2 Ga 0.8 N doped with 10 20 / cm 3 , 20 Å, and 1 × 10 20 Mg;
/ Cm 3 doped second layer of p-type GaN, 20 angstrom alternately laminated to a total film thickness of 0.4 μm
A p-side cladding layer 48 of m superlattice layers is formed.

【0117】(p側コンタクト層49)最後に、Mgを
2×1020/cm3ドープしたp型GaNよりなるp側コ
ンタクト層49を150オングストロームの膜厚で成長
させる。
(P-side contact layer 49) Finally, a p-side contact layer 49 made of p-type GaN doped with Mg at 2 × 10 20 / cm 3 is grown to a thickness of 150 Å.

【0118】反応終了後、反応容器内において、ウェー
ハを窒素雰囲気中、700℃でアニーリングを行い、p
型層をさらに低抵抗化する。アニーリング後、ウェーハ
を反応容器から取り出し、図16に示すように、RIE
装置により最上層のp型コンタクト層20と、p型クラ
ッド層19とをエッチングして、4μmのストライプ幅
を有するリッジ形状とし、リッジ表面の全面にNi/A
uよりなるp電極51を形成する。次に、図16に示す
ようにp電極51を除くp側クラッド層48、コンタク
ト層49の表面にSiO2よりなる絶縁膜50を形成
し、この絶縁膜50を介してp電極51と電気的に接続
したpパッド電極52を形成する。
After the reaction, the wafer was annealed in a nitrogen atmosphere at 700 ° C.
The resistance of the mold layer is further reduced. After annealing, the wafer is taken out of the reaction vessel and, as shown in FIG.
The uppermost p-type contact layer 20 and the p-type cladding layer 19 are etched by a device into a ridge shape having a stripe width of 4 μm, and Ni / A is formed on the entire surface of the ridge surface.
A p electrode 51 made of u is formed. Next, as shown in FIG. 16, an insulating film 50 made of SiO 2 is formed on the surfaces of the p-side cladding layer 48 and the contact layer 49 except for the p-electrode 51, and the p-electrode 51 is electrically connected to the insulating film 50 via the insulating film 50. To form a p-pad electrode 52 connected to.

【0119】p側電極形成後、第1の窒化物半導体層3
の素子構造が形成されていない表面全面に、Ti/Al
よりなるn電極53を0.5μmの膜厚で形成し、その
上にヒートシンクとのメタライゼーション用にAu/S
nよりなる薄膜を形成する。
After forming the p-side electrode, the first nitride semiconductor layer 3
Ti / Al over the entire surface on which the element structure of
An n-electrode 53 is formed with a thickness of 0.5 μm, and Au / S is formed on the n-electrode 53 for metallization with a heat sink.
A thin film made of n is formed.

【0120】その後、n電極側53からスクライブし、
第1の窒化物半導体層3のM面(11−00、図9の六
角柱の側面に相当する面)で第1の窒化物半導体層3を
劈開し、共振面を作製する。共振面の両方あるいはどち
らか一方にSiO2とTiO2よりなる誘電体多層膜を形
成し、最後にp電極に平行な方向で、バーを切断してレ
ーザチップとした。次にチップをフェースアップ(基板
とヒートシンクとが対向した状態)でヒートシンクに設
置し、pパッド電極52をワイヤーボンディングして、
室温でレーザ発振を試みたところ、室温において、閾値
電流密度2.0kA/cm2、閾値電圧4.0Vで、発振
波長405nmの連続発振が確認され、1000時間以
上の寿命を示した。
Then, scribe from the n-electrode side 53,
The first nitride semiconductor layer 3 is cleaved at the M-plane (11-00, a surface corresponding to the side surface of the hexagonal prism in FIG. 9) of the first nitride semiconductor layer 3 to form a resonance surface. A dielectric multilayer film composed of SiO 2 and TiO 2 was formed on both or one of the resonance surfaces, and finally, the bar was cut in a direction parallel to the p-electrode to form a laser chip. Next, the chip is mounted on the heat sink face up (in a state where the substrate and the heat sink are opposed to each other), and the p-pad electrode 52 is wire-bonded.
When laser oscillation was attempted at room temperature, continuous oscillation at an oscillation wavelength of 405 nm was confirmed at room temperature at a threshold current density of 2.0 kA / cm 2 and a threshold voltage of 4.0 V, indicating a life of 1000 hours or more.

【0121】[実施例18]図17は本発明の成長方法
により得られた窒化物半導体層を基板とする一LED素
子の構造を示す模式断面図である。活性層32から上の
素子構造としては、実施例16のLED素子と同様の構
造を有する。また実施例18のLED素子の窒化物半導
体基板としては、実施例7と同様にしてアンドープのG
aNよりなる第1の窒化物半導体層3成長させ、このウ
エハのサファイア基板1、バッファ層、窒化物半導体層
2、第1の保護膜11等を除去して第1の窒化物半導体
層3のみにしたものを用いる。この第1の窒化物半導体
層3のサファイア基板1や第1の保護膜11を除去して
露出された面とは反対側の面上に、下記の超格子層を有
するn側クラッド層51を成長させる。 (n側クラッド層51)Siを1×1019/cm3ドープ
したn型Al0.2Ga0.8Nよりなる第1の層、20オン
グストロームと、アンドープ(undope)のGaNよりな
る第2の層、20オングストロームとを交互に100層
積層してなる総膜厚0.4μmの超格子構造とする。超
格子層にするとクラックのない結晶性の良いキャリア閉
じ込めのクラッド層が形成できる。
[Embodiment 18] FIG. 17 is a schematic sectional view showing the structure of an LED device using a nitride semiconductor layer obtained by the growth method of the present invention as a substrate. The device structure above the active layer 32 has the same structure as the LED device of the sixteenth embodiment. As the nitride semiconductor substrate of the LED element of Example 18, undoped G
The first nitride semiconductor layer 3 made of aN is grown, and the sapphire substrate 1, the buffer layer, the nitride semiconductor layer 2, the first protective film 11 and the like of the wafer are removed, and only the first nitride semiconductor layer 3 is formed. Use the one that has been used. On the surface of the first nitride semiconductor layer 3 opposite to the surface exposed by removing the sapphire substrate 1 and the first protective film 11, an n-side cladding layer 51 having the following superlattice layer is formed. Let it grow. (N-side cladding layer 51) A first layer made of n-type Al 0.2 Ga 0.8 N doped with 1 × 10 19 / cm 3 of Si, 20 angstroms, and a second layer made of undoped GaN, 20 A superlattice structure having a total film thickness of 0.4 μm is formed by alternately laminating 100 Å and Å. When a superlattice layer is used, a clad layer with good crystallinity and good carrier confinement without cracks can be formed.

【0122】次に、形成されたクラッド層51上に、実
施例16と同様の、活性層32、p側クラッド層33、
p側コンタクト層34が順に積層された構造を有する。
そしてp層側からエッチングを行い不純物濃度の大きい
n側クラッド層51の表面を露出させてn電極を形成
し、一方p側コンタクト層のほぼ全面には透光性のp電
極と、そのp電極の上に、ボンディング用のパッド電極
を形成し、図17に示すような同一面側からn電極とp
電極とを設けた構造とする。最後にサファイア基板の厚
さを50μm程度まで研磨して薄くした後、研磨面側を
スクライブして350μm角の素子とする。
Next, on the formed clad layer 51, the active layer 32, the p-side clad layer 33,
It has a structure in which p-side contact layers 34 are sequentially stacked.
Etching is performed from the p-layer side to expose the surface of the n-side cladding layer 51 having a high impurity concentration to form an n-electrode. A pad electrode for bonding is formed on the n-electrode and the p-electrode from the same side as shown in FIG.
A structure with electrodes is provided. Finally, the sapphire substrate is polished to a thickness of about 50 μm to reduce the thickness, and then the polished surface side is scribed to form a 350 μm square device.

【0123】得られたLED素子は、良好な特性を示
し、更に実施例16のLED素子に比較して、出力が約
1.5倍、静電耐圧も約1.5倍に向上した。
The obtained LED element exhibited good characteristics, and the output and the electrostatic breakdown voltage were improved by about 1.5 times and about 1.5 times, respectively, as compared with the LED element of Example 16.

【0124】[実施例19]実施例7において、アンド
ープのGaNよりなる第1の窒化物半導体層3の膜厚を
15μmとする他は同様にして窒化物半導体基板となる
第1の窒化物半導体層3を成長させる。この第1の窒化
物半導体層3の上に、実施例18と同様にして素子構造
を形成し、LED素子を得る。得られたLED素子は、
実施例18のLED素子と同様に、良好な特性を示し
た。
[Example 19] A first nitride semiconductor to be a nitride semiconductor substrate in the same manner as in Example 7, except that the thickness of the first nitride semiconductor layer 3 made of undoped GaN was changed to 15 µm. Layer 3 is grown. An element structure is formed on the first nitride semiconductor layer 3 in the same manner as in Example 18 to obtain an LED element. The obtained LED element is
As in the case of the LED element of Example 18, good characteristics were exhibited.

【0125】[実施例20]実施例19において、異種
基板として、実施例14と同様にステップ状にオフアン
グルしているサファイア基板を用いる他は同様にしてL
ED素子を得る。このLED素子は実施例19のLED
素子と比較して、出力でおよそ5%向上した。
[Embodiment 20] In the nineteenth embodiment, a sapphire substrate that is off-angled in a stepwise manner as in the fourteenth embodiment is used as the heterosubstrate in the same manner.
Obtain an ED element. This LED element is the LED of Example 19.
The output was improved by about 5% as compared with the device.

【0126】[実施例21]実施例7において窓部の幅
を5μm、3μm、1μmにして行った他は同様にして
3種類の窒化物半導体基板を形成し、実施例7と同様に
して結晶欠陥の数を測定し相対的にその数を比較した結
果、窓部の幅が5μmである場合に比べ、3μm、及び
1μmである場合のほうが結晶欠陥の数が約2割り減少
した。
Example 21 Three kinds of nitride semiconductor substrates were formed in the same manner as in Example 7, except that the width of the window was changed to 5 μm, 3 μm, and 1 μm. As a result of measuring the number of defects and comparing the numbers relatively, the number of crystal defects was reduced by about 20% when the width of the window was 3 μm and 1 μm compared to when the width of the window was 5 μm.

【0127】[0127]

【発明の効果】窒化物半導体は理想の半導体として現在
評価されているにもかかわらず、窒化物半導体基板が存
在しないために、異種基板の上に成長された格子欠陥の
多い窒化物半導体デバイスで実用化されている。そのた
めレーザ素子のような結晶欠陥が即寿命に影響するデバ
イスを実現すると、数十時間で素子がダメになってい
た。ところが、本発明の成長方法によると、従来成長で
きなかった窒化物半導体基板が得られるため、この窒化
物半導体基板の上に、素子構造となる窒化物半導体層を
積層すると、格子欠陥の非常に少ない窒化物半導体デバ
イスが実現できる。例えば本発明の基板を用いてレーザ
素子を作製すると、ほぼ実用化レベルまで達した素子が
できる。このように従来できなかった窒化物半導体基板
が本発明により得られることは、非常に産業上の利用価
値が大きい。
According to the present invention, despite the fact that nitride semiconductors are currently evaluated as ideal semiconductors, since nitride semiconductor substrates do not exist, nitride semiconductor devices with many lattice defects grown on heterogeneous substrates are used. Has been put to practical use. Therefore, when a device such as a laser device in which a crystal defect immediately affects the life is realized, the device is damaged in several tens of hours. However, according to the growth method of the present invention, a nitride semiconductor substrate that could not be grown conventionally can be obtained. Therefore, when a nitride semiconductor layer serving as an element structure is stacked on the nitride semiconductor substrate, very large lattice defects are generated. A small number of nitride semiconductor devices can be realized. For example, when a laser device is manufactured using the substrate of the present invention, a device that has almost reached the practical use level can be obtained. The fact that a nitride semiconductor substrate, which could not be obtained conventionally, can be obtained by the present invention has a great industrial value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 1 is a schematic sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図2】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 2 is a schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図3】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 3 is a schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図4】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 4 is a schematic sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図5】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 5 is a schematic sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図6】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 6 is a schematic sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図7】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 7 is a schematic sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図8】 本発明の方法の各工程において得られる窒化
物半導体ウェーハの構造を示す模式的断面図。
FIG. 8 is a schematic sectional view showing the structure of a nitride semiconductor wafer obtained in each step of the method of the present invention.

【図9】 サファイアの面方位を示すユニットセル図。FIG. 9 is a unit cell diagram showing the plane orientation of sapphire.

【図10】 保護膜のストライプ方向を説明するための
基板主面側の平面図。
FIG. 10 is a plan view of the main surface of the substrate for explaining the stripe direction of the protective film.

【図11】 本発明の方法による基板を用いた窒化物半
導体LED素子の一構造を示す模式断面図。
FIG. 11 is a schematic cross-sectional view showing one structure of a nitride semiconductor LED element using a substrate according to the method of the present invention.

【図12】 図11の素子をp電極側から見た平面図。FIG. 12 is a plan view of the device of FIG. 11 as viewed from a p-electrode side.

【図13】 本発明の方法による基板を用いた窒化物半
導体LD素子の一構造を示す模式断面図。
FIG. 13 is a schematic sectional view showing one structure of a nitride semiconductor LD device using a substrate according to the method of the present invention.

【図14】 本発明の方法による基板を用いた窒化物半
導体LED素子の一構造を示す模式断面図。
FIG. 14 is a schematic cross-sectional view showing one structure of a nitride semiconductor LED element using a substrate according to the method of the present invention.

【図15】 オフアングルした一異種基板の部分的な形
状を示す模式断面図。
FIG. 15 is a schematic cross-sectional view showing a partial shape of one off-angled substrate.

【図16】 本発明の方法による基板を用いた窒化物半
導体LD素子の一構造を示す模式断面図である。
FIG. 16 is a schematic cross-sectional view showing one structure of a nitride semiconductor LD device using a substrate according to the method of the present invention.

【図17】 本発明の方法による基板を用いた窒化物半
導体LED素子の一構造を示す模式断面図である。
FIG. 17 is a schematic sectional view showing one structure of a nitride semiconductor LED element using a substrate according to the method of the present invention.

【符号の説明】[Explanation of symbols]

1・・・・基板 2・・・・バッファ層 3・・・・第1の窒化物半導体層 4・・・・第2の窒化物半導体層 11・・・・第1の保護膜 12・・・・第2の保護膜 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Buffer layer 3 ... 1st nitride semiconductor layer 4 ... 2nd nitride semiconductor layer 11 ... 1st protective film 12 ... ..Second protective film

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平9−201477 (32)優先日 平9(1997)7月28日 (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平9−290097 (32)優先日 平9(1997)10月22日 (33)優先権主張国 日本(JP) (72)発明者 中村 修二 徳島県阿南市上中町岡491番地100 日亜化 学工業株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (31) Priority claim number Japanese Patent Application No. 9-201477 (32) Priority date Hei 9 (July 28, 1997) (33) Priority claim country Japan (JP) (31) Priority Claim No. 9-990097 (32) Priority date Hei 9 (1997) October 22 (33) Priority claiming country Japan (JP) (72) Inventor Shuji Nakamura 491-1, Okagaminakamachioka, Anan-shi, Tokushima Prefecture 100 Nichia Chemical Industry Co., Ltd.

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 窒化物半導体と異なる材料よりなる異種
基板上に成長された窒化物半導体の上に、第1の保護膜
を部分的に形成する第1の工程と、 第1の工程後、第1の窒化物半導体を、前記窒化物半導
体の上に成長させると共に、第1の保護膜の上にまで成
長させる第2の工程とを含むことを特徴とする窒化物半
導体の成長方法。
1. a first step of partially forming a first protective film on a nitride semiconductor grown on a heterogeneous substrate made of a material different from the nitride semiconductor, and after the first step, A second step of growing the first nitride semiconductor on the nitride semiconductor and growing the first nitride semiconductor on the first protective film.
【請求項2】 前記第1の保護膜が、第1の保護膜の形
成されていない部分の表面積よりも大きい表面積を有し
て形成されることを特徴とする請求項1に記載の窒化物
半導体の成長方法。
2. The nitride according to claim 1, wherein the first protective film is formed to have a surface area larger than a surface area of a portion where the first protective film is not formed. Semiconductor growth method.
【請求項3】 窒化物半導体と異なる材料よりなる異種
基板の上に、第1の保護膜を、第1の保護膜の形成され
ていない部分の表面積よりも大きい表面積を有して部分
的に形成する第1の工程と、 第1の工程後、第1の窒化物半導体を、前記異種基板の
上に成長させると共に、第1の保護膜の上にまで成長さ
せる第2の工程とを含むことを特徴とする窒化物半導体
の成長方法。
3. A method for forming a first protective film on a heterogeneous substrate made of a material different from that of a nitride semiconductor by partially forming a first protective film having a surface area larger than a surface area of a portion where the first protective film is not formed. A first step of forming; and, after the first step, a second step of growing a first nitride semiconductor on the heterogeneous substrate and growing on the first protective film. A method of growing a nitride semiconductor.
【請求項4】 前記第1の保護膜が、ストライプ状であ
り、更に隣接するストライプ状の第1の保護膜の形成さ
れていない部分(窓部)の幅が5μm以下として形成さ
れていることを特徴とする請求項1〜3のいずれか1項
に記載の窒化物半導体の成長方法。
4. The first protective film is formed in a stripe shape, and the width of a portion (window portion) where an adjacent stripe-shaped first protective film is not formed is 5 μm or less. The method for growing a nitride semiconductor according to claim 1, wherein:
【請求項5】 前記窓部の幅(Ww)とストライプ状の
第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20
であることを特徴とする請求項1〜4のいずれか1項に
記載の窒化物半導体の成長方法。
5. A ratio Ws / Ww of the width (Ww) of the window to the width (Ws) of the first protective film in a stripe form is 1 to 20.
The method for growing a nitride semiconductor according to claim 1, wherein:
【請求項6】 前記異種基板はその基板の主面からオフ
アングルした主面を有することを特徴とする請求項1〜
5のいずれか1項に記載の窒化物半導体の成長方法。
6. A substrate according to claim 1, wherein said heterogeneous substrate has a main surface off-angled from a main surface of said substrate.
6. The method for growing a nitride semiconductor according to any one of 5.
【請求項7】 前記異種基板はステップ状にオフアング
ルしていることを特徴とする請求項6に記載の窒化物半
導体の成長方法。
7. The method for growing a nitride semiconductor according to claim 6, wherein the heterogeneous substrate is off-angled in a step shape.
【請求項8】 前記異種基板が(0001)面を主面と
するサファイアであり、前記第1の保護膜はそのサファ
イアの(112−0)面に対して垂直なストライプ形状
を有することを特徴とする請求項1〜7のいずれか1項
に記載の窒化物半導体の成長方法。
8. The sapphire having the (0001) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (112-0) plane of the sapphire. The method for growing a nitride semiconductor according to claim 1.
【請求項9】 前記異種基板が(112−0)面を主面
とするサファイアであり、前記第1の保護膜はそのサフ
ァイアの(11−02)面に対して垂直なストライプ形
状を有することを特徴とする請求項1〜7のいずれか1
項に記載の窒化物半導体の成長方法。
9. The different kind of substrate is sapphire whose main surface is a (112-0) plane, and the first protective film has a stripe shape perpendicular to the (11-02) plane of the sapphire. The method according to claim 1, wherein
Item 13. The method for growing a nitride semiconductor according to Item 1.
【請求項10】 前記異種基板が(111)面を主面と
するスピネルであり、前記第1の保護膜は、そのスピネ
ルの(110)面に対して垂直なストライプ形状を有す
ることを特徴とする請求項1〜7のいずれか1項に記載
の窒化物半導体の成長方法。
10. The different substrate is a spinel having a (111) plane as a main surface, and the first protective film has a stripe shape perpendicular to the (110) plane of the spinel. The method for growing a nitride semiconductor according to claim 1.
【請求項11】 前記第2の工程後、第1の窒化物半導
体の上に第2の保護膜を部分的に形成する第3の工程
と、 第3の工程後、第2の窒化物半導体を前記第1の窒化物
半導体の上に成長させると共に、第2の保護膜の上にま
で成長させる第4の工程とを含むことを特徴とする請求
項1〜10のいずれ1項に記載の窒化物半導体の成長方
法。
11. A third step of partially forming a second protective film on the first nitride semiconductor after the second step, and a second nitride semiconductor after the third step A fourth step of growing on the first nitride semiconductor and growing on the second protective film as well. A method for growing a nitride semiconductor.
【請求項12】 前記第2の保護膜は、第1の窒化物半
導体の表面に現れた結晶欠陥上に形成されることを特徴
とする請求項11に記載の窒化物半導体の成長方法。
12. The method according to claim 11, wherein the second protective film is formed on a crystal defect appearing on a surface of the first nitride semiconductor.
【請求項13】 前記第2の保護膜は、前記第1の保護
膜と平行なストライプ形状を有することを特徴とする請
求項11または12に記載の窒化物半導体の成長方法。
13. The method according to claim 11, wherein the second protection film has a stripe shape parallel to the first protection film.
【請求項14】 窒化物半導体と異なる材料よりなる異
種基板上に成長された窒化物半導体の上に、第1の保護
膜が部分的に形成されており、その第1の保護膜の上に
第1の窒化物半導体が成長され、その第1の窒化物半導
体の上に素子構造となる窒化物半導体が積層されてなる
ことを特徴とする窒化物半導体素子。
14. A first protective film is partially formed on a nitride semiconductor grown on a heterogeneous substrate made of a material different from the nitride semiconductor, and the first protective film is partially formed on the first protective film. A nitride semiconductor device, comprising: growing a first nitride semiconductor; and stacking a nitride semiconductor having an element structure on the first nitride semiconductor.
【請求項15】 前記第1の保護膜が、第1の保護膜の
形成されていない部分の表面積よりも大きい表面積を有
して形成されることを特徴とする請求項14に記載の窒
化物半導体素子。
15. The nitride according to claim 14, wherein the first protective film is formed to have a surface area larger than a surface area of a portion where the first protective film is not formed. Semiconductor element.
【請求項16】 窒化物半導体と異なる材料よりなる異
種基板の上に、第1の保護膜が、第1の保護膜の形成さ
れていない部分の表面積よりも大きい表面積を有して部
分的に形成されており、その第1の保護膜の上に第1の
窒化物半導体が成長され、その第1の窒化物半導体の上
に素子構造となる窒化物半導体が積層されてなることを
特徴とする窒化物半導体素子。
16. A first protective film partially having a surface area larger than a surface area of a portion where the first protective film is not formed on a heterogeneous substrate made of a material different from a nitride semiconductor. A first nitride semiconductor is grown on the first protective film, and a nitride semiconductor having an element structure is stacked on the first nitride semiconductor. Nitride semiconductor device.
【請求項17】 前記第1の窒化物半導体が、総膜厚1
μm以上、50μm以下の膜厚を有し、前記異種基板を
有していることを特徴とする請求項14〜16のいずれ
か1項に記載の窒化物半導体素子。
17. The method according to claim 17, wherein the first nitride semiconductor has a total thickness of 1
The nitride semiconductor device according to any one of claims 14 to 16, wherein the nitride semiconductor device has a film thickness of not less than μm and not more than 50 μm, and has the different substrate.
【請求項18】 前記第1の窒化物半導体が、総膜厚7
0μm以上の膜厚を有し、前記異種基板が除去されてな
ることを特徴とする請求項14〜16のいずれか1項に
記載の窒化物半導体素子。
18. The method according to claim 1, wherein the first nitride semiconductor has a total thickness of 7
The nitride semiconductor device according to any one of claims 14 to 16, wherein the nitride semiconductor device has a thickness of 0 µm or more and is obtained by removing the heterogeneous substrate.
【請求項19】 前記第1の窒化物半導体が、窓部の幅
が5μm以下のストライプ状の形状の第1の保護膜を形
成した上に成長されたものであることを特徴とする請求
項14〜18のいずれか1項に記載の窒化物半導体素
子。
19. The semiconductor device according to claim 19, wherein the first nitride semiconductor is grown on a stripe-shaped first protective film having a window width of 5 μm or less. 19. The nitride semiconductor device according to any one of 14 to 18.
【請求項20】 上記素子構造となる窒化物半導体が、
超格子構造を有するn側窒化物半導体を有していること
を特徴とする請求項14〜19のいずれか1項に記載の
窒化物半導体素子。
20. A nitride semiconductor having the above element structure,
The nitride semiconductor device according to any one of claims 14 to 19, comprising an n-side nitride semiconductor having a superlattice structure.
【請求項21】 前記超格子構造を有するn側窒化物半
導体にn電極が形成されていることを特徴とする請求項
14〜20のいずれか1項に記載の窒化物半導体素子。
21. The nitride semiconductor device according to claim 14, wherein an n-electrode is formed on the n-side nitride semiconductor having the superlattice structure.
【請求項22】 前記窓部の幅(Ww)と保護膜の幅
(Ws)の比Ws/Wwが、1〜20であることを特徴
とする請求項14〜21のいずれか1項に記載の窒化物
半導体素子。
22. The method according to claim 14, wherein a ratio Ws / Ww of the width (Ww) of the window to the width (Ws) of the protective film is 1 to 20. Nitride semiconductor device.
JP7724598A 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device Pending JPH11191657A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7724598A JPH11191657A (en) 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP9331597 1997-04-11
JP18107197 1997-07-07
JP9-181071 1997-07-07
JP20147797 1997-07-28
JP9-201477 1997-07-28
JP9-93315 1997-10-22
JP9-290097 1997-10-22
JP9-290095 1997-10-22
JP29009597 1997-10-22
JP29009797 1997-10-22
JP7724598A JPH11191657A (en) 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004139815A Division JP4637503B2 (en) 1997-04-11 2004-05-10 Manufacturing method of nitride semiconductor laser device

Publications (1)

Publication Number Publication Date
JPH11191657A true JPH11191657A (en) 1999-07-13

Family

ID=27551382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7724598A Pending JPH11191657A (en) 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device

Country Status (1)

Country Link
JP (1) JPH11191657A (en)

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
JP2001196632A (en) * 2000-01-14 2001-07-19 Sharp Corp Gallium nitride compound semiconductor light emission and its manufacturing method
JP2002505519A (en) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Method for producing gallium nitride semiconductor layer by lateral overgrowth through mask and gallium nitride semiconductor structure produced thereby
JP2002164623A (en) * 2000-11-24 2002-06-07 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor laser and manufacturing method therefor
JP2002252421A (en) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd Nitride-base semiconductor device and method of forming nitride-base semiconductor
JP2002531945A (en) * 1998-11-24 2002-09-24 ノース・キャロライナ・ステイト・ユニヴァーシティ Fabrication of gallium nitride layer by lateral growth
JP2003007616A (en) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor film
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6582986B2 (en) 1999-10-14 2003-06-24 Cree, Inc. Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6806109B2 (en) 2001-12-20 2004-10-19 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
JP2005522890A (en) * 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア Reduction of transition in nonpolar gallium nitride thin films.
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2006229253A (en) * 2006-05-19 2006-08-31 Sharp Corp Nitride-based compound semiconductor light-emitting device and its manufacturing method
JP2006315949A (en) * 2005-05-12 2006-11-24 Samsung Corning Co Ltd Single-crystal gallium nitride substrate
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2007150250A (en) * 2005-10-28 2007-06-14 Nichia Chem Ind Ltd Process for fabrication of nitride semiconductor substrate
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
CN100466172C (en) * 2001-09-03 2009-03-04 日本电气株式会社 Method for forming group-III nitride semiconductor layer and semiconductor device
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7687382B2 (en) 2003-08-01 2010-03-30 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
JP2011009382A (en) * 2009-06-24 2011-01-13 Rohm Co Ltd Semiconductor light emitting element
US7879147B2 (en) 2003-11-13 2011-02-01 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7884447B2 (en) 2005-07-11 2011-02-08 Cree, Inc. Laser diode orientation on mis-cut substrates
JP2011096881A (en) * 2009-10-30 2011-05-12 Showa Denko Kk Semiconductor light-emitting element, method of manufacturing semiconductor light-emitting element, and lighting device and electronic apparatus using semiconductor light-emitting element
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US8043731B2 (en) 2003-11-14 2011-10-25 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US8212259B2 (en) 2000-03-13 2012-07-03 Cree, Inc. III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates
CN102605422A (en) * 2011-01-24 2012-07-25 清华大学 Mask for growth of epitaxial structure and usage thereof
JP2012182459A (en) * 2012-03-06 2012-09-20 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor structure
JP2012209533A (en) * 2011-03-29 2012-10-25 Qinghua Univ Epitaxial structure and method for making the same
JP2012530027A (en) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート Heterogeneous substrate, nitride semiconductor device using the same, and manufacturing method thereof
JP2012235122A (en) * 2011-04-29 2012-11-29 Qinghua Univ Method of manufacturing light-emitting diode
JP2013016856A (en) * 2005-10-28 2013-01-24 Nichia Chem Ind Ltd Manufacturing method of nitride semiconductor substrate
JP2013209271A (en) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method
JP2014096396A (en) * 2012-09-20 2014-05-22 Toshiba Corp Method of forming nitride semiconductor layer
TWI457271B (en) * 2011-03-29 2014-10-21 Hon Hai Prec Ind Co Ltd Method for making semiconductor epitaxial structure
US8906788B2 (en) 2011-01-12 2014-12-09 Tsinghua University Method for making epitaxial structure
JP2015516355A (en) * 2012-03-21 2015-06-11 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh Method for producing III-N template and III-N template
TWI505984B (en) * 2011-03-29 2015-11-01 Hon Hai Prec Ind Co Ltd A method for making an epitaxial structure

Cited By (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
JP2002505519A (en) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Method for producing gallium nitride semiconductor layer by lateral overgrowth through mask and gallium nitride semiconductor structure produced thereby
JP2002531945A (en) * 1998-11-24 2002-09-24 ノース・キャロライナ・ステイト・ユニヴァーシティ Fabrication of gallium nitride layer by lateral growth
JP4790909B2 (en) * 1998-11-24 2011-10-12 ノース・キャロライナ・ステイト・ユニヴァーシティ Fabrication of gallium nitride layers by lateral growth.
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6582986B2 (en) 1999-10-14 2003-06-24 Cree, Inc. Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6803602B2 (en) 1999-10-14 2004-10-12 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6764932B2 (en) 1999-10-14 2004-07-20 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6955977B2 (en) 1999-10-14 2005-10-18 Cree, Inc. Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US7560725B2 (en) 1999-12-24 2009-07-14 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7352012B2 (en) 2000-01-14 2008-04-01 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
JP2001196632A (en) * 2000-01-14 2001-07-19 Sharp Corp Gallium nitride compound semiconductor light emission and its manufacturing method
US7064357B2 (en) 2000-01-14 2006-06-20 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
US7663158B2 (en) 2000-01-14 2010-02-16 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
US8212259B2 (en) 2000-03-13 2012-07-03 Cree, Inc. III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2002164623A (en) * 2000-11-24 2002-06-07 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor laser and manufacturing method therefor
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7829900B2 (en) 2001-02-27 2010-11-09 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
US7355208B2 (en) 2001-02-27 2008-04-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP2002252421A (en) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd Nitride-base semiconductor device and method of forming nitride-base semiconductor
US6994751B2 (en) 2001-02-27 2006-02-07 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP2003007616A (en) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor film
CN100466172C (en) * 2001-09-03 2009-03-04 日本电气株式会社 Method for forming group-III nitride semiconductor layer and semiconductor device
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6806109B2 (en) 2001-12-20 2004-10-19 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
JP2005522890A (en) * 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア Reduction of transition in nonpolar gallium nitride thin films.
US8188458B2 (en) 2002-04-15 2012-05-29 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
KR101363377B1 (en) * 2002-04-15 2014-02-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Dislocation Reduction in Non-Polar Gallium Nitride Thin Films
JP2009295994A (en) * 2002-04-15 2009-12-17 Regents Of The Univ Of California Dislocation reduction in non-polar gallium nitride thin film
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
US7982208B2 (en) 2002-04-15 2011-07-19 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
US8119505B2 (en) 2003-08-01 2012-02-21 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
US7687382B2 (en) 2003-08-01 2010-03-30 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
US7879147B2 (en) 2003-11-13 2011-02-01 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7972711B2 (en) 2003-11-13 2011-07-05 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US8728236B2 (en) 2003-11-13 2014-05-20 Cree, Inc. Low dislocation density III-V nitride substrate including filled pits and process for making the same
US8043731B2 (en) 2003-11-14 2011-10-25 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
US7531397B2 (en) 2004-08-24 2009-05-12 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes
JP4717712B2 (en) * 2005-05-12 2011-07-06 サムスンコーニング精密素材株式会社 Gallium nitride single crystal substrate and semiconductor device
JP2006315949A (en) * 2005-05-12 2006-11-24 Samsung Corning Co Ltd Single-crystal gallium nitride substrate
US8378463B2 (en) 2005-07-11 2013-02-19 Cree, Inc. Orientation of electronic devices on mis-cut substrates
US7884447B2 (en) 2005-07-11 2011-02-08 Cree, Inc. Laser diode orientation on mis-cut substrates
US7608525B2 (en) 2005-10-28 2009-10-27 Nichia Corporation Method for manufacturing nitride semiconductor substrate
JP2007150250A (en) * 2005-10-28 2007-06-14 Nichia Chem Ind Ltd Process for fabrication of nitride semiconductor substrate
US7615472B2 (en) 2005-10-28 2009-11-10 Nichia Corporation Method for manufacturing nitride semiconductor substrate
JP2013016856A (en) * 2005-10-28 2013-01-24 Nichia Chem Ind Ltd Manufacturing method of nitride semiconductor substrate
JP2006229253A (en) * 2006-05-19 2006-08-31 Sharp Corp Nitride-based compound semiconductor light-emitting device and its manufacturing method
JP2012530027A (en) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート Heterogeneous substrate, nitride semiconductor device using the same, and manufacturing method thereof
JP2011009382A (en) * 2009-06-24 2011-01-13 Rohm Co Ltd Semiconductor light emitting element
JP2011096881A (en) * 2009-10-30 2011-05-12 Showa Denko Kk Semiconductor light-emitting element, method of manufacturing semiconductor light-emitting element, and lighting device and electronic apparatus using semiconductor light-emitting element
US8906788B2 (en) 2011-01-12 2014-12-09 Tsinghua University Method for making epitaxial structure
US9219193B2 (en) 2011-01-12 2015-12-22 Tsinghua University Method for making epitaxial structure
US9559255B2 (en) 2011-01-12 2017-01-31 Tsinghua University Epitaxial structure
US9905726B2 (en) 2011-01-12 2018-02-27 Tsinghua University Semiconductor epitaxial structure
CN102605422A (en) * 2011-01-24 2012-07-25 清华大学 Mask for growth of epitaxial structure and usage thereof
CN102605422B (en) * 2011-01-24 2015-07-29 清华大学 For mask and the using method thereof of growing epitaxial structure
JP2012209533A (en) * 2011-03-29 2012-10-25 Qinghua Univ Epitaxial structure and method for making the same
TWI474966B (en) * 2011-03-29 2015-03-01 Hon Hai Prec Ind Co Ltd A method for making epitaxial structure
TWI457271B (en) * 2011-03-29 2014-10-21 Hon Hai Prec Ind Co Ltd Method for making semiconductor epitaxial structure
TWI505984B (en) * 2011-03-29 2015-11-01 Hon Hai Prec Ind Co Ltd A method for making an epitaxial structure
TWI466326B (en) * 2011-04-29 2014-12-21 Hon Hai Prec Ind Co Ltd Light-emitting diode
JP2012235122A (en) * 2011-04-29 2012-11-29 Qinghua Univ Method of manufacturing light-emitting diode
US8569736B2 (en) 2011-04-29 2013-10-29 Tsinghua University Light emitting diode
JP2012182459A (en) * 2012-03-06 2012-09-20 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor structure
JP2015516355A (en) * 2012-03-21 2015-06-11 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh Method for producing III-N template and III-N template
US9896779B2 (en) 2012-03-21 2018-02-20 Freiberger Compound Materials Gmbh Method for producing III-N single crystals, and III-N single crystal
US10309037B2 (en) 2012-03-21 2019-06-04 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template
US10584427B2 (en) 2012-03-21 2020-03-10 Freiberger Compound Materials Gmbh Processes for producing III-N single crystals, and III-N single crystal
US10883191B2 (en) 2012-03-21 2021-01-05 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template
JP2013209271A (en) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method
US9123831B2 (en) 2012-09-20 2015-09-01 Kabushiki Kaisha Toshiba Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US9305773B2 (en) 2012-09-20 2016-04-05 Kabushiki Kaisha Toshiba Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2014096396A (en) * 2012-09-20 2014-05-22 Toshiba Corp Method of forming nitride semiconductor layer

Similar Documents

Publication Publication Date Title
JPH11191657A (en) Growing method of nitride semiconductor and nitride semiconductor device
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3876518B2 (en) Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
JP3669848B2 (en) Nitride semiconductor laser device
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP3456413B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
WO1998047170A1 (en) Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JP4131101B2 (en) Method of manufacturing nitride semiconductor device
JP3292083B2 (en) Method for manufacturing nitride semiconductor substrate and method for manufacturing nitride semiconductor element
JP2000232239A (en) Growth of nitride semiconductor film and nitride semiconductor element
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3551751B2 (en) Method for growing nitride semiconductor
JP3087829B2 (en) Method for manufacturing nitride semiconductor device
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP4337132B2 (en) Nitride semiconductor substrate and nitride semiconductor device using the same
JPH11191637A (en) Nitride semiconductor device
JP3847000B2 (en) Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same
JP2001039800A (en) Growing method of nitride semiconductor and nitride semiconductor element
JP2008034862A (en) Growing method for nitride semiconductor
JP4637503B2 (en) Manufacturing method of nitride semiconductor laser device
JPH11266034A (en) Substrate and element of nitride semiconductor
JP3216118B2 (en) Nitride semiconductor device and method of manufacturing the same
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040510

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040510

A02 Decision of refusal

Effective date: 20041012

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041221

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20050121

Free format text: JAPANESE INTERMEDIATE CODE: A912