JPH11191657A - Growing method of nitride semiconductor and nitride semiconductor device - Google Patents

Growing method of nitride semiconductor and nitride semiconductor device

Info

Publication number
JPH11191657A
JPH11191657A JP7724598A JP7724598A JPH11191657A JP H11191657 A JPH11191657 A JP H11191657A JP 7724598 A JP7724598 A JP 7724598A JP 7724598 A JP7724598 A JP 7724598A JP H11191657 A JPH11191657 A JP H11191657A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
nitride semiconductor
protective film
layer
substrate
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7724598A
Other languages
Japanese (ja)
Inventor
Shigeto Iwasa
Hiroyuki Kiyohisa
Shuji Nakamura
Noriya Ozaki
修二 中村
徳也 小崎
成人 岩佐
裕之 清久
Original Assignee
Nichia Chem Ind Ltd
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a growing method for nitride semiconductor of with good crystallinity. SOLUTION: A first protective film 11 is partly formed on a dissimilar substrate 1 consisting of a material different from that of a nitride semiconductor or on the surface of a nitride semiconductor layer 2 grown on the dissimilar substrate 1, and a first nitride semiconductor layer 3 is grown via the first protective film 11. The first nitride semiconductor 3 is selectively grown on the protective film 11 and continuously joined together with an adjacent nitride semiconductor on the protective film 11 as it continues to grow. The first nitride semiconductor 3 on the first protective film 11 has few lattice defects, so that a nitride semiconductor substrate of good crystallinity is obtained, when a thick nitride semiconductor film is grown via a protective film. A nitride semiconductor substrate is grown to a prescribed thickness, and when an element structure is formed thereon, a satisfactory element with improved characteristics is obtained.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は窒化物半導体(In X The present invention relates to a nitride semiconductor (an In X A
Y Ga 1-XY N、0≦X、0≦Y、X+Y≦1)の成長方法に係り、特に窒化物半導体よりなる基板の成長方法に関する。 l Y Ga 1-XY N, 0 ≦ X, 0 ≦ Y, relates to a method of growing X + Y ≦ 1), relating to the growth method of a substrate, especially made of a nitride semiconductor.

【0002】 [0002]

【従来の技術】一般に半導体を基板上に成長させる際、 BACKGROUND OF THE INVENTION The general semiconductor when grown on the substrate,
成長させる半導体と格子整合した基板を用いると半導体の結晶欠陥が少なくなって結晶性が向上することが知られている。 Crystallinity is less semiconductor crystal defects when a substrate which is a semiconductor lattice-matched to grow is known to be improved. しかし、窒化物半導体は格子整合する基板が現在世の中に存在しないことから、一般にサファイア、 However, the nitride semiconductor from the substrate lattice-matched does not exist in the current world, generally sapphire,
スピネル、炭化ケイ素のような窒化物半導体と格子整合しない異種基板の上に成長されている。 Spinel, and it is grown on the heterogeneous substrate without nitride semiconductor lattice-matched, such as silicon carbide.

【0003】一方、窒化物半導体と格子整合するGaN Meanwhile, GaN of the nitride semiconductor lattice-matched
バルク結晶を作製する試みは、様々な研究機関において成されているが、未だに数ミリ程度のものしか得られたという報告しかされておらず、実用化には程遠い状態である。 Attempts to produce a bulk crystal, have been made in various research institutions, have not been only reported that only obtained still of the order of several millimeters, for practical use is far from.

【0004】GaN基板を作製する技術として、例えば特開平7−202265号公報、特開平7−16549 As a technique of manufacturing a GaN substrate, for example, JP-A 7-202265, JP-A No. 7-16549
8号に、サファイア基板の上にZnOよりなるバッファ層を形成して、そのバッファ層の上に窒化物半導体を成長させた後、バッファ層を溶解除去する技術が記載されている。 The No. 8, to form a buffer layer made of ZnO on a sapphire substrate, after growing a nitride semiconductor on the buffer layer, discloses a technique for dissolving and removing the buffer layer. しかしながらサファイア基板の上に成長されるZnOバッファ層の結晶性は悪く、そのバッファ層の上に窒化物半導体を成長させても良質の窒化物半導体結晶を得ることは難しい。 However crystallinity of the ZnO buffer layer grown on a sapphire substrate is poor, it is difficult to be grown nitride semiconductor on the buffer layer to obtain a high-quality nitride semiconductor crystal. さらに、薄膜のZnOよりなるバッファ層の上に、基板となるような厚膜の窒化物半導体を連続して成長させることも難しい。 Furthermore, on the buffer layer made of ZnO thin film, it is also difficult to grow a nitride semiconductor thick-film such that the substrate continuously.

【0005】 [0005]

【発明が解決しようとする課題】LED素子、LD素子、受光素子等の数々の電子デバイスに使用される窒化物半導体素子を作製する際、窒化物半導体よりなる基板を作製することができれば、その基板の上に新たな窒化物半導体を成長させて、格子欠陥が少ない窒化物半導体が成長できるので、それら素子の結晶性が飛躍的に良くなり、従来実現されていなかった素子が実現できるようになる。 [SUMMARY OF THE INVENTION] LED element, LD elements, making the nitride semiconductor element used in a number of electronic devices such as light receiving elements, if it is possible to produce a substrate made of a nitride semiconductor, the by growing a new nitride semiconductor on a substrate, the lattice defects is small nitride semiconductor can be grown, crystalline their elements is improved dramatically, as conventionally implemented is not the device can be realized Become. 従って本発明の目的とするところは、結晶性の良い窒化物半導体の成長方法を提供することにあり、具体的には基板となる窒化物半導体の成長方法と、窒化物半導体基板を有する新規な構造の素子を提供することにある。 Therefore it is an object of the present invention is to provide a method of growing a good crystallinity nitride semiconductor, particularly novel with the growth method of a nitride semiconductor as a substrate, a nitride semiconductor substrate and to provide a device of the structure.

【0006】 [0006]

【課題を解決するための手段】即ち、本発明は下記(1)〜(22)の構成により本発明の目的を達成することができる。 Means for Solving the Problems That is, the present invention can achieve the object of the present invention by the following constitutions (1) to (22). (1) 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜を部分的に形成する第1の工程と、第1の工程後、第1の窒化物半導体を、前記窒化物半導体の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。 (1) on the nitride semiconductor different from nitride grown on from consisting foreign substrate material semiconductor, a first step of forming a first protective film partially after the first step, the first of a nitride semiconductor, the grown on the nitride semiconductor, a nitride semiconductor process growth, which comprises a second step of growing up on the first protective film. (2) 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする前記(1)に記載の窒化物半導体の成長方法。 (2) the first protective film, a nitride according to (1), characterized in that it is formed with a surface area greater than the surface area of ​​the formed non portions of the first protective film semiconductor the method of growth. (3) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜を、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成する第1の工程と、第1の工程後、第1の窒化物半導体を、前記異種基板の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。 (3) on a heterogeneous substrate made of a nitride semiconductor material different, the first protective layer, partially formed with a larger surface area than the surface area of ​​the portion not forming the first protective film a first step, after the first step, the first nitride semiconductor, the grown on the heterogeneous substrate, to include a second step of growing up on the first protective film nitride semiconductor process growth characterized. (4) 前記第1の保護膜が、ストライプ状であり、更に隣接するストライプ状の第1の保護膜の形成されていない部分(窓部)の幅が5μm以下として形成されていることを特徴とする前記(1)〜(3)のいずれか1項に記載の窒化物半導体の成長方法。 (4) the first protective film, a stripe shape, characterized in that it is formed as described further width of the portion not formed between adjacent stripe-shaped first protective film (window) is 5μm nitride semiconductor method of growing according to any one of (1) to (3) to. (5) 前記窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする前記(1)〜(4)のいずれか1項に記載の窒化物半導体の成長方法。 (5) the ratio Ws / Ww of the window width (Ww) and stripe width of the first protective film (Ws) is said to be characterized by a 1 to 20 (1) to (4) nitride semiconductor method of growing according to any one of.

【0007】(6) 前記異種基板はその基板の主面からオフアングルした主面を有することを特徴とする前記(1)〜(5)のいずれか1項に記載の窒化物半導体の成長方法。 [0007] (6) the substrate different nitride semiconductor method of growing according to any one of (1) to (5), characterized in that it has a main surface that is off-angle from the main surface of the substrate . (7) 前記異種基板はステップ状にオフアングルしていることを特徴とする前記(6)に記載の窒化物半導体の成長方法。 (7) the substrate different nitride semiconductor method of growing according to (6), characterized in that off-angle stepwise. (8) 前記異種基板が(0001)面=(C面)を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(112−0)面=(A面)に対して垂直なストライプ形状を有することを特徴とする前記(1)〜 (8) the foreign substrate (0001) plane = the sapphire to (C surface) of the main surface, wherein the first protective film perpendicular to the (1120) plane = (A plane) of the sapphire wherein characterized in that it comprises a a stripe shape (1) -
(7)のいずれか1項に記載の窒化物半導体の成長方法。 Nitride semiconductor method of growing according to any one of (7). (9) 前記異種基板が(112−0)面=(A面)を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(11−02)面=(R面)に対して垂直なストライプ形状を有することを特徴とする前記(1) (9) wherein the heterologous substrate (112-0) plane = the sapphire to (A surface) of the main surface, the first protective film to (11-02) plane = (R surface) of the sapphire wherein characterized in that it comprises a vertical stripes Te (1)
〜(7)のいずれか1項に記載の窒化物半導体の成長方法。 Nitride semiconductor method of growing according to any one of (1) to (7). (10) 前記異種基板が(111)面を主面とするスピネルであり、前記第1の保護膜は、そのスピネルの(110)面に対して垂直なストライプ形状を有することを特徴とする前記(1)〜(7)のいずれか1項に記載の窒化物半導体の成長方法。 (10) the heterogeneous substrate (111) is a spinel of the surface main surface, the first protective layer, said characterized in that it comprises a vertical stripe shape with respect to (110) plane of spinel (1) a nitride semiconductor method of growing according to any one of (1) to (7).

【0008】(11) 前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成する第3の工程と、第3の工程後、第2の窒化物半導体を前記第1 [0008] (11) the rear second step, a third step of forming a second protective film partially on the first nitride semiconductor, after the third step, the second nitride It said semiconductor first
の窒化物半導体の上に成長させると共に、第2の保護膜の上にまで成長させる第4の工程とを含むことを特徴とする前記(1)〜(10)のいずれ1項に記載の窒化物半導体の成長方法。 Together it is grown on the nitride semiconductor, nitride according to any one of the above (1) to (10), characterized in that it comprises a fourth step of growing up on the second protective layer sEMICONDUCTOR method of growth. (12) 前記第2の保護膜は、第1の窒化物半導体の表面に現れた結晶欠陥上に形成されることを特徴とする前記(11)に記載の窒化物半導体の成長方法。 (12) the second protective film, a nitride semiconductor method of growing according to (11), characterized in that formed on the crystal defects appear in the first nitride semiconductor surface. (13) 前記第2の保護膜は、前記第1の保護膜と平行なストライプ形状を有することを特徴とする前記(1 (13) the second protective film, said characterized in that it comprises a first protective film and the parallel stripes (1
1)または(12)に記載の窒化物半導体の成長方法。 Nitride semiconductor method of growing according to 1) or (12).

【0009】(14) 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1 [0009] (14) on top of the grown nitride semiconductor on a hetero substrate made of a material different from the nitride semiconductor, the first
の保護膜が部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。 The protective film are partially formed, the first nitride semiconductor on the first protective film is grown, the nitride semiconductor is stacked as a device structure over the first nitride semiconductor nitride semiconductor device characterized by comprising a. (15) 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする前記(14)に記載の窒化物半導体素子。 (15) the first protective film, a nitride according to (14), characterized in that it is formed with a surface area greater than the surface area of ​​the formed non portions of the first protective film semiconductor element. (16) 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。 (16) on a heterogeneous substrate made of a nitride semiconductor material different, the first protective film is partially formed with a larger surface area than the surface area of ​​the formed non portions of the first protective film and, nitriding, characterized in that the on the first protective layer is grown first nitride semiconductor becomes nitride semiconductor comprising a device structure over the first nitride semiconductor are stacked thing semiconductor element. (17) 前記第1の窒化物半導体が、総膜厚1μm以上、50μm以下の膜厚を有し、前記異種基板を有していることを特徴とする前記(14)〜(16)のいずれか1項に記載の窒化物半導体素子。 (17) said first nitride semiconductor, the total film thickness 1μm or more, any having a film thickness of not more than 50 [mu] m, and characterized by having the foreign substrate said (14) - (16) the nitride semiconductor device according to item 1 or. (18) 前記第1の窒化物半導体が、総膜厚70μm (18) said first nitride semiconductor, the total film thickness 70μm
以上の膜厚を有し、前記異種基板が除去されてなることを特徴とする前記(14)〜(16)のいずれか1項に記載の窒化物半導体素子。 Or more films having a thickness, the nitride semiconductor device according to any one of the said foreign substrate is characterized by comprising been removed (14) to (16). (19) 前記第1の窒化物半導体が、窓部の幅が5μ (19) said first nitride semiconductor, the width of the window is 5μ
m以下のストライプ状の形状の第1の保護膜を形成した上に成長されたものであることを特徴とする前記(1 Wherein characterized in that it is one that is grown on the formation of the first protective layer of the following stripe shape m (1
4)〜(18)のいずれか1項に記載の窒化物半導体素子。 4) The nitride semiconductor device according to any one of - (18). (20) 上記素子構造となる窒化物半導体が、超格子構造を有するn側窒化物半導体を有していることを特徴とする前記(14)〜(19)のいずれか1項に記載の窒化物半導体素子。 (20) the element a structure nitride semiconductor, nitride according to any one of the characterized in that it has a n-side nitride semiconductor having a superlattice structure (14) to (19) thing semiconductor element. (21) 前記超格子構造を有するn側窒化物半導体にn電極が形成されていることを特徴とする前記(14) (21) wherein, characterized in that the n-electrode on the n-side nitride semiconductor having a superlattice structure is formed (14)
〜(20)のいずれか1項に記載の窒化物半導体素子。 The nitride semiconductor device according to any one of - (20). (22) 前記窓部の幅(Ww)と保護膜の幅(Ws) (22) the window width (Ww) and the width of the protective film (Ws)
の比Ws/Wwが、1〜20であることを特徴とする前記(14)〜(21)のいずれか1項に記載の窒化物半導体素子。 The ratio Ws / Ww is, the nitride semiconductor device according to any one of the which is a 20 (14) - (21) of.

【0010】つまり、本発明の成長方法は、異種基板上に成長された窒化物半導体の上に第1の保護膜を形成し(第1の形態の方法)、第1の窒化物半導体を成長させることにより、結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。 [0010] That is, the growth method of the present invention, the first protective film is formed on the grown nitride semiconductor on a hetero substrate (the method of the first embodiment), growing a first nitride semiconductor by, it is possible to obtain a good nitride semiconductor less crystalline crystal defects. 更に、本発明の第1の形態において、窒化物半導体の上に成長される第1の保護膜が、第1の保護膜が形成されていない部分(窓部)の表面積より大きいの表面積を有して形成されることにより、より結晶欠陥が少なくなり、さらに第1の窒化物半導体が成長し易くなり好ましい。 Furthermore, organic in the first embodiment of the present invention, a first protective film to be grown on the nitride semiconductor, the surface area of ​​the surface area is greater than the first protective film is not formed portion (window portion) by being formed by more crystal defects is reduced, preferably Nari further liable first nitride semiconductor is grown. また、本発明のその他の成長方法は、異種基板の上に、第1の保護膜を形成し(第2の形態の方法)、且つ第1の保護膜の表面積が保護膜が形成されていない窓部の表面積より大きい表面積を有し、この第1の保護膜上に第1の窒化物半導体を成長させることにより、結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。 Further, other methods of growth of the present invention, on the heterogeneous substrate, forming a first protective film (the method of the second embodiment), and the surface area of ​​the first protective film is not formed protective film It has a larger surface area than the surface area of ​​the window, by growing a first nitride semiconductor on the first protective film, it is possible to obtain a good nitride semiconductor less crystalline crystal defects. 第2の形態の成長方法において、異種基板上に直接第1の保護膜を形成し、 In the growth method of the second embodiment, to form a direct first protective layer on the hetero substrate,
露出している異種基板面(保護膜の形成されていない窓部)から第1の窒化物半導体層を成長させると比較的多くの結晶欠陥が発生するが、第1の保護膜の表面積と窓部の表面積とを調整することにより結晶欠陥の少ない第1の窒化物半導体層を得ることができる。 Although relatively many crystal defects from an exposed portion of the heterogeneous substrate surface (a window portion which is not formed in the protective film) is grown first nitride semiconductor layer is generated, the surface area and the window of the first protective film it is possible to obtain the first nitride semiconductor layer with less crystal defects by adjusting the surface area of ​​the part. 更に表面積を調整すると第1の窒化物半導体が良好に窓部に選択成長を始める。 When further adjust the surface area first nitride semiconductor begin selective growth good window.

【0011】更に、本発明の第1及び第2の形態の方法において、異種基板が、その異種基板の主面からオフアングル(傾斜)した主面を有することにより、結晶欠陥の数の少ない窒化物半導体が得られやすくなり、更にオフアングルが連続的に形成されているよりも、ステップ状に形成されているほうが結晶欠陥が少なくなり好ましい。 Furthermore, in the method of the first and second embodiment of the present invention, the heterogeneous substrate is by having an off-angle (inclined) major surfaces from the main surface of the substrate different in a small number of nitride crystal defects sEMICONDUCTOR is easily obtained, than is formed further off-angle is continuous, better formed stepwise preferably Nari less crystal defects.

【0012】更に、本発明の第1及び第2の形態の方法において、異種基板の面方位及び/又は第1の保護膜の形状などを特定して行うことにより、結晶欠陥の数をより減少させることができ好ましい。 Furthermore, in the first and method of the second embodiment of the present invention, by performing such identifying and the shape of the plane orientation and / or the first protective film of heterogeneous substrate, reduces more the number of crystal defects the preferred can be.

【0013】更に、本発明の第1及び第2の形態の方法において、第1の保護膜が、窓部の幅(保護膜と保護膜との距離)が5μm以下のストライプ状として形成されていると、異種基板と窒化物半導体との界面で発生する結晶欠陥が第1の窒化物半導体の表面方向に転位しにくくなり、第1の窒化物半導体の表面に現れる結晶欠陥が少なくなり好ましい。 Furthermore, in the first and method of the second embodiment of the present invention, the first protective layer, (the distance between the protective film and the protective film) width of the window portion is formed as following stripe 5μm Being, crystal defects generated at the interface between the heterogeneous substrate and the nitride semiconductor is not easily dislocated in the direction of the surface of the first nitride semiconductor, preferably Nari less crystal defects appearing on the surface of the first nitride semiconductor. 更に窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwを、1〜20となるように調整することにより、結晶欠陥の転位がさらに減少する傾向が見られ、第1の窒化物半導体の表面に現れる結晶欠陥がより減少し好ましい。 Furthermore the ratio Ws / Ww width (Ws) of the protective film window width (Ww), by adjusting such that 1-20, tended to decrease the dislocation of the crystal defects further, first crystal defects appearing in the nitride semiconductor surface is more reduced preferred.

【0014】また本発明の第1及び第2の形態の方法において、好ましくは、前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成し、この上に第2の窒化物半導体を第2の保護膜の上にまで成長させることにより、結晶欠陥の転位を更に良好に抑えられ、 [0014] In the method of the first and second embodiment of the present invention, preferably, after the second step, the second protective layer is partially formed on the first nitride semiconductor, the by growing a second nitride semiconductor on to the top of the second protective film, better suppressed dislocation of crystal defects,
第2の窒化物半導体の表面に現れる結晶欠陥がより一層減少し好ましい。 Preferred crystal defects appearing in the second nitride semiconductor surface is further reduced. 更に、第2の保護膜が、第1の窒化物半導体の表面に現れた結晶欠陥上に、結晶欠陥を覆うように形成されると、結晶欠陥の転位をさらに良好に防止でき好ましい。 Furthermore, the second protective film, on the crystal defects appear in the first nitride semiconductor surface and is formed to cover the crystal defects, preferably can better prevent the dislocation of the crystal defects.

【0015】さらにまた、第2の保護膜が、第1の保護膜と平行なストライプ形状を有して形成されていると、 [0015] Furthermore, when the second protective film is formed with a first protective film and the parallel stripes,
本発明の効果を得るのに好ましい。 It preferred for obtaining the effects of the present invention. これは、例えば第1 This is, for example, the first
の保護膜をサファイアA面に対して垂直な方向に設けた場合、サファイアR面に対して垂直な方向で設けた場合、及びスピネル(110)面に対して垂直な方向で設けた場合、第1の保護膜のストライプと、第2の保護膜のストライプとが、同じ平行方向で設けられていることを意味する。 If a protective film in a direction perpendicular to the sapphire A plane, when provided in a direction perpendicular to the sapphire R face, and when provided in a direction perpendicular to the spinel (110) plane, the and stripes 1 of the protective layer, and the stripe of the second protective film, means that are provided in the same parallel direction.

【0016】本発明の窒化物半導体素子は、前記本発明の第1の形態の方法により得られる結晶欠陥の少ない第1の窒化物半導体上に素子構造となる窒化物半導体を積層することにより形成(第1の形態の窒化物半導体素子)されているので、素子構造の結晶性が向上し良好な性能を有する窒化物半導体素子となる。 The nitride semiconductor device of the present invention is formed by laminating a nitride semiconductor, wherein the first form first few crystal defects obtained by the method of the nitride semiconductor on the device structure of the present invention because it is (first embodiment nitride semiconductor device), a nitride semiconductor device having good performance improves the crystallinity of the device structure. 更に、本発明の第1の形態の窒化物半導体素子において、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成された第1の窒化物半導体上に素子構造を積層されたものであると、第1の窒化物半導体の表面に現れている結晶欠陥が少ないので更に良好な性能を有する窒化物半導体素子を得ることができ好ましい。 Further, in the first embodiment of the nitride semiconductor device of the present invention, the first protective film is first formed with a larger surface area than the surface area of ​​the formed non portions of the first protective film When the device structure on a nitride semiconductor in which are laminated, preferably it is possible to obtain a nitride semiconductor device having a first even better performance because fewer crystal defects appearing on the surface of the nitride semiconductor.

【0017】本発明のその他の窒化物半導体素子は、前記本発明の第2の形態の方法により得られる結晶欠陥の少ない第1の窒化物半導体上に素子構造となる窒化物半導体を積層することにより形成(第2の形態の窒化物半導体素子)されているので、結晶性が向上し良好な性能を有する窒化物半導体素子となる。 [0017] Other nitride semiconductor device of the present invention, by laminating a nitride semiconductor, wherein a second embodiment the first few crystal defects obtained by the method of the nitride semiconductor on the device structure of the present invention because it is formed (nitride semiconductor device of the second embodiment), it becomes a nitride semiconductor device having good performance improves crystallinity.

【0018】更に、本発明の第1及び第2の形態の窒化物半導体素子において、第1の保護膜が、窓部の幅が5 Furthermore, in the first and the nitride semiconductor device of the second embodiment of the present invention, the first protective film, the width of the window portion 5
μm以下のストライプ状であると、第1の窒化物半導体の結晶欠陥がより少なくなり、素子性能が更に向上し好ましい。 If it is μm or less stripe, crystal defects of the first nitride semiconductor is less, the device performance is further improved preferably. また、素子構造となる窒化物半導体として、超格子構造を有するn側窒化物半導体が形成され、またこの超格子構造のn側窒化物半導体にn電極が形成され、 Further, as a nitride semiconductor which becomes the device structure, the n-side nitride semiconductor having a superlattice structure is formed, and n electrode is formed on the n-side nitride semiconductor superlattice structure,
また窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/ The window width (Ww) and the width of the protective film (Ws) ratio Ws /
Wwが1〜20であると本発明の効果をより良好に得られ易くなる。 Ww tends better obtained the effects of the present invention is 1 to 20.

【0019】 [0019]

【発明の実施の形態】以下に本発明の第1の形態の成長方法の一形態の具体的な模式図を例にとって、本発明の成長方法について更に詳細に説明する。 For the first example the specific schematic diagram of one embodiment of a growth method of the present invention in the following DETAILED DESCRIPTION OF THE INVENTION, will be described in more detail growth method of the present invention. 本発明の第1の形態の成長方法と、第2の形態の成長方法とは、第1の工程で第1の保護膜の形成面が、異種基板上に窒化物半導体層(例えばバッファ層、GaN層等)を成長させた面(第1の形態)であるか、異種基板面(第2の形態) A first embodiment the method of growth of the present invention, the growth method of the second embodiment, formation surface of the first protective film in the first step, the nitride semiconductor layer on a hetero substrate (e.g. a buffer layer, surface on which the GaN layer was grown, etc.) (or a first mode), different substrate surface (the second embodiment)
であるかが異なり、更に、第2の形態で異種基板面に保護膜を形成する場合には第1の窒化物半導体層が成長し易いように、予め第1の保護膜の表面積と窓部の表面積の大きさを調整して行う点が相違するが、他はほぼ同様である。 Or differently a further, when forming a protective film on the heterogeneous substrate surface in the second embodiment to facilitate the first nitride semiconductor layer grown, the surface area and the window portion of the previously first protective film Although the point, by adjusting the size of the surface area is different, the others are substantially similar. 第1の形態においても、第1の保護膜の表面積と窓部の幅を調整して行うとより良好に第1の窒化物半導体が成長できる。 Also in the first embodiment, the first nitride semiconductor is performed by adjusting the width of the surface area and the window portion of the first protective layer more satisfactorily can be grown. まず、本発明の第1の形態の成長方法について説明し、次に本発明の第2の形態の成長方法について説明する。 First, description will be given of a first embodiment of a growth method of the present invention, it will be described growth method of the second embodiment of the present invention.

【0020】図1乃至図6は、本発明の第1の形態の成長方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的な断面図である。 [0020] FIGS. 1-6 are schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the first embodiment of the growth method of the present invention. なお図において、 In FIG,
1は異種基板、2は窒化物半導体層、3は第1の窒化物半導体層、4は第2の窒化物半導体層、11は第1の保護膜、12は第2の保護膜を示す。 1 foreign substrate, 2 is a nitride semiconductor layer, 3 a first nitride semiconductor layer, a second nitride semiconductor layer 4, 11 is a first protective film, 12 denotes a second protective film.

【0021】本発明の第1の形態の成長方法では、第1 [0021] In the growth method of the first embodiment of the present invention, the first
の工程において、図1に示すように異種基板1上に成長させたバッファ層の上に、窒化物半導体層2を成長させ、この窒化物半導体層2上に第1の保護膜11を部分的に形成する。 In the process, on the buffer layer grown on the heterogeneous substrate 1 as shown in FIG. 1, by growing a nitride semiconductor layer 2, part of the first protective film 11 on the nitride semiconductor layer 2 form to. 本発明で用いることのできる異種基板1 Heterogeneous substrate 1 which can be used in the present invention
としては、窒化物半導体と異なる材料よりなる基板であればどのようなものでも良く、例えば、サファイアC面の他、R面、A面を主面とするサファイア、スピネル(MgA1 24 )のような絶縁性基板、SiC(6H、 As it may be mentioned any substrate made of a material different from the nitride semiconductor, for example, other sapphire C plane, sapphire having the principal R-plane, A plane, spinel (MgA1 2 O 4) such an insulating substrate, SiC (6H,
4H、3Cを含む)、ZnS、ZnO、GaAs、S 4H, including 3C), ZnS, ZnO, GaAs, S
i、及び窒化物半導体と格子整合する酸化物基板等、従来知られている窒化物半導体と異なる基板材料を用いることができる。 i, and an oxide substrate such that the nitride semiconductor and the lattice matching may use different substrate materials and a nitride semiconductor known in the art. さらに前記基板材料の主面をオフアングルさせた基板、さらに好ましくはステップ状にオフアングルさせた基板を用いることもできる。 Further, the substrate main surface was allowed to off-angle of the substrate material, more preferably it is also possible to use a substrate obtained by off-angle stepwise. このように異種基板の主面がオフアングルされていると結晶欠陥がより少なくなり好ましい。 Thus the main surface of different substrates are preferred Nari less is the crystal defects are off-angle.

【0022】図1に示される異種基板1上に形成されているバッファ層2としては、例えばAlN、GaN、A Examples of the buffer layer 2 formed on the heterogeneous substrate 1 illustrated in FIG. 1, for example AlN, GaN, A
lGaN、InGaN等を900℃以下の温度で、膜厚数十オングストローム〜数百オングストロームで成長させてなるものである。 LGaN, an InGaN etc. at 900 ° C. below the temperature is made by growing a film thickness of several tens angstroms to several hundred angstroms. このバッファ層は、異種基板1と窒化物半導体層2との格子定数不正を緩和するために形成されるが、窒化物半導体の成長方法、基板の種類等によっては省略することも可能である。 The buffer layer is formed in order to mitigate unauthorized lattice constant between the heterogeneous substrate 1 and the nitride semiconductor layer 2, a method of growing a nitride semiconductor, the type of substrate, etc. can be omitted. またバッファ層は、異種基板と窒化物半導体層2との格子定数不正を緩和し結晶欠陥の発生を防止するのに好ましい。 The buffer layer may mitigate unauthorized lattice constant between the heterogeneous substrate and the nitride semiconductor layer 2 is preferred to prevent the occurrence of crystal defects.

【0023】本発明の第1の形態の成長方法において、 [0023] In the growth method of the first embodiment of the present invention,
第1の工程後に成長される窒化物半導体層2としては、 As the nitride semiconductor layer 2 is grown after the first step,
アンドープ(不純物をドープしない状態、undop Undoped (state that does not doped with impurities, undop
e)のGaN、n型不純物をドープしたGaN、またS GaN of e), GaN doped with n-type impurities, also S
iをドープしたGaNを用いることができる。 i can be used doped GaN a. また窒化物半導体2は、高温、具体的には900℃〜1100 The nitride semiconductor 2, high temperature, specifically 900 ° C. C. to 1100
℃、好ましくは1050℃で異種基板上に成長され、膜厚は特に限定されないが、例えば1〜20μm、好ましくは2〜10μmである。 ° C., preferably grown on a foreign substrate at 1050 ° C., but the thickness is not particularly limited, for example 1 to 20 [mu] m, preferably 2 to 10 [mu] m. 窒化物半導体層2の膜厚が上記範囲であると窒化物半導体層2と第1の窒化物半導体の総膜厚が抑えられウエハの反り(異種基板を有する状態での反り)が防止でき好ましい。 Preferably prevented (warped in a state with foreign substrate) thickness of the nitride semiconductor layer 2 is warpage of the wafer the total thickness of the nitride semiconductor layer 2 first nitride semiconductor is suppressed In the above-mentioned range .

【0024】第1の保護膜11の材料としては、保護膜表面に窒化物半導体が成長しないか、若しくは成長しにくい性質を有する材料を好ましく選択し、例えば酸化ケイ素(SiO X )、窒化ケイ素(Si XY )、酸化チタン(TiO X )、酸化ジルコニウム(ZrO X )等の酸化物、窒化物、またこれらの多層膜の他、1200℃以上の融点を有する金属等を用いることができる。 Examples of the material of the first protective film 11, or a nitride semiconductor on the protective film surface does not grow, or little aptitude to preferably select a material having a growth, for example, silicon oxide (SiO X), silicon nitride ( Si X N Y), titanium oxide (TiO X), an oxide such as zirconium oxide (ZrO X), nitrides, or other of these multilayer films, it is possible to use a metal or the like having a 1200 ° C. or more melting point. これらの保護膜材料は、窒化物半導体の成長温度600℃〜11 These protective film material, the growth temperature of 600 ° C. to 11 of the nitride semiconductor
00℃の温度にも耐え、その表面に窒化物半導体が成長しないか、成長しにくい性質を有している。 00 withstand the temperature of ° C., or a nitride semiconductor does not grow on the surface, it has grown little aptitude. 保護膜材料を窒化物半導体表面に形成するには、例えば蒸着、スパッタ、CVD等の気相製膜技術を用いることができる。 To form the protective film material in the nitride semiconductor surface can be used such as evaporation, sputtering, a gas phase film forming technique such as CVD.
また、部分的(選択的)に形成するためには、フォトリソグラフィー技術を用いて、所定の形状を有するフォトマスクを作製し、そのフォトマスクを介して、前記材料を気相製膜することにより、所定の形状を有する第1の保護膜11を形成できる。 In order to form the partial (selective), using a photolithography technique, to prepare a photomask having a predetermined shape, through the photomask, by vapor-phase film forming said material to form a first protective film 11 having a predetermined shape. 第1の保護膜11の形状は特に問うものではなく、例えばドット、ストライプ、碁盤面状の形状で形成できるが、後に述べるように、ストライプ状の形状で特定の面方位に形成することが望ましい。 The shape of the first protective film 11 is not asking particularly, for example dots, stripes, can be formed in a checkerboard surface shape, as described later, it is desirable to form the specific plane direction in stripe shape . また第1の保護膜11の表面積は窓部の表面積よりも大きくした方が格子欠陥の少ない第1の窒化物半導体3が得られ易くなり好ましい。 The surface area of ​​the first protective film 11 is Nari likely better to greatly obtained first nitride semiconductor 3 fewer lattice defects than the surface area of ​​the window preferred.

【0025】第1の保護膜の表面積が、第1の保護膜が形成されていない部分(窓部)の表面積より大きくなるように、第1の保護膜11が形成されることが好ましい。 The surface area of ​​the first protective film, to be greater than the surface area of ​​the first protective film is not formed portion (window portion), it is preferable that the first protective film 11 is formed. このように第1の保護膜の表面積を大きくすると、 This large surface area of ​​the first protective layer,
異種基板と窒化物半導体の界面で生じる結晶欠陥の転位が第1の保護膜により抑制され、更に窓部から転位した結晶欠陥が途中で転位を中断しやすくなり好ましい。 Dislocations of the crystal defects generated at the interface between the hetero-substrate and the nitride semiconductor is suppressed by the first protective film, preferably easily interrupted dislocations prematurely crystal defect was further transition from the window unit. 第1の保護膜の表面積及び窓部の表面積の調整は、保護膜の形状によっても異なるが、例えば保護膜がストライプ状の形状の場合、保護膜のストライプの幅と窓部の幅を調整することにより行うことができる。 Adjustment of the surface area of ​​the surface area and the window portion of the first protective film varies depending the shape of the protective film, for example, the protective film is the case of the striped shape, adjusting the width of the window portion of the stripe of the protective film it can be carried out by. 第1の保護膜1 The first protective film 1
1の大きさは特に限定しないが、例えばストライプで形成した場合、好ましいストライプ幅は0.5〜100μ If the first size is not particularly limited, which is formed, for example, a stripe, preferably stripe width 0.5~100μ
m、さらに好ましくは1μm〜50μm程度の幅で形成することが望ましく、またストライプピッチは、ストライプ幅よりも狭くすることが望ましい。 m, more preferably it is desirable to form a width of about 1 m to 50 m, also stripe pitch is preferably narrower than the stripe width. つまり保護膜の表面積を窓よりも大きくする方が、結晶欠陥の少ない窒化物半導体層が得られる。 That person to be larger than the window surface area of ​​the protective film is less nitride semiconductor layer crystal defects is obtained.

【0026】更に、保護膜と窓部の表面積を調整する好ましい形態としては、第1の保護膜11をストライプ状とし、窓部の幅を5μm以下に調整することが好ましく、さらに好ましくは窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比、Ws/Wwを1〜2 Furthermore, as a preferred form of adjusting the surface area of ​​the protective film and the window portion, the first protective film 11 is a stripe shape, it is preferable to adjust the width of the window to 5μm or less, more preferably window the ratio of the width (Ww) and stripe width of the first protective film (Ws), the Ws / Ww 1 to 2
0となるように調整して行う。 Do 0 and so as to adjust to. このように第1の保護膜11と窓部の幅やWs/Wwを調整して第1の窒化物半導体を成長させると、非常に結晶欠陥の少ない結晶性の良好な窒化物半導体を得ることができる。 Thus when growing a first nitride semiconductor by adjusting the width and Ws / Ww of the first protective film 11 and the window unit, to obtain a very good nitride semiconductor less crystalline crystal defects can. 窓部の幅の好ましい値は、3μm以下であり、より好ましくは、1μ Preferred values ​​for the width of the window is a 3μm or less, more preferably, 1 [mu]
m以下であり、下限値は0.1μm以上である。 m or less, the lower limit is 0.1μm or more. このように窓部の幅を調整すると、より結晶欠陥の少ない窒化物半導体層が得られる。 In this way adjusting the width of the window, less more crystal defects nitride semiconductor layer. ストライプ状の保護膜の幅は、 The width of the stripe-shaped protective film,
上記範囲があげられるが特に窓部の幅を5μm以下とする場合は、2〜30μmであり、好ましくは5〜20μ If the above-mentioned range and the like is to be less in particular 5μm width of the window portion is 2 to 30 m, preferably 5~20μ
mであり、より好ましくは5〜15μmである。 M, and more preferably from 5 to 15 [mu] m. この範囲であると結晶欠陥の少ない窒化物半導体層が得られ好ましい。 A is the preferred low nitride semiconductor layer is obtained crystal defects this range. また、ストライプ状の保護膜の膜厚は、特に限定されないが、例えば0.01〜5μmであり、好ましくは0.1〜3μmであり、より好ましくは0.1〜2 The thickness of the stripe-shaped protective film is not particularly limited, for example, 0.01 to 5 [mu] m, preferably 0.1 to 3 m, more preferably 0.1 to 2
μmである。 It is μm. この範囲であると効果を得るのに好ましい。 It preferred for obtaining the effects Within this range. また、窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwは、1〜20であり、好ましくは1〜10である。 The ratio Ws / Ww of the window width (Ww) and the width of the protective film (Ws) is 1 to 20, preferably 1 to 10. 1以下であると窓部と保護膜上に結晶欠陥が発生し易くなり、20以上であると保護膜上に成長する第1 Crystal defects are easily generated in some the window portion and the protective film on the 1 below, first grown on the protective film to be 20 or more
の窒化物半導体が完全にくっつかず保護膜上に空洞部ができ易くなる。 Nitride semiconductor is easily able cavity on the protective film not adhere completely in.

【0027】次に、第2の工程では、図2に示すように、第1の保護膜11を形成した窒化物半導体層2上に第1の窒化物半導体3を成長させる。 Next, in the second step, as shown in FIG. 2, to grow the first nitride semiconductor 3 on the nitride semiconductor layer 2 formed with the first protective film 11. 窒化物半導体層2 Nitride semiconductor layer 2
の上に成長させる第1の窒化物半導体3としては、特に限定されないが、好ましくはアンドープ(不純物をドープしない状態、undope)のGaN、若しくはn型不純物をドープしたGaNが挙げられる。 The first nitride semiconductor 3 grown over, is not particularly limited, preferably (without doped with impurities, undope) undoped GaN of, or GaN can be cited doped with n-type impurity.

【0028】図2に示すように、第1の保護膜11を形成した窒化物半導体層2の上に第1の窒化物半導体層3 As shown in FIG. 2, the first nitride semiconductor layer 3 on the nitride semiconductor layer 2 formed with the first protective film 11
を成長させると、第1の保護膜11の上には第1の窒化物半導体層3が成長せず、露出した窒化物半導体層2上に、第1の窒化物半導体層3が選択成長される。 When growing, on the first protective film 11 is not grow the first nitride semiconductor layer 3, on the exposed nitride semiconductor layer 2, a first nitride semiconductor layer 3 is selectively grown that. さらに成長を続けると、第1の窒化物半導体層3が第1の保護膜11の上で横方向に成長し、隣接した第1の窒化物半導体層3同士でつながって、図3に示すように、あたかも第1の保護膜11の上に第1の窒化物半導体層3が成長したかのような状態となる。 Continuing to grow, first nitride semiconductor layer 3 is grown in the lateral direction on the first protective film 11, connected by a first nitride semiconductor layer 3 between adjacent, as shown in FIG. 3 to, as if the first nitride semiconductor layer 3 becomes a state as if grown on the first protective film 11.

【0029】このように成長した第1の窒化物半導体層3の表面に現れる結晶欠陥(貫通転位)は、従来のものに比べ非常に少なくなる。 The crystal defects that appear in this way grown first surface of the nitride semiconductor layer 3 (threading dislocations) is very small compared with the conventional. しかし、第1の窒化物半導体層3の成長初期における窓部の上部と第1の保護膜11 However, the top of the window in the initial growth of the first nitride semiconductor layer 3 and the first protective film 11
の上部のそれぞれの結晶欠陥の数は著しく異なる。 The number of each of the crystal defects in the upper vary significantly. つまり、異種基板1上部の第1の保護膜11が形成されていない部分(窓部)に成長されている成長初期の第1の窒化物半導体層3には、異種基板1と窒化物半導体層(例えば図2の場合はバッファ層)との界面から結晶欠陥が発生し縦方向に転位し易い傾向があるが、第1の保護膜11の上部に成長されている成長初期の第1の窒化物半導体層3には、縦方向へ転位している結晶欠陥はほとんどない。 That is, the first protective film 11 is not formed portion first nitride semiconductor layer 3 of the initial growth stage, which is grown in the (window portion) of the heterogeneous substrate 1 top, heterogeneous substrate 1 and the nitride semiconductor layer (for example, in the case of FIG. 2 buffer layer) there is a tendency to dislocation longitudinally crystal defects generated from the interface between the first nitride initial growth that is grown on top of the first protective film 11 the thing semiconductor layer 3, crystal defects are dislocations in the longitudinal direction is little.

【0030】例えば、図3に示すウエハの窒化物半導体結晶の結晶欠陥による貫通転位の模式的な図のように、 [0030] For example, as the schematic diagram of threading dislocations due to crystal defects of the nitride semiconductor crystal wafer shown in FIG. 3,
異種基板1から第1の窒化物半導体層3の表面方向に向かう複数の細線により示されるような結晶欠陥が発生、 Crystal defects as indicated by a plurality of thin lines extending from the heterogeneous substrate 1 to the first surface direction of the nitride semiconductor layer 3 is generated,
転位していると考えられる。 It is considered to be dislocations. 図3に示される窓部の結晶欠陥は、異種基板1と窒化物半導体との格子定数のミスマッチにより、異種基板1と窒化物半導体との界面に、 Crystal defects of the window portion shown in Figure 3, the lattice constant mismatch between the dissimilar substrate 1 and the nitride semiconductor, the interface between the heterogeneous substrate 1 and the nitride semiconductor,
非常に多く発生する。 Very frequently it occurs. そして、この窓部の結晶欠陥のほとんどは、第1の窒化物半導体層3を成長中、異種基板1と窒化物半導体との界面から表面方向に向かって転位をする。 Then, most of the crystal defects of the window portion, growing a first nitride semiconductor layer 3, from the interface with the heterogeneous substrate 1 and the nitride semiconductor toward the surface direction of the dislocations. しかし、この窓部から発生した結晶欠陥は、図3に示すように、第1の窒化物半導体層3の成長初期には転位し続けているが、第1の窒化物半導体層3が成長を続けるうちに、途中で表面方向に転位する結晶欠陥の数が激減する傾向にあり、第1の窒化物半導体層3の表面まで転位する結晶欠陥が非常に少なくなる。 However, the crystal defects generated from the window, as shown in FIG. 3, the initial growth of the first nitride semiconductor layer 3 continues to dislocation, but the first nitride semiconductor layer 3 is grown while continuing tend number depleted of crystal defects dislocations in the surface direction in the middle, crystal defect dislocations to the surface of the first nitride semiconductor layer 3 is very small. また、第1の保護膜11上部に形成された第1の窒化物半導体層3は、異種基板1から成長したものではなく隣接する第1の窒化物半導体層3が成長中につながったものであるため、基板から成長した窒化物半導体層2上部に成長した第1の窒化物半導体層3の部分に比べて、成長のはじめから結晶欠陥が非常に少ない。 The first nitride semiconductor layer 3 formed on the first protective film 11 top, in which the first nitride semiconductor layer 3 adjacent rather than those grown from the heterogeneous substrate 1 led to the growing there, compared to a portion of the first nitride semiconductor layer 3 grown on the nitride semiconductor layer 2 upper grown from the substrate, very few crystal defects from the beginning of growth. この結果、成長終了後の第1の窒化物半導体層3の表面(保護膜上部及び窓部上部)には、転位した結晶欠陥が非常に少なく、あるいは透過型電子顕微鏡観察によると保護膜上部にはほとんど見られなくなる。 As a result, the first nitride semiconductor layer 3 of the surface after completion of growth (protective film top and window top), dislocation and crystal defects are very small, or a protective film upper portion was observed through a transmission electron microscope not be seen most. この結晶欠陥の非常に少ない第1の窒化物半導体層3を、素子構造となる窒化物半導体の成長基板に用いることにより、従来よりも結晶性に優れた窒化物半導体素子を実現できる。 A first nitride semiconductor layer 3 very little of the crystal defects, the use of the growth substrate of a nitride semiconductor as a device structure, excellent nitride semiconductor device crystallinity can be achieved than before. また、上記のような本発明のGaNの成長による結晶欠陥の発生や、転位の傾向が見られることから、窓部の表面積を保護膜の表面積に比較して小さくすることが好ましい。 Further, generation of crystal defects due to the growth of GaN of the invention as described above, since the tendency of the dislocation is observed, it is preferable to reduce by comparing the surface area of ​​the window portion on the surface area of ​​the protective film.

【0031】また、第1の窒化物半導体層3の表面の窓部及び保護膜の上部共に結晶欠陥が少なくなるが、成長初期に結晶欠陥が多かった窓部の上部に成長した第1の窒化物半導体層3の表面には、保護膜上部に成長したものに比べやや結晶欠陥が多い傾向がある。 Further, the crystal defects at the top both the window and the protective film of the first nitride semiconductor layer 3 of the surface is reduced, the first nitride grown on top of the initial growth crystal defects were many window on the surface of the object semiconductor layer 3 tends somewhat many crystal defects than those grown in the protective film thereon. このことは、 This means that,
恐らく第1の窒化物半導体層3の成長の途中で、多くの結晶欠陥の転位が止まったものの、わずかに転位を続ける結晶欠陥が窓部のほぼ直上部に転位し易い傾向があるのではないかと考えられる。 Perhaps during the growth of the first nitride semiconductor layer 3, although stopped translocation of many crystal defects, crystal defects continue slightly dislocations not there is tendency to dislocation substantially right above the window It is considered one.

【0032】このような結晶欠陥の転位の違いによる結晶欠陥の数を断面TEMにより観察すると、窓部上部のみに転位が観測され保護膜上部にはほとんど欠陥が見られなくなる。 [0032] Observing the number of crystal defects due to differences in the translocation of such crystal defects by section TEM, it observed dislocations only the window portion upper not be almost no defects in the protective film thereon. 好ましい形態においては、窓部上部の結晶欠陥密度が、ほぼ10 6個/cm 2以下、好ましい条件においては10 5個/cm 2以下であり、保護膜上部では、 In a preferred form, the crystal defect density of the window top, approximately 10 6 / cm 2 or less, in a preferred condition is 10 5 / cm 2 or less, the protective film upper,
ほぼ10 5個/cm 2以下、好ましい条件においては10 Approximately 10 5 cells / cm 2 or less, in the preferred conditions are 10
4個/cm 2以下である。 It is 4 / cm 2 or less. 結晶欠陥は、例えば窒化物半導体をドライエッチングした際、そのエッチング面に表出するエッチピットの数を計測することにより測定できる。 Crystal defects, for example, a nitride semiconductor upon dry etching, can be measured by counting the number of etch pits exposed to the etched surface.

【0033】第1の窒化物半導体層3の膜厚としては、 [0033] The thickness of the first nitride semiconductor layer 3,
先に形成した第1の保護膜の膜厚、大きさによっても異なるが、保護膜の表面を覆うように第1の窒化物半導体層を成長させるために、保護膜の膜厚に対して少なくとも10倍以上、さらに好ましくは50倍以上の膜厚で成長させることが望ましい。 The first protective film having a thickness of the previously formed varies depending the size, in order to grow the first nitride semiconductor layer so as to cover the surface of the protective film, at least with respect to the film thickness of the protective film 10 times or more, more preferably desirably it is grown to the thickness of more than 50 times. 更に、第1の窒化物半導体の膜厚は、前記したように結晶欠陥の転位が第1の窒化物半導体の成長の途中で激減する傾向があるので、結晶欠陥の転位が減少し易い膜厚以上に調整することが好ましい。 Further, the first nitride semiconductor film thickness, dislocations of crystal defects as described above tends to depleted in the middle of the first nitride semiconductor growth tends thickness dislocation of crystal defects is reduced it is preferable to adjust the above. また更に、第1の窒化物半導体は、この上に素子構造となる窒化物半導体を成長させるための基板となるが、素子構造を形成するには異種基板や保護膜等を予め除去して第1の窒化物半導体のみとしてから行う場合と、異種基板等を残して行う場合がある。 Furthermore, the first nitride semiconductor is as a substrate for growing a nitride semiconductor which becomes the device structure thereon, to form a device structure is removed in advance foreign substrate or a protective film such as a a case where after only one of the nitride semiconductor, there is a case where leaving heterogeneous substrate. また異種基板などの除去は素子構造を形成した後に除去してもよい。 The removal of such foreign substrate may be removed after forming the device structure.
第1の窒化物半導体上に素子構造を形成する際に、異種基板の有無により第1の窒化物半導体の膜厚が素子構造の形成のし易さに影響を与えることから、第1の窒化物半導体の膜厚は、第1の保護膜を覆い、結晶欠陥の転位を減らすことに、さらに異種基板等を除去してまたは除去せずに素子構造を形成する等の製造工程の違い等を加味して調整されることが望ましい。 In forming the device structure in the first nitride semiconductor, since the thickness of the first nitride semiconductor affects formation easiness of the element structure by the presence or absence of the heterogeneous substrate, the first nitride sEMICONDUCTOR film thickness covers the first protective layer, to reduce the dislocation of the crystal defects, a further difference of the manufacturing process such as forming a device structure without removal to or removing foreign substrate or the like, etc. it is desirable to be adjusted in consideration.

【0034】異種基板や保護膜等を除去する場合、第1 [0034] When removing the foreign substrate and the protective film or the like, first
の窒化物半導体の膜厚は50μmより厚く1mm以下程度の膜厚に成長され、例えば、好ましくは70〜500 Nitride semiconductor of thickness is grown to a thickness on the order less thicker 1mm than 50 [mu] m, for example, preferably from 70 to 500
μm、より好ましくは100〜300μm、更に好ましくは100〜250μmである。 [mu] m, more preferably 100 to 300 [mu] m, more preferably from 100 to 250 [mu] m. この範囲であると素子構造となる窒化物半導体の成長の点で好ましく、また研磨して下地層及び保護膜を除去しても、第1の窒化物半導体にクラックが入りにくくハンドリングが容易となり好ましい。 Preferable in terms of growth of nitride semiconductor Within this range the device structure, also be polished to remove the underlying layer and the protective layer, preferably it is easy to difficult handling cracked in the first nitride semiconductor . また、異種基板を除去すると、素子構造を形成する際に窒化物半導体基板に反りがなくなり、結晶性の良好な素子構造が得られ易くなり好ましい。 Furthermore, removal of foreign substrates, there is no warp in the nitride semiconductor substrate during the formation of the device structure, preferably Nari liable excellent device structure of crystallinity is obtained. また異種基板や保護膜等を残して行う場合、第1の窒化物半導体の膜厚は1〜50μm、好ましくは2〜40μm、より好ましくは5〜30μm、もっとも好ましくは10〜2 The case of leaving foreign substrate or a protective film or the like, the first nitride semiconductor film thickness 1 to 50 [mu] m, preferably 2~40Myuemu, more preferably 5 to 30 [mu] m, most preferably 10 to 2
0μmである。 It is 0μm. この範囲であると異種基板と窒化物半導体の熱膨張係数差によるウエハの反りが防止でき、更に素子基板となる第1の窒化物半導体の上に素子構造となる窒化物半導体を良好に成長させることができる。 Within this range it is possible to prevent warping of the wafer due to thermal expansion coefficient difference heterogeneous substrate and the nitride semiconductor, to satisfactorily grow the nitride semiconductor further a device structure on the first nitride semiconductor serving as the element substrate be able to.

【0035】異種基板上に窒化物半導体を成長させると、異種基板の種類によっても異なるが、異種基板との熱膨張係数差により、成長後にウェーハ全体が反り易くなり、その反りは窒化物半導体を厚膜で成長させるほど大きくなる傾向にある。 [0035] When growing a nitride semiconductor on foreign substrates varies depending on the type of heterogeneous substrate, the difference in thermal expansion coefficient between the heterogeneous substrate, the entire wafer is easily warped after growth, the warp nitride semiconductor It tends to increase enough to grow a thick film. 異種基板を有するウェーハの窒化物半導体層に数々の加工を施して、動作する構造とする際に、ウェーハが反ってしまった状態では、窒化物半導体を加工するのは難しい傾向にある。 Subjected to numerous processing the nitride semiconductor layer of the wafer with a foreign substrate, when the operating structures, in the state where wafer had warped, is a difficult tendency for processing a nitride semiconductor. 従って、異種基板を有する窒化物半導体素子とする場合、第1の窒化物半導体層の膜厚は、ウェーハが反り返っても異種基板をつけたままで加工し易い膜厚、即ち50μm以下の膜厚が望ましい。 Therefore, when the nitride semiconductor device having a hetero-substrate, the thickness of the first nitride semiconductor layer is likely thickness processed while the wafer is attached heterogeneous substrate is also warped, that is, the film thickness of not more than 50μm desirable. なお、1μmは保護膜の上に窒化物半導体が成長できる限界値を示している。 Incidentally, 1 [mu] m represents the limit values ​​nitride semiconductor can be grown on the protective film. 異種基板をそのまま残して素子構造を形成してなる窒化物半導体素子の場合、保護膜上に成長させる第1の窒化物半導体層は1× When the nitride semiconductor device of the different type of substrate while leaving by forming a device structure, the first nitride semiconductor layer grown on the protective film 1 ×
10 16 /cm 3 〜5×10 19 /cm 3の範囲でn型不純物をドープしたGaNとすることが最も好ましい。 It is most preferable that the GaN doped with n-type impurity in the range of 10 16 / cm 3 ~5 × 10 19 / cm 3.

【0036】異種基板を除去してなる窒化物半導体素子の場合、異種基板の除去の際の第1の窒化物半導体への割れや欠け等の発生の防止、及びデバイス工程でのハンドリング性の向上のために、第1の窒化物半導体層の膜厚は、50μmより大きい膜厚であることが好ましい。 In the case of a nitride semiconductor device formed by removing the foreign substrate, prevention of cracking or chipping occurs in the first nitride semiconductor at the time of removal of the different substrates, and improved handling properties in a device process for the thickness of the first nitride semiconductor layer is preferably in 50μm greater thickness.
このような膜厚を第1の窒化物半導体が有していると、 When such a thickness first nitride semiconductor has,
上記したようにウエハの反りが大きくなる傾向がより強くなるので、異種基板を除去してから第1の窒化物半導体層上に素子構造を形成することが好ましい。 Since the tendency warpage of the wafer is increased as described above is stronger, it is preferred to form a device structure on a first nitride semiconductor layer after removing the foreign substrate. このように異種基板を除去すると、素子構造を形成するための基板となる第1の窒化物半導体の反りがなくなり、素子構造となる窒化物半導体を良好に形成し易くなる。 With this removal of the foreign substrate, there is no first nitride semiconductor warping as a substrate for forming a device structure, it tends to satisfactorily form the nitride semiconductor to be a device structure. また、 Also,
第1の窒化物半導体層の膜厚の上限は、特に限定されないが、あまりにも厚過ぎると、成長時間がかかり過ぎる等の点から1mm以下の膜厚が好ましい。 The upper limit of the thickness of the first nitride semiconductor layer is not particularly limited, when too too thick, the thickness of 1mm or less from the viewpoint of the growth time too much preferred. 異種基板等を除去してなる窒化物半導体素子において、異種基板の除去は、第1の窒化物半導体上に素子構造を形成する前でも形成した後でもよく、好ましくは、異種基板を除去して第1の窒化物半導体層を窒化物半導体基板(GaN基板)として素子構造を形成する。 In the nitride semiconductor device formed by removing the foreign substrate or the like, the removal of the foreign substrate may be after forming even before forming the device structure in the first nitride semiconductor, preferably, a heterogeneous substrate is removed forming an element structure of the first nitride semiconductor layer as a nitride semiconductor substrate (GaN substrate). 異種基板を除去する方法としては、研磨、エッチング等が用いられる。 As a method of removing the foreign substrate is polished, etched, or the like is used. また、 Also,
第2の保護膜を形成する場合には、異種基板を除去する際に第2の保護膜までを除去して第2の窒化物半導体のみとしてこの第2の窒化物半導体上に素子構造を形成してもよく、また第2の保護膜を除去せずに、第1の窒化物半導体及び第2の窒化物半導体をGaN基板として素子構造を形成してもよい。 In the case of forming the second protective film, forming the second protective film up is removed the second nitride semiconductor only to the device structure to the second nitride semiconductor in removing the foreign substrate it may be, also without removing the second protective film may be formed an element structure of the first nitride semiconductor and the second nitride semiconductor as a GaN substrate. また、異種基板等を除去された窒化物半導体基板に素子構造となる窒化物半導体を成長させる際に、異種基板などを除去して露出された面とは反対側の面に素子構造を成長させることが結晶性のよい素子を得ることができ好ましい。 Moreover, when growing a nitride semiconductor which becomes the device structure on a nitride semiconductor substrate which is removed foreign substrate or the like, to grow a device structure on a surface opposite to the exposed face was removed and the heterogeneous substrate it is preferred can be obtained a good element crystallinity.

【0037】また、本発明において、第1の窒化物半導体層の膜厚は、図6や図8に示す第1の窒化物半導体層3単独層の膜厚、若しくは第1の窒化物半導体層3及び第2の窒化物半導体層4の総膜厚を指す。 Further, in the present invention, the thickness of the first nitride semiconductor layer, the thickness of the first nitride semiconductor layer 3 alone layer shown in FIGS. 6 and 8, or the first nitride semiconductor layer It refers 3 and the total thickness of the second nitride semiconductor layer 4. 即ち、基板上部に最初に成長された第1の保護膜11上に成長されている窒化物半導体層の膜厚を指すものとする。 That, is intended to refer to the film thickness of the nitride semiconductor layer is grown on the first protective film 11 is first grown on the substrate top.

【0038】次に、好ましい工程として、第2の工程後に、第3の工程及び第4の工程を行うことにより素子構造の窒化物半導体基板を結晶性よく得ることができる。 Next, a preferred process, after the second step, the nitride semiconductor substrate of the device structure by performing the third step and the fourth step can be obtained with high crystallinity.
まず、本発明の第3の工程において、図4に示すように、第1の窒化物半導体層3の表面に結晶欠陥が現れ易いと思われる部分、例えば窓部の上部に、また表面に現れた結晶欠陥を覆うように、新たな保護膜(第2の保護膜12)を設ける。 First, in the third step of the present invention, as shown in FIG. 4, the portion of crystal defects on the surface of the first nitride semiconductor layer 3 is believed to likely appear, for example, the top of the window, also appears on the surface crystal defects so as to cover, providing a new protective layer (second protective layer 12). 本発明において、第2の保護膜12 In the present invention, the second protective film 12
の形成位置は特に限定されず、第1の窒化物半導体層3 Formation position of is not particularly limited, the first nitride semiconductor layer 3
の表面に部分的に、好ましくは第1の窒化物半導体層3 Surface partially into the, preferably the first nitride semiconductor layer 3
の表面に現れている結晶欠陥を覆うように形成され、更に好ましくは第1の窒化物半導体層3の成長初期に結晶欠陥が存在する窓部の上部である。 Is formed to cover the crystal defects appearing on the surface of, more preferably from the upper portion of the window there are crystal defects initial growth of the first nitride semiconductor layer 3. このように第2の保護膜12を設けると、第1の窒化物半導体層3の表面まで転位した結晶欠陥の更なる転位が防止でき、更に素子構造を形成した後で窓部上部の転位を中断した結晶欠陥がレーザ素子等を作動中に活性層等へ再転位する恐れが考えられるがこれを防止でき好ましい。 Thus providing the second protective film 12, to the surface of the first nitride semiconductor layer 3 can further prevent dislocation of the dislocation crystal defects, dislocations of the window upper after further forming a device structure Although interrupted crystal defects may be considered to rearrangement into the active layer or the like during operation of the laser device or the like preferably can prevent this.

【0039】なお、図4では図3で成長させた第1の窒化物半導体層3表面の凹凸を少なくするため、研磨してフラットな面としているが、特に研磨せず、そのまま第1の窒化物半導体層3の表面に第2の保護膜12を形成しても良い。 [0039] In order to reduce the unevenness of the first nitride semiconductor layer 3 surface grown in FIGS FIG 4 3, although a flat surface by polishing, without particular polishing, it first nitride the surface of the object semiconductor layer 3 may be formed a second protective film 12.

【0040】好ましくは第2の保護膜12の表面積は特に問われないが、第2の保護膜で第1の窒化物半導体の表面に現れている結晶欠陥を覆うように形成されていることが望ましい。 [0040] Preferably to be formed so as not questioned in particular the surface area of ​​the second protective film 12, covering the crystal defects that appear in the first nitride semiconductor surface with a second protective layer desirable. 例えば第1の保護膜11がストライプ状のとき、窓部の幅より大きい幅のストライプ状の第2 For example, when the first protective film 11 is a stripe-shaped, the second window width larger than the width stripe of
の保護膜12を窓部上部に形成する。 The protective film 12 is formed on the window portion top. 第2の保護膜12 The second protective film 12
の材料としては、第1の保護膜と同様のものを用いることができる。 The materials can be the same as the first protective film.

【0041】次に、本発明の第4の工程において、第2 Next, in the fourth step of the present invention, the second
の保護膜12が形成された第1の窒化物半導体層3上に第2の窒化物半導体層4を成長させる。 Protective film 12 is grown the second nitride semiconductor layer 4 on the first nitride semiconductor layer 3 which is formed. 図5に示すように、最初は第1の窒化物半導体層3の場合と同様に、第2の保護膜12の上には第2の窒化物半導体層4は成長せず、第1の窒化物半導体層3の上にのみ選択成長する。 As shown in FIG. 5, first, like the case of the first nitride semiconductor layer 3, on the second protective film 12 and the second nitride semiconductor layer 4 not grow, first nitride only selectively grown on the object semiconductor layer 3. そして、第1の窒化物半導体層3の上に成長させる第2の窒化物半導体層4は、同じ窒化物半導体であり、 The second nitride semiconductor layer 4 is grown on the first nitride semiconductor layer 3 are the same nitride semiconductor,
しかも結晶欠陥の少ない第1の窒化物半導体層3の上に成長させているので、格子定数のミスマッチによる結晶欠陥が発生しにくい。 Moreover since it is grown on the first nitride semiconductor layer 3 less crystal defects, crystal defects due to lattice constant mismatch is less likely to occur. さらに、第2の窒化物半導体層4 Further, the second nitride semiconductor layer 4
の下地層となる第1の窒化物半導体層3には結晶欠陥が少ないため、第2の窒化物半導体層4の成長初期において転位する結晶欠陥も少なくなる。 For the first nitride semiconductor layer 3 serving as a base layer is small crystal defects, even less crystal defects dislocations in the initial growth of the second nitride semiconductor layer 4.

【0042】さらに成長を続けていくと、図6に示すように、隣接する第2の窒化物半導体層4同士が第2の保護膜12の上部でつながり、第2の保護膜12を覆うように成長する。 [0042] As you further continue to grow, as shown in FIG. 6, such that the second nitride semiconductor layer 4 which are adjacent ties at the top of the second protective film 12, covers the second protective film 12 to grow. このように成長する第2の窒化物半導体層4は、結晶欠陥の少ない第1の窒化物半導体層3を下地層として成長するので、結晶欠陥の非常に少ない窒化物半導体となる。 The second nitride semiconductor layer 4 to be grown in this manner, since the first nitride semiconductor layer 3 less crystal defects grown as an underlying layer, a very small nitride semiconductor crystal defects. この第2の窒化物半導体4を素子構造となる窒化物半導体の成長基板に用いることにより、非常に結晶性に優れた窒化物半導体素子を実現できる。 By using this second nitride semiconductor growth substrate a nitride semiconductor 4 becomes an element structure can be realized an excellent nitride semiconductor device in very crystalline. 第2の保護膜12は、第1の窒化物半導体3の表面に現れた結晶欠陥を覆うように形成されているので結晶欠陥の転位を抑えることができる。 The second protective film 12 can suppress the dislocation of crystal defects is formed so as to cover the crystal defects appear on the surface of the first nitride semiconductor 3. また、仮にわずかな結晶欠陥が第2の窒化物半導体4の成長の初期に転位を続けたとしても、第1の窒化物半導体3の成長の場合と同様に、第2の窒化物半導体4の成長を続けるうちに結晶欠陥の転位が止まる傾向があり、第2の窒化物半導体4の表面に現れる結晶欠陥が少なくなる。 Further, even if a slight crystal defects was continued rearrangement early in the growth of the second nitride semiconductor 4, as in the growth of the first nitride semiconductor 3, the second nitride semiconductor 4 There are dislocations stops tendency of crystal defects while growing, crystal defects appearing on the surface of the second nitride semiconductor 4 is reduced. このようにして得られた第2の窒化物半導体層4は第1の窒化物半導体層3より結晶欠陥が少なくなるので、第2の窒化物半導体層4上に素子構造を形成すると結晶性の良い素子がより得られやすくなる。 Because this way the second nitride semiconductor layer 4 obtained by crystal defects is less than the first nitride semiconductor layer 3, the crystallinity of the forming a device structure on the second nitride semiconductor layer 4 good device becomes more easily obtained.

【0043】次に、本発明の第2の形態の成長方法について説明する。 Next, description will be made on a growth method of the second embodiment of the present invention. 図7、図8は本発明の第2の形態の成長方法の一形態による一部の工程のウェーハの構造を示す模式的な断面図である。 7, FIG. 8 is a schematic sectional view showing a structure of a wafer of some steps according to an embodiment of the method of growing the second embodiment of the present invention.

【0044】本発明の第2の形態の成長方法は、図7に示すように、第1の工程で、異種基板1上に、第1の保護膜11を、第1の保護膜11の形成されていない部分(窓部)の表面積よりも大きい表面積を有して部分的に形成し、続いて第2の工程で、窓部の露出している異種基板1上にバッファ層を形成し、この上から図8に示すように第1の窒化物半導体層3を成長させる。 The growth method of a second embodiment of the present invention, as shown in FIG. 7, in a first step, on the heterogeneous substrate 1, a first protective film 11, formation of the first protective film 11 is partially formed with a larger surface area than the surface area of ​​not not part (window portion), followed by the second step, a buffer layer is formed on the heterogeneous substrate 1 exposed in the window, the upward from growing a first nitride semiconductor layer 3 as shown in FIG. 第2の形態の成長方法において、バッファ層は場合によっては省略してもよい。 In the growth method of the second embodiment may be omitted in some cases the buffer layer. 第2の形態の成長方法において、第1の窒化物半導体層3は、前記第1の形態の成長方法と同様に、窓部から成長を選択的にはじめ、第1の保護膜11 In the growth method of the second embodiment, the first nitride semiconductor layer 3, as well as the growth method of the first embodiment, selectively including growth from the window portion, the first protective film 11
上を覆っていき、図8に示すように第1の窒化物半導体層3が形成される。 We overlying the first nitride semiconductor layer 3 is formed as shown in FIG. また、図8に示すように、異種基板1と窒化物半導体(上記第2の形態の成長方法においてはバッファ層)との界面で発生した結晶欠陥は、前記第1の形態の成長方法と同様に、窓部から転位するが、第1の窒化物半導体層3の成長を続けるうちに転位が激減し、更に第1の保護膜11上部にはほとんど結晶欠陥が発生せず、成長された第1の窒化物半導体層3の表面には結晶欠陥が少なくなる。 Further, as shown in FIG. 8, the crystal defects generated at the interface between the (buffer layer in the growth method of the second embodiment) different substrate 1 and the nitride semiconductor, as well as growth method of the first embodiment , the second will be displaced from the window portion, first dislocation while growing the nitride semiconductor layer 3 is depleted, further hardly generate crystal defects in the first protective film 11 upper, grown crystal defects is reduced on the surface of the first nitride semiconductor layer 3. 更に第2の形態の成長方法において、第1の形態の成長方法の場合と同様に、保護膜の幅と窓部の幅の調整や異種基板の面方位などを特定すると、より良好な第1の窒化物半導体が得られる。 In addition growth method of the second embodiment, when as in the case of the growth method of the first embodiment will be identified and width and the surface orientation of the width adjustment and heterogeneous substrate window portion of the protective film, the more excellent 1 nitride semiconductor can be obtained. 第2 The second
の形態の成長方法で用いられる異種基板、保護膜、バッファ層、第1の窒化物半導体層3は、前記第1の形態の成長方法で用いられるものと同様のものが挙げられる。 Heterogeneous substrate used in growth method form, the protective film, the buffer layer, the first nitride semiconductor layer 3 include the same ones used in the first embodiment of the growing process.

【0045】なお、本発明の第2の形態の成長方法においては、バッファ層、及びバッファ層の上に成長させる第1の窒化物半導体層3も、第1の窒化物半導体層という。 [0045] In the second embodiment of the growth method of the present invention, the buffer layer, and the first nitride semiconductor layer 3 is grown on the buffer layer is also referred to as a first nitride semiconductor layer. つまり、請求項3の第2の工程において、異種基板1の表面と連続して、若しくは異種基板の上に成長させた窒化物半導体と連続して成長させて、第1の保護膜1 That is, in the second step of claim 3, contiguous with the heterogeneous substrate 1 of the surface, or in continuously grown and the grown nitride semiconductor on a foreign substrate, a first protective layer 1
1上部にまで成長させる窒化物半導体は全て第1の窒化物半導体層3と定義する。 Nitride is grown to a first upper semiconductor is defined as the first nitride semiconductor layer 3 all.

【0046】更に、本発明の第2の形態の成長方法において、好ましくは、前記第1の形態の成長方法の場合と同様に、第3の工程として、第1の窒化物半導体層3の表面に現れた結晶欠陥を覆うように、結晶欠陥が現れやすい部分に、また第1の窒化物半導体層3の成長の初期に結晶欠陥が転位している窓部の上部等に、第2の保護膜12を形成し、続いて第4の工程として、第2の保護膜12を形成した第1の窒化物半導体層3の上に第2の窒化物半導体層4を成長させる。 [0046] Further, in the growing method of a second embodiment of the present invention, preferably, the As in the growth method of the first embodiment, as a third step, the surface of the first nitride semiconductor layer 3 to cover the crystal defects appear in, the portion easily appear crystal defects, also in the upper or the like of the window portion initially crystal growth defects of the first nitride semiconductor layer 3 is dislocation, the second protection forming a film 12, followed by a fourth step, growing a second nitride semiconductor layer 4 on the first nitride semiconductor layer 3 forming the second protective film 12. このように第2の保護膜12を形成すると、第1の形態の成長方法と同様に、 With this form the second protective film 12, similarly to the growth method of the first embodiment,
第1の窒化物半導体層3の表面に現れている結晶欠陥の更なる転位の抑制、転位の中断した結晶欠陥の再転位の防止等が可能となり、結晶性の良好な信頼性の高い素子を形成できる窒化物半導体基板として、第2の窒化物半導体4を得ることができる。 A further suppression of dislocation of crystal defects appearing on the surface of the first nitride semiconductor layer 3, prevention of rearrangement of interrupted crystal defects dislocations becomes possible, with high good reliability crystalline element the formation can be a nitride semiconductor substrate, it is possible to obtain a second nitride semiconductor 4. 例えば、図8に示すように、第1の窒化物半導体層3の成長初期に結晶欠陥が転位している窓部上部に第2の保護膜を形成すると、転位の中断した結晶欠陥の再転位が生じても第2の保護膜1 For example, as shown in FIG. 8, when the initial growth crystal defects of the first nitride semiconductor layer 3 is formed a second protective layer on the window portion upper that dislocations, rearrangement of interrupted crystal defect dislocation protective film 1 even if the second
2で第2の窒化物半導体層4への転位が防止できる。 2 in the rearrangement of the second nitride semiconductor layer 4 can be prevented.

【0047】なお、本発明の第1の形態、及び第2の形態の成長方法において、第3の工程と、第4の工程とは繰り返して行うこともできる。 [0047] In the first embodiment, and growth method of the second embodiment of the present invention, can be a third step, also be carried out repeatedly and the fourth step. 即ち、結晶欠陥の表出している窒化物半導体層の部分に、さらに新たな保護膜を形成し、その保護膜の上に、新たな窒化物半導体を成長させることが好ましい。 That is, the exposed to that portion of the nitride semiconductor layer of the crystal defects, further form a new protective layer, on the protective film, it is preferable to grow a new nitride semiconductor.

【0048】次に、本発明で用いられる異種基板の好ましい形態について説明する。 Next explained preferred embodiments of the heterogeneous substrate used in the present invention. 図9は窒化物半導体の結晶構造を示すユニットセル図である。 Figure 9 is a unit cell showing the crystal structure of a nitride semiconductor. 窒化物半導体は正確には菱面体構造であるが、このように六方晶系で近似できる。 Although the nitride semiconductor is exactly a rhombohedral structure, it can be approximated in this way hexagonal. 本発明の方法では、好ましくはC面=(000 In the method of the present invention, preferably C plane = (000
1)面を主面とするサファイアを用い、第1の保護膜はサファイアA面=(112−0)面に対して垂直なストライプ形状とする。 1) a sapphire to the surface main surface, the first protective film is a vertical stripe shape with respect to the sapphire A plane = (112-0) plane. 例えば、図10は主面側のサファイア基板の平面図である。 For example, FIG. 10 is a plan view of the sapphire substrate main surface. この図はサファイアC面を主面とし、オリエンテーションフラット(オリフラ)面をA This figure is a principal sapphire C plane, the orientation flat (orientation flat) surface A
面としている。 It is the surface. この図に示すように第1の保護膜のストライプをA面に対して垂直方向で、互いに平行なストライプを形成する。 In vertical stripes of the first protective layer against the surface A as shown in the figure, to form a parallel stripes each other. 図10に示すように、サファイアC面上に窒化物半導体を選択成長させた場合、窒化物半導体は面内ではA面に対して平行な方向で成長しやすく、垂直な方向では成長しにくい傾向にある。 As shown in FIG. 10, when the nitride semiconductor is selectively grown on the sapphire C plane, the nitride semiconductor is easily grown in the direction parallel to the A plane in the plane, the growth tends to be difficult in the vertical direction It is in. 従ってA面に対して垂直な方向でストライプを設けると、ストライプとストライプの間の窒化物半導体がつながって成長しやすくなり、図2〜図8等に示したような結晶成長が容易に可能となる。 Thus the provision of the stripe in a direction perpendicular to the A plane, led a nitride semiconductor between the stripes and the stripe tends to grow, enabling easy crystal growth as shown in FIGS. 2-8, etc. Become.

【0049】同様に、A面を主面とするサファイア基板を用いた場合についても、例えばオリフラ面をR面= [0049] Similarly, for the case of using a sapphire substrate having a principal surface A may, for example, the orientation flat surface R surface =
(11−02)面とすると、R面に垂直方向に対して、 When (11-02) plane, with respect to the vertical direction R side,
互いに平行なストライプを形成することにより、ストライプ幅方向に対して窒化物半導体が成長しやすい傾向にあるため、結晶欠陥の少ない窒化物半導体層を成長させることができる。 By forming parallel stripes each other, since the nitride semiconductor relative to the stripe width direction is in a growing tendency, it is possible to grow a small nitride semiconductor layer crystal defects.

【0050】またスピネル(MgAl 24 )に対しても、窒化物半導体の成長は異方性がああり、窒化物半導体の成長面を(111)面とし、オリフラ面を(11 [0050] The spinel against (MgAl 2 O 4), a nitride semiconductor growth has anisotropy there, the growth plane of the nitride semiconductor and (111) plane, the orientation flat surface (11
0)面とすると、窒化物半導体は(110)面に対して平行方向に成長しやすい傾向があある。 When 0) plane, the nitride semiconductor is likely to tend to grow in a direction parallel to the (110) plane. 従って(11 Therefore (11
0)面に対して垂直は方向にストライプを形成すると窒化物半導体層と隣接する窒化物半導体同士が保護膜の上部でつながって、結晶欠陥の少ない結晶を成長できる。 0) nitride semiconductor adjacent to each other with the nitride semiconductor layer when the vertical forms a stripe in a direction relative to the surface is connected at the top of the protective layer can be grown with less crystal crystal defects.
上記説明は第1の保護膜についてであるが、第2の保護膜を形成する場合も同様に、第1の保護膜と平行方向のストライプを第2の窒化物半導体層表面に形成することが望ましい。 The above description is for the first protective film, but the same applies to the case of forming a second protective film, to form a stripe of the first protective film and the direction parallel to the second nitride semiconductor layer surface desirable. なおスピネルは四方晶であるため特に図示していない。 The spinel is not shown in particular because there is a four-way crystallization.

【0051】次に、異種基板の主面からオフアングルした主面を有する異種基板について図15を用いて説明する。 Next, it will be described with reference to FIG. 15 for foreign substrate having an off-angle major surfaces from the main surface of the hetero-substrate. 図15はこのサファイア基板の断面を拡大して示す模式図である。 Figure 15 is a schematic diagram showing an enlarged section of the sapphire substrate. 図15に示すステップ状にオフアングルした基板は、ほぼ水平なテラス部分Aと、段差部分Bとを有している。 Substrate having off-angle stepwise as shown in FIG. 15 has a generally horizontal terrace portion A, and a step portion B. テラス部分Aの表面凹凸は平均でおよそ0.5オングストローム、最大でおよそ2オングストローム程度に調整され、ほぼ規則正しく形成されている。 Surface irregularities of the terrace portion A is about 0.5 Angstroms on average, is adjusted to about up to about 2 Å, are substantially regularly formed.
一方、段差部分の高さはおよそ15オングストローム程度に調整されている。 On the other hand, the height of the step portion is adjusted to about about 15 angstroms. なおオフ角θは誇張して示しているが、成長面の水平面に対して、0.13゜しか傾斜していない。 Note the off angle θ is exaggerated, but with respect to the horizontal plane of the growth surface, not inclined or 0.13 ゜Shi. このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。 Stepped portions having such off-angle is desirably are formed continuously over the entire substrate, it may be especially partially formed. オフ角θとは、図15に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。 The off angle theta, as shown in FIG. 15, a straight line connecting the bottom of the plurality of steps, is intended to refer to the angle between the horizontal plane of the uppermost step. ステップ段差は30オングストローム以下、 Step step 30 angstroms or less,
さらに好ましくは25オングストローム以下、最も好ましくは20オングストローム以下にする。 More preferably 25 angstroms or less, and most preferably below 20 Angstroms. 下限は2オングストローム以上が望ましい。 The lower limit is more than angstroms is desirable. 特に基板にサファイアC In particular sapphire C to the substrate
面を用いた場合、C面からのオフ角θは1度以内、好ましくは0.8度以下、さらに好ましくは0.6度以下に調整する。 When using the surface, within one degree off-angle θ of the C-plane, preferably 0.8 degrees or less, more preferably adjusted to below 0.6 degrees. なお本実施例ではステップ状のオフ基板を用いたが、特にステップ状でなくても、通常のオフ基板でも良い。 Note that this embodiment using stepped off the substrate, even without particularly stepwise, may be a normal off the substrate. 適当にオフアングルした異種基板を用いることにより、窒化物半導体と異種基板との原子間距離が接近して、さらに結晶欠陥の少ないGaN基板が得られる。 By using different substrate suitably has off-angle, the distance between atoms of the nitride semiconductor and the heterogeneous substrate is close, GaN substrate is obtained fewer crystal defects.

【0052】次に、本発明の窒化物半導体素子について説明する。 Next explained nitride semiconductor device of the present invention. 本発明の第1の形態の窒化物半導体素子は、 The nitride semiconductor device of the first embodiment of the present invention,
前記第1の形態の成長方法により得られる素子構造の基板となる第1の窒化物半導体の上に積層成長されている。 They are stacked and grown on the first nitride semiconductor serving as the substrate of the device structure obtained by the growth method of the first embodiment. また、本発明の第2の形態の窒化物半導体素子は、 Further, the nitride semiconductor device of the second embodiment of the present invention,
前記第2の形態の成長方法により得られる素子構造の基板となる第1の窒化物半導体の上に積層成長されている。 They are stacked and grown on the first nitride semiconductor serving as the substrate of the device structure obtained by the growth method of the second embodiment. 上記本発明の第1及び第2の形態の窒化物半導体素子は、異種基板を除去しても、除去せずそのまま残しておいてもよい。 The first and the nitride semiconductor device of the second embodiment of the present invention, be removed heterogeneous substrate, may be left intact without being removed. 異種基板が残されている場合、第1の窒化物半導体の総膜厚は、1μm以上、50μm以下である。 If the foreign substrate is left, the total thickness of the first nitride semiconductor, 1 [mu] m or more and 50μm or less. また異種基板が除去される場合、第1の窒化物半導体の総膜厚は、70μm以上である。 Also if the foreign substrate is removed, the total thickness of the first nitride semiconductor is 70μm or more.

【0053】また、本発明の窒化物半導体素子の素子構造は、層構成、形状、電極等、特に限定されず、いずれのものを組み合わせて用いてもよい。 [0053] Further, the element structure of a nitride semiconductor device of the present invention, the layer configuration, shape, electrodes and the like are not particularly limited, may be used in combination of any ones. 素子構造のn側窒化物半導体として超格子構造を有するn側窒化物半導体が形成されていることが好ましい。 It is preferable that n-side nitride semiconductor having a superlattice structure is formed as an n-side nitride semiconductor device structure. このように超格子層とすると、素子性能を向上させることができ好ましい。 With this superlattice layer, preferably it is possible to improve the device performance.
また、n電極を超格子層に形成することが好ましく、n Further, it is preferable to form the n electrode to the superlattice layer, n
電極との接触抵抗を低下させるために超格子層にn型不純物をドープしても、超格子層とすると結晶性がよくなる等の点で好ましい。 Be doped with an n-type impurity in the superlattice layer to reduce the contact resistance between the electrodes is preferable in terms of such crystalline and a super lattice layer is improved. 更に、窒化物半導体素子を構成する素子の好ましい層構成として、例えばInを含む量子井戸構造の活性層、バンドギャップエネルギーの異なるクラッド層に挟まれた活性層を有することが発光効率、 Furthermore, a preferred layer structure of the elements that constitute the nitride semiconductor device, for example, the active layer of a quantum well structure including In, it is luminous efficiency with an active layer sandwiched between different cladding layers having a band gap energy,
寿命特性など素子の性能を向上させる点で好ましい。 It preferred from the viewpoint of improving the device performance and life characteristics. このような層構成を有する素子構造を、本発明の成長方法により得られる結晶欠陥の少ない第1の窒化物半導体上に形成すると素子性能がより向上し好ましい。 The device structure having such a layer structure, growth method and improved device performance when formed into small first nitride semiconductor crystal defects obtained by the preferred of the present invention. 本発明の第1及び第2の形態の窒化物半導体素子の一実施の形態としては、実施例に具体的に示してある。 As the first and the embodiment of the nitride semiconductor device of the second embodiment of the present invention, it is specifically shown in the examples. しかし本発明はこれに限定されない。 However, the present invention is not limited thereto. また、本発明において、窒化物半導体を成長させる方法は、特に限定されないがMOV In the present invention, a method of growing a nitride semiconductor is not particularly limited MOV
PE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。 PE (metal organic chemical vapor deposition), HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor deposition) method or the like, can be applied to all of the methods known for growing nitride semiconductor. 好ましい成長方法は、MOVPE法であり、結晶をきれいに成長させることができる。 Preferred growth method is an MOVPE method, it is possible to clean grow crystals. しかし、MOVPE However, MOVPE
法は時間がかかるため、膜厚が厚い場合には時間の短い方法で行うことが好ましい。 Since law takes time, when the film thickness is thick it is preferably carried out in a time short way.

【0054】 [0054]

【実施例】[実施例1](第1の形態の成長方法) 本実施例はMOVPE(有機金属気相成長法)について示すものであるが、本発明の方法は、MOVPE法に限るものではなく、例えばHVPE(ハライド気相成長法)、MBE(分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法を適用できる。 EXAMPLES Example 1] Although the present embodiment (the growth method of the first embodiment) shows the MOVPE (metal organic vapor phase epitaxy), the method of the present invention, limited to the MOVPE method without, for example, HVPE (halide vapor phase epitaxy), MBE (molecular beam vapor deposition) method or the like, can be applied to all of the methods known for growing nitride semiconductor.

【0055】図1〜6は第1の形態を示す各工程のウェーハの模式断面図である。 [0055] Figure 1-6 is a schematic cross-sectional view of the wafer of each step showing a first embodiment. C面を主面とし、オリフラ面をA面とするサファイア基板1を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層を200オングストロームの膜厚で成長させる。 The C-plane as a principal plane, and sets the sapphire substrate 1, A-plane orientation flat surface in a reaction vessel, and the temperature to 510 ° C., using hydrogen, the raw material gas and ammonia and TMG (trimethylgallium) as a carrier gas is grown a buffer layer of GaN on the sapphire substrate 1 at a thickness of 200 angstroms. バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させ、1050℃になったら、原料ガスにTMG、 After the buffer layer growth, stopped only TMG, the temperature was increased to 1050 ℃, Once you become a 1050 ℃, TMG as a raw material gas,
アンモニア、シランガスを用い、アンドープGaN層2 Ammonia, silane gas used, the undoped GaN layer 2
を5μmの膜厚で成長させる。 Is grown at a film thickness of 5 [mu] m. バッファ層とGaN層2 Buffer layer and the GaN layer 2
とを積層したウェーハの、そのGaN層2の上にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、窓部8μmのSiO 2よりなる第1 Wafer laminated bets, the forming a stripe-shaped photo mask on the GaN layer 2, the first consisting stripe width 10 [mu] m, from SiO 2 window portions 8μm by CVD device
の保護膜11を0.1μmの膜厚で形成する(図1)。 The protective film 11 is formed in a thickness of 0.1 [mu] m (FIG. 1).
なお、第1の保護膜11のストライプ方向はサファイアA面に対して垂直な方向とする。 Note that the stripe direction of the first protective film 11 is a direction perpendicular to the sapphire A plane.

【0056】第1の保護膜11形成後、ウェーハを反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、アンドープGaNよりなる第1の窒化物半導体層を100μmの膜厚で成長させる(図2、図3)。 [0056] After the first protective film 11 is formed, transferred the wafer into the reaction vessel, at 1050 ° C., the raw material gas TMG, with ammonia, a first nitride semiconductor layer made of undoped GaN with a thickness of 100μm growing (2, 3).

【0057】次に、ウェーハを反応容器から取り出し、 Next, take out the wafer from the reaction vessel,
第1の窒化物半導体層3の表面をラッピングして鏡面状とし、第1の保護膜11の形成と同様にして、第1の窒化物半導体層3の表面に、ストライプ幅12μm、間隔6μmのSi 34よりなる第2の保護膜12を0.1μ A mirror-like by lapping the surface of the first nitride semiconductor layer 3, in the same manner as in the formation of the first protective film 11 on the surface of the first nitride semiconductor layer 3, the stripe width 12 [mu] m, the interval 6μm 0.1μ and Si 3 N 4 second protective film 12 made of
mの膜厚で、結晶欠陥を覆うように形成する(図4)。 A thickness of m, is formed to cover the crystal defects (Fig. 4).

【0058】第2の保護膜12形成後、再度ウェーハを反応容器に戻し、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる第2の窒化物半導体層4を150μmの膜厚で成長させる。 [0058] After the second protective film 12 is formed to return the wafer again to the reaction vessel, TMG as the raw material gas, with ammonia, to grow the second nitride semiconductor layer 4 made of undoped GaN with a thickness of 150μm . 第2の窒化物半導体層4成長後、ウエハを反応容器から取り出し、表面を鏡面研磨した。 After the second nitride semiconductor layer 4 grown, the wafer is taken out from the reaction vessel, the surface was mirror-polished.

【0059】(比較例)一方、比較のため、C面を主面としA面をオリフラ面とするサファイア基板上に、第1 [0059] (Comparative Example) For comparison, on the sapphire substrate to orientation flat surface A surface is a principal C-plane, the first
の保護膜11を形成せず、直接200オングストロームのGaNバッファ層を成長させ、その上にSiを1×1 Without protective film 11 formed, growing a GaN buffer layer directly 200 Angstroms, × 1 1 a Si thereon
18 /cm 3ドープしたGaNを100μm成長させる。 The 0 18 / cm 3 doped with GaN is 100μm growth.

【0060】上記実施例1で得られた第2の窒化物半導体層4と、比較例で得られたGaN層の単位面積当たりの格子欠陥の数を断面TEMにより観察し比較すると、 [0060] The second nitride semiconductor layer 4 obtained in Example 1, when the number of lattice defects per unit area of ​​the GaN layer obtained in Comparative Example was observed by sectional TEM comparison,
本発明の窒化物半導体は比較例のものと比べて1/20 Nitride semiconductor of the present invention as compared with Comparative Example 1/20
0以下に減少していた。 0 was reduced to below. また、第2の保護膜12及び第2の窒化物半導体層4を成長させない状態で、第1の窒化物半導体層3の表面を鏡面研磨して結晶欠陥の数を観測したところ、第1の窒化物半導体層3の結晶欠陥の数は、比較例のGaN層の結晶欠陥の数に対して1/10 Further, in a state not to grow the second protective film 12 and the second nitride semiconductor layer 4, the surface of the first nitride semiconductor layer 3 was observed number of mirror polishing to crystal defects, a first the number of crystal defects in the nitride semiconductor layer 3, 1/10 for the number of crystal defects in the GaN layer of the comparative example
0以下に減少していた。 0 was reduced to below.

【0061】[実施例2](第2の形態の成長方法) 2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1上にストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、ストライプ間隔(窓部)6μmのSiO 2よりなる第1の保護膜11を0.1μmの膜厚で形成する(図7)。 [0061] [Example 2] (second embodiment the method of growth) two inches phi, the C plane as a major surface, forming a stripe-shaped photomask orientation flat surface on the sapphire substrate 1, A plane, CVD device by forming a stripe width 10 [mu] m, the first protective film 11 made of SiO 2 stripe interval (window portion) 6 [mu] m at a film thickness of 0.1 [mu] m (FIG. 7). なお、 It should be noted that,
ストライプ方向は図10に示すように、オリフラ面に対して垂直な方向で形成する。 Stripe direction, as shown in FIG. 10, is formed in a direction perpendicular to the orientation flat.

【0062】保護膜形成後、基板を反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、第1の保護膜11を形成した基板1上にGaNよりなるバッファ層を約200オングストロームの膜厚で成長させる。 [0062] After the protective film formation, the substrate was set in a reaction vessel, and the temperature to 510 ° C., hydrogen in the carrier gas, using ammonia and TMG (trimethylgallium) as a source gas, a first protective film 11 growing a buffer layer of GaN on the substrate 1 formed in a thickness of about 200 angstroms. (図7) (Figure 7)

【0063】バッファ層成長後、TMGのみ止めて、温度を1050℃まで上昇させる。 [0063] buffer layer after growth, stopped TMG only to raise the temperature up to 1050 ℃. 1050℃になったら、原料ガスにTMG、アンモニア、シランガスを用い、Siを1×10 18 /cm 3ドープしたGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる(図8参照)。 When it turned 1050 ° C., TMG as the raw material gas, ammonia, using a silane gas, the a 1 × 10 18 / cm 3 the first nitride semiconductor layer 3 made of doped GaN Si is grown to the thickness of 100 [mu] m (FIG. 8 reference).

【0064】第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。 [0064] After the first nitride semiconductor layer 3 grown retrieves the wafer from the reaction vessel, and wrapping the surface of the first nitride semiconductor layer 3 and mirror-like, to obtain a nitride semiconductor substrate made of Si-doped GaN .

【0065】実施例2で得られたGaN層と、前記実施例1で示した比較例で得られたGaN層の単位面積当たりの格子欠陥の数を断面TEMにより観察、比較すると、本発明の窒化物半導体層は比較例のものと比べて1 [0065] and the GaN layer obtained in Example 2, Example 1 observed by cross-sectional TEM of the number of lattice defects per unit area of ​​the obtained GaN layer in the comparative example shown, comparing, in the present invention nitride semiconductor layer as compared with that of Comparative example 1
/10以下に減少していた。 / 10 was reduced to below.

【0066】[実施例3]実施例2で得られた第1の窒化物半導体層3の表面に、ストライプ状のマスクを形成し、CVD装置によりストライプ幅10μm、窓部6μ [0066] [Example 3] on the surface of the first nitride semiconductor layer 3 obtained in Example 2, to form a stripe-shaped mask, the stripe width 10μm by CVD device, the window 6μ
mのSi 34よりなる第2の保護膜12を0.1μmの膜厚で形成する(図8)。 The second protective film 12 made of Si 3 N 4 of m is formed in a thickness of 0.1 [mu] m (FIG. 8). なお、第2の保護膜12の位置は、図8に示すように、結晶欠陥を覆うように結晶欠陥上に、第2の保護膜12の10μmのストライプがくるようにマスク合わせをしていると共に、第1の保護膜11と平行なストライプを形成している。 The position of the second protective film 12, as shown in FIG. 8, on the crystal defects so as to cover the crystal defects, and the mask alignment so that stripes of 10μm of the second protective film 12 come together, form a parallel stripe and the first protective film 11. 第2の保護膜12形成後、再度ウェーハを反応容器に戻し、原料ガスにTMG、アンモニア、シランガスを用い、Siを1× After the second protective film 12 is formed to return the wafer again to the reaction vessel, TMG, ammonia, silane gas used as a raw material gas, 1 × a Si
10 18 /cm 3ドープしたGaNよりなる第2の窒化物半導体層4を150μmの膜厚で成長させる(図8)。 The 10 18 / cm 3 the second nitride semiconductor layer 4 of GaN doped is grown to the thickness of 150 [mu] m (FIG. 8). 第2の窒化物半導体層4成長後、ウェーハを反応容器から取り出し、実施例2と同様にして、表面を鏡面研磨して、単位面積あたりの格子欠陥の数を、前記比較例のG After the second nitride semiconductor layer 4 grown retrieves the wafer from the reaction vessel, in the same manner as in Example 2, the surface was mirror-polished, the number of lattice defects per unit area, G of the Comparative Example
aN層と比較したところ、本発明のものは1/100以下に減少していた。 It was compared with aN layer, those of the present invention was reduced to 1/100 or less.

【0067】[実施例4]実施例2において、基板1にA面を主面とし、オリフラ面をR面とするサファイアを用いる。 [0067] In Example 4 Example 2 was a principal surface A of the substrate 1, using a sapphire for the orientation flat face and R face. このサファイア基板1の上に実施例2と同一の第1の保護膜11を形成する。 Forming a first protective film 11 of the same as Example 2 on the sapphire substrate 1. なお、第1の保護膜11 The first protective film 11
の形状はR面に対して垂直なストライプとする。 The shape and perpendicular stripes for R plane. 後は実施例2と同様にしてSiドープGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させたところ、実施例2とほぼ同等の結晶欠陥を有する窒化物半導体層が成長できた。 After Example 2 was grown on the first nitride semiconductor layer 3 made of Si-doped GaN with a thickness of 100μm Similarly, the nitride semiconductor layer having substantially the same crystal defects as in Example 2. Growth did it.

【0068】[実施例5]実施例5はHVPE法により第1の窒化物半導体層3を成長させる。 [0068] [Example 5] Example 5 is grown a first nitride semiconductor layer 3 by the HVPE method. まず、(11 First of all, (11
1)面を主面とし、オリフラ面を(110)面とする、 1) plane as a main surface, the orientation flat surface (110) plane,
1インチφのスピネルよりなる基板1を用意する。 Providing a substrate 1 made of spinel of 1 inch φ. このスピネル基板1の表面に実施例2と同様にして、フォトマスクを形成し、SiO 2よりなる第1の保護膜11 This on the surface of the spinel substrate 1 in the same manner as in Example 2, a photo-mask, the first protective film 11 made of SiO 2
を、オリフラ面に対して垂直なストライプ形状で形成する。 The form vertical stripes shape with respect to the orientation flat surface. なおストライプ幅は12μm、ストライプ間隔は6 The stripe width is 12μm, stripe interval is 6
μmとする。 μm to.

【0069】HVPE装置では、石英よりなる反応容器管の内部にGaメタルを入れた石英ボートを設置する。 [0069] In HVPE apparatus, installing a quartz boat containing a Ga metal into the reaction vessel tube made of quartz.
さらに石英ボートから離れた位置に、斜めに傾けた前述の基板1を設置する。 Furthermore a position away from a quartz boat, placing the substrate 1 of the aforementioned inclined obliquely. なお、反応容器内のGaメタルに接近した位置にはハロゲンガス供給管が設けられ、ハロゲンガス供給管とは別に、基板に接近した位置にはN源供給管が設けられている。 Incidentally, the halogen gas supply pipe is provided at a position close to the Ga metal in the reaction vessel separately from the halide gas supply pipe, N source supply pipe at a position close to the substrate is provided.

【0070】ハロゲンガス管より窒素キャリアガスと主に、HClガスを導入する。 [0070] mainly with nitrogen carrier gas from the halogen gas pipe, HCl gas is introduced. この際Gaメタルのボートは900℃に加熱し、スピネル基板側は1050℃に加熱してある。 Here Ga metal boat is heated to 900 ° C., a spinel substrate side are heated to 1050 ° C.. そして、HClガスとGaを反応させてG Then, by reacting the HCl gas and Ga are G
aCl 3を生成させ、スピネル基板側に接近したN源供給管からはアンモニアガスを同じく窒素キャリアガスと主に供給し、さらに、ハロゲンガスと共にシランガスを供給し、成長速度50μm/hrで3時間成長を行い、厚さ150μmのSiを1×10 18 /cm 3ドープしたGa NaCl 3 to generate, also mainly supplies the nitrogen carrier gas and ammonia gas from N source supply pipe close to the spinel substrate side, further, silane gas supply with halogen gas, 3 hours growth at a growth rate of 50 [mu] m / hr was carried out, and 1 × 10 18 / cm 3 doped with Si having a thickness of 150 [mu] m Ga
Nを成長させる。 To grow the N.

【0071】成長後、ウェーハを反応容器から取り出し、GaN層をラッピングして表面の凹凸を除去し、格子欠陥を測定したところ、実施例2のものとほぼ同等の窒化物半導体層が得られた。 [0071] After the growth, removed wafer from the reaction vessel to remove surface irregularities by wrapping a GaN layer was measured for lattice defects, substantially the same nitride semiconductor layer to that of Example 2 was obtained .

【0072】[実施例6]実施例2において、サファイア基板1上にストライプ幅10μm、ストライプ間隔(窓部)5μmのSiO 2よりなる保護膜11を1μm [0072] In Example 6 Example 2, the stripe width 10μm on a sapphire substrate 1, a protective film 11 made of SiO 2 stripe interval (window portion) 5 [mu] m 1 [mu] m
の膜厚で形成する他は同様にして、Siを1×10 18 Other forming a film thickness in a similar manner, the Si 1 × 10 18 /
cm 3ドープしたGaNよりなる第1の窒化物半導体層3 cm 3 first nitride semiconductor layer 3 made of GaN doped
を100μmの膜厚で成長させる。 Is grown at a film thickness of 100 [mu] m. 第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の表面をラッピングして鏡面状とし、 After the first nitride semiconductor layer 3 grown retrieves the wafer from the reaction vessel, and a mirror-like by lapping the surface of the first nitride semiconductor layer 3,
SiドープGaNよりなる窒化物半導体基板を得る。 Obtain the nitride semiconductor substrate made of Si-doped GaN.

【0073】実施例6で得られたGaN層と、前記実施例1で示した比較例で得られたGaN層のウエハ上に1 [0073] and the GaN layer obtained in Example 6, 1 on the wafer of GaN layer obtained in Comparative Example shown in Example 1
0×15μmの範囲を任意に9箇所選び、単位面積あたりの結晶欠陥の数を断面TEMにより観察し、結晶欠陥の数を測定した。 The range of 0 × 15 [mu] m to select nine optionally, the number of crystal defects per unit area was observed by sectional TEM, to determine the number of crystal defects. なお、結晶欠陥の測定方法は、まず上記GaN基板をドライエッチングにより約1μmエッチングし、その後断面TEMにより観察を行い結晶欠陥を数える。 The method of measuring the crystal defect, first the GaN substrate by about 1μm etched by dry etching, counting crystal defects do observed by subsequent section TEM. その結果、本発明は、結晶欠陥の数が約1.3 As a result, the present invention, the number of crystal defects of about 1.3
×10 6個/cm 2であり、前記比較例は約2.4×10 × 10 and six / cm 2, the comparative example was about 2.4 × 10
7個/cm 2であり、本発明のものは比較例に比べ1/1 A 7 / cm 2, compared with the comparative example those of the present invention 1/1
0以下に減少していた。 0 was reduced to below. また、実施例2と比較すると結晶欠陥の数がさらに減少した。 Further, the number of crystal defects as compared with Example 2 is further reduced.

【0074】[実施例7]実施例1において、アンドープGaN層2上にストライプ幅10μm、窓部3μmのSiO 2よりなる保護膜11を1μmの膜厚で形成する他は同様にして第1の窒化物半導体層3を100μmの膜厚で成長させる。 [0074] In Example 7 Example 1, on the undoped GaN layer 2 stripe width 10 [mu] m, a protective film 11 made of SiO 2 of the window portion 3μm of 1μm thickness first in a similar manner the other to form a the nitride semiconductor layer 3 is grown to the thickness of 100 [mu] m. 第1の窒化物半導体層3成長後、ウェーハを反応容器から取り出し、第1の窒化物半導体層3の裏面をラッピングしてサファイア基板を除去して鏡面状とし、SiドープGaNよりなる窒化物半導体基板を得る。 After the first nitride semiconductor layer 3 grown retrieves the wafer from the reaction vessel, the back surface of the first nitride semiconductor layer 3 was lapped to a mirror-like by removing the sapphire substrate, a nitride semiconductor made of Si-doped GaN get the board. 実施例6と同様に単位面積当たりの結晶欠陥の数を測定したところ、実施例6よりすくなく1×10 3 Measurement of the number of crystal defects per unit area in the same manner as in Example 6, less than Example 6 1 × 10 3
個/cm 2であり、結晶欠陥のほとんどない非常に良好な結晶性を有する素子基板となる窒化物半導体基板を得ることができた。 A number / cm 2, it was possible to obtain almost no nitride semiconductor substrate comprising an element substrate having a very good crystallinity of the crystal defects. また、本実施例7は、実施例1の第1 Further, the present embodiment 7, the first embodiment 1
の窒化物半導体層3と比較しても、結晶欠陥の数がさらに減少していた。 Even when compared with the nitride semiconductor layer 3, the number of crystal defects were further reduced.

【0075】[実施例8]実施例6において、基板1にA面を主面とし、オリフラ面をR面とするサファイアを用いる他は同様にして、サファイア基板1の上に第1の保護膜11を形成し、続いて、SiドープGaNよりなる第1の窒化物半導体層3を100μmの膜厚で成長させる。 [0075] In Example 8 Example 6, a principal surface A of the substrate 1, except for using a sapphire for the orientation flat face and R face in the same manner, a first protective film on a sapphire substrate 1 11 is formed, and subsequently, the first nitride semiconductor layer 3 made of Si-doped GaN is grown to the thickness of 100 [mu] m. なお、第1の保護膜11の形状はR面に対して垂直なストライプとする。 The shape of the first protective film 11 is perpendicular stripes for R plane. この結果、実施例6とほぼ同等の結晶欠陥の非常に少ない窒化物半導体層が成長できた。 As a result, very little nitride semiconductor layer of substantially the same crystal defects as in Example 6 were able to grow.

【0076】[実施例9]実施例5において、SiO 2 [0076] In Example 9 Example 5, SiO 2
よりなる第1の保護膜11を、ストライプ幅を10μ The first protective film 11 made more, 10 [mu] stripe width
m、窓部を3μm、厚みを1μmとして形成する他は同様にして、厚さ150μmのSiを1×10 18 /cm 3ドープしたGaNを成長させる。 m, 3 [mu] m the window, another in the same manner to form a thick as 1 [mu] m, growing GaN was 1 × 10 18 / cm 3 doped with Si having a thickness of 150 [mu] m. 成長後、ウェーハを反応容器から取り出し、スピネル基板をラッピングして除去し、結晶欠陥の数を測定したところ、実施例5のものとほぼ同等あるいはそれ以上の結晶欠陥の非常に少ない窒化物半導体層が得られた。 After the growth, taken out the wafer from the reaction vessel, was removed by lapping a spinel substrate, was measured the number of crystal defects, very few nitride semiconductor layer of substantially equal or more crystal defects to that of Example 5 was gotten.

【0077】[実施例10]図11は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。 [0077] [Example 10] FIG 11 is a schematic sectional view showing a structure of a LED element to the substrate a nitride semiconductor layer obtained by the growth method of the present invention. 以下、図11を元に実施例10について説明する。 Hereinafter, a description will be given of an embodiment 10 based on FIG. 11.

【0078】実施例2で得られたウエハのサファイア基板1、バッファ層、第1の保護膜11、一部の第1の窒化物半導体層3を研磨、除去し、第1の窒化物半導体層3の表面を露出させ第1の窒化物半導体層3のみにする。 [0078] sapphire substrate 1 of the wafer obtained in Example 2, a buffer layer, a first protective film 11, a portion the first nitride semiconductor layer 3 of the polishing is removed, the first nitride semiconductor layer to expose the third surface only in the first nitride semiconductor layer 3. 第1の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第1の窒化物半導体層3の異種基板1等を除去して露出した面とは反対の面上に、Si The wafer of the first nitride semiconductor layer 3 (Si-doped GaN) main surface was set in the reaction vessel of the MOVPE apparatus, to remove the first substrate different first nitride semiconductor layer 3 or the like at 1050 ° C. on the surface opposite the exposed surface Te, Si
を1×10 18 /cm 3ドープしたGaNよりなる第2のバッファ層31を成長させる。 The growing 1 × 10 18 / cm 3 second buffer layer 31 made of doped GaN. この第2のバッファ層31 The second buffer layer 31
は通常900℃以上の高温で成長させる窒化物半導体単結晶層であり、先の基板との格子不整合を緩和するための低温で成長させるバッファ層2とは区別される。 Is a nitride semiconductor single crystal layer grown in the normal 900 ° C. or more high temperature, it is distinguished from the buffer layer 2 grown at a low temperature to relax the lattice mismatch between the previous substrate.

【0079】さらに、第2のバッファ層31の上に膜厚20オングストローム、単一量子井戸構造のIn 0.4 [0079] Further, a thickness of 20 angstroms on the second buffer layer 31, a single quantum well structure an In 0.4 G
0.6 Nよりなる活性層32、膜厚0.3μmのMgドープAl 0.2 Ga 0.8 Nよりなるp側クラッド層33、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層34を順に成長させる。 active layer 32 made of a 0.6 N, growing Mg-doped Al 0.2 Ga 0.8 consisting N p-side cladding layer 33 having a thickness of 0.3 [mu] m, the p-side contact layer 34 made of Mg-doped GaN with a thickness of 0.5μm in order .

【0080】素子構造となる第2のバッファ層31〜p [0080] The second buffer layer 31~p which the element structure
側コンタクト層34成長後、ウェーハを反応容器から取出し、窒素雰囲気中で600℃アニーリングして、p側クラッド層33、p側コンタクト層34を低抵抗にする。 After the side contact layer 34 grown, taken out the wafer from the reaction vessel, 600 ° C. and annealed in a nitrogen atmosphere, to a p-side cladding layer 33, p-side contact layer 34 to the low resistance. その後、p側コンタクト層34側からエッチングを行い、第1の窒化物半導体層3の表面を露出させる。 Thereafter, etching is performed from the p-side contact layer 34 side to expose the surface of the first nitride semiconductor layer 3. このように、活性層から下の窒化物半導体層をエッチングにより露出させ、チップ切断時の「切りしろ」を設けることにより、切断時にp−n接合面に衝撃を与えにくくなるため、歩留も向上し、信頼性の高い素子が得られる。 Thus, exposed by etching the nitride semiconductor layer below the active layer, by providing a "cutting allowance" during chip cutting, it becomes difficult to impact the p-n junction surface during cutting, also yield improved, highly reliable device is obtained.

【0081】エッチング後、p側コンタクト層34の表面のほぼ全面にNi/Auよりなる透光性のp電極35 [0081] After etching, almost entirely made of Ni / Au on the light transmitting p electrode of the surface of the p-side contact layer 34 35
を200オングストロームの膜厚で形成し、そのp電極35の上に、ボンディング用のパッド電極36を0.5 It was formed to a thickness of 200 Angstroms, on top of the p-electrode 35, the pad electrode 36 for bonding 0.5
μmの膜厚で形成する。 It is formed in a thickness of μm. p電極形成後のチップの平面図(パッド電極36側から見た図)を図12に示す。 Plan view of the chip after the p-electrode forming (viewed from the pad electrode 36 side) shown in FIG. 12.

【0082】p側の電極形成後、サファイア基板1等を除去して露出した第1の窒化物半導体層3層の表面全面に、n電極37を0.5μmの膜厚で形成する。 [0082] After the electrode formation of the p-side, on the entire surface of the first nitride semiconductor layer 3 layers exposed by removing the sapphire substrate 1 and the like, to form an n-electrode 37 with a film thickness of 0.5 [mu] m.

【0083】その後、n電極側からスクライブし、第1 [0083] Then, scribed from the n-electrode side, the first
の窒化物半導体層3のM面(101−0)と、そのM面に垂直な面で劈開し、300μm角のLEDチップを得る。 The M plane of the nitride semiconductor layer 3 and the (101-0), cleaved a plane perpendicular to the M plane, obtain LED chips 300μm square. このLEDは20mAにおいて、520nmの緑色発光を示し、出力は従来のサファイア基板上に窒化物半導体素子構造を成長されたものに比較して2倍以上、静電耐圧も2倍以上と、非常に優れた特性を示した。 In this LED is 20 mA, showed green light emission of 520 nm, output compared to more than double to that growing a nitride semiconductor device structure on a conventional sapphire substrate, the electrostatic withstand voltage and more than twice, very It showed excellent properties.

【0084】[実施例11]図13は本発明の成長方法により得られた窒化物半導体層を基板とする一レーザ素子の構造を示す模式断面図である。 [0084] [Example 11] FIG 13 is a schematic sectional view showing a structure of a laser device of a nitride semiconductor layer obtained by the growth method of the present invention and the substrate. 以下、図13を元に実施例11について説明する。 Hereinafter, a description will be given of an embodiment 11 based on FIG. 13.

【0085】実施例3で得られたウエハのサファイア基板1、バッファ層、第1の保護膜11、第1の窒化物半導体層3、第2の保護膜12、第2の窒化物半導体層4 [0085] sapphire substrate 1 of the wafer obtained in Example 3, a buffer layer, a first protective film 11, the first nitride semiconductor layer 3, the second protective film 12, the second nitride semiconductor layer 4
の一部を研磨除去し、第2の窒化物半導体層4(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、1050℃でこの第2の窒化物半導体層のサファイア基板1等を除去して露出した面とは反対の面上に、Siを1×10 18 /cm 3ドープしたG Some was polished and removed, a wafer of the second nitride semiconductor layer 4 (Si doped GaN) main surface was set in the reaction vessel of the MOVPE apparatus, the second nitride semiconductor layer at 1050 ° C. on the surface opposite the exposed surface by removing the sapphire substrate 1 and the like, 1 × a Si 10 18 / cm 3 doped with G
aNよりなる第3のバッファ層41を成長させる。 Growing a third buffer layer 41 made of aN. 第3 Third
のバッファ層41は実施例10と同じく、900℃以上の高温で成長させる窒化物半導体単結晶層であり、従来より成長される基板と窒化物半導体との格子不整合を緩和するための低温で成長させるバッファ層とは区別される。 The buffer layer 41 as in the embodiment 10, a nitride semiconductor single crystal layer grown at a high temperature of at least 900 ° C., at a low temperature to relieve lattice mismatch between the substrate and the nitride semiconductor grown conventionally the buffer layer is grown are distinguished. レーザ素子を作製する場合、この第3のバッファ層41は膜厚100オングストローム以下、さらに好ましくは70オングストローム以下、最も好ましくは50オングストローム以下の互いに組成が異なる窒化物半導体を積層してなる歪超格子層とすることが好ましい。 When fabricating a laser device, the third buffer layer 41 thickness of 100 angstroms or less, more preferably 70 angstroms or less, most preferably strain superlattice formed by laminating a different nitride semiconductor composition following each other 50 Angstroms it is preferably a layer. 歪超格子層とすると、単一窒化物半導体層の結晶性が良くなるため、高出力なレーザ素子が実現できる。 When strained superlattice layer, the crystallinity of a single nitride semiconductor layer is improved, high power laser device can be realized. またLED The LED
素子のクラッド層に歪超格子層を適用しても良い。 The cladding layer of the device may be applied to strained superlattice layer.

【0086】(クラック防止層42)次にSiを5×1 [0086] (crack preventing layer 42) then Si 5 × 1
18 /cm 3ドープしたIn 0.1 Ga 0.9 Nよりなるクラック防止層42を500オングストロームの膜厚で成長させる。 0 18 / cm 3 doped crack preventing layer 42 made of In 0.1 Ga 0.9 N and the is grown to the thickness of 500 angstroms. このクラック防止層42はInを含むn型の窒化物半導体、好ましくはInGaNで成長させることにより、Alを含む窒化物半導体層中にクラックが入るのを防止することができる。 The crack preventing layer 42 is n-type nitride semiconductor containing In, preferably by growing in InGaN, it is possible to prevent the cracks in the nitride semiconductor layer containing Al. クラック防止層は100オングストローム以上、0.5μm以下の膜厚で成長させることが好ましい。 Crack preventing layer is 100 angstroms or more, it is preferable to grow in the following film thickness 0.5 [mu] m. 100オングストロームよりも薄いと前記のようにクラック防止として作用しにくく、0.5μ Hardly acts as a thin, crack preventing as the than 100 angstroms, 0.5 [mu]
mよりも厚いと、結晶自体が黒変する傾向にある。 When the thickness is larger than m, there is a tendency that the crystal itself is blackening. なお、このクラック防止層42は省略することもできる。 Incidentally, the crack preventing layer 42 may be omitted.

【0087】(n側クラッド層43)次に、Siを5× [0087] Then (n-side cladding layer 43), 5 × the Si
10 18 /cm 3ドープしたn型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、アンドープ(undo 10 18 / cm 3 doped with a first layer made of n-type Al 0.2 Ga 0.8 N, and 20 angstroms, an undoped (undo
pe)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。 A second layer of GaN of pe), a super lattice structure of total thickness 0.4μm to alternately and 20 Å formed by laminating 100 layers. n側クラッド層43はキャリア閉じ込め層、及び光閉じ込め層として作用し、Alを含む窒化物半導体、好ましくはAlGaNを含む超格子層とすることが望ましく、超格子層全体の膜厚を100オングストローム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成長させることが望ましい。 n-side cladding layer 43 is a carrier confinement layer, and acts as a light confining layer, a nitride semiconductor containing Al, preferably it is desirable that a super lattice layer including AlGaN, a thickness of the whole superlattice layer 100 angstroms , 2 [mu] m or less, more preferably 500 angstroms or more, it is desirable to grow at 1μm or less. 超格子層にするとクラックのない結晶性の良いキャリア閉じ込め層が形成できる。 When the super lattice layer no cracks good crystallinity carrier confinement layer can be formed.

【0088】(n側光ガイド層44)続いて、Siを5 [0088] Subsequently (n-side optical guide layer 44), 5 a Si
×10 18 /cm 3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。 × 10 18 / cm 3 to n-type optical guide layer 44 made of doped n-type GaN is grown to the thickness of 0.1 [mu] m. このn側光ガイド層44は、活性層の光ガイド層として作用し、 The n-side optical guide layer 44 acts as an optical guide layer of the active layer,
GaN、InGaNを成長させることが望ましく、通常100オングストローム〜5μm、さらに好ましくは2 GaN, it is desirable to grow a InGaN, typically 100 Å 5 .mu.m, more preferably 2
00オングストローム〜1μmの膜厚で成長させることが望ましい。 It is desirable to grow a film thickness of 00 angstroms ~1Myuemu. このn側光ガイド層44は通常はSi、G The n-side optical guide layer 44 is typically Si, G
e等のn型不純物をドープしてn型の導電型とするが、 Although by doping n-type impurities of e such as a n-type conductivity,
特にアンドープにすることもできる。 In particular, it is also possible to undoped. 超格子とする場合には第1の層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアンドープでも良い。 It may be doped with an n-type impurity to at least one of the first and second layers in the case of the superlattice, or may be undoped.

【0089】(活性層45)次に、アンドープのIn [0089] Next (active layer 45), the undoped In
0.2 Ga 0.8 Nよりなる井戸層、25オングストロームと、アンドープIn 0.01 Ga 0.95 Nよりなる障壁層、5 Well layer made of 0.2 Ga 0.8 N, and 25 Å, a barrier layer made of undoped In 0.01 Ga 0.95 N, 5
0オングストロームを交互に積層してなる総膜厚175 The total film thickness 0 angstrom formed by alternately stacked 175
オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。 The active layer 45 Angstrom multiple quantum well (MQW) structure grown. また、井戸層及び/または障壁層にSiをドープしてもよく、Siをドープするとしきい値が低下し好ましい。 Also, may be doped with Si in the well layer and / or barrier layer, the threshold is lowered when doped with Si preferred.

【0090】(p側キャップ層46)次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×10 20 /cm 3ドープしたp型Al 0.3 Ga 0.9 Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。 [0090] (p-side cap layer 46) Next, larger than the band gap energy p-side optical guide layer 47, and larger than the active layer 45, p-type Al 0.3 was 1 × 10 20 / cm 3 doped with Mg the p-side cap layer 46 made of Ga 0.9 N is grown to the thickness of 300 angstroms. このp側キャップ層46はp型としたが、膜厚が薄いため、n型不純物をドープしてキャリアが補償されたi i The p-side cap layer 46 is set to p-type, the film thickness is thin, the carriers are compensated by doping n-type impurities
型、若しくはアンドープとしても良く、最も好ましくはp型不純物をドープした層とする。 Type, or may be a undoped, and most preferably a layer doped with p-type impurity. p側キャップ層17 p-side cap layer 17
の膜厚は0.1μm以下、さらに好ましくは500オングストローム以下、最も好ましくは300オングストローム以下に調整する。 The film thickness 0.1μm or less, more preferably 500 angstroms or less, and most preferably adjusted to below 300 Å. 0.1μmより厚い膜厚で成長させると、p型キャップ層46中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにくいからである。 Is grown in large thickness than 0.1 [mu] m, a crack is likely to enter into the p-type cap layer 46, excellent crystallinity nitride semiconductor layer is because hardly grow. Alの組成比が大きいAlGaN程薄く形成するとLD素子は発振しやすくなる。 LD element when the Al composition ratio is larger AlGaN more thinly formed easily oscillate. 例えば、Y値が0. For example, Y values ​​0.
2以上のAl Y Ga 1-Y Nであれば500オングストローム以下に調整することが望ましい。 It is desirable to adjust the 500 Å if 2 or more Al Y Ga 1-Y N. p側キャップ層46 p-side cap layer 46
の膜厚の下限は特に限定しないが、10オングストローム以上の膜厚で形成することが望ましい。 The lower limit of the film thickness is not particularly limited, it is preferably formed of a film thickness of at least 10 angstroms.

【0091】(p側光ガイド層47)次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mg [0091] (p-side optical guide layer 47) Next, the band gap energy smaller than the p-side cap layer 46, Mg
を1×10 20 /cm 3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。 The growing 1 × 10 20 / cm 3 consisting of doped p-type GaN p-side optical guide layer 47 with a thickness of 0.1 [mu] m. この層は、活性層の光ガイド層として作用し、n側光ガイド層44と同じくGaN、InGaNで成長させることが望ましい。 This layer acts as a light guide layer of the active layer, like GaN and n-side optical guide layer 44, be grown InGaN desirable. また、この層はp側クラッド層48を成長させる際のバッファ層としても作用し、100オングストローム〜5μm、さらに好ましくは200オングストローム〜1μmの膜厚で成長させることにより、好ましい光ガイド層として作用する。 Further, this layer also acts as a buffer layer when growing the p-side cladding layer 48, 100 Å 5 .mu.m, more preferably by growing a film thickness of 200 Å ~1Myuemu, it acts as a preferred optical guide layer . このp側光ガイド層は通常はMg等のp型不純物をドープしてp型の導電型とするが、特に不純物をドープしなくても良い。 This p-side optical guide layer is usually a p-type conductivity by doping p-type impurities such as Mg, it may not particularly doped with impurities. なお、このp In addition, this p
型光ガイド層を超格子層とすることもできる。 Type optical guide layer may be a superlattice layer. 超格子層とする場合には第1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、またアンドープでも良い。 It may be doped with p-type impurities in at least one of the first and second layers in the case of a superlattice layer, or may be undoped.

【0092】(p側クラッド層48)次に、Mgを1× [0092] (p-side cladding layer 48) Next, 1 × a Mg
10 20 /cm 3ドープしたp型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、Mgを1×10 20 10 20 / cm 3 a first layer made of doped p-type Al 0.2 Ga 0.8 N, 20 angstroms, 1 Mg × 10 20
/cm 3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μ / Cm 3 second layer made of doped p-type GaN, a total thickness 0.4μ formed by alternately stacking and 20 Å
mの超格子層よりなるp側クラッド層48を形成する。 Forming a p-side cladding layer 48 composed of a super lattice layer of m.
この層はn側クラッド層43と同じくキャリア閉じ込め層として作用し、超格子構造とすることによりp型層側の抵抗率を低下させるための層として作用する。 This layer acts as a confinement layer also carrier a n-side cladding layer 43, which acts as a layer for reducing the resistivity of the p-type layer side by a superlattice structure. このp This p
側クラッド層48の膜厚も特に限定しないが、100オングストローム以上、2μm以下、さらに好ましくは5 There are no particular restrictions on the film thickness of the side cladding layer 48, 100 angstroms, 2 [mu] m or less, more preferably 5
00オングストローム以上、1μm以下で成長させることが望ましい。 00 angstroms, it is desirable to grow at 1μm or less. なお本実施例では超格子層をn側クラッド層側にも設けたが、n側クラッド層側よりもp側層側に超格子層を設けた方が、p層の抵抗値が減少する傾向にあるため、Vfを低下させる上で好ましい。 Incidentally trend in this embodiment is a super lattice layer is provided in the n-side cladding layer side, who was a superlattice layer disposed on the p-side layer side than the n-side cladding layer side, the resistance of p layer decreases because of the preferable in reducing the Vf.

【0093】量子構造の井戸層を有する活性層45を有するダブルへテロ構造の窒化物半導体素子の場合、活性層45に接して、活性層45よりもバンドギャップエネルギーが大きい膜厚0.1μm以下のAlを含む窒化物半導体よりなるキャップ層46を設け、そのキャップ層46よりも活性層から離れた位置に、キャップ層46よりもバッドギャップエネルギーが小さいp側光ガイド層47を設け、そのp側光ガイド層47よりも活性層から離れた位置に、p側光ガイド層47よりもバンドギャップが大きいAlを含む窒化物半導体を含む超格子層よりなるp側クラッド層48を設けることは非常に好ましい。 [0093] When the nitride semiconductor device of double heterostructure having an active layer 45 having a well layer of the quantum structure, in contact with the active layer 45, a band gap energy greater thickness 0.1μm or less than the active layer 45 of providing a cap layer 46 made of a nitride semiconductor containing Al, at a position away from the active layer than the cap layer 46, it provided the p-side optical guide layer 47 bad gap energy is smaller than the cap layer 46, the p in a position away from the active layer than the side light guide layer 47, the provision of the p-side cladding layer 48 composed of a super lattice layer comprising a nitride semiconductor containing Al band gap larger than the p-side optical guide layer 47 is very preferred. しかもp側キャップ層46のバンドギャップエネルギーが大きくしてある、n層から注入された電子がこのキャップ層46で阻止されるため、電子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。 Moreover is made larger band gap energy of the p-side cap layer 46, the electrons injected from the n layer are blocked by the cap layer 46, because the electrons do not overflow the active layer, low leakage current of the element Become.

【0094】(p側コンタクト層49)最後に、Mgを2×10 20 /cm 3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。 [0094] to (p-side contact layer 49) Finally, the p-side contact layer 49 of p-type GaN was 2 × 10 20 / cm 3 doped with Mg is grown to the thickness of 150 angstroms. p側コンタクト層は500オングストローム以下、さらに好ましくは400オングストローム以下、2 p-side contact layer 500 angstroms or less, more preferably 400 angstroms or less, 2
0オングストローム以上に膜厚を調整する。 To adjust the thickness of more than 0 angstrom.

【0095】反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p [0095] After the completion of the reaction, in the reaction vessel, in a nitrogen atmosphere the wafer, carried out the annealing at 700 ℃, p
型層をさらに低抵抗化する。 Further reduce the resistance of the mold layer. アニーリング後、ウェーハを反応容器から取り出し、図13に示すように、RIE After annealing, removed wafer from the reaction vessel, as shown in FIG. 13, RIE
装置により最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/A The uppermost layer of the p-type contact layer 20 by the device, by etching the p-type cladding layer 19, a ridge having a stripe width of 4 [mu] m, the entire surface Ni / A ridge surface
uよりなるp電極51を形成する。 Forming a p-electrode 51 made of u. 次に、図13に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO 2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。 Next, a p-side cladding layer 48, an insulating film 50 made of SiO 2 on the surface of the contact layer 49 except for the p-electrode 51 as shown in FIG. 13, the electrical and p electrode 51 via the insulating film 50 forming a p-pad electrode 52 connected to the.

【0096】p側電極形成後、ウェーハのサファイア基板1等を研磨、除去し露出された素子構造を有していない第2の窒化物半導体層4の表面全面に、Ti/Alよりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/Sn [0096] After the p-side electrode formation, polishing the sapphire substrate 1 and the like of the wafer, removing the entire surface of the second nitride semiconductor layer 4 which has no exposed device structure, n electrode made of Ti / Al 53 was formed to a thickness of 0.5 [mu] m, the Au / Sn for metallization of a heat sink on it
よりなる薄膜を形成する。 Form more becomes thin.

【0097】その後、n電極側53からスクライブし、 [0097] Then, scribed from the n-electrode side 53,
第2の窒化物半導体層4のM面(11−00、図9の六角柱の側面に相当する面)で第2の窒化物半導体層4を劈開し、共振面を作製する。 M surface of the second nitride semiconductor layer 4 the second nitride semiconductor layer 4 was cleaved with (11-00, surface corresponding to the side surface of the hexagonal prism in FIG. 9), to produce a resonance surface. 共振面にSiO 2とTiO 2 SiO 2 and TiO 2 in the resonance surface
よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。 To form a more composed dielectric multilayer film, finally in a direction parallel to the p-electrode, and a laser chip by cutting the bar. 次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm 2 Then placed in the heat sink and chip face-up (state in which the substrate and the heat sink is opposed), a p-pad electrode 52 by wire bonding, was tried laser oscillation at room temperature, at room temperature, the threshold current density 2.0kA / cm 2,
閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。 In the threshold voltage 4.0V, continuous oscillation of an oscillation wavelength of 405nm was confirmed showed 1000 hours or more life.

【0098】[実施例12]図14は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図であり、第2の窒化物半導体層4よりなる基板より上の素子構造としては、実施例1 [0098] is a schematic sectional view showing the structure of Example 12 FIG. 14 One LED element to the nitride semiconductor layer obtained by the growth method of the present invention and the substrate, than the second nitride semiconductor layer 4 made as a device structure above the substrate, example 1
0のLED素子と同様の構造を有する。 It has the same structure as the 0 of the LED elements. また、実施例1 Further, Example 1
2のLED素子の窒化物半導体基板としては、実施例3 As the nitride semiconductor substrate of the second LED element, Example 3
においてSiをドープしたGaNよりなる第1の窒化物半導体層3の膜厚を25μm、第2の窒化物半導体層4 25μm first nitride film thickness of the semiconductor layer 3 made of GaN doped with Si in the second nitride semiconductor layer 4
をアンドープのGaNとしての膜厚を25μmとした他は同様にして形成されたものを用いる。 The addition was 25μm thickness as GaN undoped uses those formed in the same manner. このようにして得られたアンドープGaNよりなる第2の窒化物半導体層4の上に、Siを1×10 18 /cm 3ドープしたGaN On the second nitride semiconductor layer 4 made of undoped GaN obtained in this way, GaN was 1 × 10 18 / cm 3 doped with Si
よりなる第2のバッファ層31、膜厚20オングストローム、単一量子井戸構造のIn 0.4 Ga 0.6 Nよりなる活性層32、膜厚0.3μmのMgドープAl 0.2 Ga 0.8 Become more second buffer layer 31, a thickness of 20 angstroms, an active layer 32 made of In 0.4 Ga 0.6 N of the single quantum well structure, the thickness of 0.3 [mu] m Mg-doped Al 0.2 Ga 0.8
Nよりなるp側クラッド層33、膜厚0.5μmのMg p-side cladding layer 33 made of N, a thickness of 0.5 [mu] m Mg
ドープGaNよりなるp側コンタクト層34が順に積層された構造を有しており、p側コンタクト層34のほぼ全面には透光性のp電極35と、そのp電極35の上に、ボンディング用のパッド電極36が形成されている。 p-side contact layer 34 made of doped GaN has a laminated structure sequentially, a p electrode 35 of the light-transmitting substantially the entire surface of the p-side contact layer 34, on top of the p-electrode 35, for bonding the pad electrode 36 is formed. なお、基板1、バッファ層2、第1の窒化物半導体層3、第1の保護膜11、第2の保護膜12の全て、及び第2の窒化物半導体層4の一部は実施例10と同様にして除去して、本実施例のように同一面側にn電極とp The substrate 1, the buffer layer 2, a first nitride semiconductor layer 3, the first protective film 11, all of the second protective film 12, and a portion of the second nitride semiconductor layer 4 Example 10 was removed in the same manner as, on the same side as in this embodiment the n-electrode and p
電極とを設けた構造とすることもできる。 It is also possible to provided an electrode structure.

【0099】この素子が実施例10の素子と異なる点は、実施例10で窒化物半導体基板として用いられる第1の窒化物半導体層3よりも結晶性の良い第2の窒化物半導体層4の上に素子構造が形成されており、さらに同一面側にp電極35と負電極37とを設けていることである。 [0099] is different from the element of the element in Example 10, Example 10 in crystallinity than the first nitride semiconductor layer 3 which is used as a nitride semiconductor substrate good second nitride semiconductor layer 4 and device structure formed thereon, is that they provided a negative electrode 37 and the p electrode 35 further on the same side. アンドープのGaNよりなる第2の窒化物半導体層4の上に、n型不純物をドープした窒化物半導体層(第2のバッファ層31)を積層した構造の窒化物半導体素子においてn型層側にn電極を設ける場合、n型不純物をドープした窒化物半導体層の方にn電極を設ける方が、Vfが低く、発光効率の高いLED素子が得られやすい傾向にある。 On the second nitride semiconductor layer 4 made of undoped GaN, a nitride semiconductor layer doped with n-type impurity n-type layer side in the nitride semiconductor device having a structure formed by laminating a (second buffer layer 31) when providing the n-electrode, it is provided an n-electrode of the n-type impurity toward the doped nitride semiconductor layer, Vf is low, high emission efficiency LED element is in is prone to give. なお、このLED素子は実施例10 Incidentally, the LED device in Example 10
のLED素子に比較して、出力は約1.5倍、静電耐圧も約1.5倍に向上した。 Compared to the LED element, the output is about 1.5 times, the electrostatic withstand voltage was improved about 1.5 times.

【0100】[実施例13]実施例1と同様に、サファイアC面を主面として、オリフラ面をA面とするサファイア基板上にGaNよりなるバッファ層を200オングストロームと、アンドープGaN層2を4μm成長させたウェーハを用意し、CVD装置を用いて、このアンドープGaN層2の上にストライプ幅20μm、窓部5μ [0100] Similarly to Example 13] Example 1, 4 [mu] m as the main surface of the sapphire C plane, and a buffer layer 200 Å of GaN on a sapphire substrate having the orientation flat surface and A surface, an undoped GaN layer 2 prepared grown wafer, using a CVD device, stripe width 20μm on this undoped GaN layer 2, the window 5μ
mのSiO 2よりなる第1の保護膜を0.1μmの膜厚で形成してなるウェーハを、MOVPE装置に移送し、 a first protective film obtained by forming a film thickness of 0.1μm wafer made of SiO 2 of m, is transferred to the MOVPE apparatus,
アンドープGaN層2及び第1の保護膜の上に、Siを1×10 19 /cm 3ドープしたGaNよりなる第1の窒化物半導体層を15μmの膜厚で成長させ、素子構造を成長させるための窒化物半導体基板を形成する。 On the undoped GaN layer 2 and the first protective layer, the first nitride semiconductor layer made of GaN was 1 × 10 19 / cm 3 doped with Si is grown to a thickness of 15 [mu] m, for growing device structure forming a nitride semiconductor substrate.

【0101】後は実施例12と同様にして、第1の窒化物半導体層の上に、Siを1×10 [0102] After in the same manner as in Example 12, on the first nitride semiconductor layer, Si of 1 × 10 18 /cm 3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn 0.4 Ga 0.6 Nよりなる活性層、膜厚0.3μmのMgドープAl 0.2 Ga 0.8 18 / cm 3 doped with a second buffer layer made of GaN, the film thickness 20 angstroms, an active layer In consisting 0.4 Ga 0.6 N of the single quantum well structure, the thickness of 0.3 [mu] m Mg-doped Al 0.2 Ga 0.8 N
よりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層する。 Laminating become more p-side cladding layer, a p-side contact layer made of Mg-doped GaN with a thickness of 0.5μm in order. そしてp層側からエッチングを行い不純物濃度の大きい第1 The first large impurity concentration etched from the p-layer side
の窒化物半導体層3の表面を露出させてn電極を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極と、そのp電極の上に、ボンディング用のパッド電極を形成し、図14に示すような同一面側からn電極とp Almost a p electrode of the light-transmitting the entire surface, on the p-electrode, forming a pad electrode for bonding to expose the surface of the nitride semiconductor layer 3 of the n-electrode was formed, whereas p-side contact layer and, n electrode and p from the same side as shown in FIG. 14
電極とを設けた構造とする。 And provided an electrode structure. 最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。 Finally after the thickness of the sapphire substrate thinned by polishing to about 50 [mu] m, the elements of 350μm square polished surface scribed. このLED This LED
素子は、第1の保護膜がGaN層上に形成され、更に第1の保護膜の窓部を5μmとして第1の窒化物半導体層が形成されており、異種基板上に第1の保護膜を形成して窓部を6μmとして第1の窒化物半導体層を形成して行った実施例10のLED素子に比べ、より良好な特性を示した。 Element, the first protective film is formed on the GaN layer, further a first and a window portion of the protective film is formed first nitride semiconductor layer as a 5 [mu] m, a first protective layer on the hetero substrate compared to the LED device of example 10 that the window was formed it was carried out to form a first nitride semiconductor layer as 6μm, and showed better properties.

【0102】[実施例14]C面からのオフアングル角θ=0.13゜、ステップ段差およそ15オングストローム、テラス幅Wおよそ56オングストロームのステップを有し、オリフラ面をA面とする2インチφのサファイア基板を用意する。 [0102] [Example 14] off-angle angle theta = 0.13 ° from the C-plane, the step step approximately 15 Å, comprising the steps of the terrace width W approximately 56 Angstroms, the orientation flat surface 2 inches and A plane φ to prepare a of the sapphire substrate. 図15はこのサファイア基板の断面を拡大して示す模式図である。 Figure 15 is a schematic diagram showing an enlarged section of the sapphire substrate. 図15に示すステップ状にオフアングルした基板は、ほぼ水平なテラス部分A Substrate having off-angle stepwise as shown in FIG. 15, substantially horizontal terrace portion A
と、段差部分Bとを有している。 When, and a step portion B. テラス部分Aの表面凹凸は平均でおよそ0.5オングストローム、最大でおよそ2オングストローム程度に調整され、ほぼ規則正しく形成されている。 Surface irregularities of the terrace portion A is about 0.5 Angstroms on average, is adjusted to about up to about 2 Å, are substantially regularly formed. 一方、段差部分の高さはおよそ15オングストローム程度に調整されている。 On the other hand, the height of the step portion is adjusted to about about 15 angstroms. なおオフ角θは誇張して示しているが、成長面の水平面に対して、0. Although the off-angle θ is exaggerated, relative to a horizontal plane of the growth surface, 0.
13゜しか傾斜していない。 13 not ゜Shi or inclination. このようなオフ角を有するステップ状部分は、基板全体に渡って連続して形成されていることが望ましいが、特に部分的に形成されていても良い。 Stepped portions having such off-angle is desirably are formed continuously over the entire substrate, it may be especially partially formed. オフ角θとは、図15に示すように、複数の段差の底部を結んだ直線と、最上層のステップの水平面との角度を指すものとする。 The off angle theta, as shown in FIG. 15, a straight line connecting the bottom of the plurality of steps, is intended to refer to the angle between the horizontal plane of the uppermost step. ステップ段差は30オングストローム以下、さらに好ましくは25オングストローム以下、最も好ましくは20オングストローム以下にする。 Step step 30 angstroms or less, more preferably 25 angstroms or less, and most preferably below 20 Angstroms. 下限は2オングストローム以上が望ましい。 The lower limit is more than angstroms is desirable. 特に基板にサファイアC面を用いた場合、C面からのオフ角θ Especially when using a sapphire C-plane substrate, the off angle of the C-plane θ
は1度以内、好ましくは0.8度以下、さらに好ましくは0.6度以下に調整する。 Within one degree, preferably 0.8 degrees or less, more preferably adjusted to below 0.6 degrees. なお本実施例ではステップ状のオフ基板を用いたが、特にステップ状でなくても、 Although using stepped off the substrate in the present embodiment, even if not particularly stepwise,
通常のオフ基板でも良い。 It may be a normal off-substrate. 適当にオフアングルした異種基板を用いることにより、窒化物半導体と異種基板との原子間距離が接近し、ステップ成長が可能となり、より一層結晶欠陥の少ないGaN基板が得られる。 By using different substrate suitably turned off angle, approaching the interatomic distance between the nitride semiconductor and the substrate different, it is possible to step growth, less GaN substrate with more crystal defects can be obtained.

【0103】前記サファイア基板のオフアングル面に実施例13と同様に、GaNよりなるバッファ層を200 [0103] In the same manner as in Example 13 to off-angle plane of the sapphire substrate, a buffer layer made of GaN 200
オングストロームと、アンドープGaN層を4μm成長させた後、CVD装置を用いて、このアンドープGaN Angstroms, after an undoped GaN layer is 4μm growth, using a CVD apparatus, the undoped GaN
層の上にストライプ幅25μm、窓部5μmのSiO 2 Stripe width 25μm on the layer, SiO window portion 5 [mu] m 2
よりなる第1の保護膜を0.1μmの膜厚で形成する。 To form a more becomes the first protective film in a film thickness of 0.1 [mu] m.
同様に第1の保護膜のストライプ方向はA面に対して垂直とする。 Similarly stripe direction of the first protective film is perpendicular to the A plane.

【0104】次に、このウェーハをMOVPE装置に移送し、アンドープGaN層及び第1の保護膜の上に、S Next, Transport this wafer MOVPE apparatus, on the undoped GaN layer and the first protective film, S
iを1×10 19 /cm 3ドープしたGaNよりなる第1の窒化物半導体層を10μmの膜厚で成長させ、その第1 a first nitride semiconductor layer i formed of a 1 × 10 19 / cm 3 doped with GaN is grown to a thickness of 10 [mu] m, the first
の窒化物半導体層の上に、Siを1×10 18 /cm 3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn 0.4 Ga 0.6 Nよりなる活性層、膜厚0.3μmのMgドープAl 0.2 On top of the nitride semiconductor layer, 1 × 10 18 / cm 3 doped with a second buffer layer made of GaN and Si, thickness 20 Å, an In 0.4 Ga 0.6 active layer made of N in single quantum well structure, of thickness 0.3 [mu] m Mg-doped Al 0.2 G
0.8 Nよりなるp側クラッド層、膜厚0.5μmのM p-side cladding layer composed of a 0.8 N, a thickness of 0.5 [mu] m M
gドープGaNよりなるp側コンタクト層を順に積層する。 The p-side contact layer composed of g-doped GaN are laminated in this order. 後は実施例13と同様にして、エッチングにより第1の窒化物半導体層の表面を露出させて、図14に示すような同一面側からn電極とp電極とを設けた構造とする。 After, the same procedure as in Example 13, to expose the surface of the first nitride semiconductor layer by etching, the structure in which the n electrode and the p electrode from the same surface side as shown in FIG. 14. そして、サファイア基板の厚さを50μm程度まで研磨して薄くした後、350μm角の素子とする。 Then, after thinning by polishing the thickness of the sapphire substrate to about 50 [mu] m, the elements of 350μm square. このLED素子は実施例13のLED素子と比較して、出力でおよそ5%向上した。 This LED device compared to the LED device of Example 13 was approximately 5% improvement in output.

【0105】[実施例15]実施例13において、Si [0105] In Example 15 Example 13, Si
を1×10 19 /cm 3ドープしたGaNよりなる第1の窒化物半導体層10μm成長後、ウェーハを反応容器から取り出し、その第1の保護膜の窓部に相当する位置に、 The 1 × 10 19 / cm 3 first nitride of GaN doped semiconductor layer 10μm after growth, taken out the wafer from the reaction vessel, at a position corresponding to the window portion of the first protective layer,
ストライプ幅15μmの第2の保護膜を0.1μmの厚さで形成する。 A second protective film of stripe width 15μm is formed to a thickness of 0.1 [mu] m. そして再度ウェーハをMOVPE装置に移送し、第1の窒化物半導体層と、第2の保護膜の上に、Siを1×10 19 /cm 3ドープしたGaNよりなる第2の窒化物半導体層を15μmの膜厚で成長させる。 And transferring the re-wafer MOVPE apparatus, and the first nitride semiconductor layer, on the second protective layer, a second nitride semiconductor layer made of GaN was 1 × 10 19 / cm 3 doped with Si It is grown to the thickness of 15μm.

【0106】後は実施例13と同様にして、第2の窒化物半導体層の上に、Siを1×10 [0106] After in the same manner as in Example 13, on the second nitride semiconductor layer, the Si 1 × 10 18 /cm 3ドープしたGaNよりなる第2のバッファ層、膜厚20オングストローム、単一量子井戸構造のIn 0.4 Ga 0.6 Nよりなる活性層、膜厚0.3μmのMgドープAl 0.2 Ga 0.8 18 / cm 3 doped with a second buffer layer made of GaN, the film thickness 20 angstroms, an active layer In consisting 0.4 Ga 0.6 N of the single quantum well structure, the thickness of 0.3 [mu] m Mg-doped Al 0.2 Ga 0.8 N
よりなるp側クラッド層、膜厚0.5μmのMgドープGaNよりなるp側コンタクト層を順に積層し、第2の窒化物半導体層の表面を露出させてn電極を形成し、p Become more p-side cladding layer, by laminating a p-side contact layer made of Mg-doped GaN with a thickness of 0.5μm in order, an n-electrode is formed to expose the surface of the second nitride semiconductor layer, p
側コンタクト層のほぼ全面には透光性のp電極、パッド電極を形成し、同一面側からn電極とp電極とを設けた構造とする。 Substantially the entire surface is translucent p-electrode side contact layer, to form the pad electrodes, and from the same surface side provided with the n electrode and the p electrode structure. 最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。 Finally after the thickness of the sapphire substrate thinned by polishing to about 50 [mu] m, the elements of 350μm square polished surface scribed. このLED素子は実施例1 The LED element of Example 1
2のLED素子より良好の特性を示した。 Than 2 of the LED elements showed excellent characteristics.

【0107】[実施例16]実施例10において、素子構造を形成する窒化物半導体基板を、実施例6と同様にして第1の窒化物半導体層3を成長させ、このウェーハのサファイア基板1、バッファ層、保護膜11等を研磨、除去し、第1の窒化物半導体層3の表面を露出させ、第1の窒化物半導体層3のみにして窒化物半導体基板とする他は同様にしてLEDチップを得る。 [0107] In Example 16 Example 10, the nitride semiconductor substrate forming the device structure is grown first nitride semiconductor layer 3 in the same manner as in Example 6, the sapphire substrate 1 of this wafer, buffer layer, polishing the protective film 11 or the like, is removed to expose the surface of the first nitride semiconductor layer 3, except that the nitride semiconductor substrate is only the first nitride semiconductor layer 3 in the same manner LED get the chip. このLE The LE
Dは、実施例10と同様に非常に優れた特性を示したが、本発明の実施例10と比較すると実施例16のほうがより良好であった。 D showed very good characteristics as in Example 10, better between Example 16 compared with Example 10 of the present invention was better.

【0108】[実施例17]以下、図16を元に実施例17について説明する。 [0108] [Example 17] Hereinafter, a description will be given of an embodiment 17 based on FIG. 16. 図16は本発明の成長方法により得られた窒化物半導体層を基板とする一レーザ素子の構造を示す模式断面図である。 Figure 16 is a schematic sectional view showing a structure of a laser device of a nitride semiconductor layer obtained by the growth method of the present invention and the substrate.

【0109】実施例6で得られたウェーハのサファイア基板1、バッファ層2、保護膜11を研磨、除去し、第1の窒化物半導体層3の表面を露出させ、第1の窒化物半導体層3のみにする。 [0109] sapphire substrate 1 of a wafer obtained in Example 6, a buffer layer 2, the polishing protective film 11 is removed to expose the surface of the first nitride semiconductor layer 3, the first nitride semiconductor layer 3 only to.

【0110】次に、第1の窒化物半導体層3(SiドープGaN)を主面とするウェーハをMOVPE装置の反応容器内にセットし、この第1の窒化物半導体層3の異種基板等を除去して露出された面とは反対の面上に下記各層を形成する。 [0110] Then, the wafer for the first nitride semiconductor layer 3 (Si-doped GaN) main surface was set in the reaction vessel of the MOVPE apparatus, the heterogeneous substrate like the first nitride semiconductor layer 3 the removal to the exposed surface to form a following layers on the opposite surface.

【0111】(n側クラッド層43)次に、Siを1× [0111] (n-side cladding layer 43) Next, 1 × a Si
10 19 /cm 3ドープしたn型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、アンドープ(undo 10 19 / cm 3 doped with a first layer made of n-type Al 0.2 Ga 0.8 N, and 20 angstroms, an undoped (undo
pe)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。 A second layer of GaN of pe), a super lattice structure of total thickness 0.4μm to alternately and 20 Å formed by laminating 100 layers.

【0112】(n側光ガイド層44)続いて、Siを1 [0112] Subsequently (n-side optical guide layer 44), 1 Si
×10 17 /cm 3ドープしたn型GaNよりなるn型光ガイド層44を0.1μmの膜厚で成長させる。 × 10 17 / cm 3 to n-type optical guide layer 44 made of doped n-type GaN is grown to the thickness of 0.1 [mu] m.

【0113】(活性層45)次に、Siを1×10 17 [0113] (active layer 45) Next, the Si 1 × 10 17 /
cm 3ドープのIn 0.2 Ga 0.8 Nよりなる井戸層、25オングストロームと、Siを1×10 17 /cm 3ドープのI cm 3 In 0.2 Ga 0.8 well layer made of N-doped, 25 angstroms, Si and 1 × 10 17 / cm 3 doped I
0.01 Ga 0.95 Nよりなる障壁層、50オングストロームを交互に積層してなる総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層45を成長させる。 n 0.01 Ga 0.95 N consisting barrier layer is grown an active layer 45 of the total film thickness 175 angstroms multiple quantum well structure formed by alternately laminating 50 Angstroms (MQW).

【0114】(p側キャップ層46)次に、バンドギャップエネルギーがp側光ガイド層47よりも大きく、かつ活性層45よりも大きい、Mgを1×10 20 /cm 3ドープしたp型Al 0.3 Ga 0.9 Nよりなるp側キャップ層46を300オングストロームの膜厚で成長させる。 [0114] (p-side cap layer 46) Next, larger than the band gap energy p-side optical guide layer 47, and larger than the active layer 45, p-type Al 0.3 was 1 × 10 20 / cm 3 doped with Mg the p-side cap layer 46 made of Ga 0.9 N is grown to the thickness of 300 angstroms.

【0115】(p側光ガイド層47)次に、バンドギャップエネルギーがp側キャップ層46より小さい、Mg [0115] (p-side optical guide layer 47) Next, the band gap energy smaller than the p-side cap layer 46, Mg
を1×10 18 /cm 3ドープしたp型GaNよりなるp側光ガイド層47を0.1μmの膜厚で成長させる。 The 1 × 10 18 / cm 3 p-side optical guide layer 47 made of doped p-type GaN is grown to the thickness of 0.1 [mu] m.

【0116】(p側クラッド層48)次に、Mgを1× [0116] (p-side cladding layer 48) Next, 1 × a Mg
10 20 /cm 3ドープしたp型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、Mgを1×10 20 10 20 / cm 3 a first layer made of doped p-type Al 0.2 Ga 0.8 N, 20 angstroms, 1 Mg × 10 20
/cm 3ドープしたp型GaNよりなる第2の層、20オングストロームとを交互に積層してなる総膜厚0.4μ / Cm 3 second layer made of doped p-type GaN, a total thickness 0.4μ formed by alternately stacking and 20 Å
mの超格子層よりなるp側クラッド層48を形成する。 Forming a p-side cladding layer 48 composed of a super lattice layer of m.

【0117】(p側コンタクト層49)最後に、Mgを2×10 20 /cm 3ドープしたp型GaNよりなるp側コンタクト層49を150オングストロームの膜厚で成長させる。 [0117] to (p-side contact layer 49) Finally, the p-side contact layer 49 of p-type GaN was 2 × 10 20 / cm 3 doped with Mg is grown to the thickness of 150 angstroms.

【0118】反応終了後、反応容器内において、ウェーハを窒素雰囲気中、700℃でアニーリングを行い、p [0118] After the completion of the reaction, in the reaction vessel, in a nitrogen atmosphere the wafer, carried out the annealing at 700 ℃, p
型層をさらに低抵抗化する。 Further reduce the resistance of the mold layer. アニーリング後、ウェーハを反応容器から取り出し、図16に示すように、RIE After annealing, removed wafer from the reaction vessel, as shown in FIG. 16, RIE
装置により最上層のp型コンタクト層20と、p型クラッド層19とをエッチングして、4μmのストライプ幅を有するリッジ形状とし、リッジ表面の全面にNi/A The uppermost layer of the p-type contact layer 20 by the device, by etching the p-type cladding layer 19, a ridge having a stripe width of 4 [mu] m, the entire surface Ni / A ridge surface
uよりなるp電極51を形成する。 Forming a p-electrode 51 made of u. 次に、図16に示すようにp電極51を除くp側クラッド層48、コンタクト層49の表面にSiO 2よりなる絶縁膜50を形成し、この絶縁膜50を介してp電極51と電気的に接続したpパッド電極52を形成する。 Next, a p-side cladding layer 48, an insulating film 50 made of SiO 2 on the surface of the contact layer 49 except for the p-electrode 51 as shown in FIG. 16, the electrical and p electrode 51 via the insulating film 50 forming a p-pad electrode 52 connected to the.

【0119】p側電極形成後、第1の窒化物半導体層3 [0119] After the p-side electrode formation, the first nitride semiconductor layer 3
の素子構造が形成されていない表面全面に、Ti/Al The entire surface of the device structure of is not formed, Ti / Al
よりなるn電極53を0.5μmの膜厚で形成し、その上にヒートシンクとのメタライゼーション用にAu/S The n electrode 53 of the additional level is formed with a thickness of 0.5 [mu] m, the Au / S for metallization of a heat sink on it
nよりなる薄膜を形成する。 Forming a thin film made of n.

【0120】その後、n電極側53からスクライブし、 [0120] Then, scribed from the n-electrode side 53,
第1の窒化物半導体層3のM面(11−00、図9の六角柱の側面に相当する面)で第1の窒化物半導体層3を劈開し、共振面を作製する。 M surface of the first nitride semiconductor layer 3 of the first nitride semiconductor layer 3 in (11-00, surface corresponding to the side surface of the hexagonal prism in FIG. 9) was cleaved to produce a resonance surface. 共振面の両方あるいはどちらか一方にSiO 2とTiO 2よりなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレーザチップとした。 A dielectric multilayer film made of SiO 2 and TiO 2 was formed on one both resonance surface or either, finally in a direction parallel to the p-electrode, and a laser chip by cutting the bar. 次にチップをフェースアップ(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電極52をワイヤーボンディングして、 Then placed in the heat sink and chip face-up (state in which the substrate and the heat sink is opposed), a p-pad electrode 52 by wire bonding,
室温でレーザ発振を試みたところ、室温において、閾値電流密度2.0kA/cm 2 、閾値電圧4.0Vで、発振波長405nmの連続発振が確認され、1000時間以上の寿命を示した。 Was tried laser oscillation at room temperature, at room temperature, the threshold current density of 2.0 kA / cm 2, the threshold voltages 4.0V, continuous oscillation of an oscillation wavelength of 405nm was confirmed showed 1000 hours or more life.

【0121】[実施例18]図17は本発明の成長方法により得られた窒化物半導体層を基板とする一LED素子の構造を示す模式断面図である。 [0121] [Example 18] FIG 17 is a schematic sectional view showing a structure of a LED element to the substrate a nitride semiconductor layer obtained by the growth method of the present invention. 活性層32から上の素子構造としては、実施例16のLED素子と同様の構造を有する。 The device structure above the active layer 32 has the same structure as the LED device of Example 16. また実施例18のLED素子の窒化物半導体基板としては、実施例7と同様にしてアンドープのG As the nitride semiconductor substrate of the LED device of Example 18, undoped G in the same manner as in Example 7
aNよりなる第1の窒化物半導体層3成長させ、このウエハのサファイア基板1、バッファ層、窒化物半導体層2、第1の保護膜11等を除去して第1の窒化物半導体層3のみにしたものを用いる。 The first nitride semiconductor layer 3 is grown consisting aN, the sapphire substrate 1 of the wafer, the buffer layer, the nitride semiconductor layer 2, only the first nitride semiconductor layer 3 by removing the like first protective film 11 what it was used. この第1の窒化物半導体層3のサファイア基板1や第1の保護膜11を除去して露出された面とは反対側の面上に、下記の超格子層を有するn側クラッド層51を成長させる。 On the surface opposite to the first sapphire substrate 1 and the first protective film 11 is removed to exposed the surface of the nitride semiconductor layer 3, the n-side cladding layer 51 having a superlattice layer having the following to grow. (n側クラッド層51)Siを1×10 19 /cm 3ドープしたn型Al 0.2 Ga 0.8 Nよりなる第1の層、20オングストロームと、アンドープ(undope)のGaNよりなる第2の層、20オングストロームとを交互に100層積層してなる総膜厚0.4μmの超格子構造とする。 (N-side cladding layer 51) Si to 1 × 10 19 / cm 3 doped with a first layer made of n-type Al 0.2 Ga 0.8 N, 20 angstroms, a second layer of GaN undoped (undope), 20 and Å a super lattice structure of total thickness 0.4μm obtained by 100 are alternately laminated. 超格子層にするとクラックのない結晶性の良いキャリア閉じ込めのクラッド層が形成できる。 Cladding layer confining good carrier cracks no crystallinity when the superlattice layer can be formed.

【0122】次に、形成されたクラッド層51上に、実施例16と同様の、活性層32、p側クラッド層33、 [0122] Then, on the formed clad layer 51, as in Example 16, the active layer 32, p-side cladding layer 33,
p側コンタクト層34が順に積層された構造を有する。 p-side contact layer 34 are laminated in this order.
そしてp層側からエッチングを行い不純物濃度の大きいn側クラッド層51の表面を露出させてn電極を形成し、一方p側コンタクト層のほぼ全面には透光性のp電極と、そのp電極の上に、ボンディング用のパッド電極を形成し、図17に示すような同一面側からn電極とp Then the p electrode almost the entire surface of the transparent p-layer to expose a large surface of the n-side cladding layer 51 having an impurity concentration etched to form an n electrode from the side, whereas the p-side contact layer, the p-electrode over, forming a pad electrode for bonding, n electrode and p from the same side as shown in FIG. 17
電極とを設けた構造とする。 And provided an electrode structure. 最後にサファイア基板の厚さを50μm程度まで研磨して薄くした後、研磨面側をスクライブして350μm角の素子とする。 Finally after the thickness of the sapphire substrate thinned by polishing to about 50 [mu] m, the elements of 350μm square polished surface scribed.

【0123】得られたLED素子は、良好な特性を示し、更に実施例16のLED素子に比較して、出力が約1.5倍、静電耐圧も約1.5倍に向上した。 [0123] The resulting LED device showed satisfactory characteristics, further compared to the LED device of Example 16, the output is about 1.5 times, the electrostatic withstand voltage was improved about 1.5 times.

【0124】[実施例19]実施例7において、アンドープのGaNよりなる第1の窒化物半導体層3の膜厚を15μmとする他は同様にして窒化物半導体基板となる第1の窒化物半導体層3を成長させる。 [0124] In Example 19 Example 7, the first nitride semiconductor other to 15μm thickness of the first nitride semiconductor layer 3 made of undoped GaN is formed of a nitride semiconductor substrate in the same manner growing a layer 3. この第1の窒化物半導体層3の上に、実施例18と同様にして素子構造を形成し、LED素子を得る。 On the first nitride semiconductor layer 3, forming a device structure in the same manner as Example 18 to obtain the LED element. 得られたLED素子は、 The obtained LED element is
実施例18のLED素子と同様に、良好な特性を示した。 Like the LED device of Example 18 exhibited good characteristics.

【0125】[実施例20]実施例19において、異種基板として、実施例14と同様にステップ状にオフアングルしているサファイア基板を用いる他は同様にしてL [0125] In Example 20 Example 19, as a heterogeneous substrate, other using a sapphire substrate that is off-angle in the same manner stepwise as in Example 14 in a similar manner L
ED素子を得る。 Get an ED element. このLED素子は実施例19のLED The LED element LED of Example 19
素子と比較して、出力でおよそ5%向上した。 Compared to elements were approximately 5% improvement in output.

【0126】[実施例21]実施例7において窓部の幅を5μm、3μm、1μmにして行った他は同様にして3種類の窒化物半導体基板を形成し、実施例7と同様にして結晶欠陥の数を測定し相対的にその数を比較した結果、窓部の幅が5μmである場合に比べ、3μm、及び1μmである場合のほうが結晶欠陥の数が約2割り減少した。 [0126] [Example 21] The width of the window portion 5 [mu] m, 3 [mu] m, except that carried in the 1μm to form a three nitride semiconductor substrate in the same manner in Example 7, crystals in the same manner as in Example 7 result of comparing the relative number that measures the number of defects, compared with the case where the width of the window is 5 [mu] m, 3 [mu] m, and more when it is 1μm number of crystal defects is reduced to about 2 split.

【0127】 [0127]

【発明の効果】窒化物半導体は理想の半導体として現在評価されているにもかかわらず、窒化物半導体基板が存在しないために、異種基板の上に成長された格子欠陥の多い窒化物半導体デバイスで実用化されている。 The nitride semiconductor according to the present invention despite currently being evaluated as an ideal semiconductor, for the nitride semiconductor substrate is not present, lattice defects grown on the foreign substrate often a nitride semiconductor device It has been put to practical use. そのためレーザ素子のような結晶欠陥が即寿命に影響するデバイスを実現すると、数十時間で素子がダメになっていた。 For that reason the crystal defects such as a laser device to achieve a device that affects the immediate life element in several tens of hours had become useless. ところが、本発明の成長方法によると、従来成長できなかった窒化物半導体基板が得られるため、この窒化物半導体基板の上に、素子構造となる窒化物半導体層を積層すると、格子欠陥の非常に少ない窒化物半導体デバイスが実現できる。 However, according to the growth method of the present invention, since the nitride semiconductor substrate which can not be conventionally grown is obtained, on the nitride semiconductor substrate, the stacked nitride semiconductor layer serving as a device structure, lattice defects very less nitride semiconductor device can be realized. 例えば本発明の基板を用いてレーザ素子を作製すると、ほぼ実用化レベルまで達した素子ができる。 For example, to prepare a laser element using the substrate of the present invention, it is the element that reaches almost practical level. このように従来できなかった窒化物半導体基板が本発明により得られることは、非常に産業上の利用価値が大きい。 Thus the nitride semiconductor substrate which can not be conventionally obtained by the present invention, a large utility value very industry.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the method of the present invention; FIG.

【図2】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the method of the invention; FIG.

【図3】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the method of the present invention; FIG.

【図4】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Schematic cross-sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the method of the present invention; FIG.

【図5】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Figure 5 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図6】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Figure 6 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図7】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Figure 7 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図8】 本発明の方法の各工程において得られる窒化物半導体ウェーハの構造を示す模式的断面図。 Figure 8 is a schematic sectional view showing a structure of a nitride semiconductor wafer obtained in each step of the process of the present invention.

【図9】 サファイアの面方位を示すユニットセル図。 [9] Unit cell diagram showing a sapphire plane orientation.

【図10】 保護膜のストライプ方向を説明するための基板主面側の平面図。 Figure 10 is a plan view of the substrate main surface side for illustrating the stripe direction of the protective film.

【図11】 本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図。 Figure 11 is a schematic sectional view showing one structure of a nitride semiconductor LED device using the substrate according to the method of the present invention.

【図12】 図11の素子をp電極側から見た平面図。 Figure 12 is a plan view seen from the p electrode side element of Figure 11.

【図13】 本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図。 Figure 13 is a schematic sectional view showing one structure of a nitride semiconductor LD device using the substrate according to the method of the present invention.

【図14】 本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図。 Figure 14 is a schematic sectional view showing one structure of a nitride semiconductor LED device using the substrate according to the method of the present invention.

【図15】 オフアングルした一異種基板の部分的な形状を示す模式断面図。 Figure 15 is a schematic sectional view showing a partial configuration of one heterogeneous substrate having off-angle.

【図16】 本発明の方法による基板を用いた窒化物半導体LD素子の一構造を示す模式断面図である。 16 is a schematic sectional view showing one structure of a nitride semiconductor LD device using the substrate according to the method of the present invention.

【図17】 本発明の方法による基板を用いた窒化物半導体LED素子の一構造を示す模式断面図である。 17 is a schematic sectional view showing one structure of a nitride semiconductor LED device using the substrate according to the method of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・・・基板 2・・・・バッファ層 3・・・・第1の窒化物半導体層 4・・・・第2の窒化物半導体層 11・・・・第1の保護膜 12・・・・第2の保護膜 1 ... substrate 2 ... buffer layer 3 ... first nitride semiconductor layer 4 ... second nitride semiconductor layer 11 ... first protective film 12 ... ... the second protective film

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平9−201477 (32)優先日 平9(1997)7月28日 (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平9−290097 (32)優先日 平9(1997)10月22日 (33)優先権主張国 日本(JP) (72)発明者 中村 修二 徳島県阿南市上中町岡491番地100 日亜化 学工業株式会社内 ────────────────────────────────────────────────── ─── of the front page continued (31) priority claim number Japanese Patent Application No. 9-201477 (32) priority date flat 9 (1997) July 28 (33) priority Country Japan (JP) (31) priority claim number Japanese Patent Application No. 9-290097 (32) priority date flat 9 (1997), October 22 (33) priority Country Japan (JP) (72) inventor Shuji Nakamura Anan City, Tokushima Prefecture kaminaka Oka 491 address 100 day red chemical industry Co., Ltd. in

Claims (22)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜を部分的に形成する第1の工程と、 第1の工程後、第1の窒化物半導体を、前記窒化物半導体の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。 To 1. A on the grown nitride semiconductor on a hetero substrate made of different material from the nitride semiconductor, a first step of forming a first protective film partially after the first step, a first nitride semiconductor, the grown on the nitride semiconductor, a nitride semiconductor process growth, which comprises a second step of growing up on the first protective film.
  2. 【請求項2】 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする請求項1に記載の窒化物半導体の成長方法。 Wherein said first protective film, a nitride according to claim 1, characterized in that it is formed with a surface area greater than the surface area of ​​the formed non portions of the first protective film semiconductor method of growth.
  3. 【請求項3】 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜を、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成する第1の工程と、 第1の工程後、第1の窒化物半導体を、前記異種基板の上に成長させると共に、第1の保護膜の上にまで成長させる第2の工程とを含むことを特徴とする窒化物半導体の成長方法。 To 3. On the foreign substrate made of a nitride semiconductor material different, the first protective layer, the first having a surface area greater than the surface area of ​​the portion not formed with the protective film partially comprising a first step of forming, after the first step, the first nitride semiconductor, the grown on the heterogeneous substrate, and a second step of growing up on the first protective film nitride semiconductor process growth, characterized in that.
  4. 【請求項4】 前記第1の保護膜が、ストライプ状であり、更に隣接するストライプ状の第1の保護膜の形成されていない部分(窓部)の幅が5μm以下として形成されていることを特徴とする請求項1〜3のいずれか1項に記載の窒化物半導体の成長方法。 Wherein said first protective film is a stripe, further that the width of the portion not formed between adjacent stripe-shaped first protective film (window portion) is formed as 5μm or less nitride semiconductor method of growing according to any one of claims 1 to 3, wherein.
  5. 【請求項5】 前記窓部の幅(Ww)とストライプ状の第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20 5. The ratio Ws / Ww of the window width (Ww) and stripe width of the first protective film (Ws) is from 1 to 20
    であることを特徴とする請求項1〜4のいずれか1項に記載の窒化物半導体の成長方法。 Nitride semiconductor method of growing according to any one of claims 1 to 4, characterized in that.
  6. 【請求項6】 前記異種基板はその基板の主面からオフアングルした主面を有することを特徴とする請求項1〜 Wherein said substrate different 1 to claim, characterized in that it has a main surface that is off-angle from the main surface of the substrate
    5のいずれか1項に記載の窒化物半導体の成長方法。 Nitride semiconductor method of growing according to any one of 5.
  7. 【請求項7】 前記異種基板はステップ状にオフアングルしていることを特徴とする請求項6に記載の窒化物半導体の成長方法。 Wherein said substrate different nitride semiconductor method of growing according to claim 6, characterized in that off-angle stepwise.
  8. 【請求項8】 前記異種基板が(0001)面を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(112−0)面に対して垂直なストライプ形状を有することを特徴とする請求項1〜7のいずれか1項に記載の窒化物半導体の成長方法。 8. A sapphire to the foreign substrate (0001) plane major surface, the first protective film characterized by having a vertical stripe shape with respect to (1120) plane of the sapphire nitride semiconductor method of growing according to any one of claims 1 to 7,.
  9. 【請求項9】 前記異種基板が(112−0)面を主面とするサファイアであり、前記第1の保護膜はそのサファイアの(11−02)面に対して垂直なストライプ形状を有することを特徴とする請求項1〜7のいずれか1 9. A sapphire and the heterogeneous substrate is (1120) plane major surface, the first protective film to have a vertical stripe shape with respect to (11-02) plane of the sapphire any of claims 1 to 7, characterized in 1
    項に記載の窒化物半導体の成長方法。 Nitride semiconductor method of growing according to item.
  10. 【請求項10】 前記異種基板が(111)面を主面とするスピネルであり、前記第1の保護膜は、そのスピネルの(110)面に対して垂直なストライプ形状を有することを特徴とする請求項1〜7のいずれか1項に記載の窒化物半導体の成長方法。 10. A spinel according to the different substrate (111) plane major surface, the first protective film, and characterized by having a vertical stripe shape with respect to (110) plane of spinel nitride semiconductor method of growing according to any one of claims 1 to 7.
  11. 【請求項11】 前記第2の工程後、第1の窒化物半導体の上に第2の保護膜を部分的に形成する第3の工程と、 第3の工程後、第2の窒化物半導体を前記第1の窒化物半導体の上に成長させると共に、第2の保護膜の上にまで成長させる第4の工程とを含むことを特徴とする請求項1〜10のいずれ1項に記載の窒化物半導体の成長方法。 After wherein said second step, a third step of forming a second protective film partially on the first nitride semiconductor, after the third step, the second nitride semiconductor with grown on the first nitride semiconductor, and according to any one of claims 1 to 10, characterized in that it comprises a fourth step of growing up on the second protective layer nitride semiconductor method of growth.
  12. 【請求項12】 前記第2の保護膜は、第1の窒化物半導体の表面に現れた結晶欠陥上に形成されることを特徴とする請求項11に記載の窒化物半導体の成長方法。 Wherein said second protective film, a nitride semiconductor method of growing according to claim 11, characterized in that formed on the crystal defects appear in the first nitride semiconductor surface.
  13. 【請求項13】 前記第2の保護膜は、前記第1の保護膜と平行なストライプ形状を有することを特徴とする請求項11または12に記載の窒化物半導体の成長方法。 Wherein said second protective film, a nitride semiconductor method of growing according to claim 11 or 12, characterized in that it has the first protective film and the parallel stripes.
  14. 【請求項14】 窒化物半導体と異なる材料よりなる異種基板上に成長された窒化物半導体の上に、第1の保護膜が部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。 To 14. On the grown nitride semiconductor on a hetero substrate made of a material different from the nitride semiconductor, the first protective film are partially formed, on the first protective film the first is a nitride semiconductor is grown, a nitride semiconductor element nitride semiconductor comprising a device structure over the first nitride semiconductor is equal to or formed by stacking.
  15. 【請求項15】 前記第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して形成されることを特徴とする請求項14に記載の窒化物半導体素子。 15. The method of claim 14, wherein the first protective film, a nitride according to claim 14, characterized in that it is formed with a surface area greater than the surface area of ​​the formed non portions of the first protective film semiconductor element.
  16. 【請求項16】 窒化物半導体と異なる材料よりなる異種基板の上に、第1の保護膜が、第1の保護膜の形成されていない部分の表面積よりも大きい表面積を有して部分的に形成されており、その第1の保護膜の上に第1の窒化物半導体が成長され、その第1の窒化物半導体の上に素子構造となる窒化物半導体が積層されてなることを特徴とする窒化物半導体素子。 To 16. On the foreign substrate made of a nitride semiconductor material different, the first protective film, the first having a surface area greater than the surface area of ​​the portion not formed with the protective film partially It is formed, and characterized in that the on the first protective layer is grown first nitride semiconductor becomes nitride semiconductor comprising a device structure over the first nitride semiconductor are stacked nitride semiconductor element.
  17. 【請求項17】 前記第1の窒化物半導体が、総膜厚1 17. The first nitride semiconductor, the total film thickness 1
    μm以上、50μm以下の膜厚を有し、前記異種基板を有していることを特徴とする請求項14〜16のいずれか1項に記載の窒化物半導体素子。 μm or more, having a film thickness of not more than 50 [mu] m, a nitride semiconductor device according to any one of claims 14 to 16, characterized in that it has the heterogeneous substrate.
  18. 【請求項18】 前記第1の窒化物半導体が、総膜厚7 18. The method of claim 17, wherein the first nitride semiconductor, the total film thickness 7
    0μm以上の膜厚を有し、前記異種基板が除去されてなることを特徴とする請求項14〜16のいずれか1項に記載の窒化物半導体素子。 It has a thickness of more than 0 .mu.m, nitride semiconductor device according to any one of claims 14 to 16, wherein the foreign substrate is characterized by comprising been removed.
  19. 【請求項19】 前記第1の窒化物半導体が、窓部の幅が5μm以下のストライプ状の形状の第1の保護膜を形成した上に成長されたものであることを特徴とする請求項14〜18のいずれか1項に記載の窒化物半導体素子。 19. The first nitride semiconductor, characterized in that in which the width of the window portion is grown on the formation of the first protective layer of the following stripe shape 5μm claims the nitride semiconductor device according to any one of 14 to 18.
  20. 【請求項20】 上記素子構造となる窒化物半導体が、 20. A nitride semiconductor serving as the device structure,
    超格子構造を有するn側窒化物半導体を有していることを特徴とする請求項14〜19のいずれか1項に記載の窒化物半導体素子。 The nitride semiconductor device according to any one of claims 14 to 19, characterized in that it has a n-side nitride semiconductor having a superlattice structure.
  21. 【請求項21】 前記超格子構造を有するn側窒化物半導体にn電極が形成されていることを特徴とする請求項14〜20のいずれか1項に記載の窒化物半導体素子。 21. The nitride semiconductor device according to any one of claims 14 to 20, characterized in that the n-electrode on the n-side nitride semiconductor having a superlattice structure is formed.
  22. 【請求項22】 前記窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/Wwが、1〜20であることを特徴とする請求項14〜21のいずれか1項に記載の窒化物半導体素子。 The ratio Ws / Ww according to claim 22, wherein the window width (Ww) and the width of the protective film (Ws) is, according to any one of claims 14 to 21, characterized in that 1 to 20 nitride semiconductor device.
JP7724598A 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device Pending JPH11191657A (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP9331597 1997-04-11
JP9-181071 1997-07-07
JP18107197 1997-07-07
JP20147797 1997-07-28
JP9-201477 1997-07-28
JP9-93315 1997-10-22
JP29009797 1997-10-22
JP9-290097 1997-10-22
JP9-290095 1997-10-22
JP29009597 1997-10-22
JP7724598A JPH11191657A (en) 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7724598A JPH11191657A (en) 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device

Publications (1)

Publication Number Publication Date
JPH11191657A true true JPH11191657A (en) 1999-07-13

Family

ID=27551382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7724598A Pending JPH11191657A (en) 1997-04-11 1998-03-25 Growing method of nitride semiconductor and nitride semiconductor device

Country Status (1)

Country Link
JP (1) JPH11191657A (en)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
JP2002505519A (en) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Lateral Method of manufacturing a gallium nitride semiconductor layer by overgrowth and thereby the structure of the produced gallium nitride semiconductor that passes through the mask
JP2002531945A (en) * 1998-11-24 2002-09-24 ノース・キャロライナ・ステイト・ユニヴァーシティ Preparation of the gallium nitride layer due to the lateral growth
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6582986B2 (en) 1999-10-14 2003-06-24 Cree, Inc. Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6806109B2 (en) 2001-12-20 2004-10-19 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
JP2005522890A (en) * 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア Reducing metastasis in a non-polar gallium nitride thin film
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6994751B2 (en) 2001-02-27 2006-02-07 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7064357B2 (en) 2000-01-14 2006-06-20 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
JP2006229253A (en) * 2006-05-19 2006-08-31 Sharp Corp Nitride-based compound semiconductor light-emitting device and its manufacturing method
JP2006315949A (en) * 2005-05-12 2006-11-24 Samsung Corning Co Ltd Single-crystal gallium nitride substrate
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2007150250A (en) * 2005-10-28 2007-06-14 Nichia Chem Ind Ltd Process for fabrication of nitride semiconductor substrate
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7687382B2 (en) 2003-08-01 2010-03-30 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
JP2011009382A (en) * 2009-06-24 2011-01-13 Rohm Co Ltd Semiconductor light emitting element
US7879147B2 (en) 2003-11-13 2011-02-01 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7884447B2 (en) 2005-07-11 2011-02-08 Cree, Inc. Laser diode orientation on mis-cut substrates
JP2011096881A (en) * 2009-10-30 2011-05-12 Showa Denko Kk Semiconductor light-emitting element, method of manufacturing semiconductor light-emitting element, and lighting device and electronic apparatus using semiconductor light-emitting element
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US8043731B2 (en) 2003-11-14 2011-10-25 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US8212259B2 (en) 2000-03-13 2012-07-03 Cree, Inc. III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates
CN102605422A (en) * 2011-01-24 2012-07-25 清华大学 Mask for growth of epitaxial structure and usage thereof
JP2012182459A (en) * 2012-03-06 2012-09-20 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor structure
JP2012209533A (en) * 2011-03-29 2012-10-25 Qinghua Univ Epitaxial structure and method for making the same
JP2012235122A (en) * 2011-04-29 2012-11-29 Qinghua Univ Method of manufacturing light-emitting diode
JP2012530027A (en) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート Heterogeneous substrate, the nitride-based semiconductor device and a manufacturing method thereof using the same
JP2013016856A (en) * 2005-10-28 2013-01-24 Nichia Chem Ind Ltd Manufacturing method of nitride semiconductor substrate
JP2013209271A (en) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method
JP2014096396A (en) * 2012-09-20 2014-05-22 Toshiba Corp Method of forming nitride semiconductor layer
US8906788B2 (en) 2011-01-12 2014-12-09 Tsinghua University Method for making epitaxial structure
JP2015516355A (en) * 2012-03-21 2015-06-11 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh Iii-n templates preparation and iii-n Template

Cited By (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121121A (en) * 1997-11-07 2000-09-19 Toyoda Gosei Co., Ltd Method for manufacturing gallium nitride compound semiconductor
JP2002505519A (en) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ Lateral Method of manufacturing a gallium nitride semiconductor layer by overgrowth and thereby the structure of the produced gallium nitride semiconductor that passes through the mask
JP2002531945A (en) * 1998-11-24 2002-09-24 ノース・キャロライナ・ステイト・ユニヴァーシティ Preparation of the gallium nitride layer due to the lateral growth
JP4790909B2 (en) * 1998-11-24 2011-10-12 ノース・キャロライナ・ステイト・ユニヴァーシティ Preparation of the gallium nitride layer due to the lateral growth
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6764932B2 (en) 1999-10-14 2004-07-20 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6955977B2 (en) 1999-10-14 2005-10-18 Cree, Inc. Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6582986B2 (en) 1999-10-14 2003-06-24 Cree, Inc. Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US6803602B2 (en) 1999-10-14 2004-10-12 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US7560725B2 (en) 1999-12-24 2009-07-14 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7064357B2 (en) 2000-01-14 2006-06-20 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
US7663158B2 (en) 2000-01-14 2010-02-16 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
US7352012B2 (en) 2000-01-14 2008-04-01 Sharp Kabushiki Kaisha Nitride compound semiconductor light emitting device and method for producing the same
US8212259B2 (en) 2000-03-13 2012-07-03 Cree, Inc. III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7829900B2 (en) 2001-02-27 2010-11-09 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
US6994751B2 (en) 2001-02-27 2006-02-07 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
US7355208B2 (en) 2001-02-27 2008-04-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor element and method of forming nitride-based semiconductor
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6806109B2 (en) 2001-12-20 2004-10-19 Matsushita Electric Industrial Co., Ltd. Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device
KR101363377B1 (en) * 2002-04-15 2014-02-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Dislocation Reduction in Non-Polar Gallium Nitride Thin Films
US8188458B2 (en) 2002-04-15 2012-05-29 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
US9039834B2 (en) 2002-04-15 2015-05-26 The Regents Of The University Of California Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
JP2009295994A (en) * 2002-04-15 2009-12-17 Regents Of The Univ Of California Dislocation reduction in non-polar gallium nitride thin film
JP2005522890A (en) * 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア Reducing metastasis in a non-polar gallium nitride thin film
US7982208B2 (en) 2002-04-15 2011-07-19 The Regents Of The University Of California Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices
US7687382B2 (en) 2003-08-01 2010-03-30 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
US8119505B2 (en) 2003-08-01 2012-02-21 Toyoda Gosei Co., Ltd. Method of making group III nitride-based compound semiconductor
US7879147B2 (en) 2003-11-13 2011-02-01 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US8728236B2 (en) 2003-11-13 2014-05-20 Cree, Inc. Low dislocation density III-V nitride substrate including filled pits and process for making the same
US7972711B2 (en) 2003-11-13 2011-07-05 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US8043731B2 (en) 2003-11-14 2011-10-25 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7531397B2 (en) 2004-08-24 2009-05-12 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP2006315949A (en) * 2005-05-12 2006-11-24 Samsung Corning Co Ltd Single-crystal gallium nitride substrate
JP4717712B2 (en) * 2005-05-12 2011-07-06 サムスンコーニング精密素材株式会社Samsung Corning Precision Materials Co.,Ltd. Gallium nitride single crystal substrate and a semiconductor element
US7884447B2 (en) 2005-07-11 2011-02-08 Cree, Inc. Laser diode orientation on mis-cut substrates
US8378463B2 (en) 2005-07-11 2013-02-19 Cree, Inc. Orientation of electronic devices on mis-cut substrates
US7615472B2 (en) 2005-10-28 2009-11-10 Nichia Corporation Method for manufacturing nitride semiconductor substrate
US7608525B2 (en) 2005-10-28 2009-10-27 Nichia Corporation Method for manufacturing nitride semiconductor substrate
JP2013016856A (en) * 2005-10-28 2013-01-24 Nichia Chem Ind Ltd Manufacturing method of nitride semiconductor substrate
JP2007150250A (en) * 2005-10-28 2007-06-14 Nichia Chem Ind Ltd Process for fabrication of nitride semiconductor substrate
JP2006229253A (en) * 2006-05-19 2006-08-31 Sharp Corp Nitride-based compound semiconductor light-emitting device and its manufacturing method
JP2012530027A (en) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート Heterogeneous substrate, the nitride-based semiconductor device and a manufacturing method thereof using the same
JP2011009382A (en) * 2009-06-24 2011-01-13 Rohm Co Ltd Semiconductor light emitting element
JP2011096881A (en) * 2009-10-30 2011-05-12 Showa Denko Kk Semiconductor light-emitting element, method of manufacturing semiconductor light-emitting element, and lighting device and electronic apparatus using semiconductor light-emitting element
US9219193B2 (en) 2011-01-12 2015-12-22 Tsinghua University Method for making epitaxial structure
US9905726B2 (en) 2011-01-12 2018-02-27 Tsinghua University Semiconductor epitaxial structure
US8906788B2 (en) 2011-01-12 2014-12-09 Tsinghua University Method for making epitaxial structure
US9559255B2 (en) 2011-01-12 2017-01-31 Tsinghua University Epitaxial structure
CN102605422B (en) * 2011-01-24 2015-07-29 清华大学 A method using a mask and an epitaxial growth structure
CN102605422A (en) * 2011-01-24 2012-07-25 清华大学 Mask for growth of epitaxial structure and usage thereof
JP2012209533A (en) * 2011-03-29 2012-10-25 Qinghua Univ Epitaxial structure and method for making the same
US8569736B2 (en) 2011-04-29 2013-10-29 Tsinghua University Light emitting diode
JP2012235122A (en) * 2011-04-29 2012-11-29 Qinghua Univ Method of manufacturing light-emitting diode
JP2012182459A (en) * 2012-03-06 2012-09-20 Nippon Telegr & Teleph Corp <Ntt> Nitride semiconductor structure
JP2015516355A (en) * 2012-03-21 2015-06-11 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh Iii-n templates preparation and iii-n Template
US9896779B2 (en) 2012-03-21 2018-02-20 Freiberger Compound Materials Gmbh Method for producing III-N single crystals, and III-N single crystal
JP2013209271A (en) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method
US9123831B2 (en) 2012-09-20 2015-09-01 Kabushiki Kaisha Toshiba Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US9305773B2 (en) 2012-09-20 2016-04-05 Kabushiki Kaisha Toshiba Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2014096396A (en) * 2012-09-20 2014-05-22 Toshiba Corp Method of forming nitride semiconductor layer

Similar Documents

Publication Publication Date Title
US6924512B2 (en) Nitride semiconductor light-emitting device and optical apparatus including the same
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
US20010053618A1 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US20040067648A1 (en) Crystal film, crystal substrate, and semiconductor device
US7057211B2 (en) Nitride semiconductor laser device and manufacturing method thereof
US6586316B2 (en) Method for producing a semiconductor substrate
US20080112448A1 (en) Nitride semiconductor laser diode
US6153010A (en) Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JP3374737B2 (en) Nitride semiconductor device
JP2008311640A (en) Semiconductor laser diode
JP2008060375A (en) Nitride semiconductor light-emitting device and method of manufacturing the same
JP2002016000A (en) Nitride semiconductor element and nitride semiconductor substrate
JP2001085736A (en) Method for manufacturing nitride semiconductor chip
JP2008109066A (en) Light emitting element
JP2001176823A (en) Method for manufacturing nitride semiconductor chip
US20020000558A1 (en) Gallium nitride based light emitting element
JP2004281863A (en) Nitride semiconductor element and manufacturing method thereof
JP2000068594A (en) Nitride semiconductor element
JPH08153931A (en) Manufacture of gallium nitride based semiconductor laser element
JP2003092426A (en) Nitride compound semiconductor light emitting element and its manufacturing method
JP2000114664A (en) Nitride semiconductor laser element
JP2002261032A (en) Nitride semiconductor substrate and its manufacturing method and nitride semiconductor device using the same
JP2000277437A (en) Growth method for nitride semiconductor and element thereof
JP2002033512A (en) Nitride semiconductor light emitting diode
JP2008198952A (en) Group iii nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040510

A02 Decision of refusal

Effective date: 20041012

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041221

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20050121

Free format text: JAPANESE INTERMEDIATE CODE: A912