JP3216118B2 - Nitride semiconductor device and method of manufacturing the same - Google Patents

Nitride semiconductor device and method of manufacturing the same

Info

Publication number
JP3216118B2
JP3216118B2 JP5604697A JP5604697A JP3216118B2 JP 3216118 B2 JP3216118 B2 JP 3216118B2 JP 5604697 A JP5604697 A JP 5604697A JP 5604697 A JP5604697 A JP 5604697A JP 3216118 B2 JP3216118 B2 JP 3216118B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5604697A
Other languages
Japanese (ja)
Other versions
JPH10256661A (en
Inventor
孝夫 山田
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP5604697A priority Critical patent/JP3216118B2/en
Publication of JPH10256661A publication Critical patent/JPH10256661A/en
Application granted granted Critical
Publication of JP3216118B2 publication Critical patent/JP3216118B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はLED(発光ダイオ
ード)、LD(レーザダイオード)等の発光素子、ある
いは太陽電池、光センサー等の受光素子に使用される窒
化物半導体(In XAlYGa1-X-YN、0≦X、0≦Y、X
+Y≦1)よりなる素子及びその製造方法に関し、特に
放熱性の良好な窒化物半導体素子及びその製造方法に関
する。
The present invention relates to an LED (light emitting diode).
Light-emitting elements such as laser diodes (LDs)
Or nitrogen used in light-receiving elements such as solar cells and optical sensors.
Compound semiconductor (In XAlYGa1-XYN, 0 ≦ X, 0 ≦ Y, X
+ Y ≦ 1) and a method for manufacturing the same, particularly
The present invention relates to a nitride semiconductor device having good heat dissipation and a method for manufacturing the same.
I do.

【0002】[0002]

【従来の技術】窒化物半導体は高輝度青色LED、純緑
色LEDの材料として、フルカラーLEDディスプレ
イ、交通信号等で最近実用化されたばかりである。これ
らのLEDは、例えばサファイアよりなる絶縁性基板の
上にn型窒化物半導体層と、p型窒化物半導体層とを有
し、それらのp、n半導体層の間にInGaNよりなる
単一量子井戸構造(SQW:Single-Quantum- Well)の
活性層が挟まれたダブルへテロ構造を有している。青
色、緑色等の波長はInGaN活性層のIn組成比を増
減することで決定されている。また、本出願人は、最近
この材料を用いてパルス電流において、室温での410
nmのレーザ発振を発表した(例えば、Jpn.J.Appl.Phy
s. Vol.35 (1996) pp.L217-L220、Appl.Phys.Lett.69(1
0),2 Sep.1996pp.1477-1479等)。このレーザ素子も同
様に、p、n半導体層の間にInGaNを含む多重量子
井戸構造(MQW:Multi-Quantum- Well)よりなる活
性層が挟まれたダブルへテロ構造を有している。
2. Description of the Related Art Nitride semiconductors have just recently been put to practical use in full-color LED displays, traffic signals and the like as materials for high-brightness blue LEDs and pure green LEDs. These LEDs have, for example, an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on an insulating substrate made of sapphire, and a single quantum well made of InGaN between the p and n semiconductor layers. It has a double hetero structure in which an active layer of a well structure (SQW: Single-Quantum-Well) is sandwiched. Wavelengths such as blue and green are determined by increasing or decreasing the In composition ratio of the InGaN active layer. Applicants have also recently used this material in pulsed currents at room temperature at 410 ° C.
nm laser oscillation (for example, Jpn.J.Appl.Phy
s.Vol.35 (1996) pp.L217-L220, Appl.Phys.Lett.69 (1
0), 2 Sep. 1996 pp. 1477-1479). Similarly, this laser element also has a double heterostructure in which an active layer having a multi-quantum well (MQW) containing InGaN is sandwiched between p and n semiconductor layers.

【0003】半導体素子は、熱によってその特性及び信
頼性が著しく影響を受けるため、半導体素子を用いた半
導体レーザダイオード(LD)や発光ダイオード(LE
D)等の駆動には高電流密度によるジュール熱を放散す
ることが、実用上、非常に大切であり、熱が良好に放散
されれば素子寿命が長くなる。熱の放散は、まずLED
では熱伝導性のよい金属材料よりなるリードフレーム上
に素子がマウントされて放熱を行っている。一方、LD
はLEDに比べて高電力が負荷されるため発熱量が桁違
いに大きく、LEDと同様の方法では熱による素子の劣
化が速い。そのため、LDでの熱の放散はダイヤモンド
ヒートシンクのような熱伝導性のよい材料の上にマウン
トされて熱を放散させている。
Since the characteristics and reliability of a semiconductor element are significantly affected by heat, a semiconductor laser diode (LD) or a light emitting diode (LE) using the semiconductor element is used.
It is very important in practical use to dissipate Joule heat due to a high current density for driving D) and the like, and if the heat is satisfactorily dissipated, the element life will be prolonged. Heat dissipation is LED first
In Japanese Patent Application Laid-Open No. H11-229, the device is mounted on a lead frame made of a metal material having good thermal conductivity to radiate heat. On the other hand, LD
Since high power is loaded compared to the LED, the amount of heat generation is orders of magnitude larger, and in the same method as the LED, the element is rapidly deteriorated by heat. Therefore, the heat dissipation in the LD is mounted on a material having good thermal conductivity such as a diamond heat sink to dissipate the heat.

【0004】LEDやLD等の窒化物半導体素子をヒー
トシンク、サブマウント、メタルポスト、リードフレー
ムのような支持体にマウントする方法は、フェースダウ
ン及びフェースアップの2種類の方法がある。フェース
ダウンでは窒化物半導体側と支持体とが対向するように
マウントされ、フェースアップでは絶縁性基板と支持体
とが対向するようにマウントされる。そして窒化物半導
体または絶縁性基板が支持体に接触することで熱が支持
体に伝導し放散される。この場合それらの接触が良好で
あれば放熱性が向上する。また、絶縁性基板が支持体に
接触している場合はもちろんのこと、接触していない場
合でも、窒化物半導体に発生する熱は窒化物半導体及び
基板を介して外部に放散される。つまり、窒化物半導体
及び絶縁性基板が支持体に直接接触している場合には支
持体に熱を伝導し、支持体に接触していない場合には窒
化物半導体及び絶縁性基板の各々の表面から外部に熱を
放散する。
There are two methods of mounting a nitride semiconductor device such as an LED or an LD on a support such as a heat sink, a submount, a metal post, and a lead frame: face-down and face-up. In face-down, the nitride semiconductor side and the support are mounted so as to face each other, and in face-up, the insulating substrate and the support are mounted so as to face each other. When the nitride semiconductor or the insulating substrate comes into contact with the support, heat is conducted to the support and dissipated. In this case, if the contact is good, the heat dissipation is improved. Further, not only when the insulating substrate is in contact with the support but also when it is not, the heat generated in the nitride semiconductor is dissipated to the outside via the nitride semiconductor and the substrate. That is, when the nitride semiconductor and the insulating substrate are in direct contact with the support, heat is conducted to the support, and when the substrate is not in contact with the support, the surface of each of the nitride semiconductor and the insulating substrate is Dissipates heat from outside.

【0005】このように熱を放散する窒化物半導体の基
板はサファイアやスピネル等よりなる絶縁性基板であ
る。このため、絶縁性基板の放熱性が導電性のものに比
べてあまり良くない。このことを是正し熱を外部に効率
よく放散するには、基板を薄くするか、又は基板を除去
することが考えられる。
The nitride semiconductor substrate that dissipates heat in this way is an insulating substrate made of sapphire, spinel, or the like. Therefore, the heat dissipation of the insulating substrate is not so good as compared with the conductive substrate. In order to correct this and efficiently dissipate heat to the outside, it is conceivable to make the substrate thinner or remove the substrate.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、基板を
薄くする過程において、半導体レーザ素子作製では、研
磨等で基板を薄板化したとき窒化物半導体層と基板との
格子定数差によりウエーハが反り、この反りにより基板
の厚みが80μmより薄くなるとウエーハが割れ易くな
る。例えば、特開平5−343742号公報には、p型
層の一部をn型層までエッチングした後、更にn型層を
サファイア基板までエッチングまたはダイシングしてな
る窒化ガリウム系化合物半導体チップの製造方法が記載
されているが、この技術はサファイア基板のウエーハを
チップ状にカットする際、切断面、界面のクラック、チ
ッピングの発生を防止するものであって、この公報の技
術では基板の厚みを80μmより薄くなるとウエーハが
反ってしまう傾向がある。このようにウエーハが基板を
薄くすることで反ってしまうと、フェイスアップ及びフ
ェイスダウンでダイボンドした場合、絶縁性基板及び窒
化物半導体がヒートシンク等の支持体と良好に接触でき
ず、放熱性が不十分となり、しきい値が上昇し、その結
果寿命特性が劣化してしまう。更に基板の反りによりウ
エーハが割れてしまうので、基板を薄くして放熱性の効
果を向上させることができない。
However, in the process of thinning the substrate, in the process of fabricating the semiconductor laser device, when the substrate is thinned by polishing or the like, the wafer warps due to the lattice constant difference between the nitride semiconductor layer and the substrate. If the thickness of the substrate is thinner than 80 μm due to warpage, the wafer is easily broken. For example, JP-A-5-343742 discloses a method for manufacturing a gallium nitride-based compound semiconductor chip in which a part of a p-type layer is etched to an n-type layer and then the n-type layer is etched or diced to a sapphire substrate. However, this technique is intended to prevent the occurrence of cracks at the cut surface, interface, and chipping when the wafer of the sapphire substrate is cut into chips, and the technique disclosed in this publication reduces the thickness of the substrate to 80 μm. When the thickness is smaller, the wafer tends to be warped. When the wafer is warped by thinning the substrate in this way, when die bonding is performed face up and face down, the insulating substrate and the nitride semiconductor cannot be in good contact with a support such as a heat sink, and heat dissipation is poor. As a result, the threshold value increases, and as a result, the life characteristics deteriorate. Further, since the wafer is broken by the warpage of the substrate, it is not possible to make the substrate thinner and to improve the heat radiation effect.

【0007】そこで、本発明の目的は、窒化物半導体ウ
エーハの基板を薄くしたときに生じる反り及び反りに伴
うウェーハの不規則な位置での割れを防止し、反りのな
い薄板化された基板を作製することにより、放熱性を良
好にし、しきい値の上昇を抑え、寿命特性が良好となる
窒化物半導体素子及びその製造方法を提供することであ
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a thinned substrate without warpage, which prevents warpage that occurs when the substrate of a nitride semiconductor wafer is thinned and cracks at irregular positions of the wafer due to the warpage. It is an object of the present invention to provide a nitride semiconductor device which has good heat dissipation, suppresses a rise in threshold value, and has good life characteristics by manufacturing, and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】即ち、本発明の目的は、
下記(1)〜(4)の構成によって達成することができ
る。 (1) 厚さ60μm以下の絶縁性基板上に、少なくと
も膜厚0.5μm以下のバッファ層と、総膜厚6μm以
上の窒化物半導体層とからなる窒化物半導体を有し、該
窒化物半導体の一部を絶縁性基板まで取り除いてなるこ
とを特徴とする窒化物半導体素子。 (2) 前記総膜厚6μm以上の複数の窒化物半導体層
のうち、前記バッファ層の上部にn型不純物の含有され
ていない窒化物半導体層とn型不純物の含有されている
窒化物半導体層とを合計6μm以上の膜厚で成長させて
なることを特徴とする前記(1)に記載の窒化物半導体
素子。 (3) 窒化物半導体素子の製造方法において、絶縁性
基板上に、少なくとも膜厚0.5μm以下のバッファ層
を介して、総膜厚6μm以上の複数の窒化物半導体層を
有する窒化物半導体を成長させる工程と、成長させた窒
化物半導体の一部を絶縁性基板まで取り除く工程と、窒
化物半導体の一部を絶縁性基板まで除去した後ウエーハ
の絶縁性基板の厚さを60μm以下に調整する工程と、
基板の厚さ調整後ウエーハをチップ状に分離する工程と
を備えることを特徴とする窒化物半導体素子の製造方
法。 (4) 前記総膜厚6μm以上の複数の窒化物半導体層
のうち、前記バッファ層の上部にn型不純物の含有され
ていない窒化物半導体層とn型不純物の含有されている
窒化物半導体層とを合計6μm以上の膜厚で成長させて
なることを特徴とする前記(3)に記載の窒化物半導体
素子の製造方法。
That is, the object of the present invention is to
This can be achieved by the following configurations (1) to (4). (1) A nitride semiconductor comprising a buffer layer having a thickness of at least 0.5 μm and a nitride semiconductor layer having a total thickness of at least 6 μm on an insulating substrate having a thickness of 60 μm or less. Characterized in that a part of the nitride semiconductor element is removed to an insulating substrate. (2) Among the plurality of nitride semiconductor layers having a total film thickness of 6 μm or more, a nitride semiconductor layer containing no n-type impurity and a nitride semiconductor layer containing n-type impurity above the buffer layer Are grown with a total thickness of 6 μm or more. (3) In the method for manufacturing a nitride semiconductor device, a nitride semiconductor having a plurality of nitride semiconductor layers having a total thickness of 6 μm or more is provided on an insulating substrate via a buffer layer having a thickness of 0.5 μm or less. Growing, removing a part of the grown nitride semiconductor to the insulating substrate, and adjusting the thickness of the insulating substrate of the wafer to 60 μm or less after removing a part of the nitride semiconductor to the insulating substrate. The process of
Separating the wafer into chips after adjusting the thickness of the substrate. (4) Of the plurality of nitride semiconductor layers having a total film thickness of 6 μm or more, a nitride semiconductor layer containing no n-type impurity and a nitride semiconductor layer containing n-type impurity above the buffer layer Are grown to a total thickness of 6 μm or more.

【0009】更に本発明の目的は、下記構成(5)〜
(9)のその他の好ましい態様によって達成することが
できる。 (5) 前記チップ状に分離する工程が、絶縁性基板表
面をスクライブした後、ウェーハをブレイクする工程で
あることを特徴とする前記(3)または(4)に記載の
窒化物半導体素子の製造方法。 (6) 前記ブレイクする工程が、レーザ素子の共振面
を形成する工程であることを特徴とする前記(5)に記
載の窒化物半導体素子の製造方法。 (7) 前記共振面が窒化物半導体の
Further, an object of the present invention is to provide the following constitutions (5) to (5).
This can be achieved by another preferable mode of (9). (5) The method of manufacturing a nitride semiconductor device according to (3) or (4), wherein the step of separating into chips is a step of scribing a surface of an insulating substrate and then breaking a wafer. Method. (6) The method for manufacturing a nitride semiconductor device according to (5), wherein the breaking is a step of forming a resonance surface of the laser device. (7) The resonance surface is made of a nitride semiconductor.

【0010】[0010]

【外1】 [Outside 1]

【0011】(以下M面とする)であることを特徴とす
る前記(6)に記載の窒化物半導体素子の製造方法。 (8) 前記バッファ層に接して最初に成長させる層
が、膜厚6μm以上の不純物の含まれていない窒化物半
導体層であることを特徴とする前記(1)〜(7)のい
ずれかに記載の窒化物半導体素子及びその製造方法。 (9) 前記窒化物半導体の一部を絶縁性基板まで取り
除いた後窒化物半導体端面及び絶縁性基板上に絶縁性の
保護膜を形成してなることを特徴とする前記(1)〜
(8)のいずれかに記載の窒化物半導体素子及びその製
造方法。
(6) The method of manufacturing a nitride semiconductor device according to the item (6), wherein (8) The method according to any one of (1) to (7), wherein the first layer grown in contact with the buffer layer is a nitride semiconductor layer having a thickness of 6 μm or more and containing no impurities. And a method for manufacturing the same. (9) The method according to (1) to (1), wherein after removing a part of the nitride semiconductor to an insulating substrate, an insulating protective film is formed on an end face of the nitride semiconductor and the insulating substrate.
The nitride semiconductor device according to any one of (8) and a method for manufacturing the same.

【0012】つまり、本発明は、絶縁性基板上に膜厚
0.5μm以下の薄層のバッファ層を介して、不純物の
含まれてない(アンドープ)、n型不純物の含有されて
いる(n型)、及び/又は、p型不純物の含有されてい
る(p型)窒化物半導体層などの複数層からなる総膜厚
6μm以上の厚い膜の層構成を有する窒化物半導体層を
形成して、窒化物半導体の格子定数と絶縁性基板の格子
定数とが異なるために生じる応力を調整し、且つ、ウエ
ーハの基板上の窒化物半導体の一部を絶縁性基板まで取
り除き、ウエーハの絶縁性基板上で連続している窒化物
半導体の応力をウエーハ上で各チップごとに分断し、こ
の結果基板を薄くしても窒化物半導体の応力による反り
を防止でき、反りのない非常に良好な窒化物半導体を得
ることができる。
That is, in the present invention, an n-type impurity containing no impurities (undoped) is contained on an insulating substrate via a thin buffer layer having a thickness of 0.5 μm or less (n-type impurity). And / or a nitride semiconductor layer having a layer structure of a thick film having a total film thickness of 6 μm or more including a plurality of layers such as a (p-type) nitride semiconductor layer containing a p-type impurity. Adjusting the stress caused by the difference between the lattice constant of the nitride semiconductor and the lattice constant of the insulating substrate, and removing a part of the nitride semiconductor on the wafer substrate to the insulating substrate; The stress of the nitride semiconductor continuous on the wafer is divided into individual chips on the wafer. As a result, even if the substrate is thinned, warpage due to the stress of the nitride semiconductor can be prevented, and a very good nitride free of warpage can be prevented. A semiconductor can be obtained.

【0013】応力の係ったサファイア基板を薄くしてい
く過程において、最初はほぼ水平であったウエーハが応
力によって反り始め、反りが大きくなることにより窒化
物半導体が不規則な位置で割れてしまう。このため基板
を薄板化することが難しい。これに対し、本発明者等は
種種検討の結果、従来公知の窒化物半導体素子の作製及
び素子では、ウエーハの絶縁性基板を研磨して薄くする
際、n型窒化物半導体層が絶縁性基板上で分離される前
の各チップ同士が窒化物半導体を通じて連続しているた
め、基板が薄くなるにつれて窒化物半導体の応力が絶縁
性基板の応力より勝ってしまうために、反りが発生する
のではないかと考えた。
In the process of thinning a sapphire substrate to which stress is applied, a wafer that is initially substantially horizontal begins to warp due to stress, and the warpage increases, causing the nitride semiconductor to crack at irregular positions. . Therefore, it is difficult to reduce the thickness of the substrate. On the other hand, as a result of various studies, the inventors of the present invention have found that, in the case of a conventionally known nitride semiconductor device and a device, when an insulating substrate of a wafer is polished and thinned, an n-type nitride semiconductor layer is formed on the insulating substrate. Since each chip before being separated above is continuous through the nitride semiconductor, since the stress of the nitride semiconductor exceeds the stress of the insulating substrate as the substrate becomes thinner, warpage may occur. I thought it might be.

【0014】そこで、本発明者等は、基板上に薄いバッ
ファ層を積層後、アンドープ窒化物半導体層(アンドー
プ層)、n型窒化物半導体層(n型層)及び/又はp型
窒化物半導体層(p型層)等からなる複数の窒化物半導
体層を成長させ、且つ、基板を研磨して薄板化する前
に、電極を形成するためにエッチングされたウエーハの
基板上で連続している窒化物半導体層(例えばアンドー
プ層及び/又はn型層)を基板まで除去し、ウエーハの
チップ単位ごとに不連続とすることで、応力の調整及び
補正をしウエーハの反りを抑制するものである。これに
よって基板を薄板化する過程でウエーハが反ることなく
良好に基板を薄くすることができ、更に分離後のチップ
の反りも防止され、得られる窒化物半導体素子はヒート
シンクなどの支持体に良好に接触でき放熱性が改善され
ると共に薄板化された絶縁性基板からの放熱性も向上す
る。
Therefore, the present inventors, after laminating a thin buffer layer on a substrate, undoped nitride semiconductor layer (undoped layer), n-type nitride semiconductor layer (n-type layer) and / or p-type nitride semiconductor Before growing a plurality of nitride semiconductor layers including layers (p-type layers) and polishing and thinning the substrate, the nitride semiconductor layer is continuous on the wafer substrate etched to form electrodes. By removing a nitride semiconductor layer (for example, an undoped layer and / or an n-type layer) up to the substrate and making it discontinuous for each wafer chip, stress adjustment and correction are performed to suppress wafer warpage. . As a result, the substrate can be thinned properly without warping the wafer in the process of thinning the substrate, the warpage of the chip after separation is also prevented, and the obtained nitride semiconductor element is suitable for a support such as a heat sink. The heat radiation from the thinned insulating substrate is also improved, and the heat radiation from the thinned insulating substrate is also improved.

【0015】更に、本発明において、バッファ層に接し
て最初に成長させる層が、アンドープ層及びn型層から
なる膜厚6μm以上の窒化物半導体層であることによ
り、反りをより良好に防止することができる。 更に、
本発明において、窒化物半導体の一部が除去され露出し
ている絶縁性基板上及び窒化物半導体端面に絶縁性の保
護膜を形成すると、フェイスダウンでダイレクトボンデ
ィングするときのショートを防止する作用に加えて、上
記構成と共にウエーハの反り防止の効果に寄与する傾向
があり、本発明の目的を達成するのに好ましい。
Further, in the present invention, the layer grown first in contact with the buffer layer is a nitride semiconductor layer comprising an undoped layer and an n-type layer having a thickness of 6 μm or more, so that warpage can be prevented more favorably. be able to. Furthermore,
In the present invention, when an insulating protective film is formed on the insulating substrate on which a part of the nitride semiconductor is removed and exposed, and on the end face of the nitride semiconductor, an effect of preventing a short circuit at the time of face-down direct bonding is achieved. In addition, it tends to contribute to the effect of preventing the warpage of the wafer together with the above configuration, which is preferable for achieving the object of the present invention.

【0016】[0016]

【発明の実施の形態】本発明に用いられる絶縁性基板
は、例えばC面を主面とするサファイアの他、R面、A
面を主面とするサファイア、その他、スピネル(MgA
24)のような窒化物半導体と熱膨張係数が異なり窒
化物半導体が成長できる従来提案されている絶縁性の基
板を用いることができる。このように絶縁性基板を用い
ると、フェースアップの状態で素子をマウントでき、基
板を介して直接ヒートシンク等の支持体に熱が伝わるの
で、窒化物半導体層と支持体が直接接触するフェースダ
ウンに比べて、フェースアップの状態で行うと基板を薄
くした効果が顕著に現れる。又、フェースダウンにおい
ても、本発明の構成により基板を薄くすることが可能で
あるので、基板からの熱の放散が良好となる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Insulating substrates used in the present invention include, for example, sapphire having a C-plane as a main surface, R-plane, and A-plane.
Sapphire whose surface is the main surface, spinel (MgA
It is possible to use a conventionally proposed insulating substrate which has a different coefficient of thermal expansion from a nitride semiconductor such as l 2 O 4 ) and can grow a nitride semiconductor. When an insulating substrate is used in this manner, the element can be mounted face-up, and heat is directly transmitted to a support such as a heat sink through the substrate, so that the nitride semiconductor layer and the support directly contact each other. On the other hand, when performed in a face-up state, the effect of reducing the thickness of the substrate is remarkably exhibited. Also, in the face-down mode, the thickness of the substrate can be reduced by the configuration of the present invention, so that the heat dissipation from the substrate is improved.

【0017】バッファ層は基板と窒化物半導体との格子
不整合を緩和する作用があり、GaN、AlGaN、A
lN、InGaN等の窒化物半導体を10オングストロ
ーム以上、0.5μm以下、さらに好ましくは0.2μ
m以下、最も好ましくは0.1μm以下の膜厚で成長さ
せる。具体的には、例えば特開平4−297023号に
示されるような方法を用いて、AlXGa1-XN(0≦X
<1)よりなるバッファ層を成長させると、窒化物半導
体の結晶性が非常に良くなる。このバッファ層の膜厚が
0.5μmよりも厚いと、次に成長させる窒化物半導体
層の結晶性が悪くなり、複数の窒化物半導体の総膜厚、
及び、バッファ層上に最初に形成される窒化物半導体層
の膜厚を6μm以上の膜厚で成長させることが困難とな
る傾向にある。またバッファ層の膜厚が10オングスト
ロームより薄いとバッファ層の効果がなくなり結晶表面
に凹凸ができる。
The buffer layer has an effect of alleviating lattice mismatch between the substrate and the nitride semiconductor.
A nitride semiconductor such as 1N or InGaN is formed in a thickness of 10 Å or more and 0.5 μm or less, more preferably 0.2 μm or less.
m, most preferably 0.1 μm or less. Specifically, for example, Al x Ga 1 -XN (0 ≦ X
When the buffer layer of <1) is grown, the crystallinity of the nitride semiconductor becomes very good. If the thickness of the buffer layer is larger than 0.5 μm, the crystallinity of the nitride semiconductor layer to be grown next will be deteriorated, and the total thickness of the plurality of nitride semiconductors will be reduced.
Also, it tends to be difficult to grow the nitride semiconductor layer formed first on the buffer layer to a thickness of 6 μm or more. If the thickness of the buffer layer is smaller than 10 angstroms, the effect of the buffer layer is lost and the crystal surface becomes uneven.

【0018】バッファ層上のアンドープ層、n型層及び
/又はp型層等の複数の窒化物半導体層の総膜厚は、6
μm以上であれば良く、好ましくは8μm以上、特に好
ましくは10μm以上であり、好ましくは100μm以
下である。総膜厚が6μm未満であると絶縁性基板を6
0μm以下に薄くすることが難しくなり、また総膜厚が
100μmを越えると放熱性が悪化するので好ましくな
い。本発明のバッファ層の上に成長されるアンドープ
層、n型層及び/又はp型層からなる窒化物半導体層
は、種種の積層順及び種種の層構成をとることができ、
層構成等は特に限定されない。例えば、n型コンタクト
層、n型クラッド層、ガイド層、活性層、ガイド層、p
型クラッド層、p型コンタクト層等の各層を組み合わせ
てなる層構成をとることが可能である。
The total thickness of a plurality of nitride semiconductor layers such as an undoped layer, an n-type layer and / or a p-type layer on the buffer layer is 6
The thickness may be at least 8 μm, preferably at least 8 μm, particularly preferably at least 10 μm, and preferably at most 100 μm. If the total film thickness is less than 6 μm,
It is difficult to reduce the thickness to 0 μm or less, and if the total film thickness exceeds 100 μm, heat radiation deteriorates, which is not preferable. The undoped layer grown on the buffer layer of the present invention, the nitride semiconductor layer comprising an n-type layer and / or a p-type layer can have various lamination orders and various layer configurations,
The layer configuration and the like are not particularly limited. For example, n-type contact layer, n-type clad layer, guide layer, active layer, guide layer, p
It is possible to adopt a layer configuration formed by combining layers such as a mold cladding layer and a p-type contact layer.

【0019】本発明において、総膜厚6μm以上の窒化
物半導体層を積層するには、各層の膜厚を調整して行わ
れるが、好ましくはアンドープ層及び/又はn型層の膜
厚を調整し、より好ましくはアンドープ層の膜厚を調整
後n型層の膜厚を調整して総膜厚を6μm以上とする。
アンドープ層は結晶性が良いため、アンドープ層を成長
させた後その層上にn型不純物であるSiあるいはGe
をドープした窒化物半導体層を成長させると総膜厚を6
μm以上に調整し易い。更にこれらの層上にp型不純物
をドープした窒化物半導体層を成長させると良好にp型
層が形成でき好ましい。ここで、p型はアニーリングに
よって窒化物半導体層に含まれている水素をp型不純物
と切り離して半導体層中から一部除去しなければp型が
得られないと考えられている。このためp型不純物を含
む窒化物半導体層を厚膜で成長させると、内部に含まれ
ている水素が窒化物半導体から離脱しにくくなり、p型
が得られにくい。このような理由から、窒化物半導体を
厚膜で成長させるためにはアンドープ層及び/又はn型
層を厚く成長させることが望ましい。
In the present invention, the lamination of the nitride semiconductor layers having a total thickness of 6 μm or more is performed by adjusting the thickness of each layer. Preferably, the thickness of the undoped layer and / or the n-type layer is adjusted. More preferably, after adjusting the film thickness of the undoped layer, the film thickness of the n-type layer is adjusted so that the total film thickness is 6 μm or more.
Since the undoped layer has good crystallinity, after growing the undoped layer, an n-type impurity such as Si or Ge
Growing a nitride semiconductor layer doped with
It is easy to adjust to μm or more. Further, it is preferable to grow a nitride semiconductor layer doped with a p-type impurity on these layers, since a p-type layer can be formed well. Here, it is considered that the p-type cannot be obtained unless the hydrogen contained in the nitride semiconductor layer is separated from the p-type impurity by annealing and partially removed from the semiconductor layer. Therefore, when a nitride semiconductor layer containing a p-type impurity is grown as a thick film, the hydrogen contained therein is less likely to be separated from the nitride semiconductor, and it is difficult to obtain a p-type. For this reason, it is desirable to grow the undoped layer and / or the n-type layer thickly in order to grow the nitride semiconductor as a thick film.

【0020】上記各窒化物半導体層は、有機気相成長法
等により膜厚等を調整しながら形成される。また本発明
においてn型層又はp型層とは、窒化物半導体層中にn
型不純物(n型ドーパント)あるいはp型不純物(p型
ドーパント)を含んでいる層を示す。またアンドープ層
は不純物を含んでいない層を示し、アンドープの窒化物
半導体層は場合によってはn型を示すこともある。
Each of the above nitride semiconductor layers is formed by adjusting the film thickness or the like by an organic vapor deposition method or the like. In the present invention, the n-type layer or the p-type layer refers to n-type layer or n-type layer in the nitride semiconductor layer.
2 shows a layer containing a p-type impurity (n-type dopant) or a p-type impurity (p-type dopant). An undoped layer indicates a layer containing no impurity, and an undoped nitride semiconductor layer may exhibit n-type in some cases.

【0021】更に、本発明において、バッファ層の上に
最初に形成させる膜厚6μm以上の窒化物半導体層は、
アンドープ層、又はSiやGe等をドープしたn型層、
あるいはこれらの組み合わせであり、好ましくはアンド
ープ層及びn型層の組み合わせである。またアンドープ
層を最初に成長させると結晶性が良くなる。最初に形成
される層の膜厚は、6μm以上、好ましくは7μm以
上、100μm以下であることが好ましい。またバッフ
ァ層の上に最初に形成される層の膜厚が6μm以上であ
る時、窒化物半導体の総膜厚は6μmよりも厚く調整さ
れる。バッファ層上の最初に形成されるアンドープ層及
びn型層の組成は、AlXGa1-XN(0≦X<1)を成
長させることが好ましく、最も好ましくは、Al組成比
(X値)が0.5以下のAlGaN、GaNを成長させ
る。Al組成比が0.5を超えると窒化物半導体層自体
にクラックが入りやすくなり、6μm以上の膜厚で成長
させることが困難となる傾向にある。また、窒化物半導
体層は、アンドープの状態でもn型となる性質がある
が、バッファ層上の最初に形成されるn型層は、この層
の成長中にSi、Ge、Sn、S等のn型ドーパントを
ドープして、n電極を形成するための、n型コンタクト
層とすると非常に好ましい。Si、Ge、Sn、S等の
n型ドーパントをドープする場合、n型ドーパントの濃
度は1×1016cm3〜1×1021cm3、好ましくは1
×1017cm3〜1×1020cm3、より好ましくは1×
1018cm3〜1×1019cm3である。
Further, in the present invention, the nitride semiconductor layer having a thickness of 6 μm or more which is first formed on the buffer layer is
An undoped layer, or an n-type layer doped with Si or Ge,
Or a combination of these, preferably a combination of an undoped layer and an n-type layer. When the undoped layer is grown first, the crystallinity is improved. The thickness of the layer formed first is preferably 6 μm or more, more preferably 7 μm or more and 100 μm or less. When the thickness of the first layer formed on the buffer layer is 6 μm or more, the total thickness of the nitride semiconductor is adjusted to be larger than 6 μm. The composition of the undoped layer and the n-type layer formed first on the buffer layer is preferably such that Al x Ga 1 -xN (0 ≦ X <1) is grown, and most preferably, the Al composition ratio (X value ) Grows AlGaN or GaN with 0.5 or less. If the Al composition ratio exceeds 0.5, cracks tend to occur in the nitride semiconductor layer itself, and it tends to be difficult to grow the nitride semiconductor layer to a thickness of 6 μm or more. Further, the nitride semiconductor layer has a property of being n-type even in an undoped state, but the n-type layer formed first on the buffer layer is made of Si, Ge, Sn, S, etc. during the growth of this layer. It is very preferable to form an n-type contact layer for forming an n-electrode by doping with an n-type dopant. When doping with an n-type dopant such as Si, Ge, Sn, or S, the concentration of the n-type dopant is 1 × 10 16 cm 1 to 1 × 10 21 cm 3 , preferably 1 × 10 16 cm 3.
× 10 17 cm 3 to 1 × 10 20 cm 3 , more preferably 1 × 10
It is 10 18 cm 3 to 1 × 10 19 cm 3 .

【0022】又、このバッファ層上のアンドープ層ある
いはn型層の膜厚が6μm以上であると、基板を60μ
m以下に薄くするのにより効果的である。上限は特に限
定しないが通常は100μm以下の膜厚で成長させるこ
とにより、結晶性の良いアンドープ層及びn型層が得ら
れる。100μmより厚く成長させると放熱性が悪くな
る。なお、これらのアンドープ層及びn型層成長中に、
他組成を有するn型不純物を含有する窒化物半導体層を
間に挿入しても良いが、最も好ましくは単一の組成で連
続して6μm以上の膜厚で成長させることが最も好まし
い。但し、バッファ層上に最初に成長させるアンドープ
層あるいはn型層の中には、これらと異なる他の組成あ
るいは異なる不純物含有の窒化物半導体層を挟んでも、
本発明の範囲の中に含まれる。
When the thickness of the undoped layer or the n-type layer on the buffer layer is 6 μm or more, the substrate is
It is more effective to reduce the thickness to less than m. Although the upper limit is not particularly limited, an undoped layer and an n-type layer having good crystallinity can be usually obtained by growing the film to a thickness of 100 μm or less. If it is grown to a thickness of more than 100 μm, the heat dissipation will be poor. During the growth of the undoped layer and the n-type layer,
Although a nitride semiconductor layer containing an n-type impurity having another composition may be interposed therebetween, it is most preferable to grow the same composition continuously and with a film thickness of 6 μm or more. However, even if an undoped layer or an n-type layer first grown on the buffer layer has a nitride semiconductor layer having another composition different from these or a different impurity-containing nitride semiconductor layer,
Included within the scope of the present invention.

【0023】次に、バッファ層の上に最初に形成される
アンドープ層又はn型層の上に、更にアンドープ層、n
型層及び/又はp型層が形成される。これらの層として
は、窒化物半導体素子の構成によって種種の層構成を適
宜選択することができ、前記のアンドープ層及びn型層
で示した組成の層も用いることができる。例えば、バッ
ファ層の上に最初に形成されるn型窒化物半導体層をコ
ンタクト層とする場合には、直接InGaNよりなる活
性層、p型窒化物半導体よりなるp型クラッド層、p型
コンタクト層等を積層してLED素子となるようなウェ
ーハを作製しても良いし、また、n型クラッド層、ガイ
ド層、活性層、ガイド層、p型クラッド層、p型コンタ
クト層等を積層してレーザ素子となるようなウェーハを
作製しても良い。また、本発明においては、基板上に成
長されるバッファ層は、成長方法、成長装置によっては
省略されることもできる。
Next, on the undoped layer or n-type layer formed first on the buffer layer, an undoped layer, n
A mold layer and / or a p-type layer is formed. As these layers, various layer configurations can be appropriately selected depending on the configuration of the nitride semiconductor element, and layers having the compositions shown in the undoped layer and the n-type layer can also be used. For example, when an n-type nitride semiconductor layer formed first on a buffer layer is used as a contact layer, an active layer made of InGaN directly, a p-type clad layer made of a p-type nitride semiconductor, a p-type contact layer A wafer may be manufactured by stacking the above elements to form an LED element, or an n-type clad layer, a guide layer, an active layer, a guide layer, a p-type clad layer, a p-type contact layer, and the like may be stacked. A wafer that becomes a laser element may be manufactured. In the present invention, the buffer layer grown on the substrate may be omitted depending on the growth method and the growth apparatus.

【0024】また、バッファ層に最初に形成されるアン
ドープ層及び/又はn型層が、複数のn型層及びp型層
等からなる窒化物半導体層の総膜厚の90%以上となる
ように成長させると、結晶性の良い窒化物半導体層を成
長させることができ好ましい。この場合、n型層及びp
型層等からなる窒化物半導体層の総膜厚は、バッファ層
の上に最初に成長させるアンドープ層及び/又はn型層
の膜厚が6μm以上であり且つ窒化物半導体層の総膜厚
の90%以上になるように調整されることが好ましい。
In addition, the undoped layer and / or the n-type layer formed first on the buffer layer is 90% or more of the total thickness of the nitride semiconductor layer including a plurality of n-type layers and p-type layers. Is preferable because a nitride semiconductor layer having good crystallinity can be grown. In this case, the n-type layer and p
The total thickness of the nitride semiconductor layer composed of the mold layer and the like is such that the thickness of the undoped layer and / or the n-type layer first grown on the buffer layer is 6 μm or more and the total thickness of the nitride semiconductor layer is Preferably, it is adjusted to be 90% or more.

【0025】以上のような層構成を有する総膜厚6μm
以上の窒化物半導体の一部は、絶縁性基板を薄板化する
前に絶縁性基板まで取り除かれる。取り除く方法として
は、最上層のp型層上の取り除く部分以外に保護膜を設
けリッジ形成後、露出しているp型層の平面に保護膜を
設けた後、図1の様にn型層あるいはアンドープ層まで
エッチングしてp型層の一部を取り除く。保護膜はp型
層がエッチングにより侵食されるのを防ぐと共に、パタ
ーンエッチングを行うために設けるものであって、プラ
ズマCVD法でSiO2成膜後、フォトレジストでパタ
ーニングしてSiO2をエッチングし、SiO2マスクパ
ターンを形成する。そして、保護膜が設けられたp型層
をアンドープ層又はn型層までエッチングする。エッチ
ング方法はドライ、ウエットいずれの方法でもよい。エ
ッチング終了後、酸により保護膜を除去する。
A total film thickness of 6 μm having the above-mentioned layer structure
Part of the nitride semiconductor is removed up to the insulating substrate before the insulating substrate is thinned. As a method of removing, after forming a ridge, forming a ridge, forming a protective film on the exposed plane of the p-type layer other than the portion to be removed on the uppermost p-type layer, as shown in FIG. Alternatively, the undoped layer is etched to remove a part of the p-type layer. The protective film is provided to prevent the p-type layer from being eroded by etching and to perform pattern etching. After forming SiO 2 by a plasma CVD method, the protective film is patterned with a photoresist to etch the SiO 2. , An SiO 2 mask pattern is formed. Then, the p-type layer provided with the protective film is etched to an undoped layer or an n-type layer. The etching method may be either dry or wet. After completion of the etching, the protective film is removed with an acid.

【0026】次に、一部のp型層を取り除いたことによ
って露出したアンドープ層及び/又はn型層を絶縁性基
板(例えばサファイア基板)まで取り除く。取り除く方
法としては、例えば図1に示すように、n型コンタクト
層3の表面にn型電極を設けられるスペースを残して、
n型コンタクト層3及びバッファ層2をサファイア基板
1までエッチング、またはダイシングする。窒化物半導
体層とサファイア基板1の界面にできるだけストレスを
かけないようにするには、エッチングが好ましい。エッ
チングする場合には、前述したように保護膜をエッチン
グ面以外(p型層とn型層の電極形成部分)に形成する
必要がある。
Next, the undoped layer and / or the n-type layer exposed by removing a part of the p-type layer are removed up to the insulating substrate (for example, a sapphire substrate). As a removing method, for example, as shown in FIG. 1, leaving a space for providing an n-type electrode on the surface of the n-type contact layer 3,
The n-type contact layer 3 and the buffer layer 2 are etched or diced to the sapphire substrate 1. In order to minimize stress on the interface between the nitride semiconductor layer and the sapphire substrate 1, etching is preferable. In the case of etching, as described above, it is necessary to form a protective film on a portion other than the etching surface (the electrode forming portions of the p-type layer and the n-type layer).

【0027】以上のようにして、絶縁性基板上に窒化物
半導体層を積層し、p型層にパターンエッチングしてリ
ッジを形成後p型層の一部をアンドープ層又はn型層ま
で取り除き、更にアンドープ層又はn型層の一部を絶縁
性基板まで取り除いた後、ウェーハの絶縁性基板の膜厚
を60μm以下、さらに好ましくは50μm以下に調整
する。60μmよりも厚いと、放熱性が十分ではなく、
例えばレーザ素子を作製した場合、連続発振の元では、
素子が1時間以内でダメになる。下限は、最初に成長さ
せる窒化物半導体層の膜厚によっても異なるが、10μ
m以上あることが望ましい。絶縁性基板の膜厚が10μ
mより薄いと、ダイボンドやワイヤーボンド時の物理的
チップ強度の点で好ましくない。絶縁性基板の膜厚を調
整するには、研磨、エッチング等の方法がある。研磨は
周知のように研磨剤を用いてラッピングする。ラッピン
グ後、研磨面を鏡面状とするために、ポリシングしても
良い。エッチングには、ウェットエッチング、ドライエ
ッチングの方法があるがいずれを用いても良い。ウェッ
トエッチングでは、例えばリン酸と硫酸の混酸を用いる
方法がある。ドライエッチングには、例えば反応性イオ
ンエッチング(RIE)、反応性イオンビームエッチン
グ(RIBE)、電子サイクロトロンエッチング(EC
R)、イオンビームエッチング等の装置があり、いずれ
も絶縁性基板の材料に応じて、エッチングガスを適宜選
択することによりエッチングできる。
As described above, the nitride semiconductor layer is laminated on the insulating substrate, the ridge is formed by pattern etching on the p-type layer, and a part of the p-type layer is removed to the undoped layer or the n-type layer. Further, after a part of the undoped layer or the n-type layer is removed to the insulating substrate, the thickness of the insulating substrate of the wafer is adjusted to 60 μm or less, more preferably 50 μm or less. If it is thicker than 60 μm, the heat dissipation is not sufficient,
For example, when a laser device is manufactured, under continuous oscillation,
The element fails within one hour. Although the lower limit varies depending on the thickness of the nitride semiconductor layer to be grown first,
m or more. The thickness of the insulating substrate is 10μ
When the thickness is smaller than m, the physical chip strength at the time of die bonding or wire bonding is not preferable. In order to adjust the thickness of the insulating substrate, there are methods such as polishing and etching. Polishing is performed by lapping using an abrasive as is well known. After lapping, polishing may be performed to make the polished surface mirror-like. As the etching, there are a wet etching method and a dry etching method, and any of them may be used. In wet etching, for example, there is a method using a mixed acid of phosphoric acid and sulfuric acid. The dry etching includes, for example, reactive ion etching (RIE), reactive ion beam etching (RIBE), and electron cyclotron etching (EC).
R), ion beam etching, etc., and any of them can be etched by appropriately selecting an etching gas according to the material of the insulating substrate.

【0028】次に、絶縁性基板の厚さを60μm以下と
した後、ウェーハをチップ状に分離する。チップ状に分
離するには、例えばスクライブ、ダイシング等の方法が
あるが、好ましくはスクライブにより基板をブレークし
てチップ状に分離する。しかも、窒化物半導体を成長し
ていない側の基板面をスクライブすることにより、正確
な位置でチップ状に分離できる。一方、ダイシングでは
切断面にクラックが入ったりする傾向にあり、しかもレ
ーザ素子を作製する場合にはダイシングで共振面となる
ような平滑な面を得ることは難しい。
Next, after the thickness of the insulating substrate is reduced to 60 μm or less, the wafer is separated into chips. For example, scribing and dicing can be used to separate the chips into chips. Preferably, the substrate is broken by scribing to separate chips. Moreover, by scribing the substrate surface on which the nitride semiconductor is not grown, chips can be separated at accurate positions. On the other hand, in dicing, cracks tend to be formed in the cut surface, and when a laser element is manufactured, it is difficult to obtain a smooth surface that becomes a resonance surface by dicing.

【0029】さらに、本発明において、レーザ素子を製
造する場合、基板を薄くして基板側をスクライブしてブ
レイク(brake)すると、そのブレークした面にレーザ
素子の共振面を形成することができる。窒化物半導体を
成長できる絶縁性基板は、例えばサファイアのように劈
開性のないものが多い。しかしながら、劈開性のない基
板の上に成長された窒化物半導体でも、基板を極限まで
薄くすることにより、成長した窒化物半導体の面方位に
よっては、窒化物半導体が劈開されて、その劈開面を共
振面とすることができる。
Further, in the present invention, when manufacturing a laser device, if the substrate is thinned and the substrate side is scribed and broken, a resonance surface of the laser device can be formed on the broken surface. Many insulating substrates on which nitride semiconductors can be grown have no cleavage properties, such as sapphire. However, even with a nitride semiconductor grown on a non-cleavable substrate, the nitride semiconductor is cleaved depending on the plane orientation of the grown nitride semiconductor by making the substrate as thin as possible, and the cleavage plane is It can be a resonance surface.

【0030】さらに、劈開面は窒化物半導体層のM面で
あることが望ましい。M面とは窒化物半導体を六角柱状
の六方晶系で近似した場合に、その側面に相当する4角
形の面であり、それぞれ6種類の面方位で示すことがで
きるが前記(外1)面(図2の斜線部分)が全ての面方
位を示しているものとする。窒化物半導体のM面で劈開
すると、非常に歩留良く、また、鏡面に近い劈開面を得
ることができる。M面の面方位については図2に示して
いる。
Further, the cleavage plane is desirably the M plane of the nitride semiconductor layer. When the nitride semiconductor is approximated by a hexagonal columnar hexagonal system, the M-plane is a quadrangular plane corresponding to the side surface thereof, and can be represented by six types of plane orientations. (Hatched portions in FIG. 2) indicate all plane orientations. When cleaved on the M-plane of the nitride semiconductor, a very good yield and a cleaved surface close to a mirror surface can be obtained. FIG. 2 shows the plane orientation of the M plane.

【0031】[0031]

【実施例】図1は本発明の一実施例によるレーザ素子の
模式的な断面図であり、以下この図を元に本発明の製造
方法について詳説する。なお、本発明において用いる一
般式InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦
1)単に窒化物半導体の組成を示すものであり、異なる
層が同一の一般式で示されていても、それらの層のX
値、Y値等が同一の値を示すものではない。
FIG. 1 is a schematic sectional view of a laser device according to one embodiment of the present invention, and the manufacturing method of the present invention will be described in detail with reference to this drawing. The general formula In x Al Y Ga 1 -XY N (0 ≦ X, 0 ≦ Y, X + Y ≦
1) It simply indicates the composition of the nitride semiconductor, and even if different layers are represented by the same general formula, X
Values, Y values, etc. do not indicate the same value.

【0032】[実施例1] 1) 厚さ300μm、2インチφのサファイア(C面)
よりなる基板1の上に 2) GaNよりなるバッファ層2を200オングストロ
ーム 3) Siドープn型GaNよりなるコンタクト層3を6
μm 4) Siドープn型In0.1Ga0.9Nよりなるクラック
防止層4を500オングストローム 5) Siドープn型Al0.2Ga0.8Nよりなるn型クラ
ッド層5を0.5μm 6) SiドープGaNよりなる光ガイド層6を0.2μ
m 7) アンドープIn0.2Ga0.8Nよりなる井戸層を25
オングストロームと、アンドープIn0.01Ga0.95Nよ
りなる障壁層を50オングストロームと3ペア積層して
最後に井戸層を積層した活性層7(活性層総厚、250
オングストローム) 8) Mgドープp型Al0.1Ga0.9Nよりなるp型キャ
ップ層8を300オングストローム、 9) MgドープGaNよりなる光ガイド層9を0.2μ
m 10) Mgドープp型Al0.2Ga0.8Nよりなるp型ク
ラッド層10を0.5μm 11) Mgドープp型GaNよりなるp型コンタクト層
11を0.2μm の膜厚で順に積層する。(窒化物半導体層総膜厚7.7
25μm、バッファ層を含む)
[Example 1] 1) Sapphire (C surface) having a thickness of 300 μm and 2 inches φ
2) 200 angstrom buffer layer 2 made of GaN 3) contact layer 3 made of Si-doped n-type GaN 6
μm 4) 500 angstrom of crack preventing layer 4 made of Si-doped n-type In0.1Ga0.9N 5) 0.5 μm 6) of n-type cladding layer 5 made of Si-doped n-type Al0.2Ga0.8N 6) made of Si-doped GaN 0.2 μm of light guide layer 6
m 7) 25 well layers of undoped In0.2Ga0.8N
The active layer 7 (total thickness of the active layer: 250 Å) in which barrier layers made of undoped In0.01Ga0.95N are stacked in three pairs of 50 Å and finally a well layer is stacked.
8) 300 .ANG. Of p-type cap layer 8 made of Mg-doped p-type Al0.1 Ga0.9 N, and 9) 0.2 .mu.m of optical guide layer 9 made of Mg-doped GaN.
m 10) A p-type cladding layer 10 made of Mg-doped p-type Al0.2Ga0.8N is deposited to a thickness of 0.5 μm. (Total thickness of nitride semiconductor layer 7.7
25 μm, including buffer layer)

【0033】1) 基板1は前記したように、サファイ
アC面の他、R面、A面を主面とするサファイア、その
他、スピネル(MgA124)のような絶縁性の基板を
用いることができる。
1) As described above, in addition to the sapphire C plane, sapphire having an R plane or an A plane as a main surface, or an insulating substrate such as spinel (MgA1 2 O 4 ) is used as the substrate 1. Can be.

【0034】2) バッファ層2も前記したようにAl
N、GaN、AlGaN等を900℃以下の温度で成長
させ、膜厚10オングストローム〜0.5μm以下、さ
らに好ましくは20オングストローム〜0.2μm以下
の膜厚で成長できる。
2) The buffer layer 2 is also made of Al as described above.
N, GaN, AlGaN or the like can be grown at a temperature of 900 ° C. or less, and can be grown with a film thickness of 10 Å to 0.5 μm or less, more preferably 20 Å to 0.2 μm or less.

【0035】3) n型コンタクト層3は、バッファ層
の次に成長させるn型窒化物半導体層に相当する。この
n型コンタクト層はInXAlYGa1-X-YN(0≦X、0
≦Y、X+Y≦1)、さらに好ましくはY値が0.5以下の
AlYGa1-YNで構成することが好ましく、その中でも
Si若しくはGeをドープしたGaNで構成することに
より、キャリア濃度の高いn型層が得られ、またn電極
と好ましいオーミック接触が得られる。この層は前記し
たように6μm以上で成長させ、さらに好ましくは7μ
m以上の膜厚が望ましく、例えば20μm以下の膜厚で
成長させる。
3) The n-type contact layer 3 corresponds to an n-type nitride semiconductor layer grown next to the buffer layer. This n-type contact layer is composed of In x Al Y Ga 1 -XYN (0 ≦ X, 0
.Ltoreq.Y, X + Y.ltoreq.1), more preferably, AlYGa1-YN having a Y value of 0.5 or less. Above all, by using GaN doped with Si or Ge, an n-type having a high carrier concentration can be obtained. A layer is obtained and a favorable ohmic contact with the n-electrode is obtained. This layer is grown to a thickness of 6 μm or more as described above, more preferably 7 μm.
It is desirable that the film be grown to a thickness of, for example, 20 μm or less.

【0036】4) クラック防止層4はInを含むn型
の窒化物半導体、好ましくはInGaNで成長させるこ
とにより、次に成長させるAlを含むn型クラッド層を
厚膜で成長させることが可能となり、非常に好ましい。
LDの場合は、光閉じ込め層となる層を、好ましくは
0.1μm以上の膜厚で成長させる必要がある。従来で
はGaN、AlGaN層の上に直接、厚膜のAlGaN
を成長させると、後から成長させたAlGaNにクラッ
クが入るので素子作製が困難であったが、このクラック
防止層が、次に成長させるAlを含むn型クラッド層に
クラックが入るのを防止することができる。クラック防
止層は100オングストローム以上、0.5μm以下の
膜厚で成長させることが好ましい。100オングストロ
ームよりも薄いと前記のようにクラック防止として作用
しにくく、0.5μmよりも厚いと、結晶自体が黒変す
る傾向にある。なお、このクラック防止層は成長方法、
成長装置等の条件によっては省略することもできるがL
Dを作製する場合には成長させる方が望ましい。このク
ラック防止層はn型コンタクト層内に成長させても良
い。
4) By growing the crack preventing layer 4 from an n-type nitride semiconductor containing In, preferably InGaN, an n-type clad layer containing Al to be grown next can be grown as a thick film. , Very preferred.
In the case of LD, it is necessary to grow a layer to be a light confinement layer, preferably with a thickness of 0.1 μm or more. Conventionally, a thick AlGaN layer is directly formed on a GaN or AlGaN layer.
Was grown, cracks were formed in AlGaN grown later, making it difficult to fabricate the device. However, this crack prevention layer prevents cracks from entering into the n-type clad layer containing Al to be grown next. be able to. The crack prevention layer is preferably grown to a thickness of 100 Å or more and 0.5 μm or less. When the thickness is less than 100 Å, it is difficult to function as a crack prevention as described above, and when the thickness is more than 0.5 μm, the crystal itself tends to turn black. In addition, this crack prevention layer is formed by a growth method,
Depending on the conditions of the growth apparatus and the like, it can be omitted, but L
When producing D, it is desirable to grow it. This crack preventing layer may be grown in the n-type contact layer.

【0037】5) n型クラッド層5はキャリア閉じ込
め層、及び光閉じ込め層として作用し、Alを含む窒化
物半導体、好ましくはAlGaNを成長させることが望
ましく、100オングストローム以上、2μm以下、さ
らに好ましくは500オングストローム以上、1μm以
下で成長させることにより、結晶性の良いキャリア閉じ
込め層が形成できる。
5) The n-type cladding layer 5 functions as a carrier confinement layer and a light confinement layer, and it is desirable to grow a nitride semiconductor containing Al, preferably AlGaN, and more than 100 Å and less than 2 μm, more preferably By growing the layer with a thickness of 500 Å or more and 1 μm or less, a carrier confinement layer having good crystallinity can be formed.

【0038】6) 光ガイド層6は、活性層の光ガイド
層として作用し、GaN、InGaNを成長させること
が望ましく、通常100オングストローム〜5μm、さ
らに好ましくは200オングストローム〜1μmの膜厚
で成長させることが望ましい。また実施例1ではSiを
ドープしたが、この光ガイド層はアンドープでも良い。
6) The light guide layer 6 functions as a light guide layer of an active layer, and is preferably used to grow GaN or InGaN, and is usually grown to a thickness of 100 Å to 5 μm, more preferably 200 Å to 1 μm. It is desirable. In the first embodiment, Si is doped, but the light guide layer may be undoped.

【0039】7) 活性層7は膜厚70オングストロー
ム以下のInを含む窒化物半導体よりなる井戸層と、膜
厚150オングストローム以下の井戸層よりもバンドギ
ャップエネルギーが大きい窒化物半導体よりなる障壁層
とを積層した多重量子井戸構造とするとレーザ発振しや
すい。
7) The active layer 7 includes a well layer made of a nitride semiconductor containing In and having a thickness of 70 Å or less, and a barrier layer made of a nitride semiconductor having a larger band gap energy than the well layer having a thickness of 150 Å or less. , A laser is likely to oscillate.

【0040】8) キャップ層8はp型不純物をドープ
したが、膜厚が薄いため、n型不純物をドープしてキャ
リアが補償されたi型としても良く、最も好ましくはp
型又はアンドープである。キャップ層の膜厚は0.1μ
m以下、さらに好ましくは500オングストローム以
下、最も好ましくは300オングストローム以下に調整
する。0.1μmより厚い膜厚で成長させると、キャッ
プ層中にクラックが入りやすくなり、結晶性の良い窒化
物半導体層が成長しにくいからである。またキャリアが
このエネルギーバリアをトンネル効果により通過できな
くなる。Alの組成比が大きいAlGaN程薄く形成す
るとLD素子は発振しやすくなる。例えば、Y値が0.
2以上のAlYGa1-YNであれば500オングストロー
ム以下に調整することが望ましい。キャップ層8の膜厚
の下限は特に限定しないが、10オングストローム以上
の膜厚で形成することが望ましい。
8) The cap layer 8 is doped with a p-type impurity. However, since the cap layer 8 is thin, the cap layer 8 may be an i-type doped with an n-type impurity and compensated for carriers.
Type or undoped. The thickness of the cap layer is 0.1μ
m, more preferably not more than 500 angstroms, most preferably not more than 300 angstroms. This is because if the layer is grown with a thickness greater than 0.1 μm, cracks are easily formed in the cap layer, and it is difficult to grow a nitride semiconductor layer having good crystallinity. In addition, carriers cannot pass through the energy barrier due to the tunnel effect. When the composition ratio of Al is larger and the thickness of AlGaN is smaller, the LD element is more likely to oscillate. For example, if the Y value is 0.
In the case of two or more Al Y Ga 1 -YN, it is desirable to adjust the thickness to 500 Å or less. Although the lower limit of the film thickness of the cap layer 8 is not particularly limited, it is desirable to form the cap layer 8 with a film thickness of 10 Å or more.

【0041】9) 光ガイド層9は、前記6)の光ガイ
ド層と同じくGaN、InGaNで成長させることが望
ましい。また、この層はp型クラッド層を成長させる際
のバッファ層としても作用し、100オングストローム
〜5μm、さらに好ましくは200オングストローム〜
1μmの膜厚で成長させることにより、好ましい光ガイ
ド層として作用する。またこの光ガイド層はアンドープ
でもよい。
9) The light guide layer 9 is preferably made of GaN or InGaN as in the case of the light guide layer 6). This layer also functions as a buffer layer when growing the p-type cladding layer, and is preferably 100 Å to 5 μm, more preferably 200 Å to 5 Å.
By growing with a film thickness of 1 μm, it functions as a preferable light guide layer. This light guide layer may be undoped.

【0042】10) p型クラッド層10はn型クラッ
ド層と同じく、キャリア閉じ込め層、及び光閉じ込め層
として作用し、Alを含む窒化物半導体、好ましくはA
lGaNを成長させることが望ましく、100オングス
トローム以上、2μm以下、さらに好ましくは500オ
ングストローム以上、1μm以下で成長させることによ
り、結晶性の良いキャリア閉じ込め層が形成できる。さ
らに前記のようにこの層をAlを含む窒化物半導体層と
することにより、p型コンタクト層と、p電極との接触
抵抗差ができるので好ましい。
10) Like the n-type cladding layer, the p-type cladding layer 10 functions as a carrier confinement layer and a light confinement layer, and is a nitride semiconductor containing Al, preferably A
It is desirable to grow lGaN, and it is possible to form a carrier confinement layer with good crystallinity by growing it at 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less. Further, as described above, it is preferable to form this layer as a nitride semiconductor layer containing Al because a contact resistance difference between the p-type contact layer and the p-electrode can be generated.

【0043】本実施例のようにInGaNよりなる井戸
層を有する量子構造の活性層の場合、その活性層に接し
て、膜厚0.1μm以下のAlを含むp型キャップ層を
設け、そのp型キャップ層よりも活性層から離れた位置
に、p型キャップ層よりもバッドギャップエネルギーが
小さい光ガイド層を設け、その光ガイド層よりも活性層
から離れた位置に、光ガイド層よりもバンドギャップが
大きいAlを含む窒化物半導体よりなるp型クラッド層
を設けることは非常に好ましい。しかもp型キャップ層
の膜厚を0.1μm以下と薄く設定してあるため、キャ
リアのバリアとして作用することはなく、p層から注入
された正孔が、トンネル効果によりp型キャップ層を通
り抜けることができて、活性層で効率よく再結合し、L
Dの出力が向上する。つまり、注入されたキャリアは、
p型キャップ層のバンドギャップエネルギーが大きいた
め、半導体素子の温度が上昇しても、あるいは注入電流
密度が増えても、キャリアは活性層をオーバーフローせ
ず、p型キャップ層で阻止されるため、キャリアが活性
層に貯まり、効率よく発光することが可能となる。従っ
て、半導体素子が温度上昇しても発光効率が低下するこ
とが少ないので、閾値電流の低いLDを実現することが
できる。
In the case of an active layer having a quantum structure having a well layer made of InGaN as in this embodiment, a p-type cap layer containing Al having a thickness of 0.1 μm or less is provided in contact with the active layer. A light guide layer having a smaller gap energy than the p-type cap layer is provided at a position farther from the active layer than the mold cap layer, and a band is provided at a position farther from the active layer than the light guide layer and the band is smaller than the light guide layer. It is very preferable to provide a p-type cladding layer made of a nitride semiconductor containing Al having a large gap. In addition, since the thickness of the p-type cap layer is set to be as thin as 0.1 μm or less, it does not act as a carrier barrier, and holes injected from the p-layer pass through the p-type cap layer by a tunnel effect. And recombine efficiently in the active layer,
The output of D is improved. That is, the injected carrier is
Since the band gap energy of the p-type cap layer is large, even if the temperature of the semiconductor element rises or the injected current density increases, carriers do not overflow the active layer and are blocked by the p-type cap layer. Carriers are stored in the active layer, and light can be emitted efficiently. Therefore, even if the temperature of the semiconductor element rises, the luminous efficiency is hardly reduced, so that an LD with a low threshold current can be realized.

【0044】11) p型コンタクト層11はp型のI
XAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)で構
成することができ、好ましくはMgをドープしたGaN
とすれば、p電極20と最も好ましいオーミック接触が
得られる。
11) The p-type contact layer 11 is made of p-type I
n X Al Y Ga 1 -XYN (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), preferably GaN doped with Mg
Then, the most preferable ohmic contact with the p electrode 20 can be obtained.

【0045】以上の構成で基板1の上に活性層7を含む
窒化物半導体層を積層後、窒素雰囲気中、ウェーハを反
応容器内において、アニーリングを行い、p型層中に含
まれる水素の一部を除去し、p型層をさらに低抵抗化す
る。
After the nitride semiconductor layer including the active layer 7 is laminated on the substrate 1 with the above configuration, the wafer is annealed in a nitrogen atmosphere in a reaction vessel to reduce the amount of hydrogen contained in the p-type layer. The portion is removed to further reduce the resistance of the p-type layer.

【0046】次に、最上層のp型コンタクト層の表面に
所定の形状のマスクを形成し、RIE(反応性イオンエ
ッチング)装置で、図1に示すように、最上層のp型コ
ンタクト層11と、p型クラッド層10とをメサエッチ
ングして、4μmのストライプ幅を有するリッジ形状と
する。
Next, a mask having a predetermined shape is formed on the surface of the uppermost p-type contact layer, and the uppermost p-type contact layer 11 is formed by an RIE (reactive ion etching) apparatus as shown in FIG. And the p-type cladding layer 10 are mesa-etched to form a ridge shape having a stripe width of 4 μm.

【0047】リッジ形成後、露出しているp型層の平面
にマスクを形成し、図1に示すようにストライプ状のリ
ッジに対して左右対称にして、n型コンタクト層3の平
面を露出させる。このようにn電極22を形成すべきn
型コンタクト層3をリッジストライプに対して左右対称
に設けることにより、n層からの電流も活性層に対して
均一に係るようになり、閾値が低下する。
After the formation of the ridge, a mask is formed on the exposed plane of the p-type layer, and the plane of the n-type contact layer 3 is exposed symmetrically with respect to the stripe-shaped ridge as shown in FIG. . As described above, the n-electrode 22 should be formed.
By providing the mold contact layer 3 symmetrically with respect to the ridge stripe, the current from the n-layer also uniformly affects the active layer, and the threshold value decreases.

【0048】n型コンタクト層3の平面を露出させた
後、n型コンタクト層3の表面にn型電極22を設ける
スペースを残して、更にn型コンタクト層3及びバッフ
ァ層2をサファイア基板までエッチングする。こうする
ことにより、ウエーハ上でn型層が各チップ単位で分断
されn型層の応力を補正することができ、基板を薄くす
る工程でウエーハの反りが防止される。
After exposing the plane of the n-type contact layer 3, the n-type contact layer 3 and the buffer layer 2 are further etched to the sapphire substrate, leaving a space for providing the n-type electrode 22 on the surface of the n-type contact layer 3. I do. By doing so, the n-type layer is divided on a wafer basis for each chip, so that the stress of the n-type layer can be corrected, and the wafer is prevented from warping in the step of thinning the substrate.

【0049】次に、リッジ最上部のp型コンタクト層1
1に、NiとAuよりなるオーミック用のp電極20を
ほぼ全面に形成する。一方、TiとAlよりなるオーミ
ック用のn電極22をストライプ状のn型コンタクト層
のほぼ全面に形成する。なお、ほぼ全面とは80%以上
の面積をいう。このようにn電極も全面に形成し、さら
にリッジに対して左右対称に形成することにより閾値が
低下する。
Next, the p-type contact layer 1 at the top of the ridge
First, an ohmic p-electrode 20 made of Ni and Au is formed on almost the entire surface. On the other hand, an ohmic n-electrode 22 made of Ti and Al is formed on almost the entire surface of the striped n-type contact layer. It should be noted that the almost entire surface refers to an area of 80% or more. As described above, the threshold value is lowered by forming the n-electrode on the entire surface and symmetrically with respect to the ridge.

【0050】次に、電極形成後、露出している絶縁性基
板1、電極側の窒化物半導体層、及びp電極20、n電
極22全面に渡って、SiO2よりなる絶縁膜30を形
成した後、p電極20、n電極22が形成された上部に
相当する絶縁膜30にエッチングにより開口部を設け
る。次いで、図1に示すように、この絶縁膜30を介し
てp電極20、及びn電極22と電気的に接続したpパ
ッド電極21、nパッド電極23を形成する。pパッド
電極21は実質的なp電極20の表面積を広げて、p電
極側をワイヤーボンディングできるようにする作用があ
る。nパッド電極23もn電極のはがれを少なくして、
n電極より注入できる電流を大きくできる作用がある。
Next, after forming the electrodes, an insulating film 30 made of SiO 2 was formed over the exposed insulating substrate 1, the nitride semiconductor layer on the electrode side, and the entire surface of the p-electrode 20 and the n-electrode 22. Thereafter, an opening is formed by etching in the insulating film 30 corresponding to the upper portion where the p-electrode 20 and the n-electrode 22 are formed. Next, as shown in FIG. 1, a p-pad electrode 21 and an n-pad electrode 23 electrically connected to the p-electrode 20 and the n-electrode 22 via the insulating film 30 are formed. The p-pad electrode 21 has the effect of increasing the substantial surface area of the p-electrode 20 to enable wire bonding on the p-electrode side. The n-pad electrode 23 also reduces peeling of the n-electrode,
This has the effect of increasing the current that can be injected from the n-electrode.

【0051】以上のようにして、両電極を形成したウェ
ーハを研磨装置に移送し、ダイヤモンド研磨剤を用い
て、窒化物半導体を形成していない側のサファイア基板
1をラッピングし、基板の厚さを20μmとする。ラッ
ピング後、さらに細かい研磨剤で1μmポリシングして
基板表面を鏡面状とする。
As described above, the wafer on which both electrodes are formed is transferred to a polishing apparatus, and the sapphire substrate 1 on which the nitride semiconductor is not formed is wrapped using a diamond polishing agent. Is set to 20 μm. After lapping, the substrate surface is mirror-finished by polishing with a finer abrasive at 1 μm.

【0052】基板研磨後、ストライプ状の電極に垂直な
方向に相当するサファイア基板の研磨面側をスクライブ
した後、バー状に劈開し、劈開面に共振器を作製する。
なお劈開面はサファイア基板の上に成長した窒化物半導
体面のM面とする。この他、RIE等のドライエッチン
グ手段により端面をエッチングして共振器を作製するこ
ともできる。またこの他、劈開面を鏡面研磨して作成す
ることも可能である。但し、本実施例のように、窒化物
半導体のM面を劈開面を共振面とすることが最も望まし
い。
After polishing the substrate, the polished surface side of the sapphire substrate corresponding to the direction perpendicular to the stripe-shaped electrodes is scribed and then cleaved in a bar shape to form a resonator on the cleaved surface.
Note that the cleavage plane is the M plane of the nitride semiconductor surface grown on the sapphire substrate. In addition, the resonator can be manufactured by etching the end face by dry etching means such as RIE. In addition, the cleavage plane can be formed by mirror polishing. However, as in the present embodiment, it is most desirable that the cleavage plane be the M plane of the nitride semiconductor and the resonance plane be the resonance plane.

【0053】劈開後、共振器面にSiO2とTiO2より
なる誘電体多層膜を形成し、最後にp電極に平行な方向
で、バーを切断してレーザチップとした。この切断によ
り、1枚のウェーハから有効なレーザ素子として取り出
せる素子の実質的な歩留は90%以上であった。次にチ
ップをフェースアップ(基板とヒートシンクとが対向し
た状態)でヒートシンクに設置し、それぞれの電極をワ
イヤーボンディングして、室温でレーザ発振を試みたと
ころ、閾値電流密度3.5kA/cm2で、発振波長40
5nmの連続発振が確認され、およそ6日間の連続発振
を確認した。
After the cleavage, a dielectric multilayer film made of SiO 2 and TiO 2 was formed on the resonator surface, and finally the bar was cut in a direction parallel to the p-electrode to form a laser chip. Due to this cutting, the effective yield of elements that can be taken out as an effective laser element from one wafer was 90% or more. Next, the chip was placed face-up (in a state where the substrate and the heat sink faced each other), and the electrodes were wire-bonded, and laser oscillation was attempted at room temperature. A threshold current density of 3.5 kA / cm 2 was obtained. , Oscillation wavelength 40
A continuous oscillation of 5 nm was confirmed, and a continuous oscillation of about 6 days was confirmed.

【0054】[実施例2]n型コンタクト層3を7μm
の膜厚で成長させる他は実施例1と同様にしてレーザ素
子を作製したところ、同じく閾値電流密度3.5A/cm
2で、発振波長405nmの連続発振が確認され、同じ
く6日間の連続発振を確認した。なおレーザ素子の実質
的な歩留は90%以上であった。
Example 2 The n-type contact layer 3 was 7 μm
A laser device was fabricated in the same manner as in Example 1 except that the laser device was grown at a film thickness of 3.5 A / cm.
In 2 , the continuous oscillation of the oscillation wavelength of 405 nm was confirmed, and the continuous oscillation of 6 days was also confirmed. The substantial yield of the laser device was 90% or more.

【0055】[実施例3]サファイア基板を40μmま
で研磨する他は実施例1と同様にしてレーザ素子を作製
したところ、同じく閾値電流密度3.7kA/cm2で、
発振波長405nmの連続発振が確認され、5日間の連
続発振を確認した。なおレーザ素子の実質的な歩留は同
じく90%以上であった。
Example 3 A laser device was fabricated in the same manner as in Example 1 except that the sapphire substrate was polished to 40 μm, and the threshold current density was 3.7 kA / cm 2 .
Continuous oscillation at an oscillation wavelength of 405 nm was confirmed, and continuous oscillation for 5 days was confirmed. The actual yield of the laser element was also 90% or more.

【0056】[実施例4] 1) 厚さ300μm、2インチφのサファイア(C面)
よりなる基板1の上に 2) GaNよりなるバッファ層2を200オングストロ
ーム 3) アンドープGaNよりなる層を6μm 4) Siドープn型GaNよりなる第1のn型層を2μ
m 5) Siドープn型In0.1Ga0.9Nよりなるクラック
防止層を500オングストローム 4')クラック防止層の上に同じくSiドープn型GaN
よりなる第2のn型層を2μm成長させる。(窒化物半
導体層総膜厚11.725μm、バッファ層を含む)
Example 4 1) Sapphire (C-plane) with a thickness of 300 μm and 2 inches φ
2) 200 angstrom buffer layer 2 made of GaN 3) 6 μm layer made of undoped GaN 4) 2 μm first n-type layer made of Si-doped n-type GaN
m5) 500 angstrom of a crack prevention layer made of Si-doped n-type In0.1Ga0.9N 4 ') Si-doped n-type GaN also on the crack prevention layer
A second n-type layer made of 2 μm is grown. (Total thickness of nitride semiconductor layer: 11.725 μm, including buffer layer)

【0057】次に第2のn型層の上に、直接n型クラッ
ド層5を成長させ、後は実施例1と同様にして、n型ク
ラッド層5から上の層を成長させることにより窒化物半
導体ウェーハを作製し、同様にアニーリングを行い、p
型層をさらに低抵抗にする。
Next, an n-type cladding layer 5 is directly grown on the second n-type layer, and thereafter, a layer above the n-type cladding layer 5 is grown in the same manner as in the first embodiment to nitride. A semiconductor wafer is manufactured and annealed in the same manner.
The mold layer is further reduced in resistance.

【0058】アニーリング後、p型クラッド層10とを
メサエッチングして、4μmのストライプ幅を有するリ
ッジ形状とした後、第2のn型層の表面が露出するまで
エッチングを行う。なお実施例4の場合、第2のn型層
がコンタクト層に相当する。
After the annealing, the p-type cladding layer 10 and the p-type cladding layer 10 are mesa-etched to form a ridge shape having a stripe width of 4 μm, and then etching is performed until the surface of the second n-type layer is exposed. In the case of the fourth embodiment, the second n-type layer corresponds to the contact layer.

【0059】後は実施例1と同様にしてレーザ素子を作
製して、発振させたところ、同じく閾値電流密度3.2
kA/cm2で、発振波長405nmの連続発振が確認さ
れ、同じく7日間の連続発振を確認した。なおレーザ素
子の実質的な歩留は同じく90%以上であった。
Thereafter, a laser device was manufactured and oscillated in the same manner as in Example 1, and the threshold current density was also 3.2.
At kA / cm 2 , continuous oscillation at an oscillation wavelength of 405 nm was confirmed, and continuous oscillation for 7 days was also confirmed. The actual yield of the laser element was also 90% or more.

【0060】[実施例5]サファイア基板を50μmま
で研磨する他は実施例4と同様にしてレーザ素子を作製
したところ、同じく閾値電流密度3.3kA/cm2で、
発振波長405nmの連続発振が確認され、6日間の連
続発振を確認した。なおレーザ素子の実質的な歩留は同
じく90%以上であった。
Example 5 A laser device was fabricated in the same manner as in Example 4 except that the sapphire substrate was polished to 50 μm. The laser device was also manufactured at the same threshold current density of 3.3 kA / cm 2 .
Continuous oscillation at an oscillation wavelength of 405 nm was confirmed, and continuous oscillation for 6 days was confirmed. The actual yield of the laser element was also 90% or more.

【0061】[比較例1]実施例1において、n型コン
タクト層の膜厚を4μmとする他は実施例1と同様にし
てレーザ素子を作製したところ、基板は80μmまでし
か研磨できず、それ以上研磨するとウェーハが不規則な
位置で割れてしまった。なお、80μmまで研磨したウ
ェーハでは共振面を劈開で形成することが難しいため、
RIEによるエッチングで形成して、レーザ素子とした
ところ、閾値電流密度4.5kA/cm2で連続発振はし
たが、わずか60分で素子が切れてしまった。
Comparative Example 1 A laser device was manufactured in the same manner as in Example 1 except that the thickness of the n-type contact layer was changed to 4 μm. The substrate could be polished only up to 80 μm. With the above polishing, the wafer was broken at an irregular position. Since it is difficult to form a resonance surface by cleavage on a wafer polished to 80 μm,
When a laser element was formed by etching by RIE, continuous oscillation was performed at a threshold current density of 4.5 kA / cm 2 , but the element was cut off in only 60 minutes.

【0062】[比較例2]実施例1において、n型コン
タクト層の膜厚を3μmとする他は実施例1と同様にし
てレーザ素子を作製したところ、基板は100μmまで
しか研磨できず、それ以上研磨するとウェーハが不規則
な位置で割れてしまった。なお、100μmまで研磨し
たウェーハでは共振面を劈開で形成することが難しいた
め、RIEによるエッチングで形成して、同様にレーザ
素子としたところ、閾値電流密度5.0kA/cm2で連
続発振はしたが、極わずかの時間で素子が切れてしまっ
た。
Comparative Example 2 A laser device was manufactured in the same manner as in Example 1 except that the thickness of the n-type contact layer was changed to 3 μm. The substrate could be polished only up to 100 μm. With the above polishing, the wafer was broken at an irregular position. Since it is difficult to form the resonance surface by cleavage on a wafer polished to 100 μm, the wafer was formed by etching by RIE to form a laser device. As a result, continuous oscillation was performed at a threshold current density of 5.0 kA / cm 2 . However, the element was cut off in a very short time.

【0063】[比較例3]実施例1において、基板を7
0μmまで研磨して、共振面をRIEによるエッチング
で形成する他は、同様にしてレーザ素子を作製したとこ
ろ、閾値電流密度4.3kA/cm2で連続発振はした
が、3時間で素子が切れてしまった。
Comparative Example 3 In Example 1, the substrate was
A laser device was fabricated in the same manner except that the surface was polished to 0 μm and the resonance surface was formed by RIE, and continuous oscillation was performed at a threshold current density of 4.3 kA / cm 2 , but the device was cut off in 3 hours. I have.

【0064】[比較例4]実施例1においてn型コンタ
クト層3及びバッファ層2を基板1まで除去せず、図3
のようにウエーハの絶縁性基板上でn型窒化物半導体層
が連続している状態にした他は、同様にしてレーザ素子
を作製したところ、絶縁性基板を薄板化するとウエーハ
が反り、フェースアップボンディングでヒートシンク等
の支持体と基板が十分良好に接触できず放熱性が劣り、
閾値電流密度4.0kA/cm2で連続発振はしたが、5
時間で素子が切れてしまった。
[Comparative Example 4] In Example 1, the n-type contact layer 3 and the buffer layer 2 were not removed to the substrate 1,
A laser device was fabricated in the same manner except that the n-type nitride semiconductor layer was continuous on the insulating substrate of the wafer as described above. The substrate such as a heat sink cannot be sufficiently contacted with the substrate by bonding, resulting in poor heat dissipation.
Continuous oscillation occurred at a threshold current density of 4.0 kA / cm 2 ,
The element has run out in time.

【0065】[0065]

【発明の効果】本発明は、窒化物半導体ウエーハの基板
を薄くしたときに生じる反り及び反りに伴うウェーハの
不規則な位置での割れを防止し、放熱性を良好にし、し
きい値の上昇を抑え、寿命特性が良好となる窒化物半導
体素子及びその製造方法を提供することができる。特に
レーザ素子では連続発振時間をより長くすることができ
る。さらに、基板を薄くしてあるため、容易に窒化物半
導体の劈開面を共振面とすることができる。なお、本発
明ではレーザ素子について説明したが、LED、受光素
子等、窒化物半導体素子を用いた他のデバイスにも適用
可能であることは言うまでもない。
Industrial Applicability The present invention prevents warpage that occurs when a substrate of a nitride semiconductor wafer is thinned, and prevents cracks at irregular positions of the wafer due to the warpage, improves heat dissipation, and raises the threshold. And a method of manufacturing the nitride semiconductor device having improved lifetime characteristics. Particularly, in the case of a laser element, the continuous oscillation time can be made longer. Further, since the substrate is thin, the cleavage plane of the nitride semiconductor can be easily set as a resonance plane. Although the present invention has been described with respect to a laser device, it goes without saying that the present invention can be applied to other devices using a nitride semiconductor device, such as an LED and a light receiving device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係るレーザ素子の構造を示
す概略断面図である。
FIG. 1 is a schematic sectional view showing the structure of a laser device according to one embodiment of the present invention.

【図2】窒化物半導体の結晶構造を模式的に示すユニッ
トセル図である。
FIG. 2 is a unit cell diagram schematically showing a crystal structure of a nitride semiconductor.

【図3】本発明の比較例4で用いたレーザ素子の構造を
示す概略断面図である。
FIG. 3 is a schematic sectional view showing the structure of a laser device used in Comparative Example 4 of the present invention.

【符号の説明】[Explanation of symbols]

1・・・サファイア基板 2・・・バッファ層 3・・・n型コンタクト層 4・・・クラック防止層 5・・・n型クラッド層 6・・・n型光ガイド層 7・・・活性層 8・・・p型キャップ層 9・・・p型光ガイド層 10・・・p型クラッド層 11・・・p型コンタクト層 20・・・p電極 21・・・pパッド電極 22・・・n電極 23・・・nパッド電極 30・・・絶縁膜 DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate 2 ... Buffer layer 3 ... N-type contact layer 4 ... Crack prevention layer 5 ... N-type cladding layer 6 ... N-type light guide layer 7 ... Active layer 8 ... p-type cap layer 9 ... p-type light guide layer 10 ... p-type cladding layer 11 ... p-type contact layer 20 ... p electrode 21 ... p pad electrode 22 ... n electrode 23 ... n pad electrode 30 ... insulating film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H01S 5/00 - 5/50 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 33/00 H01S 5/00-5/50

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 厚さ60μm以下の絶縁性基板上に、少
なくとも膜厚0.5μm以下のバッファ層と、総膜厚6
μm以上の窒化物半導体層とからなる窒化物半導体を有
し、該窒化物半導体の一部を絶縁性基板まで取り除いて
なることを特徴とする窒化物半導体素子。
1. A buffer layer having a thickness of at least 0.5 μm and a total thickness of at least 0.5 μm on an insulating substrate having a thickness of 60 μm or less.
A nitride semiconductor device comprising: a nitride semiconductor including a nitride semiconductor layer having a thickness of not less than μm; and removing a part of the nitride semiconductor to an insulating substrate.
【請求項2】 前記総膜厚6μm以上の複数の窒化物半
導体層のうち、前記バッファ層の上部にn型不純物の含
有されていない窒化物半導体層とn型不純物の含有され
ている窒化物半導体層とを合計6μm以上の膜厚で成長
させてなることを特徴とする請求項1に記載の窒化物半
導体素子。
2. A nitride semiconductor layer containing no n-type impurity and a nitride containing an n-type impurity above the buffer layer among the plurality of nitride semiconductor layers having a total film thickness of 6 μm or more. 2. The nitride semiconductor device according to claim 1, wherein the semiconductor layer is grown with a total thickness of 6 μm or more.
【請求項3】 窒化物半導体素子の製造方法において、
絶縁性基板上に、少なくとも膜厚0.5μm以下のバッ
ファ層を介して、総膜厚6μm以上の複数の窒化物半導
体層を有する窒化物半導体を成長させる工程と、成長さ
せた窒化物半導体の一部を絶縁性基板まで取り除く工程
と、窒化物半導体の一部を絶縁性基板まで除去した後ウ
エーハの絶縁性基板の厚さを60μm以下に調整する工
程と、基板の厚さ調整後ウエーハをチップ状に分離する
工程とを備えることを特徴とする窒化物半導体素子の製
造方法。
3. A method for manufacturing a nitride semiconductor device, comprising:
Growing a nitride semiconductor having a plurality of nitride semiconductor layers having a total thickness of 6 μm or more on an insulating substrate via a buffer layer having a thickness of 0.5 μm or less; Removing the part to the insulating substrate, adjusting the thickness of the insulating substrate of the wafer to 60 μm or less after removing a part of the nitride semiconductor to the insulating substrate, and removing the wafer after adjusting the thickness of the substrate. And a step of separating into chips.
【請求項4】 前記総膜厚6μm以上の複数の窒化物半
導体層のうち、前記バッファ層の上部にn型不純物の含
有されていない窒化物半導体層とn型不純物の含有され
ている窒化物半導体層とを合計6μm以上の膜厚で成長
させてなることを特徴とする請求項3に記載の窒化物半
導体素子の製造方法。
4. A nitride semiconductor layer containing no n-type impurity and a nitride containing an n-type impurity above the buffer layer among the plurality of nitride semiconductor layers having a total film thickness of 6 μm or more. 4. The method for manufacturing a nitride semiconductor device according to claim 3, wherein the semiconductor layer is grown to a total thickness of 6 μm or more.
JP5604697A 1997-03-11 1997-03-11 Nitride semiconductor device and method of manufacturing the same Expired - Fee Related JP3216118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5604697A JP3216118B2 (en) 1997-03-11 1997-03-11 Nitride semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5604697A JP3216118B2 (en) 1997-03-11 1997-03-11 Nitride semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10256661A JPH10256661A (en) 1998-09-25
JP3216118B2 true JP3216118B2 (en) 2001-10-09

Family

ID=13016153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5604697A Expired - Fee Related JP3216118B2 (en) 1997-03-11 1997-03-11 Nitride semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3216118B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
JP2000196197A (en) * 1998-12-30 2000-07-14 Xerox Corp Structure of nitride laser diode where growth substrate is eliminated and method for manufacturing nitride diode array structure
JP2001196699A (en) 2000-01-13 2001-07-19 Sony Corp Semiconductor element
US20090078308A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Thin Inverted Metamorphic Multijunction Solar Cells with Rigid Support
JP4283840B2 (en) 2006-10-24 2009-06-24 株式会社豊田中央研究所 Method for producing group III nitride semiconductor
JP2008108844A (en) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc Group iii nitride semiconductor device having trench or mesa-structure, and manufacturing method thereof
JP5733295B2 (en) * 2012-12-04 2015-06-10 住友電気工業株式会社 Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device

Also Published As

Publication number Publication date
JPH10256661A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
JP3374737B2 (en) Nitride semiconductor device
JP3223832B2 (en) Nitride semiconductor device and semiconductor laser diode
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3456413B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JPH11191657A (en) Growing method of nitride semiconductor and nitride semiconductor device
JP3087831B2 (en) Nitride semiconductor device
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3087829B2 (en) Method for manufacturing nitride semiconductor device
JP3424465B2 (en) Nitride semiconductor device and method of growing nitride semiconductor
JPH1065213A (en) Nitride semiconductor element
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP3496512B2 (en) Nitride semiconductor device
JP3314641B2 (en) Nitride semiconductor laser device
JP3216118B2 (en) Nitride semiconductor device and method of manufacturing the same
JP3847000B2 (en) Nitride semiconductor device having nitride semiconductor layer with active layer on nitride semiconductor substrate and method for growing the same
JP4423969B2 (en) Nitride semiconductor multilayer substrate and nitride semiconductor device and nitride semiconductor laser device using the same
JP3859356B2 (en) Method of manufacturing nitride semiconductor device
JP2004104088A (en) Nitride semiconductor device
JP3537984B2 (en) Nitride semiconductor laser device
JP3502527B2 (en) Nitride semiconductor laser device
JP2005101536A (en) Nitride semiconductor laser element
JP2001024223A (en) Nitride semiconductor light emitting diode
JP3800146B2 (en) Method of manufacturing nitride semiconductor device
JP4314887B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees