JP2000196197A - Structure of nitride laser diode where growth substrate is eliminated and method for manufacturing nitride diode array structure - Google Patents

Structure of nitride laser diode where growth substrate is eliminated and method for manufacturing nitride diode array structure

Info

Publication number
JP2000196197A
JP2000196197A JP11364118A JP36411899A JP2000196197A JP 2000196197 A JP2000196197 A JP 2000196197A JP 11364118 A JP11364118 A JP 11364118A JP 36411899 A JP36411899 A JP 36411899A JP 2000196197 A JP2000196197 A JP 2000196197A
Authority
JP
Japan
Prior art keywords
semiconductor film
side
laser diode
substrate
structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11364118A
Other languages
Japanese (ja)
Inventor
P Bow David
T Romano Linda
Ping Mei
A Keyser Michael
ピー ボウ デビッド
メイ ピン
エイ ケイセル ミカエル
ティ ロマノ リンダ
Original Assignee
Xerox Corp
ゼロックス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/223,112 priority Critical patent/US6744800B1/en
Priority to US09/223112 priority
Priority to US09/276913 priority
Priority to US09/276,913 priority patent/US6757314B2/en
Priority to US09/277,328 priority patent/US6448102B1/en
Priority to US09/277328 priority
Priority to US09/276856 priority
Priority to US09/276,856 priority patent/US6365429B1/en
Application filed by Xerox Corp, ゼロックス コーポレイション filed Critical Xerox Corp
Publication of JP2000196197A publication Critical patent/JP2000196197A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To simplify formation of an electrical contact to a laser diode array, avoid the use of special structures, and mount a heat sink to the laser diode array by eliminating a sapphire substrate after laser diode array structure is grown.
SOLUTION: After a semiconductor film with laser diode array structure is grown, a support substrate 1105 is mounted to a side opposite to the side of the sapphire substrate of the semiconductor film. After that, the sapphire substrate is eliminated. After the sapphire substrate has been eliminated, a heat-conductive substrate 1138 is mounted to a side where the sapphire substrate was located. Since the sapphire substrate has been eliminated, no special structure for providing an electrical contact to a laser diode array is required, and a more effective heat sink effect can be obtained.
COPYRIGHT: (C)2000,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明はレーザダイオードの分野に関して、特に短波長窒化物レーザダイオードアレイの構造に関する。 The present invention relates to regard the field of laser diodes, particularly to the structure of the short-wavelength nitride laser diode array.

【0002】 [0002]

【従来の技術】短波長の窒化物レーザダイオードは、レーザ印刷操作及びその他の用途において、赤外(IR) BACKGROUND OF THE INVENTION short wavelength nitride laser diode, the laser printing operation and other applications, an infrared (IR)
レーザダイオードに比べて、スポットサイズがより小さく且つ焦点深度がより良好である。 Compared to the laser diode, the spot size is smaller and the depth of focus is better. シングルスポット窒化物レーザダイオードは、光ストレジのような分野の用途を有している。 Single spot nitride laser diode has a field such as optical Sutoreji applications.

【0003】高速レーザ印刷の用途に対しては、レーザダイオードアレイが望ましい。 [0003] For the high-speed laser printing applications, the laser diode array is desirable. 高速及び高解像度での印刷は、ポリゴンの回転速度、レーザのターンオン回数、 Fast and printing at high resolution, the rotational speed of the polygon, turn number of the laser,
及びレーザパワーに関する基本的な制約のために、レーザダイオードアレイを必要とする。 And for basic constraints on the laser power, and it requires a laser diode array. レーザダイオードアレイは、以前は、赤色及び赤外レーザダイオード構造を用いて使用されてきている。 The laser diode array is previously have been used with the red and infrared laser diode structure. 2重スポット赤色レーザ及び4重スポット赤外レーザが、レーザ印刷のために使用されてきている。 Double spot red laser and 4 double spot infrared laser has been used for laser printing.

【0004】AlGaInNのような更に大きなバンドギャップの半導体化合物に基づくレーザダイオードが開発されてきている。 [0004] The laser diode based on the further semiconductor compound of great band gap, such as AlGaInN have been developed. 近紫外(near−UV)から紫色(バイオレット;violet)にかけての周波数域での優れた半導体レーザ特性が、特に日本の日亜化学工業によって確立されてきている。 Purple near ultraviolet (near-UV); excellent semiconductor laser characteristics in the frequency range over the (violet violet) has been established in particular by Nichia of Japan. 例えば、S. For example, S. Nakam Nakam
ura及びG. ura and G. Fasolの「青色レーザダイオード− "Blue laser diode of Fasol -
GaNをベースにした発光体及びレーザ(The Bl Light emitter and laser GaN-based (The Bl
ue Laser Diode − GaNbased ue Laser Diode - GaNbased
Light Emitters and Laser Light Emitters and Laser
s)」、Springer−Verlag社(199 s) ", Springer-Verlag, Inc. (199
7)を参照されたい。 7), which is incorporated herein by reference.

【0005】2重スポットレーザを更に短い波長域へ拡張することによって、より高解像度での印刷を可能にしている。 [0005] By extending the double spot laser to a shorter wavelength region, enabling printing in higher resolution. 短波長レーザダイオードアレイの構造は、窒化物をベースにした窒化物レーザダイオードがアレイ中で使用されるときには、異なったものになる必要がある。 Structure of a short wavelength laser diode array, when the nitride laser diode in which the nitride-based are used in the array, the need for those different.
これは、劈開の代わりにドライエッチングによってミラーを形成する必要があること、及び、たいていの窒化物デバイスはサファイアのような絶縁性基板の上に成長されるからである。 This indicates that it is necessary to form a mirror by dry etching instead of cleaving, and, most nitride devices is because is grown on an insulating substrate such as sapphire.

【0006】カリフォルニア大学のグループが、UVエキシマレーザを使用して、サファイア基板からGaN膜を分離する技術を開発している。 [0006] The group of University of California, using a UV excimer laser, has developed a technique for separating the GaN film from the sapphire substrate. カリフォルニア大学の技術は、紫外エキシマレーザを使用して、サファイア基板との界面でGaN層の薄い部分を分解する。 University of California technique uses an ultraviolet excimer laser decomposes the thin portions of the GaN layer at the interface with the sapphire substrate. エキシマレーザの光束(フラックス;flux)を適切に調節することによって、界面のGaNが、最小限のダメージでGaとNとに分解される。 Excimer laser light beam; by appropriately adjusting the (flux flux), GaN at the interface is decomposed into Ga and N with minimal damage. 引き続いて、融点が30℃である残存Gaメタルを膜−基板の界面でゆっくりと加熱することで、GaN膜が除去される。 Subsequently, the remaining Ga metal having a melting point of 30 ° C. film - by slowly heating at the interface of the substrate, GaN film is removed.

【0007】 [0007]

【発明が解決しようとする課題】絶縁性基板を使用する構造は、窒化物4重スポットダイオードレーザ及び面発光型デュアル4重スポットレーザダイオードアレイの経済的な形成を可能にする。 Structure using an insulating substrate [0005] allows for economical formation of nitrides quadruplicate spots diode lasers and surface-emitting dual quad spot laser diode array. 現在のところ、最も進んだ窒化物シングルレーザ構造は、絶縁性サファイア(Al 2 Currently, the most advanced nitride single laser structure, an insulating sapphire (Al 2
3 )基板の上に成長される。 O 3) is grown on the substrate. レーザダイオードアレイに対する絶縁性基板の使用は、レーザダイオードのための電気的コンタクトの形成にあたって、特別な問題を生じさせる。 Use of the insulating substrate relative to the laser diode array, in forming the electrical contacts for the laser diode, causes special problems. 導電性基板が使用されている場合とは対照的に、絶縁性基板では、アレイ中の全レーザダイオードに対して共通の裏面コンタクトを形成することができない。 When the conductive substrate is used in contrast, in the insulating substrate, it is impossible to form a common backside contact for all the laser diodes in the array. このため、絶縁性基板の上のレーザダイオードアレイに対して電気的コンタクトを設けるためには、特別な構造を使用する必要がある。 Therefore, in order to provide electrical contact to laser diode arrays on an insulating substrate, it is necessary to use special structures.

【0008】 [0008]

【課題を解決するための手段】第1の本発明は、窒化物レーザダイオードアレイの構造であって、複数の活性層を含み且つ第1の結晶面を有している半導体膜と、第2 SUMMARY OF THE INVENTION The first invention is a structure of a nitride laser diode array, a semiconductor film having a and first crystal surface comprises a plurality of active layers, the second
の結晶面を有し且つ前記半導体膜を支持し、前記熱伝導性基板と前記複数の活性層との間の熱的な結合を強化する熱圧着結合によって前記半導体膜に取り付けられている熱伝導性基板と、前記半導体膜と前記熱伝導性基板との間に設けられたメタル層と、前記レーザダイオードアレイを電気的にバイアスする複数の電極と、を備えていることを特徴とする。 Heat conduction of and has a crystal surface supporting the semiconductor film is attached to the semiconductor film by thermocompression bonding to enhance thermal coupling between the thermally conductive substrate and the plurality of active layers and sex substrate and a metal layer provided between the thermally conductive substrate and the semiconductor film, and a plurality of electrodes for electrically biasing the laser diode array, characterized in that it comprises a.

【0009】また、第2の本発明は、窒化物レーザダイオードアレイ構造の製造方法であって、第1の側の上に取り付けられた絶縁性基板を有する半導体膜を準備するステップと、前記半導体膜の第2の側に支持基板を取り付けるステップと、前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、前記半導体膜の前記第1の側の上にメタル層を配置するステップと、前記半導体膜の前記第1の側に熱伝導性基板を取り付けるステップと、前記半導体膜の前記第2の側から前記支持基板を除去するステップと、を含むことを特徴とする。 [0009] The second invention is a manufacturing method of the nitride laser diode array structure, comprising: providing a semiconductor film having an insulating substrate mounted on the first side, the semiconductor arrangement and attaching the supporting substrate to the second side of the membrane, and removing the insulating substrate from the first side of the semiconductor film, a metal layer on the first side of the semiconductor film the method comprising, for mounting a heat conductive substrate on the first side of the semiconductor film, and removing the supporting substrate from the second side of the semiconductor film, comprising a.

【0010】また、第3の本発明は、窒化物レーザダイオードアレイ構造の製造方法であって、第1の結晶面を有し、第1の側に取り付けられた絶縁性基板と第2の側に取り付けられた複数の電極とを有する半導体膜を準備するステップと、前記半導体膜の前記第2の側に支持基板を取り付けるステップと、前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、前記半導体膜の前記第1の側の上にメタル層を配置するステップと、前記半導体膜の前記第1の側に、第2の結晶面を有する熱伝導性基板を、前記第1及び第2の結晶面が整合するように取り付けるステップと、前記半導体膜の前記第2の側から前記支持基板を除去するステップと、を含むことを特徴とする。 [0010] The third invention is a manufacturing method of the nitride laser diode array structure has a first crystal plane, the first insulating substrate mounted on the side of the second side a step of preparing a semiconductor film having a plurality of electrodes attached to, and attaching the supporting substrate to the second side of the semiconductor layer, the insulating substrate from the first side of the semiconductor film removing, placing a metal layer on the first side of the semiconductor layer, on the first side of the semiconductor film, a thermally conductive substrate having a second crystal plane, wherein comprising the steps of first and second crystal planes attached to match, characterized in that it comprises the steps of: removing the supporting substrate from the second side of the semiconductor film.

【0011】また、第4の本発明は、窒化物レーザダイオードアレイ構造の製造方法であって、第1の側の上に取り付けられた絶縁性基板を有する半導体膜を準備するステップと、前記半導体膜の第2の側に熱導電性基板を取り付けるステップと、前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、前記半導体膜の前記第1の側の上にメタル層を配置するステップと、 [0011] The fourth invention is a manufacturing method of the nitride laser diode array structure, comprising: providing a semiconductor film having an insulating substrate mounted on the first side, the semiconductor mounting a thermally conductive substrate on the second side of the membrane, and removing the insulating substrate from the first side of the semiconductor film, a metal layer on the first side of the semiconductor film placing the,
を含むことを特徴とする。 Characterized in that it comprises a.

【0012】また、第5の本発明は、窒化物レーザダイオードアレイ構造の製造方法であって、第1の結晶面を有し、第1の側に取り付けられた絶縁性基板と第2の側に取り付けられた複数の電極とを有する半導体膜を準備するステップと、前記半導体膜の前記第1の側に、第2 Further, the fifth invention is a manufacturing method of the nitride laser diode array structure has a first crystal plane, a first insulating substrate attached to the side and the second side preparing a semiconductor film having a plurality of electrodes attached to the steps, in the first side of the semiconductor film, the second
の結晶面を有する熱伝導性基板を、前記第1及び第2の結晶面が整合するように取り付けるステップと、前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、前記半導体膜の前記第1の側の上にメタル層を配置するステップと、を含むことを特徴とする。 Of the thermally conductive substrate having a crystal plane, and attaching to the first and second crystal faces are aligned, and removing the insulating substrate from the first side of the semiconductor layer, wherein characterized in that it comprises placing a metal layer on the first side of the semiconductor film.

【0013】また、第6の本発明は、窒化物レーザダイオードアレイ構造の製造方法であって、第1の結晶面を有し、第1の側に取り付けられた絶縁性基板と第2の側に取り付けられた複数の電極とを有する半導体膜を準備するステップと、前記半導体膜の前記第1の側に、第2 Further, the present invention of a 6, a manufacturing method of the nitride laser diode array structure has a first crystal plane, the first insulating substrate mounted on the side of the second side preparing a semiconductor film having a plurality of electrodes attached to the steps, in the first side of the semiconductor film, the second
の結晶面を有する熱伝導性基板を、前記第1及び第2の結晶面が整合するように取り付けるステップと、前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、前記半導体膜の前記第1の側の上にメタル層を配置するステップと、前記メタル層及び前記半導体膜を2つの分離された部分に分けるトレンチを、前記メタル層及び前記半導体膜を通ってエッチングするステップと、を含むことを特徴とする。 Of the thermally conductive substrate having a crystal plane, and attaching to the first and second crystal faces are aligned, and removing the insulating substrate from the first side of the semiconductor layer, wherein placing a metal layer on the first side of the semiconductor film, a trench separating the metal layer and the semiconductor film into two separate portions, etched through the metal layer and the semiconductor layer a step, characterized in that it comprises a.

【0014】レーザダイオードアレイ構造を成長させた後に絶縁性基板を除去すれば、レーザダイオードアレイへの電気的コンタクトの形成が簡略化されて、特別な構造の使用が回避され、更に、優れたヒートシンクをレーザダイオードアレイに取り付けることが可能になる。 [0014] By removing the insulating substrate after growing the laser diode array structure, are formed to simplify the electrical contact to the laser diode array, avoids the use of special structure, further excellent heat sink the makes it possible to mount the laser diode array. レーザダイオードアレイは、基板の除去の前後に、はんだ付け、熱圧着結合、或いはその他の手段で、熱伝導性ウエハに取り付けられてもよい。 The laser diode array may be processed, before or after removal of the substrate, soldering, thermocompression bonding, or by other means, it may be attached to the thermally conductive wafer. 絶縁性基板の除去後に熱伝導性基板を取り付けるには、中間ステップとして支持基板を取り付ける必要がある。 To install the heat conductive substrate after removal of the insulating substrate, it is necessary to attach the supporting substrate as an intermediate step. 絶縁性基板の除去前にレーザダイオードアレイに熱伝導性ウエハを取り付ければ、レーザダイオードアレイのレーザ活性層に近い側の上で熱伝導性基板を位置決めすることができる。 By attaching a thermally conductive wafer to the laser diode array prior to removal of the insulating substrate, it is possible to position the thermally conductive substrate on the side closer to the laser active layer of the laser diode array. これにより、絶縁性基板の除去後にレーザダイオードアレイを熱伝導性基板に取り付ける場合に比べて、より効果的なヒートシンク効果を得ることができる。 Thus, compared to the case of mounting the laser diode array to a heat conductive substrate after removal of the insulating substrate, to obtain a more effective heat sinking. 取り付けプロセス中に窒化物レーザ膜を熱伝導性基板に適切に位置合わせすれば、劈開ミラー端面が形成され得る。 If a nitride laser film during the installation process proper alignment thermally conductive substrate, cleaved mirror facet can be formed. エッチングではなく劈開によるミラー端面は、完全に並行且つ垂直でスムースなミラー対を形成する。 Mirror end surfaces by cleavage rather than etching to form a smooth mirror pairs completely in parallel and vertical.

【0015】 [0015]

【発明の実施の形態】以下で簡単に説明する図面は、一定のスケールに従ってない。 DETAILED DESCRIPTION OF THE INVENTION The drawings briefly described below, not according to a certain scale.

【0016】以下の詳細な説明において、説明される実施形態の様々な特徴に関する数値範囲が示されるが、これらの言及された範囲は、例としてのみ取り扱われるべきものであり、その特許請求の範囲の内容を制限することを意図しているものではない。 [0016] In the following detailed description, the numerical range is indicated on various features of the embodiments described, these stated ranges are intended to be treated as examples only, the scope of the appended claims not one that is intended to limit the content. 加えて、実施形態の様々な端面に適する材料として数多くの材料が挙げられているが、これらの言及された材料は、例としてのみ取り扱われるべきものであり、その特許請求の範囲の内容を制限することを意図しているものではない。 In addition, although many materials are mentioned as materials suitable for various end face of embodiments, those of the mentioned materials, and which should be treated as examples only, the contents of the scope of the appended claims limit not one that is intended to be.

【0017】本発明に従ったある実施形態が、図1に示されている。 [0017] Certain embodiments according to the present invention is shown in Figure 1. 図1は、典型的にはAl 23絶縁性基板2 Figure 1 is typically Al 2 O 3 insulating substrate 2
15(図2を参照)の上に成長された4重スポットIn 15 4 double spot In grown on (see FIG. 2)
GaAlNレーザダイオード構造100を示している。 It shows GaAlN laser diode structure 100.
この構造100は、n−メタルコンタクト120を共有しているレーザダイオード145及び146と、n−メタルコンタクト125を共有しているレーザダイオード147及び148とを示している。 The structure 100 illustrates a laser diode 145 and 146 share the n- metal contacts 120, and a laser diode 147 and 148 share the n- metal contacts 125. p−メタルコンタクト110はレーザダイオード145に接続し、同様に、 p- metal contact 110 is connected to the laser diode 145, likewise,
p−メタルコンタクト135、130、及び115は、 p- metal contacts 135,130, and 115,
それぞれレーザダイオード146、147、及び148 Each laser diode 146, 147, and 148
に接続している。 It is connected to. 図1に示される隣接するレーザダイオード間の横方向の間隔は、約25μmである。 Lateral spacing between adjacent laser diode shown in Figure 1, is about 25 [mu] m. 例えば、 For example,
レーザダイオード145と146との間の間隔は、約2 Spacing between the laser diode 145 and 146 is about 2
5μmである。 It is 5μm. レーザダイオード145、146、14 Laser diode 145,146,14
7、及び148の長さは、典型的には約500μmである。 7, and the length of 148 is typically about 500 [mu] m. 分離絶縁層140は、誘電体材料、典型的には酸化窒化シリコン、二酸化シリコン、窒化シリコン、或いはポリイミドから形成されている。 Isolation insulating layer 140 is a dielectric material, typically silicon oxynitride, is formed of silicon dioxide, silicon nitride, or polyimide. p−メタルコンタクト135及び130における切れ込み(ノッチ;notc Cut in p- metal contact 135 and 130 (notch; Notc
h)150及び155はそれぞれ、高反射性誘電体コーティング、例えばTiO 2 /SiO 2を引き続いて蒸着するための開放空間(オープンスペース)を提供する。 h) respectively 150 and 155, to provide a highly reflective dielectric coating, for example, open space for depositing subsequently the TiO 2 / SiO 2 (open space).

【0018】図2は、4重スポットInGaAlNレーザダイオード構造100の断面図を示す。 [0018] Figure 2 shows a cross-sectional view of a quadruple spot InGaAlN laser diode structure 100. p−GaNキャップ層220が、p−AlGaNクラッド層225の上に位置している。 p-GaN cap layer 220 is positioned on top of the p-AlGaN cladding layer 225. 活性層230は、多重量子井戸構造を有するInGaN層であって、n−AlGaNクラッド層235の上に位置している。 The active layer 230 is a InGaN layer having a multiple quantum well structure is located on the n-AlGaN cladding layer 235. 層210はn−GaN Layer 210 is n-GaN
であって、典型的にはAl 23の絶縁性基板であるサファイア基板215の上に位置している。 A is typically located on a sapphire substrate 215 is an insulating substrate of Al 2 O 3.

【0019】図3は、典型的にはAl 23サファイア基板215(図2を参照)の上に成長された、他の4重スポットInGaAlNレーザダイオード構造300を示している。 [0019] FIG. 3 is typically shows Al 2 O 3 sapphire substrate 215 is grown on the (see Figure 2), the other 4 double spot InGaAlN laser diode structure 300. 4重スポットInGaAlNレーザダイオード構造300は、図1に示した4重スポットInGaA 4 double spot InGaAlN laser diode structure 300, quadruple spot InGaA shown in FIG. 1
lNレーザダイオード構造100に類似しているが、レーザダイオード145、146、147、及び148に対して個別のn−メタルコンタクト310、315、3 Although lN similar to the laser diode structure 100, laser diodes 145, 146, 147, and discrete with respect to 148 n-metal contact 310,315,3
20、及び325がそれぞれ設けられている点で異なっている。 20, and 325 are different in that are provided. 各デバイスに対して個別のn−メタルコンタクト及びp−メタルコンタクトを設ければ、電気的及び熱的なクロストークが最小化される。 By providing a separate n- metal contacts and p- metal contact for each device, electrical and thermal crosstalk is minimized. クロストークを更に減少するためには、非常に深い分離溝340(図3を参照)をエッチングで形成して、レーザダイオード145 To reduce crosstalk further, to form a very deep isolation trenches 340 (see FIG. 3) by etching, laser diode 145
をレーザダイオード146から、レーザダイオード14 From the laser diode 146, a laser diode 14
6をレーザダイオード147から、及びレーザダイオード147をレーザダイオード148から、それぞれ分離すればよい。 6 from the laser diode 147, and the laser diode 147 from the laser diode 148 may be separated from each other. 分離溝340は、サファイア基板215にまで達していてもよい(図2を参照)が、最低限でも活性層230の下まで到達しているべきである。 Isolation trenches 340 (see FIG. 2) may be not reach the sapphire substrate 215, it should have reached the bottom of the active layer 230 at a minimum. これにより、活性層230の内部の注入キャリアの拡散によって生じる光学的クロストーク及び電気的クロストークが取り除かれる。 Thus, optical crosstalk and electrical crosstalk caused by the diffusion of the internal injected carriers in the active layer 230 are removed.

【0020】本発明に従ったある実施形態が、図4に示されている。 [0020] Certain embodiments according to the present invention is shown in FIG. 4重スポットInGaAlNレーザダイオード構造400は、サファイア基板215の上に成長されている。 4 double spot InGaAlN laser diode structure 400 is grown on the sapphire substrate 215. レーザダイオード145及び148は、それぞれn−メタルコンタクト410、435及びp−メタルコンタクト415、430を有し、これらは、レーザダイオード146及び147からより明確に分離されるように、ある角度で位置合わせされている。 Laser diode 145 and 148 each have a n- metal contacts 410,435 and p- metal contact 415,430, which, as will be more clearly separated from the laser diode 146 and 147, aligned at an angle It is. この角度は、結果として得られる分離によって電気的、及び特に熱的なクロストークが更に低減されるように選択される。 This angle is electrically by separating the resulting, and in particular thermal crosstalk is chosen to be further reduced. レーザダイオード145は、n−メタルコンタクト410及びp−メタルコンタクト415を使用して電気的コンタクトを得ており、レーザダイオード148は、 The laser diode 145 is to obtain electrical contact using n- metal contacts 410 and p- metal contact 415, a laser diode 148,
n−メタルコンタクト435及びp−メタルコンタクト430を使用して電気的コンタクトを得ている。 To obtain an electrical contact using n- metal contacts 435 and p- metal contact 430. レーザダイオード146は、p−メタルコンタクト420及びn−メタルコンタクト440を使用して電気的コンタクトを得ている。 The laser diode 146 is obtained an electrical contact using p- metal contact 420 and n- metal contact 440. n−メタルコンタクト440はレーザダイオード147と共有されており、このレーザダイオード147は、別個のp−メタルコンタクト425を有している。 n- metal contact 440 is shared with the laser diode 147, the laser diode 147 has a distinct p- metal contact 425. n−メタルコンタクト440を2つの別個のコンタクトに分割して、レーザダイオード146及び14 By dividing the n- metal contact 440 into two separate contact, the laser diode 146 and 14
7に対して別個のn−メタルコンタクトを提供し、電気的及び熱的なクロストークを更に低減することもできる。 Providing a separate n- metal contacts to 7, further it is also possible to reduce electrical and thermal crosstalk.

【0021】図5は、チャネル構造595の一方の側に4重スポットレーザダイオード100を配置し、チャネル構造595の他方の側に対応する鏡像のレーザダイオード構造500を配置することによって得られる、デュアル4重スポットレーザダイオード構造501を示している。 [0021] FIG. 5 is obtained by placing one quadruple spot laser diode 100 is arranged on the side of the laser diode structure 500 of mirror image corresponding to the other side of the channel structure 595 of the channel structure 595, the dual It shows a fourfold spot laser diode structure 501. 構造500は、n−メタルコンタクト520を共有しているレーザダイオード545及び546と、n− Structure 500 includes a laser diode 545 and 546 share the n- metal contacts 520, n-
メタルコンタクト525を共有しているレーザダイオード547及び548とを示している。 Shows a laser diode 547 and 548 share the metal contact 525. p−メタルコンタクト510はレーザダイオード545に接続し、同様に、p−メタルコンタクト535、530、及び515 p- metal contact 510 is connected to the laser diode 545, likewise, p- metal contact 535,530, and 515
は、それぞれレーザダイオード546、547、及び5 Each laser diode 546, 547, and 5
48に接続している。 It is connected to the 48. 図5に示される隣接するレーザダイオード間の横方向の間隔は、約25μmである。 Lateral spacing between adjacent laser diode shown in FIG. 5 is about 25 [mu] m. 例えば、レーザダイオード545と546との間の間隔は、 For example, the spacing between the laser diode 545 and 546,
約25μmである。 It is about 25μm. レーザダイオード545、546、 Laser diode 545, 546,
547、及び548の長さは、典型的には約500μm 547, and the length of 548 is typically about 500μm
である。 It is. 構造100は、図1及び図2を参照して先に説明されている。 Structure 100 is described above with reference to FIGS.

【0022】図6は、レーザダイオード147及び54 [0022] Figure 6, the laser diode 147 and 54
7とチャネル構造595とに沿ったデュアル4重スポットレーザダイオード構造501の断面を示している。 It shows a dual quad spot cross section of the laser diode structure 501 along the 7 and channel structure 595. チャネル構造595は、レーザダイオード145、14 Channel structure 595 includes a laser diode 145,14
6、147、148、545、546、547、及び5 6,147,148,545,546,547, and 5
48からの光を垂直方向に出力結合させるための傾斜ミラー575(図6を参照)を含んでいる。 It includes an inclined mirror 575 for outputting coupling light from 48 in the vertical direction (see Figure 6). アルミニウムでコーティングされたミラー575は、例えば化学的にアシストされたイオンビームエッチング(CAIBE) Mirror 575 coated with aluminum, for example, chemically assisted ion beam etching (CAIBE)
を使用してドライエッチングされ、その傾斜角度は、エッチングパラメータを変更することによって調節させることができる。 The dry etched using, the inclination angle can be adjusted by changing the etching parameters. 図6におけるミラー575の端面の適切な傾斜角度は、45度である。 Suitable angle of inclination of the end surface of the mirror 575 in FIG. 6 is 45 degrees. 図5及び図6に示された構造によって、近接して間隔を隔てて配置されたデュアル4重スポットレーザダイオード構造が達成される。 By the structure shown in FIGS. 5 and 6, adjacent dual 4 are spaced apart by double spot laser diode structure is achieved. レーザダイオード145と146との間或いは545と5 Or between 545 and laser diode 145 and 146 and 5
46との間のような隣接するレーザダイオードの間の間隔は、典型的には25μmである。 Spacing between adjacent laser diodes, such as between 46 is typically 25 [mu] m.

【0023】図7は、有機金属化学的気相成長法(MO [0023] FIG. 7, metal organic chemical vapor deposition (MO
CVD)によってサファイア基板215の上に成長されたInGaAlNヘテロ構造ウエハ600を示している。 Shows the InGaAlN heterostructure wafer 600 grown on the sapphire substrate 215 by CVD). サファイア基板215は、典型的にはAl 23であり、その厚さは、典型的には100μm〜400μmのオーダの範囲にある。 Sapphire substrate 215 is typically is Al 2 O 3, its thickness is typically in the range of the order of 100Myuemu~400myuemu. GaN:Mgキャップ層610は厚さ0.1μmであり、Al 0.08 Ga 0.92 N:Mgクラッド層620に隣接している。 GaN: Mg capping layer 610 has a thickness of 0.1μm, Al 0.08 Ga 0.92 N: adjacent to the Mg cladding layer 620. Al 0.08 Ga 0.92 N:M Al 0.08 Ga 0.92 N: M
gクラッド層620の典型的な厚さは、0.5〜1.0 Typical thicknesses of the g cladding layer 620, 0.5-1.0
μmの範囲である。 It is in the range of μm. p型導電型を生成するためにMgが添加されていることに留意されたい。 Should Mg is noted that it is added to produce a p-type conductivity type. 同じく厚さ0.1 Same thickness of 0.1
μmである第2のGaN:Mgクラッド層630がクラッド層620の下に位置しており、p−ドープ導波路として機能する。 The second GaN is [mu] m: Mg cladding layer 630 is positioned below the cladding layer 620, and functions as a p- doped waveguide. Al 0.2 Ga 0.8 N:Mgクラッド層64 Al 0.2 Ga 0.8 N: Mg cladding layer 64
0は典型的には厚さ20nmであり、トンネル障壁を生成して、注入された電子の漏れを妨げるように機能する。 0 is typically thick 20 nm, to generate a tunnel barrier functions to prevent the leakage of the injected electrons. GaN:Si層650は、活性層230に対するn GaN: Si layer 650, n to the active layer 230
−ドープ導波路として機能する。 - functions as doped waveguide. n型導電型を生成するためにSiが添加されていることに留意されたい。 Should Si is noted that it is added to produce a n-type conductivity type. Al Al
0.08 Ga 0.92 N:Siクラッド層660は、典型的には厚さ0.5〜1.5μmである。 0.08 Ga 0.92 N: Si cladding layer 660 is typically thick 0.5 to 1.5 [mu] m. In 0.03 Ga 0.97 N: In 0.03 Ga 0.97 N:
Si層665は、典型的には厚さ50nmであり、欠陥低減層として機能する。 Si layer 665 is typically a thickness of 50 nm, functioning as a defect reduction layer.

【0024】典型的な厚さが4μmであるGaN:Si [0024] GaN typical thickness is 4μm: Si
層210がサファイア基板215の上に位置しており、 Layer 210 is positioned on a sapphire substrate 215,
その後に行われる堆積のための良質な材料を確立すると共に、横方向のコンタクト層を提供するように機能する。 It establishes a good material for the deposition to be performed thereafter, and functions to provide a lateral contact layer. ひとたび構造600がMOCVDによって成長されると、(Al)GaN:Mg層610、620、63 Once the structure 600 is grown by MOCVD, (Al) GaN: Mg layer 610,620,63
0、及び640におけるMgのp−ドーピングの活性化が行われる。 0, and p- doping activation of Mg is performed in 640. ドーパントの活性化は、N 2雰囲気中における850℃で5分間の急速熱アニールによって達成される。 Dopant activation is achieved by rapid thermal annealing for 5 minutes at 850 ° C. in a N 2 atmosphere.

【0025】図8〜図12は、本発明に従った4重スポットリッジ導波路レーザダイオード構造に対する主要な製造ステップを示す。 [0025] FIGS. 8-12 show the main manufacturing steps for quadruple spot ridge waveguide laser diode structure in accordance with the present invention. 層640及び665が図8〜図1 Layers 640 and 665 is 8 to 1
2では示されていない点に留意されたい。 It should be noted that not shown in 2. 図8は、p− 8, p-
メタルの堆積後のウエハ600を示している。 Shows the wafer 600 after metal deposition. p−メタル層710は典型的にはニッケル−金(Ni−Au)であって、熱蒸着とN 2雰囲気中での急速熱アニールとを使用して堆積される。 p- metal layer 710 is typically a nickel - gold a (Ni-Au), is deposited using a rapid thermal annealing in thermal evaporation and N 2 atmosphere. Ar/Cl 2 /BCl 3ガス混合物の中でのCAIBE或いは反応性イオンエッチング(R CAIBE or reactive ion etching in Ar / Cl 2 / BCl 3 gas mixture (R
IE)を使用したドライエッチングが行われて、図9に示すメサ構造がエッチングされる。 Dry etching is performed using IE), a mesa structure shown in FIG. 9 is etched. ミラー(図示されず)も、CAIBE或いはRIEプロセスを使用してドライエッチングされる。 Mirror (not shown) is also dry-etched using CAIBE or RIE process. 図10は、CAIBE或いはR 10, CAIBE or R
IEを使用したAr/Cl 2 /BCl 3ガス混合物の中でのリッジ導波路707及びトレンチ711のエッチング後のウエハ600を示している。 Shows the wafer 600 after etching of the ridge waveguide 707 and the trench 711 in the Ar / Cl 2 / BCl 3 gas mixture using IE. 図11は、熱蒸着とN 11, thermal evaporation and N
2雰囲気中での急速熱アニールとを使用した、典型的にはチタン−アルミニウム(Ti−Al)であるn−メタル720の堆積の結果を示している。 Using the rapid thermal annealing in 2 atmosphere, typically titanium - shows the result of aluminum (Ti-Al) in which the n- metal 720 deposition.

【0026】次に、誘電体分離の堆積が、プラズマ強化化学的気相成長法(PECVD)を使用して、誘電体として例えば酸化窒化シリコン、酸化シリコン、或いは窒化シリコンを使用して、行われる。 Next, the deposition of the dielectric separation, using plasma enhanced chemical vapor deposition (PECVD), using, for example, silicon oxide nitride as a dielectric, silicon oxide, or silicon nitride, is performed . 誘電体としては、ポリイミドも使用されることができる。 The dielectric may be a polyimide may be used. 誘電体分離層75 Dielectric isolation layer 75
5に、CF 4 /O 2雰囲気中での高周波(RF)プラズマエッチングを使用してコンタクト窓が開けられ、その後に、熱蒸着を使用してチタン/金のp−メタルコンタクトパッドが堆積される。 To 5, CF 4 / O 2 contact windows using radio frequency (RF) plasma etching in an atmosphere is opened, thereafter, the titanium / gold p- metal contact pads are deposited using thermal evaporation . 図12は、p−メタルコンタクトパッド730及びn−メタルコンタクトパッド720 12, p- metal contact pads 730 and n- metal contact pads 720
の堆積後のウエハ600を示している。 It shows the wafer 600 after the deposition. その後に、基板215が機械的研磨によって薄くされて、ウエハ600 Thereafter, the substrate 215 is thinned by mechanical polishing, wafer 600
を劈開してレーザダイオードを個々のデバイスにするための準備を行う。 Prepare to the laser diode into individual devices by cleaving the. 最終ステップでは、レーザダイオードのミラー(図示せず)の正面側及び裏側に電子ビーム蒸着を使用してSiO 2 /TiO 2高反射率コーティングを蒸着して、レーザ閾値電流を低減すると共にミラー表面を保護する。 In the final step, in the front side and the rear side of the mirror of the laser diode (not shown) using an electron beam evaporation depositing SiO 2 / TiO 2 high reflectivity coating, the mirror surface while reducing the laser threshold current Protect.

【0027】図13は、本発明に従った、GaN/Al [0027] Figure 13, in accordance with the present invention, GaN / Al
GaNを使用してサファイア基板215の上に形成された4重スポットレーザダイオード構造800のある実施形態を示している。 It shows an embodiment of a quadruple spot laser diode structure 800 formed on the sapphire substrate 215 using GaN. 4重スポットレーザダイオード構造800は、n−GaN埋込層885からp−GaN或いはAlGaNブロック層890によって分離されたn− 4 double spot laser diode structure 800, isolated from n-GaN buried layer 885 by p-GaN or AlGaN blocking layer 890 n-
GaN埋込層210を使用して、埋込電流チャネル85 Use GaN buried layer 210, a buried current channel 85
0及び855を形成している。 Forming a 0 and 855. 埋込電流チャネル850 Buried current channel 850
及び855は、それぞれn−メタルコンタクト815及び820から伸びて、レーザダイオード830及び83 And 855 extend from the respective n- metal contacts 815 and 820, the laser diode 830 and 83
6にコンタクトしている。 It is put in contact with 6. 埋込電流チャネル870及び875は、それぞれn−メタルコンタクト810及び8 Buried current channel 870 and 875, respectively n- metal contacts 810 and 8
25から伸びて、p−GaN或いはAlGaNブロック層890とサファイア基板215とに挟まれたn−Ga Extends from 25, p-GaN or AlGaN sandwiched between the blocking layer 890 and the sapphire substrate 215 was n-Ga
N埋込層885を使用して、レーザダイオード832及び834にそれぞれコンタクトしている。 Use N buried layer 885, and contact each of the laser diodes 832 and 834. 典型的には、 Typically,
サファイア基板215はAl 23で形成されている。 Sapphire substrate 215 is formed of Al 2 O 3. レーザダイオード830及び832、832及び834、 Laser diode 830 and 832 and 832 and 834,
並びに834及び836のレーザダイオード対は、それぞれ溝831、833、及び835によって、光学的且つ電気的にお互いに分離されている。 And 834 and 836 laser diode pair, depending respectively grooves 831 and 833, and 835, are optically and electrically separated from each other. 溝833は最下層のGaN層885を通ってエッチングされているが、溝831及び835はp−GaN層890のみを通ってエッチングされており、それぞれ電流が内側のレーザダイオード832及び834へ流れるようにしている。 Although grooves 833 are etched through the GaN layer 885 of the lowermost layer, the grooves 831 and 835 are etched through only the p-GaN layer 890, so that the current respectively flowing to the inside of the laser diode 832 and 834 I have to. Ga Ga
N或いはAlGaN層890は、所望であれば絶縁層を形成してもよい。 N or AlGaN layer 890, an insulating layer may be formed if desired.

【0028】p−メタルコンタクトパッド816は、先に図1〜図6に示されたように、多くの異なった様式で配置されることができる。 [0028] p- metal contact pad 816, as shown in FIGS. 1 to 6 above, can be arranged in many different ways. 図13では、個々が独立してアドレス可能なp−メタルコンタクトパッド816は、 In Figure 13, each is independently addressable p- metal contact pads 816,
p−AlGaNクラッド層225に形成された分離層(図示せず)の窓(図示せず)を通って、レーザダイオード830、832、834、及び836に接続されている。 Through p-AlGaN cladding layer 225 which is formed on the separation layer a window (not shown) (not shown) is connected to a laser diode 830,832,834, and 836. 本発明に従った代替的な実施形態が、図14に示されている。 Alternative embodiments in accordance with the present invention is shown in Figure 14. 図14に示される4重スポットレーザダイオード構造801は共通p−メタルコンタクト817を有しており、この共通p−メタルコンタクト817は、 4 double spot laser diode structure 801 shown in FIG. 14 has a common p- metal contact 817, the common p- metal contact 817,
溝831、833、及び835とp−GaNコンタクト層818を囲む領域と(図13を参照)をポリイミドのような絶縁体で埋めることによって、形成されている。 By filling grooves 831, 833, and 835 and the region surrounding the p-GaN contact layer 818 (see FIG. 13) with an insulator such as polyimide, it is formed.
個々のレーザダイオード830、832、834、及び836のアドレス可能性は、n−メタルコンタクト81 The addressability of individual laser diodes 830,832,834, and 836, n-metal contact 81
5、810、825、及び820によって、それぞれ確保されている。 5,810,825, and by 820, it is secured, respectively. 共通p−メタルコンタクト構造は、4つよりも多くの近接して間隔を隔てて設けられたレーザダイオードに拡張されることができるが、そのためには、 Common p- metal contact structure can be extended to the laser diode provided at intervals than four many proximity to, For this purpose,
図14に示されたレーザダイオード構造801に対してレーザダイオード構造が2つ付加される毎に、1対のn Each time the laser diode structure is added two to the laser diode structure 801 shown in FIG. 14, a pair of n
−及びp−GaN層を追加すればよい。 - and it may be added to the p-GaN layer.

【0029】幾つかのレーザダイオードドライバ回路においては、4重スポットレーザダイオード構造801に対して共通n−メタルコンタクト構造を設ける方が便利である。 [0029] In some of the laser diode driver circuit is more convenient to provide a common n- metal contact structure with respect to 4 double spot laser diode structure 801. これは、4重スポットレーザダイオード構造8 This quadruple spot laser diode structure 8
01における全ての層の極性を逆転することによって(図15を参照)、容易に達成される。 By reversing the polarity of all the layers in the 01 (see Figure 15), it is readily accomplished. これにより、電流チャネル850、855、870、及び875がp型チャネルになる。 Thus, a current channel 850,855,870, and 875 is p-type channel. しかし、この配置は、現在のところは窒化物レーザにとって望ましいものではない。 However, this arrangement is not the place of the currently desired for nitride laser. なぜなら、p型GaNにおけるキャリア移動度と達成可能なドーピングレベルとが、n型GaNに比べて著しく低いからである。 This is because the carrier mobility achievable doping level in the p-type GaN is because significantly lower than the n-type GaN.

【0030】本発明のある実施形態において、図15 [0030] In certain embodiments of the present invention, FIG. 15
は、サファイア基板215の上に有機金属化学的気相成長法(MOCVD)によって成長されたInGaAlN It was grown by metal organic chemical vapor deposition (MOCVD) on a sapphire substrate 215 InGaAlN
ヘテロ構造ウエハ900を示している。 It shows a heterostructure wafer 900. ウエハ900の層構造は、典型的には厚さが数100nmのp−(A The layer structure of the wafer 900, typically to a thickness of a few 100nm of p-(A
l)GaN:Mg分離層890と典型的には厚さが少なくとも1〜2μmの第2のn−GaN:Si層885とが付加されている以外は、図7のウエハ600と同じである。 l) GaN: second n-GaN of Mg separation layer 890 and typically at least 1~2μm thickness is: except that the Si layer 885 is added is the same as the wafer 600 of FIG. 分離層890は、GaN層885をGaN層21 Isolation layer 890, a GaN layer 885 GaN layer 21
0から電気的に分離することを目的としているので、絶縁体として成長させることもできる。 Since 0 is intended to electrically isolated from, it can also be grown as an insulator. n−GaN層88 n-GaN layer 88
5及びp−GaN分離層890の成長に引き続いて、ウエハ900が成長反応炉から取り出され、レーザダイオード832及び834(図13を参照)が位置することになる領域から分離層890が選択的に除去される。 5 and subsequent to the growth of the p-GaN isolation layer 890, the wafer 900 is removed from the growth reactor, the laser diode 832 and 834 separated layer 890 from the area (see Figure 13) will be located selectively It is removed. 分離層890の選択的な除去の後に、エッチングされたウエハ900は成長反応炉に戻されて、GaN:Si層2 After selective removal of the separation layer 890, the wafer 900 is etched is returned to the growth reactor, GaN: Si layer 2
10、並びに図7及び図15に示すような引き続く層の成長が行われる。 10, as well as the growth of subsequent layers as shown in FIGS. 7 and 15 are performed. この実施形態では、GaN:Si層2 In this embodiment, GaN: Si layer 2
10及び885は、電子濃度を10 18 /cm 3オーダにして高導電度を達成するようにドーピングされる。 10 and 885 are doped to have the electron concentration in the 10 18 / cm 3 order to achieve high conductivity. 個々のレーザダイオード830、832、834、及び83 Individual laser diodes 830,832,834, and 83
6は、上述され且つ図8〜図12に示されるものと同様に、エッチングされる。 6 is similar to that shown in FIGS. 8-12 and described above, is etched.

【0031】n−メタルコンタクト810、815、8 [0031] n- metal contact 810,815,8
20、及び825(図13及び図14を参照)は、より上部の層を選択的に除去することによって形成される。 20, and 825 (see FIGS. 13 and 14) is formed by selectively removing the more upper layers.
具体的には、n−メタルコンタクト815及び820を形成するためには、n−GaN層210までの全ての層を選択的に除去する必要があり、n−メタルコンタクト810及び825を形成するためには、n−GaN層8 Specifically, n- to form the metal contacts 815 and 820, it is necessary to selectively remove all layers up to the n-GaN layer 210, to form the n- metal contacts 810 and 825 the, n-GaN layer 8
85までの全ての層を選択的に除去する必要がある。 All the layers up to 85 selectively must be removed. n
−メタルコンタクト810、815、820、及び82 - metal contact 810,815,820, and 82
5の堆積は、ウエハ900をマスクしてコンタクトメタライゼーション及びリフトオフパターニングを行うことによって行われる。 5 deposition is carried out by performing the contact metallization and lift-off patterning of the wafer 900 is masked. n−メタルコンタクト810、81 n- metal contact 810,81
5、820、及び825は、典型的にはTi−Alであり、p−メタルコンタクトパッド816或いはパッド8 5,820, and 825 is typically a Ti-Al, p-metal contact pad 816 or pad 8
17は、典型的にはNi−Auである。 17 is typically a Ni-Au.

【0032】サファイア基板215の除去は、窒化物レーザダイオードにとって有用である。 The removal of the sapphire substrate 215 is useful for nitride laser diode. なぜなら、基板2 This is because, the substrate 2
15を除去することで、縦型の電気的コンタクト構造、 By removing the 15, vertical electrical contact structure,
より良好なヒートシンク効果、及び劈開されたミラー端面の実現を含む効果が得られるからである。 This is because better heat sink effect, and the effect of including the implementation of the cleaved mirror facet obtained.

【0033】図16は、サファイア基板215の上に成長された2重スポットInGaAlNレーザダイオード構造1000の層構造の、サファイア基板215の除去前の状態を示す。 [0033] Figure 16 shows the double spot InGaAlN layer structure of the laser diode structure 1000 grown on a sapphire substrate 215, a state before the removal of the sapphire substrate 215. この層構造は、図7に示された層構造に類似している。 The layer structure is similar to the indicated layer structure in FIG. 酸化窒化シリコン、二酸化シリコン、 Silicon nitride oxide, silicon dioxide,
或いは窒化シリコンであり得る分離体1016は、多重量子井戸活性層230をお互いに分離すると共に、これらの活性層を図16に示される他の層から電気的に分離する。 Alternatively separator 1016 which may be a silicon nitride, as well as to separate the multiple quantum well active layer 230 to each other and electrically isolated from the other layers shown these active layers in Figure 16. 2つのp−コンタクト1020は、2重スポットレーザダイオード構造1000を形成する2つのレーザダイオードへの個別の電気的コンタクトを提供する。 Two p- contacts 1020 provide individual electrical contacts to the two laser diodes forming a double spot laser diode structure 1000. 端面の劈開を可能にするために、活性層230の中のレーザ共振器は、GaN層210、665、660、65 To enable cleavage of the end face, the laser resonator in the active layer 230, GaN layer 210,665,660,65
0、640、630、620、610及び活性層230 0,640,630,620,610 and the active layer 230
の結晶面に垂直な方向に向けられる必要がある。 It needs to be directed in a direction perpendicular to the crystal surface. 2重スポットレーザダイオード構造1000のためのプロセスは、先に述べたレーザダイオード構造600のためのプロセスに非常に類似している。 Process for the double spot laser diode structure 1000 is very similar to the process for the laser diode structure 600 previously described.

【0034】図17〜図22は、本発明のある実施形態に従って、レーザリフトオフによりサファイア基板21 [0034] FIGS. 17 to 22, in accordance with certain embodiments of the present invention, the sapphire substrate 21 by laser lift-off
5を除去し、支持基板1105を使用して半導体膜(メンブレム)1110を熱伝導性基板1138へ結合するステップを、模式的に示している。 5 is removed and the step of coupling the semiconductor film (Menburemu) 1110 to the heat conductive substrate 1138 by using the supporting substrate 1105, are schematically shown. 本発明のある実施形態に従えば、半導体膜1110は、典型的にはInGa According to one embodiment of the present invention, the semiconductor film 1110 is typically InGa
AlN型の膜からできている。 It is made from AlN type of film. はじめに、サファイア基板215の裏面1115を、非常にスムースな表面仕上げになるまで研磨して、裏面1115からの光の散乱を最小化する。 First, the back surface 1115 of the sapphire substrate 215, is polished to a very smooth surface finish to minimize the scattering of light from the back surface 1115. 研磨は、一連のダイアモンドパッドを使用して、機械的に達成される。 Polishing, using a series of diamond pad is mechanically accomplished. 研磨プロセスの間に、ダイアモンドグリッドのサイズは、約30μmのグリッドサイズから0.1μmのグリッドサイズまで次第に減少する。 During the polishing process, the size of the diamond grid, gradually decreases from the grid size of about 30μm to grid size of 0.1 [mu] m. 研磨後の典型的な二乗平均(rms)粗さは、約2 Typical root mean square (rms) roughness after polishing is about 2
0〜50オングストロームである。 0 to 50 angstroms.

【0035】図17では、2重スポットレーザダイオード構造1000をワックス或いはエポキシ層1106を使用して支持基板1105に搭載して、サファイア基板215を除去してから基板1138を半導体膜1110 [0035] In Figure 17, double spot laser diode structure 1000 is mounted on the supporting substrate 1105 using a wax or epoxy layer 1106, a semiconductor film 1110 of the substrate 1138 after removing the sapphire substrate 215
に結合するまでの半導体膜1110に対する支持体を得る。 Obtaining the support for the semiconductor film 1110 to bind to. 図18では、サファイア基板215及び半導体膜1 In Figure 18, the sapphire substrate 215 and the semiconductor film 1
110を紫外エキシマレーザ光1120に露光する。 Exposing a 110 to ultraviolet excimer laser beam 1120. エキシマレーザ(図示せず)の適切な調節で、サファイア基板215と半導体膜1110との間の界面に、薄いG With appropriate adjustment of the excimer laser (not shown), the interface between the sapphire substrate 215 and the semiconductor film 1110, a thin G
aN層1130を堆積させることができる。 It may be deposited aN layer 1130. GaN層1 GaN layer 1
130は、GaメタルとN 2とに分解する。 130, decomposed into a Ga metal and N 2. 308nm 308nm
で動作するXeClエキシマレーザについては、均質化器(ホモジェナイザ;homogenizer)を通過後のビームサイズ4mm×4mmのレーザエネルギーは、約600〜750mJ/cm 2の範囲であるべきである。 In the XeCl excimer laser operating, the homogenizer; laser energy beam size 4mm × 4mm after passing through (homogenizer homogenizer) should be in the range of about 600~750mJ / cm 2. 均質化器は、ガウス状レーザビームを平坦な台地状レーザビームに変換して、ビームの均一性を改善する。 Homogenizer converts the Gaussian laser beam into a flat plateau-like laser beam, to improve the uniformity of the beam. レーザビームで領域表面をスキャンすることによって、より大きい領域を露光させることができる。 By scanning the area surface with a laser beam, it can be exposed to larger areas. エキシマレーザは、典型的には5〜10Hzでパルス駆動され、典型的には1つのパルスで、GaN層1130の分解を十分に達成できる。 Excimer lasers typically is pulsed at 5-10 Hz, typically in a single pulse, it can be sufficiently attained decomposition of the GaN layer 1130. 研磨された裏面1115によって、GaN層1130が均一にエキシマレーザに露光される。 The polished back surface 1115, GaN layer 1130 are uniformly exposed to the excimer laser.

【0036】図19では、2重スポットレーザダイオード構造1000をGaメタルの融点である約30℃まで加熱することによって、サファイア基板215をその界面で半導体膜1110から分離する。 [0036] In FIG. 19, by heating the double spot laser diode structure 1000 to about 30 ° C. which is the melting point of Ga metal, to separate the sapphire substrate 215 from the semiconductor film 1110 at the interface. 界面の半導体膜1 The interface of the semiconductor film 1
110の上に存在する残存Gaメタル層は、蒸留水と等量の塩酸(HCl)液によって除去される。 Residual Ga metal layer present on the 110 is removed with distilled water and an equal volume of hydrochloric acid (HCl) solution. 半導体膜1 Semiconductor film 1
110の上の界面における約0.5〜1μmのダメージ膜は、Ar/Cl 2 /BCl 3ガス混合物の中でのドライエッチングによって除去される。 Damage film of about 0.5~1μm at the interface on the 110 is removed by dry etching in the Ar / Cl 2 / BCl 3 gas mixture. 典型的には、CAIB Typically, CAIB
E或いはRIEがドライエッチングのために使用される。 E or RIE is used for dry etching. 低エネルギー(約400eVよりも低い)Arイオンスパッタリングがドライエッチング後に行われて、ドライエッチングによって生じた表面ダメージを低減する。 Low energy (approximately less than 400 eV) Ar ion sputtering is performed after dry etching, to reduce the surface damage caused by dry etching.

【0037】図20では、熱蒸着によるn−メタル層1 [0037] In FIG. 20, by thermal evaporation n- metal layer 1
117、典型的にはチタン/アルミニウムを堆積する。 117, typically deposited titanium / aluminum.
ワックス或いはエポキシ層1106を使用するとn−メタル層1117がアロイ化しないが、これは、ワックス或いはエポキシの融点が、n−メタル層1117のアロイ化温度である約500℃よりも、典型的には十分に低いからである。 Using a wax or epoxy layer 1106 n- although metal layer 1117 is not alloyed, which is the melting point of the wax or epoxy, than about 500 ° C. is alloyed temperature of n- metal layer 1117, typically This is because low enough.

【0038】図21を参照すると、典型的にはチタン/ Referring to FIG. 21, typically titanium /
金からなるメタルコンタクト層1121が、典型的にはシリコン、シリコンカーバイド、或いはダイアモンドである基板1138の上に、熱蒸着或いは電子ビーム(e Metal contact layer 1121 made of gold, typically silicon, on the substrate 1138 is silicon carbide, or diamond, thermal evaporation or electron-beam (e
−ビーム)蒸着によって堆積される。 - beam) is deposited by vapor deposition. シリコンは、電気的及び熱的に伝導性(室温で約1.5W/cmK及び1 Silicon is electrically and thermally conductive (about room temperature 1.5 W / cmK and 1
00℃で約0.97W/cmK)の経済的な基板材料であり、ミラーの劈開及びシリコンドライバチップのレーザダイオードへの集積を可能にする。 00 economical substrate material of from about 0.97W / cmK) at ° C., to allow the accumulation of the mirrors of the cleavage and the silicon driver chips laser diode. シリコンカーバイドは高価な基板材料であって、電気的及び熱的に伝導性(室温で約5W/cmK及び100℃で約3.2W/c Silicon carbide is a costly substrate material, about 3.2 W / c electrically and thermally conductive (at room temperature for about 5W / cmK and 100 ° C.
mK)であり、ミラーの劈開を可能にする。 It is a mK), to enable the cleavage of the mirror. ダイアモンドは非常に高価な基板材料であって、最も良く知られた熱伝導体(室温で約20W/cmK及び100℃で約1 Diamond is a very expensive substrate material, about 1 best known heat conductor (about 20W / cmK and 100 ° C. at room temperature
5.5W/cmK)であり、メタライズされて導電性にされることができ、且つミラーの劈開を可能にする。 5.5 W / cmK) in it, can be made conductive is metallized, and to allow for cleavage of the mirror.

【0039】他の可能な基板材料は銅であり、これは非常に経済的で、また良好な熱伝導体である(約4W/c [0039] Other possible substrate materials are copper, which is very economical, also a good thermal conductor (about 4W / c
mK)。 mK). 銅基板材料ではミラーの劈開は不可能であり、 In the copper substrate material cleavage of the mirror it is impossible,
ミラーはエッチングされる必要がある。 Mirror needs to be etched.

【0040】典型的にはIn或いはPbSnであるはんだ層1141が堆積されて、基板1138を半導体膜1 [0040] Typically been deposited solder layer 1141 is In or PbSn, the semiconductor film 1 to the substrate 1138
110に結合させる。 It is bound to 110. はんだ層1141は、典型的には、基板1138への付着を更に良好にするためにTi The solder layer 1141 is typically, Ti in order to further improve the adhesion to the substrate 1138
/Au層を有することができ、はんだ層1141の露出表面の酸化を防ぐために、結合に先立って薄いAu膜が形成されてもよい。 / Au layer may have, in order to prevent oxidation of the exposed surface of the solder layer 1141, Au film may be formed thin prior to coupling. メタルは、熱蒸着或いは電子ビーム(e−ビーム)蒸着によって、典型的な膜厚1〜2μm The metal is thermal evaporation or electron beam (e- beam) evaporation, typical thickness 1~2μm
に堆積される。 It is deposited.

【0041】図21に示されるフリップチップ結合に先立って、半導体膜1110の垂直結晶面にシリコン、シリコンカーバイド、或いはダイアモンドの適切な結晶面を整合させて、劈開を可能にする必要がある。 [0041] Prior to flip chip bond shown in Figure 21, silicon vertical crystal plane of the semiconductor film 1110, and silicon carbide, or to match the appropriate crystal plane of the diamond, it is necessary to allow for cleavage. 図23 Figure 23
は、本発明のある実施形態に従った、劈開前の半導体膜1110及び基板1138の関連する結晶面の望ましい配置を示している。 , In accordance with an embodiment of the present invention, showing a preferred arrangement of the relevant crystal surface of the semiconductor film 1110 and the substrate 1138 prior to cleavage. デバイスは、半導体膜1110の{1−100}面及び基板1138の{111}面に沿って劈開される。 Device is cleaved along the {111} plane of the {1-100} plane and the substrate 1138 of the semiconductor film 1110. 図24は、劈開後の半導体膜1110 Figure 24 is a semiconductor film 1110 after cleavage
及び基板1138の関連する結晶面を示している。 And it shows the relevant crystal surface of the substrate 1138. 劈開された端面1295も、示されている。 Cleaved end face 1295 are also shown. 図25は、本発明のある実施形態に従って、劈開前の半導体膜1110 Figure 25, in accordance with certain embodiments of the present invention, cleavage before the semiconductor film 1110
及びシリコン基板1138の関連する結晶面の望ましい配置を示している。 And shows a preferred arrangement of the relevant crystal surface of the silicon substrate 1138. 図25において、シリコン基板11 In Figure 25, the silicon substrate 11
38の{1−11}結晶面は、半導体膜1110の{1 {1-11} crystal faces 38, {first semiconductor film 1110
−100}結晶面に並行である。 -100} is parallel to the crystal surface. この方向(オリエンテーション;orientation)により、劈開後の半導体膜1110及び基板1138の関連する結晶面を示す図26に示されるように、シリコン基板1138の容易な劈開が可能になる。 This direction; by (orientation orientation), as shown in Figure 26 showing the relevant crystal surface of the semiconductor film 1110 and the substrate 1138 after cleaving, it is possible to facilitate cleavage of the silicon substrate 1138.

【0042】半導体膜1110及びシリコン基板113 The semiconductor film 1110 and the silicon substrate 113
8の関連する結晶面を適切に配置した後に、半導体膜1 8 related crystal plane after properly positioned, the semiconductor film 1
110が基板1138に結合される。 110 is coupled to the substrate 1138. 本発明のある実施形態に従えば、はんだ層1141が結合のために使用される。 According to one embodiment of the present invention, the solder layer 1141 is used for the binding. はんだ層1141の組成に依存して、はんだ層1 Depending on the composition of the solder layer 1141, a solder layer 1
141と基板1138とが適切な結合温度まで、酸化物の形成を避けるためにフォーミングガス雰囲気中で加熱される。 141 until the substrate 1138 and the appropriate bonding temperature, is heated in a forming gas atmosphere to avoid the formation of oxides. はんだ層1141としてInが使用されるときには、約180℃の結合温度が典型的に使用される。 When In is used as a solder layer 1141, bonding temperature of about 180 ° C. are typically employed. はんだ層1141の露出表面の上にPd或いはAu膜が堆積されていなければ、加熱に先立ってフラックス或いは塩酸液を使用して、はんだ層1141の露出表面の上に存在している酸化物を除去してもよい。 Unless Pd or Au film is deposited on the exposed surface of the solder layer 1141, is removed using a flux or hydrochloric acid solution prior to heating, the oxides are present on the exposed surface of the solder layer 1141 it may be. 酸化物除去のための他の既知の技術も、使用することができる。 Other known techniques for oxide removal can also be used. はんだ層1141としてPbSnを使用するときには、約22 When using PbSn as a solder layer 1141 is from about 22
0℃の結合温度が典型的に使用される。 Bonding temperature of 0 ℃ is typically used. はんだ層114 The solder layer 114
1の露出表面の上にAu膜が堆積されていなければ、先述のように結合に先立って酸化物が除去されてもよい。 If Au film is deposited on one of the exposed surfaces, oxide prior to coupling as described above may be removed.

【0043】本発明のある実施形態に従えば、半導体膜1110を基板1138に結合させるために、Au−A According to one embodiment of the [0043] present invention, the semiconductor film 1110 to be coupled to the substrate 1138, Au-A
u熱圧着結合を使用することもできる。 It is also possible to use u thermal compression bond. Au−Au熱圧着結合は、半導体膜1110と基板1138との間に、 Au-Au thermo-compression bonding, between the semiconductor film 1110 and the substrate 1138,
より良好な熱的コンタクトを形成する。 To form a better thermal contact. 注意すべき点は、Au−Au熱圧着結合を使用して基板1138を半導体膜1110に結合させるときには、はんだ層114 It should be noted that, when using the Au-Au thermo-compression bond linking the substrate 1138 in a semiconductor film 1110, the solder layer 114
1が存在しないことである。 1 is that it does not exist. Au−Au熱圧着結合における典型的な結合温度は、約350℃である。 Typical coupling temperature in Au-Au thermo-compression bond is about 350 ° C..

【0044】結合された構造1176(図22を参照) The combined structure 1176 (see Figure 22)
は、結合負荷が印加された状態で約20℃まで冷却される。 It is cooled to about 20 ° C. in a state where the coupling load is applied. 例えば、In或いはPbSnはんだと共に使用される結合負荷は、結合面積が25mm 2であるときには約0.2kg(約200g)である。 For example, the coupled load to be used with In or PbSn solder, when bonded area is 25 mm 2 is about 0.2 kg (about 200 g). Au−Au熱圧着結合が使用されるときには、結合負荷は典型的には約1. When Au-Au thermo-compression bond is used, coupled load is typically about 1.
5kg/mm 2 (約1500g/mm 2 )である。 5kg / mm 2 (about 1500g / mm 2). 図22 Figure 22
では、アセトン或いは他の適切な溶媒にワックス或いはエポキシ層1106(図21を参照)を溶かすことによって、支持基板1105を除去している。 So, by dissolving the wax or epoxy layer 1106 (see FIG. 21) in acetone or other suitable solvent, and removing the support substrate 1105.

【0045】レーザダイオード端面1295(図24及び図26を参照)の劈開は、シリコン、シリコンカーバイド、或いはダイアモンドの基板1138の端から劈開を半導体膜1110の中に進行させることによって達成される。 The cleavage of the laser diode facet 1295 (see FIGS. 24 and 26), the silicon is achieved by advancing silicon carbide, or the cleavage from the edge of the substrate 1138 of the diamond in the semiconductor film 1110. 或いは、レーザダイオード端面1295は、A Alternatively, the laser diode facet 1295, A
r/Cl 2 /BCl 3ガス混合物の中で、CAIBEを使用してドライエッチングされてもよい。 Among the r / Cl 2 / BCl 3 gas mixture may be dry-etched using CAIBE. レーザダイオード端面1295は、電子ビーム(e−ビーム)蒸着を使用してSiO 2 /TiO 2高反射率コーティングを堆積することによって、反射性にされる。 The laser diode facet 1295, by depositing the electron beam (e- beam) SiO 2 / TiO 2 high reflectivity coated using deposition, is reflective.

【0046】図27に示す本発明のある実施形態では、 [0046] In certain embodiments of the present invention is shown in FIG. 27,
サファイア基板215(図16を参照)が除去された4 Sapphire substrate 215 (see FIG. 16) is removed 4
重スポットレーザダイオード構造1000のレーザアレイ1350が、典型的にはシリコンをベースにしたドライバチップである電子ドライバチップ1310の上に集積されている。 Laser array 1350 of the heavy spot laser diode structure 1000 is typically are integrated on the electronic driver chip 1310 is a driver chip in which the silicon base. 具体的には、図27は、レーザアレイ1 Specifically, FIG. 27, the laser array 1
350及び電界効果トランジスタ1320の断面図を示している。 It shows a cross-sectional view of the 350 and the field-effect transistor 1320. 電界効果トランジスタ1320は、レーザダイオード構造1000への電流をスイッチングするために使用される。 Field effect transistor 1320 is used for switching the current to the laser diode structure 1000. サファイア基板215(図19を参照) Sapphire substrate 215 (see Figure 19)
の除去後に、半導体膜1110は、典型的にははんだによって、先述のようにドライバチップ1310に取り付けられる。 After removal, the semiconductor film 1110 is typically by solder attached to the driver chip 1310 as previously described. 取り付けに先立って、電子ドライバチップ1 Prior to mounting, the electronic driver chips 1
310の上には、既知の集積回路プロセス方法を使用してドライバ回路1325(図28を参照)が形成される。 On the 310, (see Figure 28) driver circuit 1325 using known integrated circuit processing methods are formed. レーザアレイ1350をドライバ回路1325の近くに配置することで、レーザダイオード1000の高速変調が可能になって、多くのレーザチャネルが収納される。 By disposing the laser array 1350 near the driver circuits 1325, enabled high-speed modulation of a laser diode 1000, a number of laser channels are accommodated. これより、本実施形態は、マルチビームレーザアレイ1350が使用されるプリンタ用途にて有用であり、 From this, the present embodiment is useful in printer applications where multi-beam laser array 1350 is used,
並列光通信の分野にも同様に適用可能である。 It is equally applicable to the field of parallel optical communication.

【0047】図29〜図34は、本発明に従って、共通p−コンタクト1422を使用して半導体膜1110を基板1138に結合させ、それに引き続いて、サファイア基板215をレーザリフトオフを使用して除去して2 [0047] FIGS. 29 to 34 in accordance with the present invention, the semiconductor film 1110 is bonded to the substrate 1138 by using a common p- contacts 1422, Thereupon, the sapphire substrate 215 is removed using a laser lift-off 2
重スポットレーザ構造1400(図34を参照)を形成するステップを、模式的に示している。 Forming a heavy spot laser structure 1400 (see Figure 34), it is schematically shown. 基板1138 Substrate 1138
を、半導体膜1110のサファイア基板215が取り付けられているのとは反対側へ結合させれば、優れたヒートシンク効果が得られる。 And the as sapphire substrate 215 of the semiconductor film 1110 is attached if caused to bond to the opposite side, resulting excellent heat sink effect. これは、熱伝導性基板113 This thermally conductive substrate 113
8が活性層230(図16を参照)から僅か1μmしか離れていないためであり、図17〜図22に示される方法及び構造においては、両者は4〜14μm離れている。 8 is because not only 1μm only away from the active layer 230 (see FIG. 16), in the methods and structures shown in FIGS. 17 to 22, both are away 4~14Myuemu.

【0048】先述のように、サファイア基板215を非常にスムースな表面仕上げになるまで研磨して、散乱光を最小限にする。 [0048] As described above, by polishing until the sapphire substrate 215 to a very smooth surface finish, to minimize the scattered light. 共通p−コンタクト1422が基板1 Common p- contact 1422 substrate 1
138の上に蒸着され、その後に窒素雰囲気中で急速熱アニールが行われる。 Is deposited on top of 138, rapid thermal anneal is performed subsequently in a nitrogen atmosphere. 図29は、基板1138の上の共通p−コンタクト1422を示す。 Figure 29 shows a common p- contact 1422 on the substrate 1138. 典型的には、p−コンタクト1422はTi/Auである。 Typically, p- contact 1422 is Ti / Au.

【0049】はんだ層1141、例えばIn或いはPb The solder layer 1141, for example, In or Pb
Snが堆積されて、基板1138を半導体膜1110に結合させる。 Sn is deposited, to couple the substrate 1138 in a semiconductor film 1110. Au−Au熱圧着結合を使用して基板11 Use Au-Au thermo-compression bonded substrate 11
38を半導体膜1110に結合させるときには、はんだ層1141は使用されない。 When coupling the 38 to the semiconductor film 1110, the solder layer 1141 is not used. はんだ層1141は、典型的には、基板1138への付着を更に良好にするためにTi/Au膜を有することができて、この結果として、 The solder layer 1141 is typically able to have a Ti / Au film in order to further improve the adhesion to the substrate 1138, as a result,
はんだ層1141はTi/Au/In或いはTi/Au The solder layer 1141 Ti / Au / an In or Ti / Au
/PbSnとなる。 / A PbSn. 酸化を防ぐために、結合に先立って薄いAu膜をはんだ層1141の露出表面に形成してもよい。 To prevent oxidation, a thin Au film prior to binding may be formed on the exposed surface of the solder layer 1141. メタルは、熱蒸着或いは電子ビーム(e−ビーム)蒸着によって、典型的な膜厚1〜2μmに堆積される。 Metall, by thermal evaporation or electron beam (e- beam) evaporation, is deposited to a typical thickness 1 to 2 [mu] m.

【0050】先述のように、半導体膜1110及びシリコン基板1138の関連する結晶面を適切に配置した後に、半導体膜1110が基板1138に結合される。 [0050] As described above, after proper placement of the relevant crystal surface of the semiconductor film 1110 and the silicon substrate 1138, the semiconductor film 1110 is bonded to the substrate 1138. 基板1138は、典型的にはシリコン、シリコンカーバイド、或いはダイアモンドである。 Substrate 1138, typically silicon, silicon carbide, or diamond. はんだ層1141の組成に依存して、はんだ層1141と基板1138とが適切な結合温度まで、酸化物の形成を避けるためにフォーミングガス雰囲気中で加熱される。 Depending on the composition of the solder layer 1141, until the solder layer 1141 and the substrate 1138 is suitable bonding temperature, is heated in a forming gas atmosphere to avoid the formation of oxides. はんだ層1141としてInが使用されるときには、約180℃の結合温度が典型的に使用される。 When In is used as a solder layer 1141, bonding temperature of about 180 ° C. are typically employed. はんだ層1141の露出表面の上にPd或いはAu膜が堆積されていなければ、加熱に先立ってフラックス或いは塩酸液を使用して、はんだ層1141の露出表面の上に存在している酸化物を除去してもよい。 Unless Pd or Au film is deposited on the exposed surface of the solder layer 1141, is removed using a flux or hydrochloric acid solution prior to heating, the oxides are present on the exposed surface of the solder layer 1141 it may be. 酸化物除去のための他の既知の技術も、使用することができる。 Other known techniques for oxide removal can also be used. はんだ層1141としてPbSnを使用するときには、約220℃の結合温度が典型的に使用される。 When using PbSn as a solder layer 1141, bonding temperature of about 220 ° C. are typically employed. はんだ層1141の露出表面の上にAu膜が堆積されていなければ、先述のように結合に先立って酸化物が除去されてもよい。 Unless Au film is deposited on the exposed surface of the solder layer 1141, the oxide prior to coupling as described above may be removed. 本発明のある実施形態に従って、はんだ層1140に代えてAu−Au熱圧着結合を使用するときには、典型的な結合温度は約350℃である。 According to an embodiment of the present invention, when using the Au-Au thermo-compression bonded in place of the solder layer 1140, a typical bonding temperature is about 350 ° C..

【0051】結合されたレーザ構造1410(図30を参照)は、結合負荷が印加された状態で約20℃まで冷却される。 The combined laser structure 1410 (see Figure 30) is cooled to about 20 ° C. in a state where the coupling load is applied. 例えば、In或いはPbSnはんだと共に使用される結合負荷は、結合面積が25mm 2であるときには約0.2kg(約200g)である。 For example, the coupled load to be used with In or PbSn solder, when bonded area is 25 mm 2 is about 0.2 kg (about 200 g). Au−Au熱圧着結合が使用されるときには、結合負荷は1.5kg When Au-Au thermo-compression bonding is used, the binding load 1.5kg
/mm 2 (1500g/mm 2 )である。 / Mm is the 2 (1500g / mm 2). 結合の完了後に、結合されたレーザ構造1410はエキシマレーザ光1120に露光され、サファイア基板215と半導体膜1110との間の界面で薄いGaN層1141が分解されてGaメタルとN 2とを形成する。 After completion bond to, the laser structure 1410 coupled exposed to excimer laser beam 1120, a thin GaN layer 1141 at the interface between the sapphire substrate 215 and the semiconductor film 1110 is decomposed to form a Ga metal and N 2 . エキシマレーザの動作条件は、図18を参照して先に説明したものと同一である。 Operating conditions of the excimer laser are identical to those described above with reference to FIG. 18.

【0052】図31は、結合されたレーザ構造1410 [0052] FIG. 31, the combined laser structure 1410
をGaメタルの融点である約30℃まで加熱することによる、サファイア基板215の半導体膜1110からのリフトオフを示している。 By heating to about 30 ° C. which is the melting point of Ga metal, it shows a lift-off from the semiconductor film 1110 of the sapphire substrate 215. Gaメタルは、半導体膜11 Ga metal, the semiconductor film 11
10の表面から、塩酸(HCl)液(HCl:H 2 O= 10 surface, hydrochloric acid (HCl) solution (HCl: H 2 O =
1:1)を使用して除去される。 1: 1) is removed using. 半導体膜1110の上の界面における約0.5〜1μmのダメージ膜は、Ar Damage film of about 0.5~1μm at the interface on the semiconductor film 1110, Ar
/Cl 2 /BCl 3ガス混合物の中でのドライエッチングによって除去される。 It is removed by dry etching in / Cl 2 / BCl 3 gas mixture. 典型的には、CAIBE或いはR Typically, CAIBE or R
IEがドライエッチングのために使用される。 IE is used for dry etching. 低エネルギー(約400eVよりも低い)Arイオンスパッタリングがドライエッチング後に行われて、ドライエッチングによって生じた表面ダメージを低減する。 Low energy (approximately less than 400 eV) Ar ion sputtering is performed after dry etching, to reduce the surface damage caused by dry etching.

【0053】サファイア基板215のリフトオフ後に、 [0053] After the lift-off of the sapphire substrate 215,
裏面ミラー端面1482(図34を参照)が、Ar/C Backside mirror end surfaces 1482 (see Figure 34), Ar / C
2 /BCl 3ガス混合物の中でCAIBE或いはRIE CAIBE or RIE in l 2 / BCl 3 gas mixture
を使用してドライエッチングされる。 It is dry-etched using. 裏面ミラー端面1 Back mirror end face 1
482のエッチングにより、結合されたレーザ構造14 482 etching, coupled laser structure 14
10がレーザ共振器長よりも長くなる。 10 is longer than the laser resonator length. これは、短波長レーザ共振器のために正面側及び裏面側の端面を両方とも高い歩留まりで劈開することが困難であるときに、有用である。 This is because when it is difficult to cleave the end face of the front side and back side both high yield for a short wavelength laser resonator, is useful. レーザ構造1410の長さを増すことで熱抵抗を低くすることもできるが、これは、レーザ共振器の加熱を防ぐために効果的である。 Although it is also possible to lower the thermal resistance by increasing the length of the laser structure 1410, which is effective to prevent the heat of the laser resonator.

【0054】図32は、堆積されたn−メタル層147 [0054] Figure 32 was deposited n- metal layer 147
7を示している。 Shows the 7. n−メタル層1477は典型的にはT n- metal layer 1477 is typically T
i/Alであり、半導体膜1110の上に熱蒸着によって堆積される。 An i / Al, is deposited by thermal evaporation on the semiconductor film 1110. はんだ層1141が例えばIn、PbS Solder layer 1141, for example, an In, PbS
n、或いはAuSnであると、はんだ層1141の融点はおよそ160〜300℃の範囲であって、これは、アロイ化温度が約500℃であるn−メタル層1477のアロイ化を防ぐ。 n, or if is AuSn, the melting point of the solder layer 1141 is in the range of approximately 160 to 300 ° C., which prevents alloying alloying temperature is about 500 ° C. n-metal layer 1477. n−メタルコンタクト1477をアロイ化させるために、はんだ結合に代えてAu−Au或いはPdIn 3結合を使用することもできる。 The n- metal contact 1477 in order to alloying, it is also possible to use Au-Au or PdIn 3 bond in place of the solder joints. n−メタル層1477は、450〜500℃の範囲で約5分間の急速熱アニールを使用してアロイ化される。 n- metal layer 1477 is alloyed using rapid thermal annealing for about 5 minutes in the range of 450 to 500 ° C.. アロイ化されたn−メタル層1477は、アロイ化されていないn− Alloyed n- metal layer 1477 are not alloyed n-
メタル層1477よりも接触抵抗が低い。 A lower contact resistance than the metal layer 1477. アロイ化されたn−メタル層1477を有するデバイスの動作電圧は、典型的には、アロイ化されていないn−メタル層1 Operating voltage of the devices with alloyed n- metal layer 1477 is typically not alloyed n- metal layer 1
477を有するデバイスよりも1〜2V低い。 1~2V lower than the device having a 477. 引き続いて、n−コンタクトパッド1478(図34を参照)、 Subsequently, n- contact pad 1478 (see FIG. 34),
典型的にはTi/Auが、n−メタル層1477の上に熱蒸着によって堆積される。 Typically Ti / Au is deposited by thermal evaporation on the n- metal layer 1477. n−コンタクトパッド14 n- contact pad 14
78のAu表面は、ワイヤボンディングのための結合表面として機能し、n−コンタクトパッド1478のTi Au surface 78 acts as a bonding surface for wire bonding, the n- contact pads 1478 Ti
底面は、付着を改善するために使用される。 Bottom is used to improve adhesion.

【0055】図33は、Ar/Cl 2 /BCl 3ガス混合物の中でCAIBE或いはRIEによるドライエッチングを使用した、n−メタル層1477及び半導体膜11 [0055] Figure 33 was used dry etching using CAIBE or RIE in the Ar / Cl 2 / BCl 3 gas mixture, n- metal layer 1477 and the semiconductor film 11
10を2つの部分に分離するトレンチ1433の形成を示す。 10 illustrates the formation of trenches 1433 is separated into two parts. 正面ミラー端面1481は、基板1138の端から図34の線1498に沿って劈開を進行させることによって、劈開される。 Front mirror end surfaces 1481, by advancing the cleaved along the edge of the substrate 1138 to the line 1498 in FIG. 34, is cleaved. 或いは、正面ミラー端面1481 Alternatively, the front mirror end surfaces 1481
は、Ar/Cl 2 /BCl 3ガス混合物の中でのCAIB Is, CAIB of in Ar / Cl 2 / BCl 3 gas mixture
E或いはRIEによるドライエッチングを使用して形成されることもできる。 It may be formed using a dry etching by E or RIE. 裏面ミラー端面1482は、基板1138の端から図34の線1499に沿って劈開を進行させることによって、劈開される。 Backside mirror end surfaces 1482, by advancing the cleaved along the edge of the substrate 1138 to the line 1499 in FIG. 34, is cleaved. 裏面ミラー端面1 Back mirror end face 1
482を、Ar/Cl 2 /BCl 3ガス混合物の中でのC The 482, C in in the Ar / Cl 2 / BCl 3 gas mixture
AIBE或いはRIEによるドライエッチングを使用して形成してもよい。 It may be formed using a dry etching by AIBE or RIE. 引き続いて、SiO 2 /TiO 2高反射率コーティングが、正面ミラー端面1481及び裏面ミラー端面1482の上に電子ビーム(e−ビーム)蒸着を使用して形成される。 Subsequently, SiO 2 / TiO 2 is highly reflective coating is formed using an electron beam (e- beam) evaporation on the front mirror end surfaces 1481 and back mirror end surfaces 1482.

【0056】図35〜図39は、本発明に従って、共通n−コンタクトを使用して半導体膜1110を基板11 [0056] FIGS. 35 39, in accordance with the present invention, the semiconductor film 1110 using a common n- contact substrate 11
38に結合させ、サファイア基板215をレーザリフトオフを使用して除去して2重スポットレーザ構造151 38 is bound, double spot laser structure of the sapphire substrate 215 is removed using a laser lift-off 151
0(図39を参照)を形成するステップを、模式的に示している。 0 forming a (see Figure 39), is schematically shown. 典型的には、基板1138はシリコン、シリコンカーバイド、或いはダイアモンドである。 Typically, substrate 1138 is silicon, silicon carbide, or diamond. これらの何れによっても、サファイア基板215によって得られるヒートシンク効果よりも優れたヒートシンク効果が得られる。 By any of these, excellent heat sink effect than the heat sink effect obtained by the sapphire substrate 215 is obtained. サファイアの熱伝導率は、室温で僅かに約0. The thermal conductivity of sapphire is about slightly at room temperature 0.
46W/cmKであり、100℃では約0.32W/c A 46W / cmK, at 100 ° C. to about 0.32 W / c
mKまで低下する。 It drops to mK. 前述のように、サファイア基板21 As mentioned above, the sapphire substrate 21
5の裏面1115を非常にスムースな表面仕上げになるまで研磨して、散乱光を最小限にする。 5 of the back surface 1115 is polished to a very becomes smooth surface finish to minimize scattered light.

【0057】図35は、デバイスのパッケージングの前に基板1138の裏面側に堆積された、典型的にはTi [0057] Figure 35 was deposited on the back side of the substrate 1138 prior to packaging of the device, typically Ti
/Auであるメタル結合層1522を示している。 A / Au shows a metal bonding layer 1522. 誘電体分離層1509が、例えばPECVDを使用して、基板1138の正面側に堆積される。 Dielectric isolation layer 1509, for example, using the PECVD, is deposited on the front side of the substrate 1138. 誘電体分離層150 Dielectric isolation layer 150
9は、典型的には酸化窒化シリコン、二酸化シリコン、 9 is typically a silicon oxynitride, silicon dioxide,
或いは窒化シリコン材料から形成されている。 Or it is formed of a silicon nitride material. 基板11 Substrate 11
38がダイアモンド或いは半絶縁性SiCのような絶縁性材料でできていれば、誘電体分離層1509は必要ない。 38 if of an insulating material such as diamond or semi-insulating SiC, dielectric isolation layer 1509 is not required. メタルコンタクトパッド1530は誘電体分離層1 Metal contact pads 1530 dielectric isolation layer 1
509の上に堆積されるが、基板1138が絶縁性であれば、基板1138の上に堆積される。 It is deposited on the 509, but if the substrate 1138 has insulating properties, is deposited on the substrate 1138. メタルコンタクトパッド1530は、典型的には、熱蒸着或いは電子ビーム(e−ビーム)蒸着によって堆積されたTi/Au Metal contact pad 1530 is typically thermal evaporation or electron beam (e- beam) was deposited by evaporation Ti / Au
膜であって、Ti膜は厚さ30nm(300オングストローム)、Au膜は厚さ1〜2μmである。 A film, Ti film thickness 30 nm (300 Å), Au film has a thickness 1 to 2 [mu] m. メタルコンタクトパッド1530のパターニングにあたっては、半導体膜1110の縦方向の結晶面が図36に示すアセンブリ上の基板1138の適当な結晶面(図23〜図26 In the patterning of metal contact pads 1530, vertical direction of the crystal plane is appropriate crystal plane of the substrate 1138 on the assembly shown in Figure 36 of the semiconductor film 1110 (FIGS. 23 to 26
を参照)に並行になって、劈開が可能になるように注意する必要がある。 To see) is in parallel, there is a need to be careful to allow cleavage is.

【0058】パターニングされたはんだ層1541がメタルコンタクトパッド1530の上に堆積されて、基板1138を半導体膜1110に結合させる。 [0058] patterned solder layer 1541 is deposited over the metal contact pad 1530, to bond the substrate 1138 in a semiconductor film 1110. Au−Au Au-Au
熱圧着結合を使用して基板1138を半導体膜1110 The semiconductor film 1110 of the substrate 1138 by using a thermocompression bond
に結合させるときには、はんだ層1541は使用されない。 When to be bound to the solder layer 1541 is not used. はんだ層1541は、典型的には、基板1138への付着を更に良好にするためにTi/Au膜を有することができて、この結果として、層1541はTi/Au The solder layer 1541 is typically able to have a Ti / Au film in order to further improve the adhesion to the substrate 1138, as a result, the layer 1541 Ti / Au
/In或いはTi/Au/PbSnとなる。 A / In or Ti / Au / PbSn. 酸化を防ぐために、結合に先立って薄いAu膜をはんだ層1541 To prevent oxidation, the solder layer 1541 thin Au film prior to binding
の露出表面に形成してもよい。 It may be formed on the exposed surface of. メタルは、熱蒸着或いは電子ビーム(e−ビーム)蒸着によって、典型的な膜厚1〜2μmに堆積される。 Metall, by thermal evaporation or electron beam (e- beam) evaporation, is deposited to a typical thickness 1 to 2 [mu] m.

【0059】はんだ層1541の組成に依存して、はんだ層1541と基板1138とが適切な結合温度まで、 [0059] Depending on the composition of the solder layer 1541, and a solder layer 1541 and the substrate 1138 to a suitable bonding temperature,
酸化物の形成を避けるためにフォーミングガス雰囲気中で加熱される。 It is heated in a forming gas atmosphere to avoid the formation of oxides. はんだ層1541としてInが使用されるときには、約180℃の結合温度が典型的に使用される。 When In is used as a solder layer 1541, bonding temperature of about 180 ° C. are typically employed. はんだ層1541の露出表面の上にPd或いはAu Pd or Au on the exposed surface of the solder layer 1541
膜が堆積されていなければ、加熱に先立ってフラックス或いは塩酸液を使用して、はんだ層1541の露出表面の上に存在している酸化物を除去してもよい。 If not film deposited using a flux or hydrochloric acid solution prior to heating may remove oxide that is present on the exposed surface of the solder layer 1541. 酸化物除去のための他の既知の技術も、使用することができる。 Other known techniques for oxide removal can also be used.
はんだ層1541としてPbSnを使用するときには、 When using PbSn as a solder layer 1541,
約220℃の結合温度が典型的に使用される。 Bonding temperature of about 220 ° C. are typically employed. Au−A Au-A
u熱圧着結合を使用するときには、典型的な結合温度は約350℃である。 When using u thermocompression bonding, typical bonding temperature is about 350 ° C.. はんだ層1541の露出表面の上にAu膜が堆積されていなければ、先述のように結合に先立って酸化物を除去してもよい。 Unless Au film is deposited on the exposed surface of the solder layer 1541, may be removed oxide prior to coupling as described above.

【0060】結合されたレーザ構造1510(図36を参照)は、結合負荷が印加された状態で約20℃まで冷却される。 [0060] combined laser structure 1510 (see Figure 36) is cooled to about 20 ° C. in a state where the coupling load is applied. 例えば、In或いはPbSnはんだと共に使用される結合負荷は、結合面積が25mm 2であるときには約0.2kg(約200g)である。 For example, the coupled load to be used with In or PbSn solder, when bonded area is 25 mm 2 is about 0.2 kg (about 200 g). Au−Au熱圧着結合が使用されるときには、結合負荷は典型的には約1.5kg/mm 2 (約1500g/mm 2 )である。 When Au-Au thermo-compression bond is used, coupled load is typically about 1.5 kg / mm 2 (about 1500g / mm 2).
Au−Au熱圧着結合は、はんだ結合よりも、非常に高い結合負荷を必要とする。 Au-Au thermo-compression bonding, than the solder bonding, require very high binding load. Au−Au熱圧着結合によれば約3.18W/cmKの優れた熱伝導率が得られるのに対して、Inはんだ及びPbSnはんだでは、それぞれ約0.87W/cmK及び約0.4W/cmKの熱伝導率しか得られない。 Whereas excellent thermal conductivity of about 3.18W / cmK According to Au-Au thermo-compression bond is obtained, In the solder and PbSn solders are about 0.87W / cmK and about 0.4 W / cmK It obtained only in thermal conductivity. 結合の完了後に、レーザ構造15 After completion bond, the laser structure 15
10はエキシマレーザ光1120に露光され、サファイア基板215と半導体膜1110との間の界面で薄いG 10 is exposed to the excimer laser beam 1120, a thin G at the interface between the sapphire substrate 215 and the semiconductor film 1110
aN層1141が分解されてGaメタルとN 2とを形成する。 aN layer 1141 is decomposed to form a Ga metal and N 2. エキシマレーザの動作条件は、図18を参照して先に説明したものと同一である。 Operating conditions of the excimer laser are identical to those described above with reference to FIG. 18.

【0061】図37は、レーザ構造1510(図36を参照)をGaメタルの融点である約30℃まで加熱することによる、サファイア基板215の半導体膜1110 [0061] Figure 37 is by heating the laser structure 1510 (see Figure 36) to about 30 ° C. which is the melting point of Ga metal, semiconductor film 1110 of the sapphire substrate 215
からのリフトオフを示している。 It shows the lift-off from. Gaメタルは、半導体膜1110の表面から、塩酸(HCl)液(HCl:H Ga metal from the surface of the semiconductor film 1110, hydrochloric acid (HCl) solution (HCl: H
2 O=1:1)を使用して除去される。 2 O = 1: 1) is removed using. 半導体膜111 The semiconductor film 111
0の上の界面における約0.5〜1μmのダメージ膜は、Ar/Cl 2 /BCl 3ガス混合物の中でのドライエッチングによって除去される。 About 0.5~1μm damage layer at the interface on the 0 is removed by dry etching in the Ar / Cl 2 / BCl 3 gas mixture. 典型的には、CAIBE Typically, CAIBE
或いはRIEがドライエッチングのために使用される。 Or RIE is used for dry etching.
低エネルギー(約400eVよりも低い)Arイオンスパッタリングがドライエッチング後に行われて、ドライエッチングによって生じた表面ダメージを低減する。 Low energy (approximately less than 400 eV) Ar ion sputtering is performed after dry etching, to reduce the surface damage caused by dry etching.

【0062】サファイア基板215のリフトオフ後に、 [0062] After the lift-off of the sapphire substrate 215,
裏面ミラー端面1582(図39を参照)を、Ar/C Backside mirror end surfaces 1582 (see FIG. 39), Ar / C
2 /BCl 3ガス混合物の中でCAIBE或いはRIE CAIBE or RIE in l 2 / BCl 3 gas mixture
を使用してドライエッチングしてもよい。 Dry etching may be performed using. 裏面ミラー端面1582のエッチングにより、2重スポットレーザ構造1510がレーザ共振器長よりも長くなる。 The etching of the back mirror end face 1582, a double spot laser structure 1510 is longer than the laser resonator length. これは、 this is,
短波長レーザ共振器のために正面側及び裏面側の端面を両方とも高い歩留まりで劈開することが困難であるときに、有用である。 When it is difficult to cleave the end face of the front side and back side both high yield for a short wavelength laser resonator, it is useful. レーザ構造1510をレーザ共振長よりも長くすることで熱抵抗を低くすることもできるが、 Although a laser structure 1510 the thermal resistance can be reduced by greater than laser cavity length,
これは、レーザ共振器の過熱を防ぐために効果的である。 This is effective to prevent overheating of the laser resonator.

【0063】図38は、熱蒸着による半導体膜1110 [0063] Figure 38 is a semiconductor film 1110 by thermal evaporation
の上へのn−メタル層1577の堆積を示している。 It shows the n- deposition of the metal layer 1577 on top of. n
−メタル層1577は、典型的にはTi/Alである。 - metal layer 1577 is typically Ti / Al.
はんだ層1541がIn、PbSn、或いはAuSnであると、はんだ層1541の融点はおよそ160〜30 Solder layer 1541 is an In, PbSn, or if is AuSn, the melting point of the solder layer 1541 is about 160 to 30
0℃の範囲であって、これは、アロイ化温度が約500 In the range of 0 ° C., which is alloyed temperature of about 500
℃であるn−メタル層1577のアロイ化を防ぐ。 ℃ is n- prevent alloying of the metal layer 1577. n− n-
メタル層1577をアロイ化させるために、はんだ結合に代えてAu−Au或いはPdIn 3結合を使用することもできる。 The metal layer 1577 in order to alloying, it is also possible to use Au-Au or PdIn 3 bond in place of the solder joints. n−メタル層1577は、450〜500 n- metal layer 1577, 450-500
℃の範囲で約5分間の急速熱アニールを使用してアロイ化される。 In the range of ℃ using rapid thermal annealing for about 5 minutes it is alloyed. 前述のように、アロイ化されたn−メタル層1577は、アロイ化されていないn−メタル層157 As described above, it alloyed n- metal layer 1577 is not alloyed n- metal layer 157
7よりも接触抵抗が低い。 A lower contact resistance than the 7. 引き続いて、n−コンタクトパッド1578(図39を参照)、典型的にはTi/A Subsequently, (see Fig. 39) n-contact pad 1578, typically Ti / A
uが、n−メタル層1577の上に熱蒸着を使用して堆積される。 u is deposited using thermal evaporation onto the n- metal layer 1577. n−コンタクトパッド1578のAu表面は、ワイヤボンディングのための結合表面として機能し、n−コンタクトパッド1578のTi底面は、付着を改善するために使用される。 Au surface of the n- contact pads 1578 functions as a bonding surface for wire bonding, Ti bottom of n- contact pad 1578 is used to improve adhesion.

【0064】図39は、個別の2重スポットレーザデバイスを形成するためのウエハの劈開に先立つ、2重スポットレーザ構造1510の上面図を示す。 [0064] Figure 39 is prior to the cleavage of the wafer to form individual double spot laser device shows a top view of a double spot laser structure 1510. 正面ミラー端面1581は、基板1138(図23〜図26及び図3 Front mirror end face 1581, a substrate 1138 (FIGS. 23 to 26 and 3
5を参照)の端から図39の線1598に沿って劈開を進行させることによって、劈開される。 By advancing the cleave 5 from the end of the reference) along the line 1598 of Fig. 39, it is cleaved. 或いは、正面ミラー端面1581は、Ar/Cl 2 /BCl 3ガス混合物の中でのCAIBE或いはRIEによるドライエッチングを使用して形成されてもよい。 Alternatively, the front mirror end surfaces 1581 may be formed using a dry etching by CAIBE or RIE in in Ar / Cl 2 / BCl 3 gas mixture. 裏面ミラー端面158 Back mirror end face 158
2は、基板1138(図23〜図26及び図35を参照)の端から図39の線1599に沿って劈開を進行させることによって、劈開される。 2, by advancing the cleaved along the edge of the substrate 1138 (see FIGS. 23 26 and 35) to the line 1599 in FIG. 39, is cleaved. 或いは、裏面ミラー端面1582は、Ar/Cl 2 /BCl 3ガス混合物の中でのCAIBE或いはRIEによるドライエッチングを使用して形成されてもよい。 Alternatively, the back surface mirror end surfaces 1582 may be formed using a dry etching by CAIBE or RIE in in Ar / Cl 2 / BCl 3 gas mixture. 引き続いて、SiO 2 /Ti Subsequently, SiO 2 / Ti
2高反射率コーティングが、正面ミラー端面1581 O 2 high reflectivity coating, the front mirror end surfaces 1581
及び裏面ミラー端面1582の上に電子ビーム(e−ビーム)蒸着を使用して形成される。 And it is formed using an electron beam (e- beam) evaporation on the back side mirror end surfaces 1582.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明に従ったある実施形態における4重スポットレーザダイオード構造のレイアウトの上面図である。 1 is a top view of a layout of 4 double spot laser diode structure in an embodiment in accordance with the present invention.

【図2】 図1の断面図である。 It is a cross-sectional view of FIG. 1. FIG.

【図3】 本発明に従ったある実施形態における4重スポットレーザダイオード構造のレイアウトの上面図である。 3 is a top view of a layout of a quadruple spot laser diode structure in an embodiment in accordance with the present invention.

【図4】 本発明に従ったある実施形態における4重スポットレーザダイオード構造のレイアウトの上面図である。 It is a top view of a layout of a quadruple spot laser diode structure in an embodiment according to the present invention; FIG.

【図5】 本発明に従ったある実施形態における4重スポットレーザダイオード構造のレイアウトの上面図である。 5 is a top view of a layout of 4 double spot laser diode structure in an embodiment in accordance with the present invention.

【図6】 図5の断面図である。 FIG. 6 is a cross-sectional view of FIG. 5.

【図7】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の各層を示す断面図である。 7 is a sectional view showing the layers of the fourfold spot laser diode structure in an embodiment in accordance with the present invention.

【図8】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の製造ステップを示す断面図である。 It is a cross-sectional view showing a manufacturing step of the 4 double spot laser diode structure in an embodiment according to the present invention; FIG.

【図9】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の製造ステップを示す断面図である。 It is a cross-sectional view showing a manufacturing step of the 4 double spot laser diode structure in an embodiment according to the present invention; FIG.

【図10】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の製造ステップを示す断面図である。 It is a cross-sectional view showing a manufacturing step of the 4 double spot laser diode structure in an embodiment according to the present invention; FIG.

【図11】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の製造ステップを示す断面図である。 11 is a cross-sectional view showing a manufacturing step of the 4 double spot laser diode structure in an embodiment in accordance with the present invention.

【図12】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の製造ステップを示す断面図である。 It is a cross-sectional view showing a manufacturing step of the 4 double spot laser diode structure in an embodiment according to the present invention; FIG.

【図13】 本発明に従ったある実施形態における4重スポットレーザダイオード構造を示す断面図である。 13 is a sectional view showing a quadruple spot laser diode structure in an embodiment in accordance with the present invention.

【図14】 本発明に従ったある実施形態における4重スポットレーザダイオード構造を示す断面図である。 14 is a cross-sectional view showing a quadruple spot laser diode structure in an embodiment in accordance with the present invention.

【図15】 本発明に従ったある実施形態における4重スポットレーザダイオード構造の各層を示す断面図である。 It is a cross-sectional view showing the layers of the fourfold spot laser diode structure in an embodiment according to the present invention; FIG.

【図16】 本発明に従ったある実施形態における2重スポットレーザダイオード構造を示す断面図である。 It is a sectional view showing a double spot laser diode structure in an embodiment in accordance with FIG. 16 the present invention.

【図17】 本発明に従ったある実施形態における、2 In an embodiment in accordance with FIG. 17 the present invention, 2
重スポットレーザ構造からのサファイア成長基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 It is a cross-sectional view showing the removal and addition step of thermally conductive substrate of sapphire growth substrate from the heavy spot laser structure.

【図18】 本発明に従ったある実施形態における、2 In an embodiment in accordance with FIG. 18 the present invention, 2
重スポットレーザ構造からのサファイア成長基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 It is a cross-sectional view showing the removal and addition step of thermally conductive substrate of sapphire growth substrate from the heavy spot laser structure.

【図19】 本発明に従ったある実施形態における、2 In an embodiment in accordance with FIG. 19 the present invention, 2
重スポットレーザ構造からのサファイア成長基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 It is a cross-sectional view showing the removal and addition step of thermally conductive substrate of sapphire growth substrate from the heavy spot laser structure.

【図20】 本発明に従ったある実施形態における、2 In an embodiment in accordance with FIG. 20 the present invention, 2
重スポットレーザ構造からのサファイア成長基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 It is a cross-sectional view showing the removal and addition step of thermally conductive substrate of sapphire growth substrate from the heavy spot laser structure.

【図21】 本発明に従ったある実施形態における、2 In an embodiment in accordance with FIG. 21 the present invention, 2
重スポットレーザ構造からのサファイア成長基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 It is a cross-sectional view showing the removal and addition step of thermally conductive substrate of sapphire growth substrate from the heavy spot laser structure.

【図22】 本発明に従ったある実施形態における、2 In an embodiment in accordance with FIG. 22 the present invention, 2
重スポットレーザ構造からのサファイア成長基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 It is a cross-sectional view showing the removal and addition step of thermally conductive substrate of sapphire growth substrate from the heavy spot laser structure.

【図23】 シリコン及びInGaAlN膜の結晶面を示す図である。 23 is a diagram showing a crystal plane of the silicon and InGaAlN film.

【図24】 本発明に従ったある実施形態におけるIn In the embodiment according to Figure 24 the present invention
GaAlN膜の劈開端面を示す図である。 It is a diagram showing a cleaved end face of GaAlN film.

【図25】 シリコン及びInGaAlN膜の結晶面を示す図である。 25 is a diagram showing a crystal plane of the silicon and InGaAlN film.

【図26】 本発明に従ったある実施形態におけるIn In the embodiment according to Figure 26 the present invention
GaAlN膜の劈開端面を示す図である。 It is a diagram showing a cleaved end face of GaAlN film.

【図27】 本発明に従ったある実施形態における、電子ドライバチップ上への窒化物レーザアレイの集積を示す断面図である。 In an embodiment in accordance with FIG. 27 the present invention, it shows an integrated nitride laser array onto electronic driver chips.

【図28】 本発明に従ったある実施形態における、電子ドライバチップ上に形成された回路を示す図である。 In an embodiment in accordance with FIG. 28 the present invention, it is a diagram showing a circuit formed on an electronic driver chip.

【図29】 本発明に従ったある実施形態における、共通p−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 29 the present invention, it is a cross-sectional view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common p- contact.

【図30】 本発明に従ったある実施形態における、共通p−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 30 the present invention, it is a cross-sectional view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common p- contact.

【図31】 本発明に従ったある実施形態における、共通p−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す図である。 In an embodiment in accordance with FIG. 31 the present invention, showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common p- contact.

【図32】 本発明に従ったある実施形態における、共通p−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 32 the present invention, it is a cross-sectional view showing the additional steps of removing and thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common p- contact.

【図33】 本発明に従ったある実施形態における、共通p−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 33 the present invention, it is a cross-sectional view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common p- contact.

【図34】 本発明に従ったある実施形態における、共通p−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す上面図である。 In an embodiment in accordance with FIG. 34 the present invention, it is a top view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common p- contact.

【図35】 本発明に従ったある実施形態における、共通n−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 35 the present invention, it is a cross-sectional view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common n- contacts.

【図36】 本発明に従ったある実施形態における、共通n−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 36 the present invention, it is a cross-sectional view showing the additional steps of removing and thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common n- contacts.

【図37】 本発明に従ったある実施形態における、共通n−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 37 the present invention, it is a cross-sectional view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common n- contacts.

【図38】 本発明に従ったある実施形態における、共通n−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 38 the present invention, it is a cross-sectional view showing the additional steps of removing and thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common n- contacts.

【図39】 本発明に従ったある実施形態における、共通n−コンタクトを有する2重スポットレーザ構造からのサファイア基板の除去及び熱伝導性基板の付加ステップを示す断面図である。 In an embodiment in accordance with FIG. 39 the present invention, it is a cross-sectional view showing the removal and addition step of thermally conductive substrate of the sapphire substrate from the double spot laser structure having a common n- contacts.

【符号の説明】 DESCRIPTION OF SYMBOLS

100 レーザダイオード構造、120,125 n− 100 laser diode structure, 120, 125 n-
メタルコンタクト、110,115,130,135 Metal contact, 110,115,130,135
p−メタルコンタクト、145,146,147,14 p- metal contact, 145,146,147,14
8 レーザダイオード、150,155 切れ込み(ノッチ)、215サファイア基板、230 活性層、10 8 laser diode, 150, 155 slits (notches) 215 sapphire substrate, 230 an active layer, 10
20 p−コンタクト、1105 支持基板、1110 20 p-contact, 1105 supporting substrate, 1110
半導体膜、1138 基板、1117 メタル層。 Semiconductor film, 1138 substrate, 1117 metal layer.

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 09/277328 (32)優先日 平成11年3月26日(1999.3.26) (33)優先権主張国 米国(US) (72)発明者 デビッド ピー ボウ アメリカ合衆国 カリフォルニア州 クパ ーチノ ベル エア コート 11092 (72)発明者 ピン メイ アメリカ合衆国 カリフォルニア州 パロ アルト ヴィルク ウェイ 4276 アパ ートメント ディー (72)発明者 リンダ ティ ロマノ アメリカ合衆国 カリフォルニア州 サニ ーベール ウェストチェスター ドライブ 1055 ────────────────────────────────────────────────── ─── of the front page continued (31) priority claim number 09/277328 (32) priority date 1999 March 26 (1999.3.26) (33) priority country the United States (US) (72) inventor David P. Bow United States, California Kupa Chino Bel air Court 11092 (72) inventor pin Mei United States Palo Alto Viruku-way 4276 APA Tomento Dee (72) inventor Linda tee Romano United States, California Sani Beru West Chester drive 1055

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 窒化物レーザダイオードアレイの構造であって、 複数の活性層を含み且つ第1の結晶面を有している半導体膜と、 第2の結晶面を有し且つ前記半導体膜を支持し、前記熱伝導性基板と前記複数の活性層との間の熱的な結合を強化する熱圧着結合によって前記半導体膜に取り付けられている熱伝導性基板と、 前記半導体膜と前記熱伝導性基板との間に設けられたメタル層と、 前記レーザダイオードアレイを電気的にバイアスする複数の電極と、 を備えていることを特徴とする窒化物レーザダイオードアレイの構造。 1. A structure of a nitride laser diode array, a semiconductor film having a and includes a plurality of active layers first crystal plane, a and the semiconductor film having a second crystal plane supporting a heat conductive substrate by thermocompression bond is attached to the semiconductor film to enhance the thermal coupling between the thermally conductive substrate and the plurality of active layers, the thermal conductivity and the semiconductor film structure of the metal layer provided, the laser diode nitride laser diode array, characterized in that it comprises a plurality of electrodes for electrically biasing the array between the sexual substrate.
  2. 【請求項2】 窒化物レーザダイオードアレイ構造の製造方法であって、 第1の側の上に取り付けられた絶縁性基板を有する半導体膜を準備するステップと、 前記半導体膜の第2の側に支持基板を取り付けるステップと、 前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、 前記半導体膜の前記第1の側の上にメタル層を配置するステップと、 前記半導体膜の前記第1の側に熱伝導性基板を取り付けるステップと、 前記半導体膜の前記第2の側から前記支持基板を除去するステップと、を含むことを特徴とする窒化物レーザダイオードアレイ構造の製造方法。 2. A manufacturing method of a nitride laser diode array structure, comprising: providing a semiconductor film having an insulating substrate mounted on the first side, the second side of the semiconductor film and attaching the supporting substrate and removing the insulating substrate from the first side of the semiconductor film, placing a metal layer on the first side of the semiconductor film, the semiconductor film and attaching a thermal conductive substrate on a side of the first, production of a nitride laser diode array structure characterized in that it comprises a step of removing the supporting substrate from the second side of the semiconductor film Method.
  3. 【請求項3】 窒化物レーザダイオードアレイ構造の製造方法であって、 第1の結晶面を有し、第1の側に取り付けられた絶縁性基板と第2の側に取り付けられた複数の電極とを有する半導体膜を準備するステップと、 前記半導体膜の前記第2の側に支持基板を取り付けるステップと、 前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、 前記半導体膜の前記第1の側の上にメタル層を配置するステップと、 前記半導体膜の前記第1の側に、第2の結晶面を有する熱伝導性基板を、前記第1及び第2の結晶面が整合するように取り付けるステップと、 前記半導体膜の前記第2の側から前記支持基板を除去するステップと、を含むことを特徴とする窒化物レーザダイオードアレイ構造の製造方法。 3. A manufacturing method of a nitride laser diode array structure has a first crystal plane, a plurality of electrodes attached to an insulating substrate attached to the first side of the second side removing the step of preparing a semiconductor film, and attaching a supporting substrate to the second side of the semiconductor layer, the insulating substrate from the first side of the semiconductor film having bets, the semiconductor placing a metal layer on the first side of the membrane, the said first side of the semiconductor film, a thermally conductive substrate having a second crystal plane, wherein the first and second crystals and attaching to the surface are aligned, the manufacturing method of the nitride laser diode array structure, characterized in that from the second side of the semiconductor film; and removing the supporting substrate.
  4. 【請求項4】 窒化物レーザダイオードアレイ構造の製造方法であって、 第1の側の上に取り付けられた絶縁性基板を有する半導体膜を準備するステップと、 前記半導体膜の第2の側に熱導電性基板を取り付けるステップと、 前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、 前記半導体膜の前記第1の側の上にメタル層を配置するステップと、を含むことを特徴とする窒化物レーザダイオードアレイ構造の製造方法。 4. A manufacturing method of a nitride laser diode array structure, comprising: providing a semiconductor film having an insulating substrate mounted on the first side, the second side of the semiconductor film mounting a thermally conductive substrate, and removing the insulating substrate from the first side of the semiconductor film, placing a metal layer on the first side of the semiconductor film, the nitride laser diode manufacturing method of an array structure, which comprises.
  5. 【請求項5】 窒化物レーザダイオードアレイ構造の製造方法であって、 第1の結晶面を有し、第1の側に取り付けられた絶縁性基板と第2の側に取り付けられた複数の電極とを有する半導体膜を準備するステップと、 前記半導体膜の前記第1の側に、第2の結晶面を有する熱伝導性基板を、前記第1及び第2の結晶面が整合するように取り付けるステップと、 前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、 前記半導体膜の前記第1の側の上にメタル層を配置するステップと、を含むことを特徴とする窒化物レーザダイオードアレイ構造の製造方法。 5. A manufacturing method of a nitride laser diode array structure has a first crystal plane, a plurality of electrodes attached to an insulating substrate attached to the first side of the second side a step of preparing a semiconductor film having bets, on the first side of the semiconductor film, a thermally conductive substrate having a second crystal plane, wherein the first and second crystal planes attached to match to the step, the step of removing the insulating substrate from the first side of the semiconductor film, placing a metal layer on the first side of the semiconductor film, comprising the manufacturing method of the nitride laser diode array structure.
  6. 【請求項6】 窒化物レーザダイオードアレイ構造の製造方法であって、 第1の結晶面を有し、第1の側に取り付けられた絶縁性基板と第2の側に取り付けられた複数の電極とを有する半導体膜を準備するステップと、 前記半導体膜の前記第1の側に、第2の結晶面を有する熱伝導性基板を、前記第1及び第2の結晶面が整合するように取り付けるステップと、 前記半導体膜の前記第1の側から前記絶縁性基板を除去するステップと、 前記半導体膜の前記第1の側の上にメタル層を配置するステップと、 前記メタル層及び前記半導体膜を2つの分離された部分に分けるトレンチを、前記メタル層及び前記半導体膜を通ってエッチングするステップと、を含むことを特徴とする窒化物レーザダイオードアレイ構造の製造方法。 6. A manufacturing method of a nitride laser diode array structure has a first crystal plane, a plurality of electrodes attached to an insulating substrate attached to the first side of the second side a step of preparing a semiconductor film having bets, on the first side of the semiconductor film, a thermally conductive substrate having a second crystal plane, wherein the first and second crystal planes attached to match steps and, the steps of removing the insulating substrate from the first side of the semiconductor film, placing a metal layer on the first side of the semiconductor layer, the metal layer and the semiconductor layer the trench divided into two separate parts, the production method of a nitride laser diode array structure characterized in that it comprises a step of etching through the metal layer and the semiconductor film.
JP11364118A 1998-12-30 1999-12-22 Structure of nitride laser diode where growth substrate is eliminated and method for manufacturing nitride diode array structure Pending JP2000196197A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US09/223,112 US6744800B1 (en) 1998-12-30 1998-12-30 Method and structure for nitride based laser diode arrays on an insulating substrate
US09/276913 1999-03-26
US09/276,913 US6757314B2 (en) 1998-12-30 1999-03-26 Structure for nitride based laser diode with growth substrate removed
US09/277,328 US6448102B1 (en) 1998-12-30 1999-03-26 Method for nitride based laser diode with growth substrate removed
US09/277328 1999-03-26
US09/223112 1999-03-26
US09/276856 1999-03-26
US09/276,856 US6365429B1 (en) 1998-12-30 1999-03-26 Method for nitride based laser diode with growth substrate removed using an intermediate substrate

Publications (1)

Publication Number Publication Date
JP2000196197A true JP2000196197A (en) 2000-07-14

Family

ID=27499305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11364118A Pending JP2000196197A (en) 1998-12-30 1999-12-22 Structure of nitride laser diode where growth substrate is eliminated and method for manufacturing nitride diode array structure

Country Status (1)

Country Link
JP (1) JP2000196197A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076523A (en) * 2000-08-23 2002-03-15 Xerox Corp Nitride laser diode structure and its manufacturing method
WO2002103868A1 (en) * 2001-06-15 2002-12-27 Sony Corporation Multi-beam semiconductor laser element
WO2003065420A2 (en) * 2002-01-31 2003-08-07 Osram Opto Semiconductors Gmbh Method for producing a semiconductor element
JP2005522874A (en) * 2002-04-09 2005-07-28 オリオール, インク. Method of etching a substrate
JP2005522875A (en) * 2002-04-09 2005-07-28 オリオール, インク. Method of fabricating a longitudinal device using the metal supporting layer
EP1513234A4 (en) * 2002-06-10 2005-10-19 Sony Corp Multibeam semiconductor laser, semiconductor light- emitting device and semiconductor device
WO2005029599A3 (en) * 2003-09-24 2005-11-17 Matsushita Electric Works Ltd Semiconductor light-emitting device and its manufacturing method
JP2006086388A (en) * 2004-09-17 2006-03-30 Sony Corp Surface treating method of semiconductor thin film, and isolating method of semiconductor device
US7242025B2 (en) 2002-01-31 2007-07-10 Osram Opto Semiconductors Gmbh Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface
WO2007097411A1 (en) * 2006-02-23 2007-08-30 Rohm Co., Ltd. Double wavelength semiconductor light emitting device and method for manufacturing same
WO2007117035A1 (en) * 2006-04-12 2007-10-18 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for fabricating the same
JP2009141094A (en) * 2007-12-06 2009-06-25 Opnext Japan Inc Semiconductor laser device
JP2009212179A (en) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd Semiconductor laser element and method of manufacturing semiconductor laser element
JP2010098002A (en) * 2008-10-14 2010-04-30 Sharp Corp Semiconductor laser device and method of manufacturing the same
JP2010541248A (en) * 2007-09-27 2010-12-24 オステンド・テクノロジーズ・インコーポレーテッド Quantum Photonic imager and fabrication method thereof
JP2011049518A (en) * 2009-08-26 2011-03-10 Seoul Opto Devices Co Ltd Method of manufacturing light emitting diode employing laser lift-off technology, and laser lift-off device having heater
JP2013008887A (en) * 2011-06-27 2013-01-10 Hitachi Ltd Light module
KR101247727B1 (en) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 Method for producing a semiconductor component
WO2014123697A3 (en) * 2013-02-05 2014-10-02 Cree, Inc Light emitting device with wavelength conversion layer
JP2015032797A (en) * 2013-08-06 2015-02-16 日本電信電話株式会社 Nitride semiconductor device and manufacturing method of the same
JP2016028450A (en) * 2015-10-23 2016-02-25 株式会社日立製作所 Light module
US9281454B2 (en) 2002-06-26 2016-03-08 Lg Innotek Co., Ltd. Thin film light emitting diode
US9318674B2 (en) 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297082A (en) * 1988-10-03 1990-04-09 Mitsubishi Electric Corp Multi-point emitting type semiconductor laser
JPH09129984A (en) * 1995-09-01 1997-05-16 Toshiba Corp Semiconductor element and its manufacture
JPH09321382A (en) * 1996-05-31 1997-12-12 Hitachi Koki Co Ltd Laser beam source and application thereof
WO1998014986A1 (en) * 1996-10-01 1998-04-09 Siemens Aktiengesellschaft Method for separating two material layers and electronic components produced therewith
JPH10193679A (en) * 1997-01-08 1998-07-28 Hitachi Koki Co Ltd Laser light source and laser printer
JPH10256661A (en) * 1997-03-11 1998-09-25 Nichia Chem Ind Ltd Nitride semiconductor element and its manufacture
JPH10270761A (en) * 1997-01-24 1998-10-09 Rohm Co Ltd Semiconductor light-emitting device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297082A (en) * 1988-10-03 1990-04-09 Mitsubishi Electric Corp Multi-point emitting type semiconductor laser
JPH09129984A (en) * 1995-09-01 1997-05-16 Toshiba Corp Semiconductor element and its manufacture
JPH09321382A (en) * 1996-05-31 1997-12-12 Hitachi Koki Co Ltd Laser beam source and application thereof
WO1998014986A1 (en) * 1996-10-01 1998-04-09 Siemens Aktiengesellschaft Method for separating two material layers and electronic components produced therewith
JPH10193679A (en) * 1997-01-08 1998-07-28 Hitachi Koki Co Ltd Laser light source and laser printer
JPH10270761A (en) * 1997-01-24 1998-10-09 Rohm Co Ltd Semiconductor light-emitting device and method for manufacturing the same
JPH10256661A (en) * 1997-03-11 1998-09-25 Nichia Chem Ind Ltd Nitride semiconductor element and its manufacture

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076523A (en) * 2000-08-23 2002-03-15 Xerox Corp Nitride laser diode structure and its manufacturing method
US7149235B2 (en) 2001-06-15 2006-12-12 Sony Corporation Multi-beam semiconductor laser device
WO2002103868A1 (en) * 2001-06-15 2002-12-27 Sony Corporation Multi-beam semiconductor laser element
US6950451B2 (en) 2001-06-15 2005-09-27 Sony Corporation Multi-beam semiconductor laser element
EP1396914A1 (en) * 2001-06-15 2004-03-10 Sony Corporation MULTI−BEAM SEMICONDUCTOR LASER ELEMENT
EP1396914B1 (en) * 2001-06-15 2007-12-26 Sony Corporation Multi-beam semiconductor laser element
JP2005516415A (en) * 2002-01-31 2005-06-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH The method of manufacturing a semiconductor device
WO2003065420A3 (en) * 2002-01-31 2004-07-08 Osram Opto Semiconductors Gmbh Method for producing a semiconductor element
WO2003065420A2 (en) * 2002-01-31 2003-08-07 Osram Opto Semiconductors Gmbh Method for producing a semiconductor element
US7588998B2 (en) 2002-01-31 2009-09-15 Osram Opto Semiconductor Gmbh Method for producing a semiconductor element
US8575003B2 (en) 2002-01-31 2013-11-05 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component
US8598014B2 (en) 2002-01-31 2013-12-03 Osram Opto Semiconductors Gmbh Method for producing a semiconductor element
DE10203809B4 (en) * 2002-01-31 2010-05-27 Osram Opto Semiconductors Gmbh The radiation-emitting semiconductor component
US7242025B2 (en) 2002-01-31 2007-07-10 Osram Opto Semiconductors Gmbh Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface
JP2005522875A (en) * 2002-04-09 2005-07-28 オリオール, インク. Method of fabricating a longitudinal device using the metal supporting layer
US9000477B2 (en) 2002-04-09 2015-04-07 Lg Innotek Co., Ltd. Vertical topology light-emitting device
US8669587B2 (en) 2002-04-09 2014-03-11 Lg Innotek Co., Ltd. Vertical topology light emitting device
US9209360B2 (en) 2002-04-09 2015-12-08 Lg Innotek Co., Ltd. Vertical topology light-emitting device
US9478709B2 (en) 2002-04-09 2016-10-25 Lg Innotek Co., Ltd. Vertical topology light emitting device
US9847455B2 (en) 2002-04-09 2017-12-19 Lg Innotek Co., Ltd. Vertical topology light emitting device
US10147847B2 (en) 2002-04-09 2018-12-04 Lg Innotek Co., Ltd. Vertical topology light emitting device
US8564016B2 (en) 2002-04-09 2013-10-22 Lg Electronics Inc. Vertical topology light emitting device
JP4662717B2 (en) * 2002-04-09 2011-03-30 エルジー エレクトロニクス インコーポレイティド Method of etching a substrate
JP2005522874A (en) * 2002-04-09 2005-07-28 オリオール, インク. Method of etching a substrate
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US7772020B2 (en) 2002-04-09 2010-08-10 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US8022386B2 (en) 2002-04-09 2011-09-20 Lg Electronics Inc. Vertical topology light emitting device
US8368115B2 (en) 2002-04-09 2013-02-05 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
EP1513234A4 (en) * 2002-06-10 2005-10-19 Sony Corp Multibeam semiconductor laser, semiconductor light- emitting device and semiconductor device
US6995406B2 (en) 2002-06-10 2006-02-07 Tsuyoshi Tojo Multibeam semiconductor laser, semiconductor light-emitting device and semiconductor device
US10326059B2 (en) 2002-06-26 2019-06-18 Lg Innotek Co., Ltd. Thin film light emitting diode
US9716213B2 (en) 2002-06-26 2017-07-25 Lg Innotek Co., Ltd. Thin film light emitting diode
US9281454B2 (en) 2002-06-26 2016-03-08 Lg Innotek Co., Ltd. Thin film light emitting diode
KR101247727B1 (en) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 Method for producing a semiconductor component
US8524573B2 (en) 2003-01-31 2013-09-03 Osram Opto Semiconductors Gmbh Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
US7923270B2 (en) 2003-09-24 2011-04-12 Panasonic Electric Works Co., Ltd. Light-emitting device and its manufacturing method
WO2005029599A3 (en) * 2003-09-24 2005-11-17 Matsushita Electric Works Ltd Semiconductor light-emitting device and its manufacturing method
CN100446280C (en) 2003-09-24 2008-12-24 松下电工株式会社 Light-emitting device and its manufacturing method
US7956377B2 (en) 2003-09-24 2011-06-07 Panasonic Electric Works Co., Ltd. Semiconductor light-emitting device and its manufacturing method
JP4729896B2 (en) * 2004-09-17 2011-07-20 ソニー株式会社 The surface treatment method of a semiconductor thin film
JP2006086388A (en) * 2004-09-17 2006-03-30 Sony Corp Surface treating method of semiconductor thin film, and isolating method of semiconductor device
US7745839B2 (en) 2006-02-23 2010-06-29 Rohm Co., Ltd. Double wavelength semiconductor light emitting device and method of manufacturing the same
WO2007097411A1 (en) * 2006-02-23 2007-08-30 Rohm Co., Ltd. Double wavelength semiconductor light emitting device and method for manufacturing same
WO2007117035A1 (en) * 2006-04-12 2007-10-18 Rohm Co., Ltd. Nitride semiconductor light emitting element and method for fabricating the same
US7786502B2 (en) 2006-04-12 2010-08-31 Rohm Co., Ltd. Nitride semiconductor light-emitting device and method of manufacturing the same
US8567960B2 (en) 2007-09-27 2013-10-29 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
KR101642003B1 (en) 2007-09-27 2016-07-22 오스텐도 테크놀로지스 인코포레이티드 Quantum photonic imagers and methods of fabrication thereof
JP2010541248A (en) * 2007-09-27 2010-12-24 オステンド・テクノロジーズ・インコーポレーテッド Quantum Photonic imager and fabrication method thereof
KR20150061663A (en) * 2007-09-27 2015-06-04 오스텐도 테크놀로지스 인코포레이티드 Quantum photonic imagers and methods of fabrication thereof
KR101605388B1 (en) 2007-09-27 2016-03-22 오스텐도 테크놀로지스 인코포레이티드 Quantum photonic imagers and methods of fabrication thereof
JP2009141094A (en) * 2007-12-06 2009-06-25 Opnext Japan Inc Semiconductor laser device
JP2009212179A (en) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd Semiconductor laser element and method of manufacturing semiconductor laser element
JP2010098002A (en) * 2008-10-14 2010-04-30 Sharp Corp Semiconductor laser device and method of manufacturing the same
JP2011049518A (en) * 2009-08-26 2011-03-10 Seoul Opto Devices Co Ltd Method of manufacturing light emitting diode employing laser lift-off technology, and laser lift-off device having heater
JP2013008887A (en) * 2011-06-27 2013-01-10 Hitachi Ltd Light module
WO2014123697A3 (en) * 2013-02-05 2014-10-02 Cree, Inc Light emitting device with wavelength conversion layer
US9318674B2 (en) 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
JP2015032797A (en) * 2013-08-06 2015-02-16 日本電信電話株式会社 Nitride semiconductor device and manufacturing method of the same
JP2016028450A (en) * 2015-10-23 2016-02-25 株式会社日立製作所 Light module

Similar Documents

Publication Publication Date Title
US7491565B2 (en) III-nitride light emitting devices fabricated by substrate removal
EP1560275B1 (en) Semiconductor light emitting devices including current spreading layers
US6303405B1 (en) Semiconductor light emitting element, and its manufacturing method
US6849878B2 (en) Method for fabricating a radiation-emitting semiconductor chip based on III-V nitride semiconductor, and radiation-emitting semiconductor chip
US8753910B2 (en) Vertical structure LED device and method of manufacturing the same
JP4650224B2 (en) Field-effect transistor
US4881237A (en) Hybrid two-dimensional surface-emitting laser arrays
JP3259811B2 (en) Production method and a nitride semiconductor device of the nitride semiconductor device
JP4975204B2 (en) A method of assembling a AlxGayInzN structure
US7153715B2 (en) Semiconductor device and method for fabricating the same
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
US8163582B2 (en) Method for fabricating a light emitting diode chip including etching by a laser beam
KR101098743B1 (en) Trench cut light emitting diodes and methods of fabricating same
US6790279B2 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP5199525B2 (en) Nitride laser diode structure and a method for manufacturing the same
US7446344B2 (en) Radiation-emitting semiconductor chip, method for production thereof and radiation-emitting component
US8053795B2 (en) Light emitting device and method for fabricating the same
US20120040484A1 (en) Method for Producing a Semiconductor Element
EP1513234A1 (en) Multibeam semiconductor laser, semiconductor light- emitting device and semiconductor device
JP5016808B2 (en) The nitride semiconductor light emitting device and a nitride semiconductor light emitting device manufacturing method
KR100628423B1 (en) Nitride semiconductor device
US6887770B2 (en) Method for fabricating semiconductor device
US6903392B2 (en) Semiconductor device and its manufacturing method
EP1378012B1 (en) Gallium nitride material devices including backside vias and methods of fabrication
JP4295669B2 (en) The method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101206